KR970013707A - 레벨 시프트 반도체 장치 - Google Patents

레벨 시프트 반도체 장치 Download PDF

Info

Publication number
KR970013707A
KR970013707A KR1019960034816A KR19960034816A KR970013707A KR 970013707 A KR970013707 A KR 970013707A KR 1019960034816 A KR1019960034816 A KR 1019960034816A KR 19960034816 A KR19960034816 A KR 19960034816A KR 970013707 A KR970013707 A KR 970013707A
Authority
KR
South Korea
Prior art keywords
mos transistor
transistor
semiconductor device
voltage
source
Prior art date
Application number
KR1019960034816A
Other languages
English (en)
Other versions
KR100231659B1 (ko
Inventor
다다히로 구로다
Original Assignee
니시무로 타이조
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이조, 가부시기가이샤 도시바 filed Critical 니시무로 타이조
Publication of KR970013707A publication Critical patent/KR970013707A/ko
Application granted granted Critical
Publication of KR100231659B1 publication Critical patent/KR100231659B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K6/00—Manipulating pulses having a finite slope and not covered by one of the other main groups of this subclass
    • H03K6/02—Amplifying pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

인핸스먼트(enhancement)형의 MOS 트랜지스터만을 이용하여 신호의 레벨 시프트에 있어서의 전력손실, 지연 시간, 동작 여유를 개선한 레벨 시프트 반도체 장치를 제공한다. ″L″레벨의 신호를 입력단 S1에서 출력단으로 전파되는 경우는 NMOS 트랜지스터 MN1의 게이트 전위가 VDDH로 설정되기 때문에, 노드 n1에서 노드 n2에 ″H″레벨이 VDDL에서 저하되지 않고 전파되며, 인버터 IV2에 의해서 노드 n3의 전위가 GND가 되고 출력 단자 S2에 ″L″레벨의 신호가 도출된다. 트랜지스터 Mp1의 도통에 의해서 노드 n2의 전위가 VDDH에 충전되고, 트랜지스터 MN1의 게이트 전위는 트랜지스터 MN2의 비도통, 트랜지스터 MP2의 도통에 의해서 VDDL로 천이되며, 트랜지스터 MN1을 비도통으로 하여 노드 n1의 전위가 VDDL이상으로 충전되지 않도록 한다.

Description

레벨 시프트 반도체 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도 1은 본 발명의 제1실시의 형태를 도시하는 회로도.
도 2는 본 발명의 제2실시의 형태를 도시하는 회로도.
도 3는 본 발명의 제3실시의 형태를 도시하는 회로도.
도 4는 본 발명의 제4실시의 형태를 도시하는 회로도.
도 5는 본 발명의 제5실시의 형태를 도시하는 회로도.
도 6는 본 발명의 제6실시의 형태를 도시하는 회로도.

Claims (8)

  1. 소스에 입력 신호가 공급되는 제1의 일도전형 MOS 트랜지스터와, 상기 제1의 일도전형 MOS 트랜지스터의 드레인에 입력 단자가 접속되고, 출력 단자로부터 출력 신호를 출력하는 인버터와, 상기 인버터의 입력 단자 및 출력 단자에 각각 드레인 및 게이트가 접속되는 제1의 이도전형 MOS 트랜지스터와, 상기 인버터의 출력 단자에 게이트가 접속되고, 상기 제1의 일도전형 MOS 트랜지스터의 게이트에 소스가 접속되는 제2의 일도전형 MOS 트랜지스터와, 게이트가 상기 제2의 일도전형 MOS 트랜지스터의 게이트에 접속되고, 소스가 상기 제2의 일도전형 MOS 트랜지스터의 소스에 접속되는 제2의 이도전형 MOS 트랜지스터와, 상기 제2의 역도전형 MOS 트랜지스터의 드레인에 제1전압을 공급하는 제1전압원과, 상기 제1의 역도전형 MOS 트랜지스터의 소스와, 상기 제2의 일도전형 MOS 트랜지스터의 드레인 및 상기 인버터에, 상기 제1의 전압보다도 절대치가 큰 제2의 전압을 공급하는 제2전압원을 가지는 것을 특징으로 하는 레벨 시프트 반도체 장치.
  2. 제1항에 있어서, 상기 제2의 일도전형 MOS 트랜지스터의 드레인 및 게이트가 서로 접속되어 상기 인버터의 출력 단자에 접속되는 것을 특징으로 하는 레벨 시프트 반도체 장치.
  3. 제1항에 있어서, 상기 제2의 일도전형 MOS 트랜지스터의 임계치가 상기 제1의 일도전형 MOS 트랜지스터의 임계치보다도 작은 값으로 설정되는 것을 특징으로 하는 레벨 시프트 반도체 장치.
  4. 제2항에 있어서, 상기 제2의 임도전형 MOS 트랜지스터의 임계치가 상기 제1의 일도전형 MOS 트랜지스터의 임계치보다도 작은 값으로 설정되는 것을 특징으로 하는 레벨 시프트 반도체 장치.
  5. 제1항에 있어서, 상기 제1, 제2의 일도전형 MOS 트랜지스터와, 상기 제1,제2이 이도전형 MOS 트랜지스터는 인핸스먼트형인 것을 특징으로 하는 레벨 시프트 반도체 장치.
  6. 입력 신호가 소스에 공급되는 일도전형 MOS 트랜지스터와, 상기 일도전형 MOS 트랜지스터의 드레인에 입력 단자가 접속되고, 출력 단자로부터 출력 신호를 출력하는 인버터와, 상기 인버터의 입력 단자 및 출력 단자에 드레인 및 게이트가 각각 접속되는 역도전형 MOS 트랜지스터와, 상기 일도전형 MOS 트랜지스터의 게이트에, 상기 입력 신호의 최대치와 상기 일도전형 MOS 트랜지스터의 임계치 전압을 가산한 제1 전압을 인가하는 바이어스 회로와, 상기 역도전형 MOS 트랜지스터의 소스 및 상기 인버터에, 상기 입력 신호의 최대치 보다도 절대치가 큰 제2전압을 공급하는 전압원을 가지는 것을 특징으로 하는 레벨 시프트 반도체 장치.
  7. 제6항에 있어서, 상기 바이어스 회로는 상기 입력 신호의 최대치와 제2전압 사이에 직력로 접속된 정전류원 및 다이오드 기능 소자에 의해서 구성되는 것을 특징으로 하는 레벨 시프트 반도체 장치.
  8. 제6항에 있어서, 상기 제1, 제2의 일도전형 MOS 트랜지스터와, 상기 제1, 제2의 이도전형 MOS 트랜지스터는, 인핸스먼트형인 것을 특징으로 하는 레벨 시프트 반도체 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960034816A 1995-08-25 1996-08-22 레벨 시프트 반도체 장치 KR100231659B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP21763695A JP3152867B2 (ja) 1995-08-25 1995-08-25 レベルシフト半導体装置
JP95-217636 1995-08-25

Publications (2)

Publication Number Publication Date
KR970013707A true KR970013707A (ko) 1997-03-29
KR100231659B1 KR100231659B1 (ko) 1999-11-15

Family

ID=16707376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960034816A KR100231659B1 (ko) 1995-08-25 1996-08-22 레벨 시프트 반도체 장치

Country Status (4)

Country Link
US (1) US5742183A (ko)
JP (1) JP3152867B2 (ko)
KR (1) KR100231659B1 (ko)
TW (1) TW326109B (ko)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6147511A (en) * 1996-05-28 2000-11-14 Altera Corporation Overvoltage-tolerant interface for integrated circuits
US5900752A (en) * 1997-01-24 1999-05-04 Cypress Semiconductor Corp. Circuit and method for deskewing variable supply signal paths
JP3765163B2 (ja) * 1997-07-14 2006-04-12 ソニー株式会社 レベルシフト回路
US6069515A (en) * 1998-01-29 2000-05-30 Sun Microsystems, Inc. High voltage input buffer circuit using low voltage transistors
US6377105B1 (en) 1998-06-30 2002-04-23 Stmicroelectronics Limited On-chip higher-to-lower voltage input stage
US6480020B1 (en) * 1999-05-18 2002-11-12 Western Digital Technologies, Inc. Printed circuit assembly having integrated resistors for terminating data and control lines of a host-peripheral interface
US6373284B1 (en) 2000-08-14 2002-04-16 Semiconductor Components Industries Llc Voltage level shifting circuit for bidirectional data
US6429683B1 (en) 2000-08-16 2002-08-06 Agilent Technologies, Inc. Low-power CMOS digital voltage level shifter
US6794907B2 (en) * 2000-09-15 2004-09-21 Broadcom Corporation Low jitter high speed CMOS to CML clock converter
KR100391991B1 (ko) * 2001-05-02 2003-07-22 삼성전자주식회사 전압 인터페이스 회로를 구비한 반도체 집적 회로 장치
US6693489B2 (en) * 2001-07-27 2004-02-17 Maxim Integrated Products, Inc. Level-shift circuits and related methods
US6809553B2 (en) * 2001-10-15 2004-10-26 International Rectifier Corporation Digital level shifter with reduced power dissipation and false transmission blocking
US6768384B1 (en) * 2001-11-15 2004-07-27 Cypress Semiconductor Corporation High-speed differential preamplifier
US6496044B1 (en) * 2001-12-13 2002-12-17 Xilinx, Inc. High-speed output circuit with low voltage capability
US6844770B2 (en) * 2002-04-17 2005-01-18 Virtual Silicon Technology, Inc. Circuitry to provide a low power input buffer
GB2390239B (en) * 2002-06-25 2006-11-08 Micron Technology Inc Voltage level shifting circuit with improved switching speed
JP3635466B2 (ja) * 2002-09-30 2005-04-06 日本テキサス・インスツルメンツ株式会社 レベルシフト回路
JP3746273B2 (ja) * 2003-02-12 2006-02-15 株式会社東芝 信号レベル変換回路
DE10317213A1 (de) * 2003-04-15 2004-11-04 Robert Bosch Gmbh Pegelwandler
US6954100B2 (en) * 2003-09-12 2005-10-11 Freescale Semiconductor, Inc. Level shifter
JP4502177B2 (ja) * 2003-10-14 2010-07-14 ルネサスエレクトロニクス株式会社 出力回路
US7276953B1 (en) * 2003-11-12 2007-10-02 Cypress Semiconductor Corporation Level shifting input buffer circuit
JP2005151170A (ja) * 2003-11-14 2005-06-09 Renesas Technology Corp 半導体集積回路
JP2005198240A (ja) * 2003-12-09 2005-07-21 Mitsubishi Electric Corp 半導体回路
US7061301B2 (en) 2003-12-19 2006-06-13 Power Integrations, Inc. Method and apparatus switching a semiconductor switch with a multi-state drive circuit
US7030644B2 (en) * 2004-02-03 2006-04-18 International Business Machines Corporation Low reflection driver for a high speed simultaneous bidirectional data bus
US7053671B1 (en) * 2004-06-17 2006-05-30 Altera Corporation Low-jitter differential-to-single-ended data conversion circuits
US7242226B1 (en) * 2004-08-03 2007-07-10 Cisco Technology, Inc. Method and apparatus for avoiding false switching in an electronic device
US7151412B2 (en) * 2004-08-30 2006-12-19 Bae Systems Information And Electronic Systems Integration Inc. Sliding cascode circuit
US7113018B2 (en) * 2004-10-28 2006-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage tolerant I/O circuit using native NMOS transistor for improved performance
US7956641B1 (en) 2005-04-28 2011-06-07 Cypress Semiconductor Corporation Low voltage interface circuit
DE602006016949D1 (de) * 2005-05-27 2010-10-28 Semiconductor Energy Lab Halbleiterbauelement
US7199742B2 (en) * 2005-07-29 2007-04-03 United Microelectronics Corp. Digital-to-analog converter and related level shifter thereof
JP2007180796A (ja) * 2005-12-27 2007-07-12 Fujitsu Ltd 差動増幅回路
JP4810338B2 (ja) * 2006-07-12 2011-11-09 株式会社東芝 レベル変換バススイッチ
US7821296B2 (en) * 2006-08-04 2010-10-26 Analog Devices, Inc. Stacked buffers
US7855574B2 (en) * 2006-10-10 2010-12-21 Altera Corporation Programmable multiple supply regions with switched pass gate level converters
US7808294B1 (en) 2007-10-15 2010-10-05 Netlogic Microsystems, Inc. Level shifter with balanced rise and fall times
US7710796B2 (en) * 2007-11-06 2010-05-04 International Business Machines Corporation Level shifter for boosting wordline voltage and memory cell performance
US9153297B2 (en) * 2008-04-03 2015-10-06 Infineon Technologies Ag Integrated circuit and method for manufacturing the same
US8471601B2 (en) * 2008-06-20 2013-06-25 Cavium, Inc. Single-ended to differential converter
US7956680B2 (en) * 2008-07-07 2011-06-07 Mediatek Inc. Low-noise DC offset calibration circuit and related receiver stage
US8203377B2 (en) 2009-05-11 2012-06-19 Ss Sc Ip, Llc Gate driver for enhancement-mode and depletion-mode wide bandgap semiconductor JFETs
KR101097468B1 (ko) * 2009-12-24 2011-12-23 주식회사 하이닉스반도체 반도체 집적회로의 파워업 신호 발생회로
US8692605B2 (en) * 2011-06-27 2014-04-08 Mediatek Inc. Receiving circuits for core circuits
US8514119B2 (en) * 2011-07-14 2013-08-20 Synopsys, Inc. High-speed voltage-level converter using capacitor
US9954461B1 (en) 2017-06-12 2018-04-24 Power Integrations, Inc. Multiple stage gate drive for cascode current sensing
US10998843B2 (en) 2019-09-23 2021-05-04 Power Integrations, Inc. External adjustment of a drive control of a switch
US11437911B2 (en) 2020-12-22 2022-09-06 Power Integrations, Inc. Variable drive strength in response to a power converter operating condition
US20230208408A1 (en) * 2021-12-23 2023-06-29 Qorvo Us, Inc. Low leakage level shifter

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5990292A (ja) * 1982-11-12 1984-05-24 Toshiba Corp 電圧変換回路
US4656373A (en) * 1984-11-26 1987-04-07 Rca Corporation High-speed voltage level shift circuit
JP2585348B2 (ja) * 1988-02-22 1997-02-26 株式会社東芝 不揮発性半導体記憶装置
US4958091A (en) * 1988-06-06 1990-09-18 Micron Technology, Inc. CMOS voltage converter
JP2982196B2 (ja) * 1990-02-06 1999-11-22 日本電気株式会社 異電源インターフェース回路
JPH04341009A (ja) * 1991-05-17 1992-11-27 Nec Corp 半導体集積回路装置
US5666070A (en) * 1995-05-10 1997-09-09 Micron Technology, Inc. Low power, high speed level shifter

Also Published As

Publication number Publication date
US5742183A (en) 1998-04-21
KR100231659B1 (ko) 1999-11-15
JP3152867B2 (ja) 2001-04-03
JPH0964704A (ja) 1997-03-07
TW326109B (en) 1998-02-01

Similar Documents

Publication Publication Date Title
KR970013707A (ko) 레벨 시프트 반도체 장치
KR930020852A (ko) 반도체 집적 회로 장치
KR900002566A (ko) 버퍼회로
KR950004746A (ko) 지연 회로
KR970071829A (ko) 반도체집적회로
KR970051145A (ko) 전위 발생회로
KR900002328A (ko) 감지회로
KR910003940A (ko) 반도체집적회로
KR890013862A (ko) 전압레벨 변환회로
KR920019090A (ko) 레벨 인버터회로
KR920015365A (ko) 입출력 버퍼회로
KR910015114A (ko) 반도체 디지탈 회로
US5929679A (en) Voltage monitoring circuit capable of reducing power dissipation
KR930020850A (ko) 레벨 변환회로
KR910002127A (ko) 전원절환회로
KR950007287A (ko) 디지탈 신호 처리용 지연 회로
KR970008894A (ko) 입력버퍼회로
KR960003087A (ko) 수정발진회로
KR940024629A (ko) 통신회로시스템
ATE363766T1 (de) Schmitt-trigger-schaltung in soi-technik
KR970067337A (ko) 게이트 절연 박막을 가진 cmos 트랜지스터를 포함하는 고전압 레벨 시프트 회로
KR940004833A (ko) 씨엠오에스(cmos)회로의 래치업 저감출력 드라이버 및 래치업 저감방법
KR920022298A (ko) 레벨 변환 출력 회로
KR960039637A (ko) 집적 버퍼회로
KR970019085A (ko) Cmos 인버터(cmos inverter)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080725

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee