KR930020852A - 반도체 집적 회로 장치 - Google Patents

반도체 집적 회로 장치 Download PDF

Info

Publication number
KR930020852A
KR930020852A KR1019930005054A KR930005054A KR930020852A KR 930020852 A KR930020852 A KR 930020852A KR 1019930005054 A KR1019930005054 A KR 1019930005054A KR 930005054 A KR930005054 A KR 930005054A KR 930020852 A KR930020852 A KR 930020852A
Authority
KR
South Korea
Prior art keywords
voltage
channel mosfet
input
gate
output
Prior art date
Application number
KR1019930005054A
Other languages
English (en)
Other versions
KR960003374B1 (ko
Inventor
요시아끼 도요시마
유끼오 와다
히로시 다까꾸라
Original Assignee
사또 후미오
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또 후미오, 가부시끼가이샤 도시바 filed Critical 사또 후미오
Publication of KR930020852A publication Critical patent/KR930020852A/ko
Application granted granted Critical
Publication of KR960003374B1 publication Critical patent/KR960003374B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11898—Input and output buffer/driver structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

다른 복수의 전원 전압을 이용하는 집적 회로 장치에 있어서, 그 입출력 회로에 대한 전원 전압을 초과하는 입력 전압이 걸리는 것을 방지하는 것을 목적으로 한다.
출력버퍼(2)와 패드(1) 사이에 출력 버퍼로 공급되는 신호에 따라 조작되는 전압 전환 회로를 개재시키고, 출력 버퍼로 외부에서 전원 전압보다 높은 전압이 인가된 때에, 그 기판 전위를 그 외부 전압과 동일 또는 그 이상으로 높게 한다. 외부에서 가해지는 전압을 출력 버퍼에 걸기 전에 출력 버퍼의 전원 전압보다 낮게 할 수도 있다.

Description

반도체 집적 회로 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예의 반도체 집적 회로 장치의 입출력 회로도.
제2도는 본 발명의 제1실시예의 반도체 집적 회로 장치의 입출력 회로의 전압 전환 회로도.
제3도는 본 발명의 제1실시예의 반도체 집적 회로 장치의 입출력 회로의 전압 전환 회로도.
제4도는 본 발명의 제1실시예의 반도체 집적 회로 장치의 입출력 회로의 승압 회로도.

Claims (12)

  1. 반도체 기판, 상기 반도체 기판이 형성된 입출력 단자(1), 상기 반도체 기판에 형성되어 상기 입출력 단자에 접속되고, CMOS 구조를 갖는 출력 버퍼(2)를 구비한 입출력 회로, 상기 반도체 기판에 형성되어 상기 입출력 회로에 접속된 반도체 집적 회로소자, 및 상기 출력 버퍼에 대해 그 출력 전압을 초과하는 입력 전압이 걸리는 경우 상기 입출력 단자에서 접합 순방향 전류의 유입을 방지하는 수단을 구비한 것을 특징으로 하는 반도체 집적 회로 장치.
  2. 반도체 기판, 사이 반도체 기판에 형성된 입출력 단자(1), 상기 반도체 기판에 형성되어 상기 입출력 단자에 접속되고, CMOS 구조를 갖는 출력 버퍼(2)를 구비한 입출력 회로, 상기 반도체 기판에 형성되어 상기 입출력 회로에 접속된 반도체 집적 회로소자, 및 상기 출력 버퍼를 구성하는 MOSFET의 기판 전극에 2종류 이상의 전압을 공급하는 전압 전환 회로(4)를 구비하는 것을 특징으로 하는 반도체 집적 회로 장치.
  3. 제2항에 있어서, 상기 전압 전환 회로는 소스 전극이 서로 접속되어 상기 기판 전극에 접속되고, 드레인 전극이 크기가 다른 소정의 전압원(Vcc1 및 Vcc2)에 각각 접속된 복수의 MOSFET(Q5 및 Q6)로 구성되고, 상기 MOSFET중 하나가 도통하도록 제어되는 것을 특징으로 하는 반도체 집적 회로 장치.
  4. 제3항에 있어서, 상기 전압 전환회로는 상기 출력 버퍼로 공급되는 신호(A및 B)에 따라 상기 MOSFET중 하나가 도통하도록 제어되는 것을 특징으로 하는 반도체 집적 회로 장치.
  5. 제3항 또는 제4항에 있어서, 상기 전압 전환 회로가 그 출력에 접속되어 있는 전압 전환 회로(5)를 구비하고, 발생하는 전압을 상기 전압원으로 하는 것을 특징으로 하는 반도체 집적 회로 장치.
  6. 반도체 기판, 상기 반도체 기판에 형성된 입출력 단자(1). 상기 반도체 기판에 형성되어 상기 입출력 단자에 접속되고, CMOS 구조를 갖는 출력 버퍼(2)를 구비한 입출력 회로, 상기 반도체 기판에 형성되고 상기 입출력 회로에 접속된 반도체 집적 회로소자, 및 상기 입출력 단자와 출력 버퍼 출력 사이에 접속되어 게이트 전압을 가변시키는 공핍형(MOSFET)(DT)를 구비하는 것을 특징으로 하는 반도체 집적 회로 장치.
  7. 제6항에 있어서, 전압 전환 회로(4)와 바이어스 발생 회로(6)을 상기 공핍형 MOSF의 게이트에 접속되어 상기 게이트 전압을 가변시키는 것을 특징으로 하는 반도체 집적 회로 장치.
  8. 제7항에 있어서, 상기 전압 전환 회로는 상기 출력 버퍼로 공급되는 신호 (A 및 B)에 따라 제어되는 것을 특징으로 하는 반도체 집적 회로 장치.
  9. 제7항 또는 제8항에 있어서, 상기 바이어스 발생 회로는 전원 전압과 상기 공핍형 MOSFET의 게이트 사이에 접속된 P채널 MOSFET(P1), 한쪽이 상기 전원 전압에 접속하고 다른쪽이 상기 게이트에 적속되어 있는 제1저항(R2), 한쪽이 상기 제1저항의 상기 다른쪽에 접속되어 있는 제2저항 (R3), 및 한쪽이 상기 제2저항의 다른 쪽에 접속되고, 다른 쪽은 접지되어 있는 것을 특징으로 하는 N채널 MOSFET(N1)을 구비하는 것을 특징으로 하는 반도체 집적 회로 장치.
  10. 제7항 또는 제8항에 있어서, 상기 바이어스 발생 회로는 한쪽이 전원 전압에 접속되고, 다른쪽이 상기 공핍형 MOSFET의 게이트와 접속되어 있는 P채널 MOSFET (P1), 한쪽이 상기 P채널 MOSFET의 상기 다른쪽과 접속되고, 이 한쪽과 게이트가 도통해 있는 제1의 N채널 MOSFET(N3), 한쪽이 상기 제1의 N채널 MOSFET의 다른쪽과 접속되고, 이 한쪽과 게이트가 도통해 있는 제2의 N채널 MOSFET(N2), 및 한쪽이 상기 제2의 N채널 MOSFET의 다른쪽과 접속되고, 다른쪽은 접지되어 있는 제3의 N채널 MOSFET(N1)을 구비하는 것을 특징으로 하는 반도체 집적 회로 장치.
  11. 제7항 또는 제8항에 있어서, 상기 바이어스 발생 회로는 한쪽이 전원 전압과 접속되고, 다른쪽이 상기 공핍형 MOSFET의 게이트와 접속되어 있는 제1의 N채널 MOSFET(N4), 한쪽이 상기 제1의 N채널 MOSFET의 상기 다른쪽과 접속하고, 이 한쪽과 게이트가 도통해 있는 제2의 N채널 MOSFET(N3), 한쪽이 상기 제1의 N채널 MOSFET의 다른쪽과 접속하고, 이 한쪽과 게이트가 도통해 있는 제3의 N채널 MOSFET(N2), 한쪽이 상기 제1의 N채널 MOSFET의 다른쪽과 접속하고, 이 한쪽과 게이트가 도통해 있는 제4의 N채널 MOSFET를 구비하는 것을 특징으로 하는 반도체 집적 회로 장치.
  12. 제7항 또는 제8항에 있어서, 상기 바이어스 발생 회로는 전원 전압과 상기 공핍형 MOSFET의 게이트 사이에 접속된 P채널 MOSFET(P1)을 구비하는 것을 특징으로 하는 반도체 집적 회로 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930005054A 1992-03-31 1993-03-30 반도체 집적 회로 장치 KR960003374B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP92-105957 1992-03-31
JP10595792 1992-03-31
JP92-353625 1992-12-14
JP35362592A JP3253389B2 (ja) 1992-03-31 1992-12-14 半導体集積回路装置

Publications (2)

Publication Number Publication Date
KR930020852A true KR930020852A (ko) 1993-10-20
KR960003374B1 KR960003374B1 (ko) 1996-03-09

Family

ID=26446178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930005054A KR960003374B1 (ko) 1992-03-31 1993-03-30 반도체 집적 회로 장치

Country Status (3)

Country Link
US (1) US5448198A (ko)
JP (1) JP3253389B2 (ko)
KR (1) KR960003374B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100444013B1 (ko) * 1997-05-09 2004-11-03 삼성전자주식회사 정전기보호기능을가진반도체집적회로의능동저항소자
KR100846880B1 (ko) * 2004-05-19 2008-07-17 인터내쇼널 렉티파이어 코포레이션 높고 그리고 넓은 동작 전압 범위를 위한 바이어스 회로를구비한 게이트 드라이버 출력 단

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0169157B1 (ko) * 1993-11-29 1999-02-01 기다오까 다까시 반도체 회로 및 mos-dram
JP3369384B2 (ja) * 1995-07-12 2003-01-20 三菱電機株式会社 出力バッファ回路
US6040711A (en) * 1995-03-31 2000-03-21 Sgs-Thomson Microelectronics S.R.L. CMOS output buffer having a switchable bulk line
DE69521598T2 (de) * 1995-03-31 2002-07-11 Cons Ric Microelettronica CMOS Ausgangspuffer mit drei Zuständen
KR0142963B1 (ko) * 1995-05-17 1998-08-17 김광호 외부제어신호에 적응 동작하는 승압회로를 갖는 반도체 메모리 장치
FR2735922B1 (fr) * 1995-06-21 1997-08-22 Sgs Thomson Microelectronics Circuit generateur de tension negative du type pompe de charge
US5543733A (en) * 1995-06-26 1996-08-06 Vlsi Technology, Inc. High voltage tolerant CMOS input/output circuit
JPH0935474A (ja) * 1995-07-19 1997-02-07 Fujitsu Ltd 半導体記憶装置
US5689144A (en) * 1996-05-15 1997-11-18 Siliconix Incorporated Four-terminal power MOSFET switch having reduced threshold voltage and on-resistance
US5844425A (en) * 1996-07-19 1998-12-01 Quality Semiconductor, Inc. CMOS tristate output buffer with having overvoltage protection and increased stability against bus voltage variations
US5880605A (en) * 1996-11-12 1999-03-09 Lsi Logic Corporation Low-power 5 volt tolerant input buffer
JPH10188574A (ja) * 1996-12-20 1998-07-21 Nec Corp 半導体記憶装置
JP3732914B2 (ja) * 1997-02-28 2006-01-11 株式会社ルネサステクノロジ 半導体装置
JPH10285013A (ja) * 1997-04-08 1998-10-23 Mitsubishi Electric Corp 出力バッファ回路
US5877632A (en) * 1997-04-11 1999-03-02 Xilinx, Inc. FPGA with a plurality of I/O voltage levels
US5958026A (en) * 1997-04-11 1999-09-28 Xilinx, Inc. Input/output buffer supporting multiple I/O standards
CN1254456A (zh) 1997-05-01 2000-05-24 三菱电机株式会社 输出缓冲电路
US5929695A (en) * 1997-06-02 1999-07-27 Stmicroelectronics, Inc. Integrated circuit having selective bias of transistors for low voltage and low standby current and related methods
US5852540A (en) * 1997-09-24 1998-12-22 Intel Corporation Circuit for protecting the input/output stage of a low voltage integrated circuit device from a failure of the internal voltage supply or a difference in the power-up sequencing of supply voltage levels
JP4109340B2 (ja) * 1997-12-26 2008-07-02 株式会社ルネサステクノロジ 半導体集積回路装置
US6072358A (en) * 1998-01-16 2000-06-06 Altera Corporation High voltage pump circuit with reduced oxide stress
US6163044A (en) 1998-02-18 2000-12-19 Micron Technology, Inc. Method and circuit for lowering standby current in an integrated circuit
US6366159B1 (en) * 1998-02-23 2002-04-02 Intel Corporation Dynamic bias circuitry utilizing early voltage clamp and translinear techniques
US6121795A (en) * 1998-02-26 2000-09-19 Xilinx, Inc. Low-voltage input/output circuit with high voltage tolerance
US6094089A (en) * 1998-03-06 2000-07-25 Hewlett-Packard Company Current limiting receiver with impedance/load matching for a powered down receiver chip
EP0997945A4 (en) * 1998-04-23 2007-08-01 Matsushita Electric Ind Co Ltd METHOD FOR DESIGNING A CIRCUIT FOR VOLTAGE SUPPLY AND SEMICONDUCTOR CHIP
TW408340B (en) * 1998-06-26 2000-10-11 Nanya Plastics Corp Input buffer with high-voltage operation range
US6351176B1 (en) * 1998-09-14 2002-02-26 Texas Instruments Incorporated Pulsing of body voltage for improved MOS integrated circuit performance
JP2000228627A (ja) * 1999-02-05 2000-08-15 Mitsubishi Electric Corp 入出力回路
CN1173405C (zh) * 1999-05-06 2004-10-27 松下电器产业株式会社 互补型金属氧化物半导体的半导体集成电路
US6255851B1 (en) * 1999-08-04 2001-07-03 Agere Systems Guardian Corp. Multi-voltage I/O buffer clamping circuit
US6414515B1 (en) * 1999-12-20 2002-07-02 Texas Instruments Incorporated Failsafe interface circuit with extended drain devices
US6483346B2 (en) 2000-11-15 2002-11-19 Texas Instruments Incorporated Failsafe interface circuit with extended drain services
US6404270B1 (en) * 2000-11-28 2002-06-11 Cypress Semiconductor Corp. Switched well technique for biasing cross-coupled switches or drivers
US6377106B1 (en) * 2000-12-04 2002-04-23 Semiconductor Components Industries Llc Circuit and method of maximum voltage bias control
SE520306C2 (sv) * 2001-01-31 2003-06-24 Ericsson Telefon Ab L M Regulator för en halvledarkrets
US6812766B2 (en) 2001-05-22 2004-11-02 Matsushita Electric Industrial Co., Ltd. Input/output circuit of semiconductor integrated circuit
JP4647143B2 (ja) * 2001-07-03 2011-03-09 富士通セミコンダクター株式会社 半導体集積回路
US6621325B2 (en) 2001-09-18 2003-09-16 Xilinx, Inc. Structures and methods for selectively applying a well bias to portions of a programmable device
KR100536603B1 (ko) * 2003-07-10 2005-12-14 삼성전자주식회사 선택 모드를 갖는 전하 펌프 회로
KR100728950B1 (ko) * 2004-03-11 2007-06-15 주식회사 하이닉스반도체 내부전압 발생장치
JP4573620B2 (ja) * 2004-10-20 2010-11-04 ローム株式会社 Ｉｃ、ｉｃ間のインターフェースシステム、モジュール、携帯電子機器および電子機器
US7106096B2 (en) * 2004-11-11 2006-09-12 International Business Machines Corporation Circuit and method of controlling integrated circuit power consumption using phase change switches
KR100644224B1 (ko) * 2005-12-06 2006-11-10 삼성전자주식회사 누설전류를 감소시키는 레벨 쉬프트 및 이를 포함하는불휘발성 반도체 메모리 장치의 블락 드라이버
US7855592B1 (en) 2006-09-28 2010-12-21 Cypress Semiconductor Corporation Charge pump
JP4237221B2 (ja) * 2006-11-20 2009-03-11 エルピーダメモリ株式会社 半導体装置
JP4557046B2 (ja) * 2008-05-19 2010-10-06 ソニー株式会社 出力バッファ回路および集積回路
KR101548242B1 (ko) * 2008-07-21 2015-09-04 삼성전자주식회사 반도체 장치의 출력구동장치, 이의 동작 방법, 및 이를 포함하는 전자 처리 장치
US20100102872A1 (en) * 2008-10-29 2010-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. Dynamic Substrate Bias for PMOS Transistors to Alleviate NBTI Degradation
US8987868B1 (en) 2009-02-24 2015-03-24 Xilinx, Inc. Method and apparatus for programmable heterogeneous integration of stacked semiconductor die
US7893712B1 (en) 2009-09-10 2011-02-22 Xilinx, Inc. Integrated circuit with a selectable interconnect circuit for low power or high performance operation
US9015023B2 (en) 2010-05-05 2015-04-21 Xilinx, Inc. Device specific configuration of operating voltage
US8106701B1 (en) * 2010-09-30 2012-01-31 Sandisk Technologies Inc. Level shifter with shoot-through current isolation
JP5569462B2 (ja) 2011-05-06 2014-08-13 富士通セミコンダクター株式会社 出力バッファ回路及び入出力バッファ回路
US9029956B2 (en) 2011-10-26 2015-05-12 Global Foundries, Inc. SRAM cell with individual electrical device threshold control
US9048136B2 (en) 2011-10-26 2015-06-02 GlobalFoundries, Inc. SRAM cell with individual electrical device threshold control
DE102013022449B3 (de) 2012-05-11 2019-11-07 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und elektronisches Gerät
US10147724B2 (en) 2012-07-07 2018-12-04 Skyworks Solutions, Inc. Feed-forward circuit to improve intermodulation distortion performance of radio-frequency switch
US9160328B2 (en) * 2012-07-07 2015-10-13 Skyworks Solutions, Inc. Circuits, devices, methods and applications related to silicon-on-insulator based radio-frequency switches
US9124086B2 (en) * 2012-07-25 2015-09-01 Taiwan Semiconductor Manufacturing Company Limited Failsafe ESD protection
US9000490B2 (en) 2013-04-19 2015-04-07 Xilinx, Inc. Semiconductor package having IC dice and voltage tuners
JP6406926B2 (ja) 2013-09-04 2018-10-17 株式会社半導体エネルギー研究所 半導体装置
US9557755B2 (en) * 2014-06-13 2017-01-31 Gn Resound A/S Interface circuit for a hearing aid and method
DK201470355A1 (en) * 2014-06-13 2016-01-11 Gn Resound As Interface circuit for a hearing aid and method
JP6318908B2 (ja) * 2014-06-24 2018-05-09 株式会社ソシオネクスト インターフェース回路
US9391618B2 (en) * 2014-08-06 2016-07-12 Broadcom Corporation High voltage fail-safe IO design using thin oxide devices
TWI580185B (zh) * 2015-03-05 2017-04-21 瑞昱半導體股份有限公司 類比開關電路
CN106033961B (zh) * 2015-03-12 2019-09-03 瑞昱半导体股份有限公司 类比开关电路
KR20170008375A (ko) * 2015-07-13 2017-01-24 에스케이하이닉스 주식회사 반도체 장치
US10812081B1 (en) * 2019-09-27 2020-10-20 Apple Inc. Output signal control during retention mode operation

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3942047A (en) * 1974-06-03 1976-03-02 Motorola, Inc. MOS DC Voltage booster circuit
US4585955B1 (en) * 1982-12-15 2000-11-21 Tokyo Shibaura Electric Co Internally regulated power voltage circuit for mis semiconductor integrated circuit
JP2569777B2 (ja) * 1988-12-16 1997-01-08 日本電気株式会社 入力信号切り換え回路
JP2688976B2 (ja) * 1989-03-08 1997-12-10 三菱電機株式会社 半導体集積回路装置
JP2733796B2 (ja) * 1990-02-13 1998-03-30 セイコーインスツルメンツ株式会社 スイッチ回路
US5153853A (en) * 1990-09-20 1992-10-06 Sharp Kabushiki Kaisha Method and apparatus for measuring EEPROM threshold voltages in a nonvolatile DRAM memory device
JP2566064B2 (ja) * 1991-01-17 1996-12-25 株式会社東芝 入出力バッファ回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100444013B1 (ko) * 1997-05-09 2004-11-03 삼성전자주식회사 정전기보호기능을가진반도체집적회로의능동저항소자
KR100846880B1 (ko) * 2004-05-19 2008-07-17 인터내쇼널 렉티파이어 코포레이션 높고 그리고 넓은 동작 전압 범위를 위한 바이어스 회로를구비한 게이트 드라이버 출력 단

Also Published As

Publication number Publication date
US5448198A (en) 1995-09-05
JPH05335504A (ja) 1993-12-17
KR960003374B1 (ko) 1996-03-09
JP3253389B2 (ja) 2002-02-04

Similar Documents

Publication Publication Date Title
KR930020852A (ko) 반도체 집적 회로 장치
KR940001251B1 (ko) 전압 제어회로
KR970013707A (ko) 레벨 시프트 반도체 장치
KR840008097A (ko) 기판 바이어스 전압제어회로 및 방법
KR970071829A (ko) 반도체집적회로
KR900002566A (ko) 버퍼회로
KR950030487A (ko) 래치-업을 방지한 씨모스형 데이타 출력버퍼
KR880012008A (ko) 전원절환회로
KR920015365A (ko) 입출력 버퍼회로
KR970030778A (ko) 정전방전 (EDS:Electro-static Discharge) 및 래치 업(Latch-up) 방지회로
KR960039349A (ko) 반도체 집적회로
KR910002127A (ko) 전원절환회로
KR960039569A (ko) 승압 회로
KR900011152A (ko) 전원전압 강하검파 및 초기화회로 재설정 회로
KR970063275A (ko) 반도체집적회로 및 그것을 사용한 회로장치
KR890009000A (ko) 디지탈 집적 회로
KR940001556A (ko) 반도체 집적회로
KR940024629A (ko) 통신회로시스템
KR970029739A (ko) 반도체 전위 공급 장치 및 이를 이용한 반도체 기억 장치
KR970013701A (ko) 버스홀드회로
KR970066578A (ko) 고전압 검출기 회로
KR940004833A (ko) 씨엠오에스(cmos)회로의 래치업 저감출력 드라이버 및 래치업 저감방법
KR930006875A (ko) 집적회로
KR960027331A (ko) 버퍼회로 및 바이어스회로
KR950034763A (ko) 반도체 집적회로 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030228

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee