KR930006875A - 집적회로 - Google Patents

집적회로 Download PDF

Info

Publication number
KR930006875A
KR930006875A KR1019920009119A KR920009119A KR930006875A KR 930006875 A KR930006875 A KR 930006875A KR 1019920009119 A KR1019920009119 A KR 1019920009119A KR 920009119 A KR920009119 A KR 920009119A KR 930006875 A KR930006875 A KR 930006875A
Authority
KR
South Korea
Prior art keywords
voltage
terminal
signal input
input terminal
signal
Prior art date
Application number
KR1019920009119A
Other languages
English (en)
Other versions
KR970001839B1 (ko
Inventor
도시오 와다나베
준지 다나까
Original Assignee
쓰지 하루오
샤프 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쓰지 하루오, 샤프 가부시끼가이샤 filed Critical 쓰지 하루오
Publication of KR930006875A publication Critical patent/KR930006875A/ko
Application granted granted Critical
Publication of KR970001839B1 publication Critical patent/KR970001839B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

집적회로는 소정전압이 하나이상의 신호입력단자에 인가도리때 모드절환단자를 통하여 소정신호전압이 입력된 경우 절환되는 모드를 가진다.
상기 집적회로는 상기 신호입력단자와 상기 논리회로 사이에 배치되어 있되, 상기 모드절환단자를 통해 입력된 신호전압에 응답해서 접지전압에서 전원전압의 범위내에서의 어떤 전압을 받아들이기 위해 상기 신호입력단자를 설정하는 전압설정회로를 구비한다.

Description

집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명의 집적회로의 내부구조를 보인 회로도,
제6도는 동일시각의 테스트모드에서 활성화하는 경우의 본 발명에 의한 복수의 회로들을 보인 배선도.

Claims (2)

  1. 소정의 전압에서 사용된 적어도 하나의 신호입력단자로 상기 소정전압이 인가될 때 모드절환 입력단자를 통하여 인가된 소정입력 신호전압에 응답해서 회로의 모드가 절환되게 하는 기능을 갖는 집적회로에 있어서, 상기 신호입력단자와 논리회로가 서로 접속하기 위해 그 사이에 배열되고 아울러 상기 모드절환 입력단자를 통해 입력된 신호전압에 의해 접지전압에서 전원전압의 범위내의 전압을 받아들이기 위해 상기 신호입력단자를 설정하는 전압설정회로를 구비한 것을 특징으로 하는 집적회로.
  2. 제1항에 있어서, 상기 신호입력단자와 상기 논리회로 사이에 배치되어 접속하기 위한 상기 전압설정회로는 상기 모드절환 단자에 접속된 인버터와, 모드절환단다에 접속된 각 게이트와, 제1신호입력단자와 제3신호입력단자에 각기 접속된 각 드레인단자와, 전원 전압과 기준전압에 접속된 각 소오스를 갖는 제1 및 제3전계효과 트랜지스터와, 상기 인버터의 출력단자에 접속된 각 게이트와, 제2신호입력단자에 접속되어서 상기 제3전계효과 트랜지스터의 드레인단자와 공유된 각 드레인단자와, 상기 접지전압과 상기 기준전압에 각기 접속된 각 소오스를 갖는 제2 및 제4전계효과 트랜지스터를 구비하되, 상기 제3 및 제4전계효과 트랜지스터가 상기 제 3신호입력단자에 접속되는 것을 특징으로 하는 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920009119A 1991-09-04 1992-05-28 집적회로 KR970001839B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3254801A JP2827062B2 (ja) 1991-09-04 1991-09-04 集積回路
JP91-254801 1991-09-04

Publications (2)

Publication Number Publication Date
KR930006875A true KR930006875A (ko) 1993-04-22
KR970001839B1 KR970001839B1 (ko) 1997-02-17

Family

ID=17270084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920009119A KR970001839B1 (ko) 1991-09-04 1992-05-28 집적회로

Country Status (6)

Country Link
US (1) US5475330A (ko)
EP (1) EP0535776B1 (ko)
JP (1) JP2827062B2 (ko)
KR (1) KR970001839B1 (ko)
DE (1) DE69215184T2 (ko)
TW (1) TW222032B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5644251A (en) * 1993-04-22 1997-07-01 Lsi Logic Corporation Switchable pull-ups and pull-downs for IDDQ testing of integrated circuits
JP3415347B2 (ja) * 1995-10-25 2003-06-09 Ｎｅｃエレクトロニクス株式会社 マイクロコンピュータの動作モード設定用入力回路
US5787096A (en) * 1996-04-23 1998-07-28 Micron Technology, Inc. Circuit and method for testing an integrated circuit
US5870408A (en) * 1996-04-30 1999-02-09 Sun Microsystems, Inc. Method and apparatus for on die testing
US5727001A (en) * 1996-08-14 1998-03-10 Micron Technology, Inc. Circuit and method for testing an integrated circuit
US5754559A (en) * 1996-08-26 1998-05-19 Micron Technology, Inc. Method and apparatus for testing integrated circuits
FR2787912B1 (fr) 1998-12-23 2001-03-02 St Microelectronics Sa Circuit electronique configurable
DE10064478B4 (de) 2000-12-22 2005-02-24 Atmel Germany Gmbh Verfahren zur Prüfung einer integrierten Schaltung und Schaltungsanordnung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5578355A (en) * 1978-12-08 1980-06-12 Nec Corp Semiconductor integrated circuit
US4424460A (en) * 1981-07-14 1984-01-03 Rockwell International Corporation Apparatus and method for providing a logical exclusive OR/exclusive NOR function
JPS5899033A (ja) * 1981-12-09 1983-06-13 Nec Corp 集積回路装置
JPS59200456A (ja) * 1983-04-27 1984-11-13 Hitachi Ltd 半導体集積回路装置
JPS61208315A (ja) * 1985-03-12 1986-09-16 Mitsubishi Electric Corp 半導体集積回路装置
JPS6337268A (ja) * 1986-07-31 1988-02-17 Fujitsu Ltd 半導体装置の試験装置
JPH01280923A (ja) * 1988-05-07 1989-11-13 Mitsubishi Electric Corp 半導体集積回路装置
JPH02278171A (ja) * 1989-04-19 1990-11-14 Seiko Epson Corp 半導体装置
JP2832994B2 (ja) * 1989-04-21 1998-12-09 日本電気株式会社 半導体集積回路
JPH0328781A (ja) * 1989-06-27 1991-02-06 Mitsubishi Electric Corp 半導体集積回路

Also Published As

Publication number Publication date
DE69215184D1 (de) 1996-12-19
KR970001839B1 (ko) 1997-02-17
EP0535776A1 (en) 1993-04-07
TW222032B (ko) 1994-04-01
JPH0560845A (ja) 1993-03-12
US5475330A (en) 1995-12-12
DE69215184T2 (de) 1997-04-03
JP2827062B2 (ja) 1998-11-18
EP0535776B1 (en) 1996-11-13

Similar Documents

Publication Publication Date Title
KR860003664A (ko) 칩온칩(Chip-on-Chip)반도체 장치
KR920020521A (ko) 반도체집적회로
KR890013862A (ko) 전압레벨 변환회로
KR880012008A (ko) 전원절환회로
KR880012014A (ko) Bimos 논리회로
KR840008075A (ko) 스위칭 제어신호 발생용 반도체 집적회로장치
KR930001585A (ko) 출력 회로 및 반도체 집적 회로 장치
KR940027316A (ko) 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로
KR910002127A (ko) 전원절환회로
KR860007783A (ko) 개선된 출력특성을 갖는 비교기 회로
KR970063275A (ko) 반도체집적회로 및 그것을 사용한 회로장치
KR930006875A (ko) 집적회로
KR910016077A (ko) 반도체집적회로
KR920001523A (ko) 검출 회로를 포함하는 반도체 집적회로
KR970024162A (ko) 풀업 또는 풀다운 저항을 갖는 반도체 장치(a semiconductor device having pull-up or pull-down resistance)
KR960702698A (ko) 전자 회로(CMOS input with Vcc compensated dynamic threshold)
KR940020669A (ko) 바이어스 회로(bias circuit)
KR970003924A (ko) 반도체 장치
KR950034763A (ko) 반도체 집적회로 장치
KR920003703A (ko) 저 동적 임피던스를 갖는 단일-구동 레벨이동기
KR950012459A (ko) 다(多)비트 출력 메모리 회로용 출력 회로
KR910001974A (ko) 집적회로구조
KR970017605A (ko) 가변논리회로와 그것을 사용한 반도체집적회로장치
KR970024538A (ko) 아날로그 지연회로
KR920005497A (ko) 반도체 집적회로의 입력회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110617

Year of fee payment: 15

EXPY Expiration of term