KR970003924A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR970003924A
KR970003924A KR1019960001887A KR19960001887A KR970003924A KR 970003924 A KR970003924 A KR 970003924A KR 1019960001887 A KR1019960001887 A KR 1019960001887A KR 19960001887 A KR19960001887 A KR 19960001887A KR 970003924 A KR970003924 A KR 970003924A
Authority
KR
South Korea
Prior art keywords
effect transistor
field effect
voltage
drain
channel field
Prior art date
Application number
KR1019960001887A
Other languages
English (en)
Other versions
KR100237088B1 (ko
Inventor
게이지로 야마모토
Original Assignee
세키자와 다다시
후지쓰 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세키자와 다다시, 후지쓰 가부시키가이샤 filed Critical 세키자와 다다시
Publication of KR970003924A publication Critical patent/KR970003924A/ko
Application granted granted Critical
Publication of KR100237088B1 publication Critical patent/KR100237088B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Amplifiers (AREA)

Abstract

프린트 기판상의 배선등의 신호 전송로에 신호를 출력시키기 위한 출력회로를 구비하여 이루어지는 반도체 장치에 관한 것으로, 하이레벨값의 정확하면서, 또한 CMOS 레벨의 신호보다도 작은 진폭의 출력신호를 출력시킬 수 있고, 또 고정밀도 저항을 필요로 하지 않으며, 제조 공정의 증가를 초래하지 않는 출력회로를 구비한 반도체 장치의 제공을 목적으로 한다.
데이타 DATA=로우레벨, pMOS 트랜지스터(29)=도통이 되는 경우, 차동 증폭기(31)에 의해 pMOS 트랜지스터(28)의 게이트 전압을 제어하고, 노드(32)의 전압이 전원전압 VT1이 되도록 하며, 출력신호 OUT1의 하이레벨값을 전원전압 VDD 보다도 저전압인 전원전압 VT1이 되도록 제어한다.

Description

반도체 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예의 주요부를 도시하는 회로도.

Claims (17)

  1. 소스에 제1전압이 인가되는 제1전계효과 트랜지스터와, 소스가 상기 제1전계효과 트랜지스터의 드레인에 접속되고, 게이트가 신호 입력단이 되며, 드레인이 신호 출력단으로 된 제2전계효과 트랜지스터와, 이 제2전계효과 트랜지스터가 도통 상태로 된 경우에, 상기 제2전계효과 트랜지스터의 드레인 전압이 제2전압이 되도록 상기 제1전계효과 트랜지스터의 게이트 전압을 제어하는 제어회로를 가지고 구성된 출력회로를 구비한 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 제어회로는 비반전 입력 포트가 상기 제2전계효과 트랜지스터의 드레인에 접속되고, 반전 입력 포트에 상기 제2전압이 공급되며, 출력 포트가 상기 제1전계효과 트랜지스터의 게이트에 접속된 차동증폭기를 가지고 있는 것을 특징으로 하는 반도체 장치.
  3. 제1항 또는 제2항에 있어서, 상기 제2전압을 외부로부터 인가하기 위한 입력 단자를 구비한 것을 특징으로 하는 반도체 장치.
  4. 제1항 또는 제2항에 있어서, 상기 제1 및 제2전계효과 트랜지스터는 p채널 전계효과 트랜지스터이며, 상기 제2전압은 상기 제1전압보다도 저전압인 것을 특징으로 하는 반도체 장치.
  5. 제3항에 있어서, 상기 제1 및 제2전계효과 트랜지스터는 p채널 전계효과 트랜지스터이며, 상기 제2전압은 상기 제1전압보다도 저전압인 것을 특징으로 하는 반도체 장치
  6. 제4항에 있어서, 일단이 상기 제2전계효과 트랜지스터의 드레인에 접속되고, 타단에 상기 제2전압보다도 저전압인 제3전압이 공급되는 저항을 구비한 것을 특징으로 하는 반도체 장치.
  7. 제5항에 있어서, 일단이 상기 제2전계효과 트랜지스터의 드레인에 접속되고, 타단에 상기 제2전압보다도 저전압인 제3전압이 공급되는 저항을 구비한 것을 특징으로 하는 반도체 장치.
  8. 제1항 또는 제2항에 있어서, 상기 제1 및 제2전계효과 트랜지스터는 n채널 전계효과 트랜지스터이며, 상기 제2전압은 상기 제1전압보다도 고전압인 것을 특징으로 하는 반도체 장치.
  9. 제3항에 있어서, 상기 제1 및 제2전계효과 트랜지스터는 n채널 전계효과 트랜지스터이며, 상기 제2전압은 상기 제1전압보다도 고전압인 것을 특징으로 하는 반도체 장치.
  10. 제8항에 있어서, 일단이 상기 제2전계효과 트랜지스터의 드레인에 접속되고, 타단에 상기 제2전압보다도 고전압인 제3전압이 인가되는 저항을 구비한 것을 특징으로 하는 반도체 장치.
  11. 제9항에 있어서, 일단이 상기 제2전계효과 트랜지스터의 드레인에 접속되고, 타단에 상기 제2전압보다도 고전압인 제3전압이 인가되는 저항을 구비한 것을 특징으로 하는 반도체 장치.
  12. 소스에 제1전압이 공급되는 제1 p채널 전계효과 트랜지스터와, 소스가 상기 제1 p채널 전계효과 트랜지스터의 드레인에 접속되며, 동작시, 도통 상태가 되는 제2 p채널 전계효과 트랜지스터와, 이 제2 p채널 전계효과 트랜지스터의 드레인 전압이 상기 제1전압보다도 저전압인 제2전압으로 유지되도록 상기 제1전계효과 트랜지스터의 게이트 전압을 제어하는 제1제어회로와, 소스에 상기 제2전압보다도 저전압인 제3전압이 공급되는 제1 n채널 전계효과 트랜지스터와, 소스가 상기 제1 n채널 전계효과 트랜지스터의 드레인에 접속되며, 동작시, 도통 상태가 되는 제2 n채널 전계효과 트랜지스터와, 이 제2 n채널 전계효과 트랜지스터의 드레인 전압이 상기 제3전압보다도 고전압이면서, 또한, 상기 제2전압보다도 저전압인 제4전압으로 유지되도록 상기 제1 n채널 전계효과 트랜지스터의 게이트 전압을 제어하는 제2제어회로와, 상기 제1, 제2제어회로에 제어되고, 하이레벨값을 상기 제2 p채널 전계효과 트랜지스터의 드레인 전압과 동일 전압으로 하며, 로우레벨값을 상기 제2 n채널 전계효과 트랜지스터의 드레인 전압과 동일 전압으로 하는 출력신호를 출력하는 출력신호 생성회로를 가지고 이루어지는 출력회로를 구비한 것을 특징으로 하는 반도체 장치.
  13. 제12항에 있어서, 상기 제1제어회로는 비반전 입력 포트와 상기 제2 p채널 전계효과 트랜지스터의 드레인에 접속되며, 반전 입력 포트에 상기 제2전압이 공급되고, 출력 포트가 상기 제1 p채널 전계효과 트랜지스터의 게이트에 접속된 제1차동증폭기를 가지며, 상기 제2제어회로는 비반전 입력 포트가 상기 제2 n채널 전계효과 트랜지스터의 드레인에 접속되고, 반전 입력 포트에 상기 제 4전압이공급되며, 출력 포트가 상기 제1 n채널 전계효과 트랜지스터의 게이트에 접속된 제2차동증폭기를 가지는 것을 특징으로 하는 반도체 장치.
  14. 제13항에 있어서, 상기 출력신호 생성회로는 소스에 상기 제1전압이 공급되고, 게이트가 상기 제1차동증폭기의 출력 포트에 접속된 제3 p채널 전계효과 트랜지스터와, 소스가 상기 제3 p채널 전계효과 트랜지스터의 드레인에 접속되며, 드레인이 제1출력 단자에 접속되고, 제1신호에 의해 도통 및 비도통이 제어되는 제4 p채널전계효과 트랜지스터와, 드레인이 상기 제1출력 단자에 접속되며, 상기 제1신호에 의해 도통 및 비도통이 제어되는 제3 n채널 전계효과 트랜지스터와, 드레인에 상기 제3 n채널 전계효과 트랜지스터의 소스에 접속되며, 소스에 상기 제3전압이 공급되고, 게이트가 상기 제2차동증폭기의 출력 포트에 접속된 제4 n채널 전계효과 트랜지스터로 이루어지는 인버터를 가지는 것을 특징으로 하는 반도체 장치.
  15. 제14항에 있어서, 상기 출력신호 생성회로는 소스에 상기 제1전압이 공급되고, 게이트가 상기 제1차동증폭기의 출력 포트에 접속된 제5 p채널 전계효과 트랜지스터와, 소스가 상기 제5 p채널 전계효과 트랜지스터의 드레인에 접속되며, 드레인에 제2출력 단자에 접속되고, 상기 제1신호와 반전 관계에 있는 제2신호에 의해 도통 및 비도통이 제어되는 제6 p채널 전계효과 트랜지스터와, 드레인이 상기 제2출력 단자에 접속되고, 상기 제2신호에 의해 도통 및 비도통이 제어되는 제5 n채널 전계효과 트랜지스터와, 드레인이 상기 제5 n채널 전계효과 트랜지스터의 소스에 접속되며, 소스에 상기 제3전압이 공급되며, 게이트가 상기 제2차동증폭기의 출력 포트에 접속된 제6 n채널 전계호과 트랜지스터로 이루어지는 제2인버터를 가지고, 상기 출력신호외에, 상기 출력신호와 반전 관계에 있는 출력신호를 출력하도록 구성되어 있는 것을 특징으로 하는 반도체 장치.
  16. 제13항 내지 제15항 중 어느 한 항에 있어서, 상기 제2 p채널 전계효과 트랜지스터의 드레인과, 상기 제2 n채널 전계효과 트랜지스터의 드레인과의 사이에 저항이 접속되어 있는 것을 특징으로 하는 반도체 장치.
  17. 제16항에 있어서, 상기 저항은 제1저항과 제2저항을 직렬 접속하여 구성되고, 상기 제1저항과 상기 제2저항의 접속점에, 상기 제2전압과 상기 제4전압의 중간 전압을 인가할 수 있도록 되어 있는 것을 특징으로 하는 반도체 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960001887A 1995-06-21 1996-01-29 반도체 장치 KR100237088B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-154160 1995-06-21
JP7154160A JPH098637A (ja) 1995-06-21 1995-06-21 半導体装置

Publications (2)

Publication Number Publication Date
KR970003924A true KR970003924A (ko) 1997-01-29
KR100237088B1 KR100237088B1 (ko) 2000-01-15

Family

ID=15578151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960001887A KR100237088B1 (ko) 1995-06-21 1996-01-29 반도체 장치

Country Status (4)

Country Link
US (1) US5646549A (ko)
EP (1) EP0750242A3 (ko)
JP (1) JPH098637A (ko)
KR (1) KR100237088B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271679B1 (en) 1999-03-24 2001-08-07 Altera Corporation I/O cell configuration for multiple I/O standards
US6836151B1 (en) 1999-03-24 2004-12-28 Altera Corporation I/O cell configuration for multiple I/O standards
JP3252903B2 (ja) 1999-05-28 2002-02-04 日本電気株式会社 インタフェース回路
US6280011B1 (en) 1999-08-16 2001-08-28 Hewlett-Packard Company Circuit and assembly with selectable resistance low voltage differential signal receiver
JP3615126B2 (ja) * 2000-07-11 2005-01-26 寛治 大塚 半導体回路装置
US6578940B2 (en) 2001-07-25 2003-06-17 Hewlett-Packard Development Company, L.P. System for ink short protection
JP4501767B2 (ja) * 2004-09-14 2010-07-14 株式会社デンソー 伝送装置
JP4973243B2 (ja) 2007-03-06 2012-07-11 富士通セミコンダクター株式会社 半導体出力回路及び外部出力信号生成方法並びに半導体装置
JP5408274B2 (ja) * 2012-02-20 2014-02-05 富士通セミコンダクター株式会社 半導体出力回路及び外部出力信号生成方法並びに半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58135121U (ja) * 1982-03-05 1983-09-10 パイオニア株式会社 レベルシフト回路
IT1210964B (it) * 1982-12-22 1989-09-29 Ates Componenti Elettron Circuito elettronico per la variazione di ampiezza e lo spostamento di livello di un segnale.
US4791326A (en) * 1987-01-22 1988-12-13 Intel Corporation Current controlled solid state switch
EP0299215A1 (de) * 1987-07-17 1989-01-18 Siemens Aktiengesellschaft Monolithisch integrierbare Reglerschaltung
FR2628217B1 (fr) * 1988-03-07 1990-07-27 Sgs Thomson Microelectronics Circuit de mesure d'un courant
NL8901170A (nl) * 1989-05-10 1990-12-03 Philips Nv Geintegreerde schakeling met een signaalniveauconverter.
DE3929351C1 (ko) * 1989-09-04 1990-10-11 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De
JPH04130770A (ja) * 1990-09-21 1992-05-01 Mitsubishi Electric Corp 半導体集積回路
JP2758259B2 (ja) * 1990-09-27 1998-05-28 株式会社東芝 バッファ回路
JP2793390B2 (ja) * 1991-09-13 1998-09-03 日本電気アイシーマイコンシステム株式会社 同期分離回路
JP2657019B2 (ja) * 1992-03-13 1997-09-24 三菱電機株式会社 Ｍｏｓトランジスタ出力回路
DE59205707D1 (de) * 1992-09-18 1996-04-18 Siemens Ag Integrierte Pufferschaltung
JP2973063B2 (ja) * 1992-10-27 1999-11-08 セイコーインスツルメンツ株式会社 スイッチ回路
US5426377A (en) * 1993-03-17 1995-06-20 Nec Corporation BiMIS circuit
US5418478A (en) * 1993-07-30 1995-05-23 Apple Computer, Inc. CMOS differential twisted-pair driver

Also Published As

Publication number Publication date
JPH098637A (ja) 1997-01-10
US5646549A (en) 1997-07-08
KR100237088B1 (ko) 2000-01-15
EP0750242A2 (en) 1996-12-27
EP0750242A3 (en) 1998-04-29

Similar Documents

Publication Publication Date Title
KR840008097A (ko) 기판 바이어스 전압제어회로 및 방법
KR970017598A (ko) 반도체 장치 및 그 제어 회로
KR950010048B1 (ko) 기판 전위 검출 회로를 가진 반도체 집적 회로 장치
KR890015407A (ko) 바이폴라 트랜지스터와 전계효과 트랜지스터를 가지는 반도체 집적회로장치
KR970013707A (ko) 레벨 시프트 반도체 장치
KR970029757A (ko) 반도체장치 및 비교회로
KR930005371A (ko) 반도체 집적회로의 출력회로
KR920022678A (ko) 반도체 메모리 장치의 데이타 입력버퍼
KR920000177A (ko) 반도체 집적회로장치
KR970003924A (ko) 반도체 장치
KR910002127A (ko) 전원절환회로
KR900001026A (ko) 반도체회로 및 그것을 사용한 신호처리 시스템
KR960038997A (ko) 반도체 메모리장치의 전류센스앰프회로
KR890013769A (ko) 중간전위생성회로
KR930020847A (ko) 기준전류 발생회로
KR940020669A (ko) 바이어스 회로(bias circuit)
KR960702698A (ko) 전자 회로(CMOS input with Vcc compensated dynamic threshold)
KR100206707B1 (ko) 반도체 메모리 장치의 지연회로
KR930006875A (ko) 집적회로
KR960030395A (ko) 저전압출력회로 및 반도체장치
KR960026761A (ko) 반도체집적회로의 인터페이스회로
KR960027331A (ko) 버퍼회로 및 바이어스회로
KR950015749A (ko) 반도체메모리장치의 전원 지연회로
KR950012703A (ko) 반도체 메모리 장치의 데이타 입력 버퍼
KR970029748A (ko) 반도체 장치의 기준전압 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee