JP4501767B2 - 伝送装置 - Google Patents
伝送装置 Download PDFInfo
- Publication number
- JP4501767B2 JP4501767B2 JP2005132102A JP2005132102A JP4501767B2 JP 4501767 B2 JP4501767 B2 JP 4501767B2 JP 2005132102 A JP2005132102 A JP 2005132102A JP 2005132102 A JP2005132102 A JP 2005132102A JP 4501767 B2 JP4501767 B2 JP 4501767B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- circuit
- signal
- power supply
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
以下、本発明の第1の実施形態について図1ないし図3を参照しながら説明する。
図1は、車両のエアバッグシステム用半導体集積回路装置(IC)として構成された通信回路の電気的構成図である。このIC1は、ハーネスの削減および衝突検出性能と安全性の向上を目的に、衝突検出センサとエアバッグ専用のサブネットワークに使用される通信プロトコルSafe−by−Wire(登録商標)を用いた通信を行うものである。この通信方式は電源重畳方式なのでハーネスの本数が減り、また、タイムスロット通信方式を採用しているので、送信メッセージが一定時間内に必ず送られることが保証される。
フローティングの状態とされたトランシーバ4は、IC1の端子28、29に接続された通信線30、31(バスA、B)を介してスレーブ側のIC(図示せず)と接続され、データ通信を行うものである。トランシーバ4は、駆動回路32、受信回路33、コンパレータ34(比較回路に相当)、コンデンサ35、出力回路36、37(第1、第2の出力回路に相当)および電源回路38から構成されている。電源回路38は、非絶縁のリニアレギュレータであって、電源電圧Vpからトランシーバ4全体を動作させるための電源電圧Vcc2(例えば14V)を生成するものである。
ホスト側のマイコンICと接続されて用いられるマスタ側のIC1と、周辺側の装置と接続されて用いられるスレーブ側のIC(図示せず)とは、通信線30、31を介して双方向の通信を行う。トランシーバ4は、通信線30、31とともにマイコンICからフローティング状態とされているため、IC1においてプロトコル変換部3とトランシーバ4との間で絶縁された状態でのデータ伝送を行う必要がある。以下においては、伝送線20、21を用いてプロトコル変換部3からトランシーバ4にデータを伝送する場合について説明するが、伝送線24、25を用いてトランシーバ4からプロトコル変換部3にデータを伝送する場合も同様となる。
次に、本発明の第2の実施形態について図4を参照しながら説明する。
図4は、図1に示した通信回路で用いられる伝送回路に対し変更を加えたものであり、プロトコル変換部3からトランシーバ4への伝送回路部分のみを示している。また、図1と同一構成部分には同一符号を付している。
図5は、本発明の第3の実施形態を示すコンデンサの模式的な縦断面図である。コンデンサは、層間絶縁膜45(または配線層)に形成されたポリシリコンまたは金属(例えばAl)の薄膜52と53(導電性膜に相当)を対向電極とし、層間絶縁膜45を電極間の誘電体として用いている。この構造によっても図2に示したコンデンサと同様の作用、効果が得られる。
図6は、本発明の第4の実施形態を示すコンデンサの模式的な縦断面図である。層間絶縁膜45(または配線層)において、コンデンサの電極となる薄膜52の上方には、薄膜52の全体を覆うようにポリシリコンまたは金属(例えばAl)の薄膜54(シールド用導電性層に相当)が形成されている。一方、コンデンサの電極となる薄膜53の下に絶縁分離層44を介して形成されているN+拡散層47は、コンタクト55により薄膜54と電気的に接続されている。
図7は、本発明の第5の実施形態を示すコンデンサの模式的な縦断面図である。
層間絶縁膜45(または配線層)において、コンデンサの電極となる薄膜53の下方には、薄膜53の全体を下から覆うようにポリシリコンまたは金属(例えばAl)の薄膜56(シールド用導電性層に相当)が形成されている。薄膜54と56は、ビア57により電気的に接続されている。
図8は、本発明の第6の実施形態を示すコンデンサの模式的な縦断面図(a)および図中X−X線に沿う横断面図(b)である。図8(b)には、対応する位置に、コンデンサの電極を構成する薄膜46とコンタクト48、59が二点鎖線により示されている。
図9は、本発明の第7の実施形態を示すコンデンサの模式的な縦断面図(a)および図中Y−Y線に沿う横断面図(b)である。図9(b)には、対応する位置にコンタクト62と電極63、64が二点鎖線により示されている。
次に、本発明の第8の実施形態について図10を参照しながら説明する。
図10は、図1に示した通信回路で用いられる伝送回路に対し変更を加えたものであり、プロトコル変換部65からトランシーバ66への伝送回路部分のみを示している。また、図1と同一構成部分には同一符号を付している。
次に、本発明の第9の実施形態について図11および図12を参照しながら説明する。
図11に示す伝送回路は、図1に示した通信回路で用いられる伝送回路に対し変更を加えたものであり、プロトコル変換部72からトランシーバ73への伝送回路部分のみを示している。また、図1および図10と同一構成部分には同一符号を付している。
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
上述した伝送回路は、異なるIC間または異なるディスクリート回路間での伝送にも適用できる。
例えばコンデンサ22、35、23の直列回路において、各コンデンサの静電容量は等しくてもあるいは異なっていてもよい。
第8の実施形態において、コンデンサ22、23、67、68の静電容量をそれぞれC1、C2、C3、C4とすると、C1/C3=C2/C4の関係が成立するように各容量値を設定することが好ましい。
Claims (13)
- 第1の電源系を有する第1の回路ブロックから第2の電源系を有する第2の回路ブロックに伝送線を通して信号を伝送する伝送装置であって、
前記伝送線は、第1の伝送線と第2の伝送線から構成され、
前記第1の回路ブロックは、前記第1の伝送線に対し前記伝送信号の非反転信号を出力する第1の出力回路と、第2の伝送線に対し前記伝送信号の反転信号を出力する第2の出力回路とを備え、
前記第2の回路ブロックは、前記第1の伝送線と前記第2の伝送線との間に接続されたインピーダンス素子と、このインピーダンス素子の両端子の電圧を比較して被伝送信号を出力する比較回路とを備え、
前記第1の回路ブロックと前記第2の回路ブロックとの間の前記第1および第2の伝送線には、それぞれ前記インピーダンス素子と同種のインピーダンス素子が介挿され、
前記第1の伝送線と前記第2の伝送線との間に接続されたインピーダンス素子は、直列接続された複数のインピーダンス素子から構成されており、その複数のインピーダンス素子同士の接続点の何れかに対し前記第2の電源系の基準電位を与える基準電位設定回路を備えたことを特徴とする伝送装置。 - 前記第1、第2の伝送線に介在するインピーダンス素子のインピーダンスをそれぞれZ1、Z2とし、前記第1、第2の伝送線と前記基準電位が与えられる接続点との間のインピーダンス素子のインピーダンスをそれぞれZ3、Z4としたとき、Z3/Z1=Z4/Z2の関係が成立していることを特徴とする請求項1記載の伝送装置。
- 第1の電源系の下で動作する回路ブロックから第2の電源系の下で動作する回路ブロックに信号を伝送する伝送装置であって、
前記第1の電源系の下で前記伝送信号の非反転信号を出力する第1の出力回路と、
前記第1の電源系の下で前記伝送信号の反転信号を出力する第2の出力回路と、
前記第1の出力回路の出力端子と前記第2の出力回路の出力端子との間に直列に接続された第1ないし第N(N≧3)のインピーダンス素子と、
前記第2の電源系の下で前記第2のインピーダンス素子から第N−1のインピーダンス素子のうち、何れか1つのインピーダンス素子の両端子の電圧または直列接続された2以上のインピーダンス素子群の両端子の電圧を比較して被伝送信号を出力する比較回路とを備えていることを特徴とする伝送装置。 - 第1の電源系を有する第1の回路ブロックから第2の電源系を有する第2の回路ブロックに伝送線を通して信号を伝送する伝送装置であって、
前記伝送線は、第1の伝送線と第2の伝送線から構成され、
前記第1の回路ブロックは、前記第1の伝送線に対し前記伝送信号の非反転信号を出力する第1の出力回路と、第2の伝送線に対し前記伝送信号の反転信号を出力する第2の出力回路とを備え、
前記第2の回路ブロックは、前記第1の伝送線と前記第2の伝送線との間に接続されたインピーダンス素子と、このインピーダンス素子の両端子の電圧を比較して被伝送信号を出力する比較回路とを備え、
前記第1の回路ブロックと前記第2の回路ブロックとの間の前記第1および第2の伝送線には、それぞれ前記インピーダンス素子と同種のインピーダンス素子が介挿されており、
トレンチ絶縁分離構造を備えた半導体集積回路装置として構成され、
前記インピーダンス素子はコンデンサからなり、
そのコンデンサは、電極間の誘電体として、半導体層の上に形成された絶縁膜を用いて構成されていることを特徴とする伝送装置。 - 第1の電源系の下で動作する回路ブロックから第2の電源系の下で動作する回路ブロックに信号を伝送する伝送装置であって、
前記第1の電源系の下で前記伝送信号の非反転信号を出力する第1の出力回路と、
前記第1の電源系の下で前記伝送信号の反転信号を出力する第2の出力回路と、
前記第1の出力回路の出力端子と前記第2の出力回路の出力端子との間に直列に接続された第1ないし第N(N≧3)のインピーダンス素子と、
前記第2の電源系の下で前記第2のインピーダンス素子から第N−1のインピーダンス素子のうち、何れか1つのインピーダンス素子の両端子の電圧または直列接続された2以上のインピーダンス素子群の両端子の電圧を比較して被伝送信号を出力する比較回路とを備え、
トレンチ絶縁分離構造を備えた半導体集積回路装置として構成され、
前記インピーダンス素子はコンデンサからなり、
そのコンデンサは、電極間の誘電体として、半導体層の上に形成された絶縁膜を用いて構成されていることを特徴とする伝送装置。 - 前記コンデンサの電極は、前記半導体層の上に形成された導電性膜と前記半導体層内の拡散層とから構成され、
前記半導体層において前記コンデンサが形成された素子形成領域と他の素子形成領域との間にはトレンチにより絶縁分離されたバッファ領域が形成され、動作状態において当該バッファ領域に所定の電位が与えられるように構成されていることを特徴とする請求項4または5記載の伝送装置。 - 前記コンデンサの電極は、前記半導体層の上に形成された一対の導電性膜から構成され、
前記コンデンサは、前記半導体層の上に形成されたシールド用導電性層と前記半導体層内の拡散層との間に形成され、動作状態において当該シールド用導電性層と拡散層に所定の電位が与えられるように構成されていることを特徴とする請求項4または5記載の伝送装置。 - 前記コンデンサの電極は、前記半導体層の上に形成された一対の導電性膜から構成され、
前記コンデンサは、前記半導体層の上に形成された一対のシールド用導電性層の間に形成され、動作状態において当該シールド用導電性層に所定の電位が与えられるように構成されていることを特徴とする請求項4または5記載の伝送装置。 - 第1の電源系を有する第1の回路ブロックから第2の電源系を有する第2の回路ブロックに伝送線を通して信号を伝送する伝送装置であって、
前記伝送線は、第1の伝送線と第2の伝送線から構成され、
前記第1の回路ブロックは、前記第1の伝送線に対し前記伝送信号の非反転信号を出力する第1の出力回路と、第2の伝送線に対し前記伝送信号の反転信号を出力する第2の出力回路とを備え、
前記第2の回路ブロックは、前記第1の伝送線と前記第2の伝送線との間に接続されたインピーダンス素子と、このインピーダンス素子の両端子の電圧を比較して被伝送信号を出力する比較回路とを備え、
前記第1の回路ブロックと前記第2の回路ブロックとの間の前記第1および第2の伝送線には、それぞれ前記インピーダンス素子と同種のインピーダンス素子が介挿されており、
トレンチ絶縁分離構造を備えた半導体集積回路装置として構成され、
前記インピーダンス素子はコンデンサからなり、
そのコンデンサは、半導体層において互いに絶縁分離されて島状に複数形成された半導体領域を電極とし、前記半導体領域間に設けられた素子分離領域を誘電体として用いて構成されていることを特徴とする伝送装置。 - 第1の電源系の下で動作する回路ブロックから第2の電源系の下で動作する回路ブロックに信号を伝送する伝送装置であって、
前記第1の電源系の下で前記伝送信号の非反転信号を出力する第1の出力回路と、
前記第1の電源系の下で前記伝送信号の反転信号を出力する第2の出力回路と、
前記第1の出力回路の出力端子と前記第2の出力回路の出力端子との間に直列に接続された第1ないし第N(N≧3)のインピーダンス素子と、
前記第2の電源系の下で前記第2のインピーダンス素子から第N−1のインピーダンス素子のうち、何れか1つのインピーダンス素子の両端子の電圧または直列接続された2以上のインピーダンス素子群の両端子の電圧を比較して被伝送信号を出力する比較回路とを備え、
トレンチ絶縁分離構造を備えた半導体集積回路装置として構成され、
前記インピーダンス素子はコンデンサからなり、
そのコンデンサは、半導体層において互いに絶縁分離されて島状に複数形成された半導体領域を電極とし、前記半導体領域間に設けられた素子分離領域を誘電体として用いて構成されていることを特徴とする伝送装置。 - 前記半導体層において前記半導体領域が連続的に形成されており、前記コンデンサは、隣接する半導体領域を用いてなる単位コンデンサが直並列に接続された構成を備えていることを特徴とする請求項10記載の伝送装置。
- トレンチ絶縁分離構造を備えた半導体集積回路装置として構成され、
前記インピーダンス素子は抵抗からなることを特徴とする請求項1ないし3の何れかに記載の伝送装置。 - 前記抵抗は、薄膜抵抗または多結晶シリコン抵抗により構成されていることを特徴とする請求項12記載の伝送装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005132102A JP4501767B2 (ja) | 2004-09-14 | 2005-04-28 | 伝送装置 |
US11/220,527 US7248061B2 (en) | 2004-09-14 | 2005-09-08 | Transmission device for transmitting a signal through a transmission line between circuits blocks having different power supply systems |
DE102005043907.1A DE102005043907B4 (de) | 2004-09-14 | 2005-09-14 | Halbleiterschaltungen und Übertragungsvorrichtungen zur fehlersicheren Kommunikation in Kraftfahrzeugen |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004266819 | 2004-09-14 | ||
JP2005132102A JP4501767B2 (ja) | 2004-09-14 | 2005-04-28 | 伝送装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006115455A JP2006115455A (ja) | 2006-04-27 |
JP4501767B2 true JP4501767B2 (ja) | 2010-07-14 |
Family
ID=36383533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005132102A Expired - Fee Related JP4501767B2 (ja) | 2004-09-14 | 2005-04-28 | 伝送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4501767B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7535262B2 (en) * | 2004-10-19 | 2009-05-19 | International Rectifier Corporation | High voltage level shifting by capacitive coupling |
WO2008029551A1 (fr) * | 2006-09-08 | 2008-03-13 | Sharp Kabushiki Kaisha | Circuit d'alimentation et appareil d'affichage à cristaux liquides |
CN101606363A (zh) | 2007-02-14 | 2009-12-16 | 松下电器产业株式会社 | Ac耦合接口电路 |
JP2008252066A (ja) * | 2007-03-06 | 2008-10-16 | Denso Corp | 半導体装置 |
DE102008014916B4 (de) * | 2007-03-20 | 2010-07-29 | DENSO CORPORATION, Kariya-shi | Pegelverschiebungsschaltung |
EP2161743A1 (en) | 2007-06-27 | 2010-03-10 | Mitsumi Electric Co., Ltd. | Semiconductor device |
EP2429114B1 (en) * | 2010-09-13 | 2013-03-27 | Alcatel Lucent | Coupling arrangement for phantom-mode transmission |
JP5549692B2 (ja) * | 2012-02-10 | 2014-07-16 | 株式会社デンソー | 論理信号絶縁伝送回路 |
JP6255930B2 (ja) * | 2013-11-18 | 2018-01-10 | 株式会社デンソー | 半導体装置 |
JP2020202494A (ja) | 2019-06-11 | 2020-12-17 | パナソニックIpマネジメント株式会社 | 半導体リレー |
US20210057330A1 (en) * | 2019-08-22 | 2021-02-25 | Allegro Microsystems, Llc | Single chip signal isolator |
US11515246B2 (en) | 2020-10-09 | 2022-11-29 | Allegro Microsystems, Llc | Dual circuit digital isolator |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH064262A (ja) * | 1992-06-19 | 1994-01-14 | Hitachi Ltd | データ伝送装置 |
JPH07235952A (ja) * | 1993-12-28 | 1995-09-05 | Oki Electric Ind Co Ltd | 信号伝送回路およびその回路を用いた信号伝送装置 |
JPH098637A (ja) * | 1995-06-21 | 1997-01-10 | Fujitsu Ltd | 半導体装置 |
JPH11136293A (ja) * | 1997-10-31 | 1999-05-21 | Hitachi Ltd | アイソレータ回路及びモノリシックアイソレータ |
JP2000269801A (ja) * | 1999-03-16 | 2000-09-29 | Toshiba Microelectronics Corp | インターフェース回路 |
JP2001036012A (ja) * | 1999-07-21 | 2001-02-09 | Hitachi Ltd | 半導体装置、およびこれを用いた回線インターフェイス装置および情報処理装置 |
JP2002232490A (ja) * | 2001-01-30 | 2002-08-16 | Ricoh Co Ltd | クロック信号伝送方式 |
JP2004096351A (ja) * | 2002-08-30 | 2004-03-25 | Canon Inc | 差動信号伝送線路の終端回路 |
-
2005
- 2005-04-28 JP JP2005132102A patent/JP4501767B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH064262A (ja) * | 1992-06-19 | 1994-01-14 | Hitachi Ltd | データ伝送装置 |
JPH07235952A (ja) * | 1993-12-28 | 1995-09-05 | Oki Electric Ind Co Ltd | 信号伝送回路およびその回路を用いた信号伝送装置 |
JPH098637A (ja) * | 1995-06-21 | 1997-01-10 | Fujitsu Ltd | 半導体装置 |
JPH11136293A (ja) * | 1997-10-31 | 1999-05-21 | Hitachi Ltd | アイソレータ回路及びモノリシックアイソレータ |
JP2000269801A (ja) * | 1999-03-16 | 2000-09-29 | Toshiba Microelectronics Corp | インターフェース回路 |
JP2001036012A (ja) * | 1999-07-21 | 2001-02-09 | Hitachi Ltd | 半導体装置、およびこれを用いた回線インターフェイス装置および情報処理装置 |
JP2002232490A (ja) * | 2001-01-30 | 2002-08-16 | Ricoh Co Ltd | クロック信号伝送方式 |
JP2004096351A (ja) * | 2002-08-30 | 2004-03-25 | Canon Inc | 差動信号伝送線路の終端回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2006115455A (ja) | 2006-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4501767B2 (ja) | 伝送装置 | |
US7248061B2 (en) | Transmission device for transmitting a signal through a transmission line between circuits blocks having different power supply systems | |
US9515650B2 (en) | Detecting and driving load using transistor | |
US8890565B2 (en) | Logic signal transmission circuit with isolation barrier | |
US7746114B2 (en) | Bus switch and electronic switch | |
JP2016508671A (ja) | Esd自己保護を有するdmos半導体デバイスおよびそれを備えたlinバスドライバ | |
US5426323A (en) | Integrated semiconductor circuit with ESD protection | |
CN106660499B (zh) | 电子控制装置 | |
US20190348355A1 (en) | Isolator with symmetric multi-channel layout | |
US7471137B2 (en) | Frequency-independent voltage divider | |
JP2009141938A (ja) | バススイッチおよび電子スイッチ | |
US5796148A (en) | Integrated circuits | |
US6646319B2 (en) | Semiconductor device having isolating region for suppressing electrical noise | |
JP3992442B2 (ja) | インタフェース装置及びインターフェースシステム | |
US5910725A (en) | Integrated circuit output power supply transient voltage protection circuit | |
US6684371B2 (en) | Layout of semiconductor integrated circuit | |
CN113571500A (zh) | 一种硅基电容元件的结构 | |
CN114846732A (zh) | 电子电路 | |
JP4305363B2 (ja) | 半導体集積回路 | |
JP4013734B2 (ja) | Mim容量 | |
TW535274B (en) | Integrated circuit having a backup capacitance | |
CN110320399B (zh) | 电压检测装置 | |
KR102670746B1 (ko) | 신호 판독 시스템 및 신호 판독 방법 | |
US20050115740A1 (en) | Multilayered power supply line for semiconductor integrated circuit and layout method thereof | |
CN112416176B (zh) | 触控装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070618 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100412 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |