JP2000269801A - インターフェース回路 - Google Patents

Abstract

(57)【要約】 【課題】本発明は、消費電力が増大するのを抑えつつ、
ノイズ耐性の高いインターフェース回路を実現できるよ
うにすることを最も主要な特徴とする。 【解決手段】たとえば、集積回路１１，２１の相互を接
続する伝送線Ｚ０を、ノイズ耐性を高めるために終端さ
せる場合、上記伝送線Ｚ０と終端電圧ＶＴＴとの間に、
Ｐチャネル型ＭＯＳトランジスタＴＲ１，ＴＲ２をそれ
ぞれ配設する。そして、そのＭＯＳトランジスタＴＲ
１，ＴＲ２のいずれか一方のみがオンするように制御す
ることで、データ信号の転送時に、必要最小限の終端イ
ンピーダンス（終端抵抗成分）を発生させる構成となっ
ている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、伝送線を介して
複数の集積回路（デバイス）を接続したインターフェー
ス回路に関するもので、特に、集積回路の相互で、デー
タ信号の送受信（双方向通信）が可能なインターフェー
ス回路に関するものである。

【０００２】

【従来の技術】従来、複数の集積回路を、伝送線を介し
て接続したインターフェース回路において、反射などの
ノイズ耐性を高める必要がある場合、伝送線を終端させ
るようになっている。

【０００３】図５は、データ信号の送／受信を個々の伝
送線を介して行う、いわゆる単一方向通信を実現するた
めの、従来のインターフェース回路の概略構成を示すも
のである。

【０００４】この場合、集積回路１０１の、出力バッフ
ァＯＢ１から送信されたデータ信号は、出力ポート１０
１ａ、直列抵抗ＲＳ１、伝送線（スタブ）Ｚ０１、およ
び、この伝送線Ｚ０１と終端電圧ＶＴＴとの間の終端抵
抗ＲＴ１を経た後、集積回路１０２の入力ポート１０２
ａを介して、入力バッファＩＢ２で受信されるように構
成されている。

【０００５】また、集積回路１０２の、出力バッファＯ
Ｂ２から送信されたデータ信号は、出力ポート１０２
ｂ、直列抵抗ＲＳ２、伝送線Ｚ０２、および、この伝送
線Ｚ０２と終端電圧ＶＴＴとの間の終端抵抗ＲＴ２を経
た後、集積回路１０１の入力ポート１０１ｂを介して、
入力バッファＩＢ１で受信されるように構成されてい
る。

【０００６】この単一方向通信を実現するインターフェ
ース回路では、出力バッファＯＢ１の直後に直列抵抗Ｒ
Ｓ１を、入力バッファＩＢ２の手前に終端抵抗ＲＴ１お
よび終端電圧ＶＴＴを配置するとともに、出力バッファ
ＯＢ２の直後に直列抵抗ＲＳ２を、入力バッファＩＢ１
の手前に終端抵抗ＲＴ２および終端電圧ＶＴＴを配置す
ることによって、それぞれ小信号振幅動作を実現してい
る。

【０００７】図６は、データ信号の送受信を１本の伝送
線を介して行う、いわゆる双方向通信を実現するため
の、従来のインターフェース回路の概略構成を示すもの
である。

【０００８】たとえば、集積回路２０１から集積回路２
０２へデータ信号を送信する場合、イネーブル信号ＥＮ
１によってイネーブルとされた、双方向バッファ２０
１’内の出力バッファＯＢ１から送信されたデータ信号
は、出力ポート２０１ａ、直列抵抗ＲＳ１、伝送線Ｚ
０、および、この伝送線Ｚ０と終端電圧ＶＴＴとの間の
終端抵抗ＲＴ２を経た後、集積回路２０２の入力ポート
２０２ａを介して、双方向バッファ２０２’内の入力バ
ッファＩＢ２で受信されるように構成されている。

【０００９】一方、集積回路２０２から集積回路２０１
へデータ信号を送信する場合は、イネーブル信号ＥＮ２
によってイネーブルとされた、双方向バッファ２０２’
内の出力バッファＯＢ２から送信されたデータ信号が、
出力ポート２０２ｂ、直列抵抗ＲＳ２、伝送線Ｚ０、お
よび、この伝送線Ｚ０と終端電圧ＶＴＴとの間の終端抵
抗ＲＴ１を経た後、集積回路２０１の入力ポート２０１
ｂを介して、双方向バッファ２０１’内の入力バッファ
ＩＢ１で受信されるように構成されている。

【００１０】この双方向通信を実現するインターフェー
ス回路の場合、伝送線Ｚ０が１本で済むため、単一方向
通信を実現するインターフェース回路に比べて、構成部
品点数を減らすことが可能となる分、電装基板上へレイ
アウトする際の煩雑さなどを解消できる。

【００１１】しかしながら、上記した双方向通信を実現
するインターフェース回路においては、単一方向通信を
実現するインターフェース回路の、約２倍の電力を消費
するという欠点があった。これは、伝送線Ｚ０の両終端
にディスクリート素子からなる終端抵抗ＲＴ１，ＲＴ２
を配置したことに起因するもので、終端抵抗ＲＴ１，Ｒ
Ｔ２をそれぞれ配置したことにより、データ信号を送受
信する際には反射などのノイズ成分を低減できるもの
の、消費電力の増大を招く、付加的なＤＣ電流の発生を
引き起こすためである。

【００１２】すなわち、双方向通信を実現するインター
フェース回路では、データ信号を双方向に転送させる必
要があるため、入力バッファＩＢ１，ＩＢ２の手前にそ
れぞれ終端抵抗ＲＴ１，ＲＴ２を配置するようにしてい
る。この場合、仮に、双方向通信を実現するインターフ
ェース回路の終端抵抗ＲＴ１，ＲＴ２の値を、単一方向
通信を実現するインターフェース回路の終端抵抗ＲＴ
１，ＲＴ２の値と等しくしたとすると、双方向通信を実
現するインターフェース回路の消費電流は、単一方向通
信を実現するインターフェース回路の消費電流の約２倍
となる。消費電流がより多く流れるということは、イン
ターフェース回路の低消費電力化の観点からは大きな問
題の一つとなる。

【００１３】双方向通信を実現するインターフェース回
路において、たとえば、集積回路２０１から集積回路２
０２へのデータ信号の、一方向への転送のみに着目する
と、単一方向通信を実現するインターフェース回路から
も明らかなように、その際には終端抵抗ＲＴ１および終
端電圧ＶＴＴは必要ない。同様に、集積回路２０２から
集積回路２０１へのデータ信号の転送の際には、終端抵
抗ＲＴ２および終端電圧ＶＴＴは必要ないことが分か
る。

【００１４】

【発明が解決しようとする課題】上記したように、従来
においては、双方向通信を実現するインターフェース回
路の場合、単一方向通信を実現するインターフェース回
路と比較して、電装基板上へレイアウトする際の煩雑さ
などを解消できるものの、約２倍の電力を消費するとい
う欠点があった。

【００１５】そこで、この発明は、消費電力が増大する
のを抑制でき、低消費電力化が可能で、しかも、ノイズ
耐性の高いインターフェース回路を提供することを目的
としている。

【００１６】

【課題を解決するための手段】上記の目的を達成するた
めに、この発明のインターフェース回路にあっては、少
なくとも、入力ポートまたは出力ポートのいずれか一方
を有する第１，第２の集積回路と、前記第１の集積回路
と前記第２の集積回路との間を、各ポートを介して接続
する伝送線路と、この伝送線路と電源との間に接続さ
れ、かつ、終端インピーダンスが変更可能に設けられた
インピーダンス装置とから構成されている。

【００１７】また、この発明のインターフェース回路に
あっては、入力／出力バッファおよび入出力ポートをそ
れぞれに有する複数の集積回路と、この集積回路の相互
を、それぞれ、前記入出力ポートを介して接続する伝送
線路と、この伝送線路と電源との間にそれぞれ接続され
て、特定の終端インピーダンスに応じた終端抵抗成分を
選択的に発生するインピーダンス装置とから構成されて
いる。

【００１８】この発明のインターフェース回路によれ
ば、終端抵抗成分として、必要最小限の終端インピーダ
ンスを発生できるようになる。これにより、１本の伝送
線路によってデータ信号を送受信する際にも、付加的な
ＤＣ電流の発生を抑制することが可能となるものであ
る。

【００１９】特に、インピーダンス装置を集積回路上に
集積化するようにした場合には、終端抵抗用のディスク
リート素子が不要になる結果、コストの削減とともに、
電装基板上へレイアウトする際の煩雑さを解消する上
で、より一層の期待が持てる。

【００２０】また、インピーダンス装置を、ＣＭＯＳ型
構造を含む、ＭＯＳ型構造のトランジスタからなるスイ
ッチング素子を用いて構成した場合には、該スイッチン
グ素子はドレイン容量成分を含むことになるため、雑音
耐性を高める、反射波の影響を軽減できるといった効果
が期待できる。

【００２１】

【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。

【００２２】（第１の実施形態）図１は、本発明の第１
の実施形態にかかるインターフェース回路の概略構成
を、双方向通信を実現するインターフェース回路を例に
示すものである。

【００２３】たとえば、このインターフェース回路の場
合、集積回路（ＬＳＩ）１１，２１の相互が、伝送線
（スタブ）Ｚ０を介して接続されて、データ信号の送受
信（転送）を１本の伝送線Ｚ０を介して行う、いわゆる
双方向通信が実現されている。

【００２４】集積回路１１は、双方向バッファ１２、お
よび、ノイズ耐性を高めるための、インピーダンス装置
としてのスイッチング素子（この場合、Ｐチャネル型Ｍ
ＯＳトランジスタ）ＴＲ１を有して構成されている。

【００２５】上記双方向バッファ１２は、上記集積回路
２１からのデータ信号を受信する入力バッファ（ＩＢ
１）１２ａと、イネーブル信号ＥＮが供給されることに
よって、上記集積回路２１へデータ信号を送信する出力
バッファ（ＯＢ１）１２ｂとからなっている。

【００２６】上記Ｐチャネル型ＭＯＳトランジスタＴＲ
１は、上記入力バッファ１２ａと終端電圧（電源）ＶＴ
Ｔとの間に設けられている。このＭＯＳトランジスタＴ
Ｒ１は、ゲートに供給されるディスエーブル信号／ＥＮ
（便宜上、明細書では／ＥＮによってイネーブル信号Ｅ
Ｎの反転信号（ＥＮＢＡＲ）を示す）によりオンし、デ
ータ信号の受信時にのみ、必要な終端インピーダンス
（終端抵抗成分）を発生するようになっている。

【００２７】一方、集積回路２１は、双方向バッファ２
２、および、ノイズ耐性を高めるための、インピーダン
ス装置としてのスイッチング素子（この場合、Ｐチャネ
ル型ＭＯＳトランジスタ）ＴＲ２を有して構成されてい
る。

【００２８】上記双方向バッファ２２は、上記集積回路
１１からのデータ信号を受信する入力バッファ（ＩＢ
２）２２ａと、ディスエーブル信号／ＥＮが供給される
ことによって、上記集積回路１１へデータ信号を送信す
る出力バッファ（ＯＢ２）２２ｂとからなっている。

【００２９】上記Ｐチャネル型ＭＯＳトランジスタＴＲ
２は、上記入力バッファ２２ａと終端電圧（電源）ＶＴ
Ｔとの間に設けられている。このＭＯＳトランジスタＴ
Ｒ２は、ゲートに供給されるイネーブル信号ＥＮにより
オンし、データ信号の受信時にのみ、必要な終端インピ
ーダンス（終端抵抗成分）を発生するようになってい
る。

【００３０】上記伝送線Ｚ０の一端は、上記集積回路１
１との間が、入力ポート１１ａを介して、上記双方向バ
ッファ１２内の入力バッファ１２ａと接続され、かつ、
直列抵抗ＲＳ１および出力ポート１１ｂを介して、上記
双方向バッファ１２内の出力バッファ１２ｂと接続され
ている。

【００３１】また、上記伝送線Ｚ０の他端は、上記集積
回路１２との間が、入力ポート２１ａを介して、上記双
方向バッファ２２内の入力バッファ２２ａと接続され、
かつ、直列抵抗ＲＳ２および出力ポート２１ｂを介し
て、上記双方向バッファ２２内の出力バッファ２２ｂと
接続されている。

【００３２】なお、上記直列抵抗ＲＳ１，ＲＳ２は必ず
しも設ける必要はなく、省略することが可能である。

【００３３】次に、上記したインターフェース回路にお
ける、双方向通信の方法について説明する。

【００３４】先ず、集積回路１１から集積回路２１へデ
ータ信号を送信する場合、たとえば、端子Ａ１に与えら
れるデータ信号が、イネーブル信号（高レベル状態）Ｅ
Ｎに応じて、送信側となる、双方向バッファ１２内の出
力バッファ１２ｂから送信される。また、該イネーブル
信号ＥＮによって、受信側となる、上記集積回路２１内
のＰチャネル型ＭＯＳトランジスタＴＲ２がオンするこ
とにより、終端電圧ＶＴＴと伝送線Ｚ０との間に、終端
インピーダンスに応じた終端抵抗成分が発生する（この
とき、ディスエーブル信号（低レベル状態）／ＥＮによ
って、出力バッファ２２ｂはディスエーブル、Ｐチャネ
ル型ＭＯＳトランジスタＴＲ１はオフ）。

【００３５】したがって、出力バッファ１２ｂからのデ
ータ信号は、出力ポート１１ｂ、直列抵抗ＲＳ１、伝送
線Ｚ０、および、集積回路２１の入力ポート２１ａを経
た後、終端抵抗として機能する、上記Ｐチャネル型ＭＯ
ＳトランジスタＴＲ２を介して、双方向バッファ２２内
の入力バッファ２２ａで受信され、端子Ｚ２より出力さ
れる。

【００３６】同様に、集積回路２１から集積回路１１へ
データ信号を送信する場合、たとえば、端子Ａ２に与え
られるデータ信号が、イネーブル信号ＥＮを低レベル状
態にすることにより、ディスエーブル信号（高レベル状
態）／ＥＮに応じて、送信側となる、双方向バッファ２
２内の出力バッファ２２ｂから送信される。また、該デ
ィスエーブル信号／ＥＮによって、受信側となる、上記
集積回路１１内のＰチャネル型ＭＯＳトランジスタＴＲ
１がオンすることにより、終端電圧ＶＴＴと伝送線Ｚ０
との間に、終端インピーダンスに応じた終端抵抗成分が
発生する（このとき、イネーブル信号ＥＮによって、出
力バッファ１２ｂはディスエーブル、Ｐチャネル型ＭＯ
ＳトランジスタＴＲ２はオフ）。

【００３７】したがって、出力バッファ２２ｂからのデ
ータ信号は、出力ポート２１ｂ、直列抵抗ＲＳ２、伝送
線Ｚ０、および、集積回路１１の入力ポート１１ａを経
た後、終端抵抗として機能する、上記Ｐチャネル型ＭＯ
ＳトランジスタＴＲ１を介して、双方向バッファ１２内
の入力バッファ１２ａで受信され、端子Ｚ１より出力さ
れる。

【００３８】このように、ノイズ耐性を高めるために、
伝送線Ｚ０を終端させる必要がある場合に、ディスクリ
ート素子を用いた従来の終端抵抗を、Ｐチャネル型ＭＯ
ＳトランジスタＴＲ１，ＴＲ２によって代用させた、こ
のインターフェース回路によれば、終端抵抗成分とし
て、必要最小限のインピーダンス成分（特定の終端イン
ピーダンス）を発生させることが可能となる。

【００３９】すなわち、Ｐチャネル型ＭＯＳトランジス
タＴＲ１，ＴＲ２のオン／オフを選択的に制御してスイ
ッチング動作させることにより、該トランジスタＴＲ
１，ＴＲ２が終端抵抗として機能するようにした場合、
終端電圧ＶＴＴと伝送線Ｚ０との間の終端インピーダン
スを自由に制御できるようになる。このため、終端イン
ピーダンスとして、伝送線Ｚ０上の特性インピーダンス
との整合性を取ることが可能となると同時に、ノイズ耐
性を高めるために必要なインピーダンス成分のみを発生
させることが可能となる。

【００４０】したがって、付加的なＤＣ電流の発生を抑
制することが可能となる結果、ディスクリート素子を用
いた場合に比べて消費電力を大幅（従来の約１／２）に
低減でき、低消費電力化にとって非常に有利である。

【００４１】また、ＭＯＳトランジスタＴＲ１，ＴＲ２
を用いるようにした場合には、終端抵抗を集積回路１
１，２１上に集積化することが可能となるため、終端抵
抗部品であるディスクリート素子を電装基板上に配設す
る必要がなくなる分、部品点数の減少によるコストの削
減とともに、電装基板上へレイアウトする際の煩雑さを
も改善できる。

【００４２】さらに、ＭＯＳトランジスタＴＲ１，ＴＲ
２は、ドレイン容量成分を含んでいるため、雑音耐性を
高める、反射波の影響を軽減できるなどの効果も期待で
きる。

【００４３】上記したように、終端抵抗成分として、必
要最小限の終端インピーダンスを発生できるようにして
いる。

【００４４】すなわち、双方向通信を実現するインター
フェース回路において、ノイズ耐性を高めるために伝送
線を終端させる必要がある場合に、ディスクリート素子
をＭＯＳトランジスタに置き換え、このＭＯＳトランジ
スタがオンした際のインピーダンス成分を終端抵抗とし
て代用するようにしている。これにより、終端電圧と伝
送線との間で特定の終端インピーダンスを選択的に発生
できるようになる結果、適切な論理レベルでのデータ信
号の送受信が可能となる。したがって、１本の伝送線に
よってデータ信号を送受信する際にも、付加的なＤＣ電
流の発生を引き起こすことなく、しかも、転送時のノイ
ズ成分を確実に低減できるものである。

【００４５】特に、ＭＯＳトランジスタは集積回路上に
集積化することが可能なため、終端抵抗用のディスクリ
ート素子が不要になるなど、コストの削減とともに、電
装基板上へレイアウトする際の煩雑さを解消する上で、
より効果的である。

【００４６】しかも、ＭＯＳトランジスタはドレイン容
量成分を含んでいるため、雑音耐性を高める、反射波の
影響を軽減できるといった効果も期待できる。

【００４７】なお、上記した本発明の第１の実施形態に
おいては、双方向通信を実現するインターフェース回路
に適用した場合を例に説明したが、これに限らず、たと
えば単一方向通信を実現するインターフェース回路（図
５参照）にも適用できる。

【００４８】すなわち、終端抵抗にＭＯＳトランジスタ
を採用するようにした場合には、双方向通信を実現する
インターフェース回路であろうと、単一方向通信を実現
するインターフェース回路であろうと、消費電力は変わ
らないため、低消費電力化の観点からも非常に有利であ
る。

【００４９】また、インピーダンス装置を構成するスイ
ッチング素子としては、ＭＯＳトランジスタに限らず、
たとえば、ＣＭＯＳトランジスタ（伝送ゲート）を用い
ることも可能である。

【００５０】（第２の実施形態）図２は、本発明の第２
の実施形態にかかるインターフェース回路の概略構成
を、双方向通信を実現するインターフェース回路を例に
示すものである。

【００５１】このインターフェース回路の場合、たとえ
ば、伝送ゲート（ＣＭＯＳトランジスタ）Ｔ１およびイ
ンバータ回路ＩＮＶ１ａからなるインピーダンス装置
と、伝送ゲート（ＣＭＯＳトランジスタ）ＴＳ１および
インバータ回路ＩＮＶ１ｂからなる直列抵抗とを備える
入出力（Ｉ／Ｏ）回路１１Ａを有して、集積回路（ＬＳ
Ｉ）１１’が構成されている。

【００５２】同様に、たとえば、集積回路（ＬＳＩ）２
１’は、伝送ゲート（ＣＭＯＳトランジスタ）Ｔ２およ
びインバータ回路ＩＮＶ２ａからなるインピーダンス装
置と、伝送ゲート（ＣＭＯＳトランジスタ）ＴＳ２およ
びインバータ回路ＩＮＶ２ｂからなる直列抵抗とを備え
る入出力（Ｉ／Ｏ）回路２１Ａを有して構成されてい
る。

【００５３】なお、上記集積回路１１’の、各伝送ゲー
トＴ１，ＴＳ１はイネーブル信号ＥＮによって、また、
上記集積回路２１’の、各伝送ゲートＴ２，ＴＳ２はデ
ィスエーブル信号／ＥＮによって、それぞれ、導通・非
導通状態が制御されるようになっている。

【００５４】そして、上記集積回路１１’と上記集積回
路２１’との間が、入出力ポート１１ｃ，２１ｃにそれ
ぞれつながる伝送線（伝送線路）Ｚ０を介して接続され
て、データ信号の送受信（転送）を１本の伝送線Ｚ０を
介して行う、いわゆる双方向通信が実現されている。

【００５５】たとえば、集積回路１１’から集積回路２
１’へデータ信号を送信する場合、イネーブル信号ＥＮ
が低レベル状態とされることにより、送信側となる、上
記集積回路１１’では、伝送ゲートＴ１が非導通、伝送
ゲートＴＳ１が導通状態となる。

【００５６】一方、受信側となる、上記集積回路２１’
では、ディスエーブル信号／ＥＮが高レベル状態とされ
ることにより、伝送ゲートＴ２が導通、伝送ゲートＴＳ
２が非導通状態となる。

【００５７】この場合、導通状態とされた伝送ゲートＴ
Ｓ１，Ｔ２は、特定の論理レベルでデータ信号の転送が
行われるように、特定の抵抗成分を発生させることが可
能である。

【００５８】これにより、端子Ａ１に与えられたデータ
信号は、双方向バッファ１２内の出力バッファ１２ｂか
ら、伝送ゲートＴＳ１を介して、入出力ポート１１ｃよ
り送信され、伝送線Ｚ０を経て、集積回路２１’の入出
力ポート２１ｃより取り込まれ、伝送ゲートＴ２を介し
て、双方向バッファ２２内の入力バッファ２２ａで受信
された後、端子Ｚ２より出力される。

【００５９】同様に、集積回路２１’から集積回路１
１’へデータ信号を送信する場合、たとえば、イネーブ
ル信号ＥＮが高レベル状態とされることにより、上記集
積回路１１’の、伝送ゲートＴ１が導通、伝送ゲートＴ
Ｓ１が非導通状態となる。

【００６０】一方、ディスエーブル信号／ＥＮが低レベ
ル状態とされることにより、上記集積回路２１’の、伝
送ゲートＴ２が非導通、伝送ゲートＴＳ２が導通状態と
なる。

【００６１】これにより、端子Ａ２に与えられたデータ
信号は、双方向バッファ２２内の出力バッファ２２ｂか
ら、伝送ゲートＴＳ２を介して、入出力ポート２１ｃよ
り送信され、伝送線Ｚ０を経て、集積回路１１’の入出
力ポート１１ｃより取り込まれ、伝送ゲートＴ１を介し
て、双方向バッファ１２内の入力バッファ１２ａで受信
された後、端子Ｚ１より出力される。

【００６２】このように、データ信号の転送方向に応じ
て、いずれか一方の伝送ゲートＴ１，Ｔ２で終端抵抗成
分を選択的に発生させることにより、必要最小限の抵抗
成分（従来の約１／２）による、双方向へのデータ信号
の転送が可能となる。

【００６３】このインターフェース回路の場合、上述の
第１の実施形態に示したインターフェース回路の場合と
略同様の効果が期待できるのみでなく、直列抵抗をも集
積回路上に集積化できるため、さらなる部品点数の減少
によるコストの削減と、電装基板上へレイアウトする際
の煩雑さの改善とが図れる。

【００６４】また、このインターフェース回路において
は、上述の第１の実施形態に示したインターフェース回
路の場合と同様に、たとえば図３に示すように、Ｉ／Ｏ
回路１１Ａ’，２１Ａ’として、直列抵抗（この場合、
図２の、伝送ゲートＴＳ１とインバータ回路ＩＮＶ１
ｂ、および、伝送ゲートＴＳ２とインバータ回路ＩＮＶ
２ｂ）を省略して構成することも可能である。

【００６５】また、双方向通信を実現するインターフェ
ース回路としては、たとえば、複数のＩ／Ｏ回路１１
Ａ，２１Ａをそれぞれに有して、集積回路１１’，２
１’を構成することも可能である。

【００６６】（第３の実施形態）図４は、本発明の第３
の実施形態にかかるインターフェース回路の概略構成
を、双方向通信を実現するインターフェース回路を例に
示すものである。

【００６７】このインターフェース回路の場合、たとえ
ば、集積回路（ＬＳＩ）１１’は３個のＩ／Ｏ回路１１
Ａを有して、また、集積回路２１’は２個のＩ／Ｏ回路
２１Ａを有して、それぞれ構成されている。

【００６８】そして、各Ｉ／Ｏ回路１１Ａは入出力ポー
ト１１ｃを個々に介して、また、各Ｉ／Ｏ回路２１Ａは
入出力ポート２１ｃを個々に介して、それぞれ伝送線
（伝送線路）Ｚ０に接続され、結果的に、集積回路１
１’，２１’の相互が伝送線Ｚ０を介して接続されて、
データ信号の送受信（転送）を１本の伝送線Ｚ０を介し
て行う、いわゆる双方向通信が実現されている。

【００６９】この場合、Ｉ／Ｏ回路１１Ａ，２１Ａに供
給されるイネーブル信号ＥＮ１，ＥＮ２，ＥＮ３，ＥＮ
４，ＥＮ５をそれぞれ制御することで、集積回路１
１’，２１’の相互間での双方向へのデータ信号の転送
を、任意のＩ／Ｏ回路を自由に選択して行うことが可能
となる。

【００７０】この場合も、上述したインターフェース回
路の場合（たとえば、図３参照）と同様に、Ｉ／Ｏ回路
１１Ａ，２１Ａの、伝送ゲートＴＳ１とインバータ回路
ＩＮＶ１ｂ、および、伝送ゲートＴＳ２とインバータ回
路ＩＮＶ２ｂを省略することが可能である。つまり、集
積回路１１’，２１’のそれぞれを、直列抵抗を有さな
い、Ｉ／Ｏ回路１１Ａ’，２１Ａ’を用いて構成するこ
ともできる。

【００７１】また、複数のＩ／Ｏ回路をそれぞれに有す
る、少なくとも２つの集積回路１１’，２１’の相互を
１本の伝送線Ｚ０を介して接続する場合に限らず、たと
えば、Ｉ／Ｏ回路の有無にかかわらず、２つ以上の集積
回路の相互を１本の伝送線Ｚ０を介して接続するように
構成することも可能である。

【００７２】その他、この発明の要旨を変えない範囲に
おいて、種々変形実施可能なことは勿論である。

【００７３】

【発明の効果】以上、詳述したようにこの発明によれ
ば、消費電力が増大するのを抑制でき、低消費電力化が
可能で、しかも、ノイズ耐性の高いインターフェース回
路を提供できる。

【図面の簡単な説明】

【図１】この発明の第１の実施形態にかかる、インター
フェース回路の概略を示す構成図。

【図２】本発明の第２の実施形態にかかる、インターフ
ェース回路の概略を示す構成図。

【図３】同じく、Ｉ／Ｏ回路の他の構成例を示すインタ
ーフェース回路の概略構成図。

【図４】本発明の第３の実施形態にかかる、インターフ
ェース回路の概略を示す構成図。

【図５】従来技術とその問題点を説明するために示す、
単一方向通信を実現するインターフェース回路の概略構
成図。

【図６】同じく、従来の、双方向通信を実現するインタ
ーフェース回路の概略構成図。

【符号の説明】

１１，１１’，２１，２１’…集積回路 １１Ａ，１１Ａ’，２１Ａ，２１Ａ’…入出力回路 １１ａ，２１ａ…入力ポート １１ｂ，２１ｂ…出力ポート １１ｃ，２１ｃ…入出力ポート １２，２２…双方向バッファ １２ａ，２２ａ…入力バッファ １２ｂ，２２ｂ…出力バッファ Ａ１，Ａ２，Ｚ１，Ｚ２…端子 ＥＮ，ＥＮ１，ＥＮ２，ＥＮ３，ＥＮ４，ＥＮ５…イネ
ーブル信号 ／ＥＮ…ディスエーブル信号 ＩＮＶ１ａ，ＩＮＶ１ｂ，ＩＮＶ２ａ，ＩＮＶ２ｂ…イ
ンバータ回路 ＲＳ１，ＲＳ２…直列抵抗 Ｔ１，Ｔ２…伝送ゲート（ＣＭＯＳトランジスタ） ＴＳ１，ＴＳ２…伝送ゲート（ＣＭＯＳトランジスタ） ＴＲ１，ＴＲ２…スイッチング素子（Ｐチャネル型ＭＯ
Ｓトランジスタ） ＶＴＴ…終端電圧 Ｚ０…伝送線

フロントページの続き (72)発明者 田中 康規 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会社内 Ｆターム(参考） 5J056 AA11 AA40 BB17 BB23 CC27 DD13 DD26 FF08 GG09 5K029 AA01 AA13 CC01 DD04 GG07 HH01 JJ10

Claims (4)

【特許請求の範囲】
1. 【請求項１】 少なくとも、入力ポートまたは出力ポー
   トのいずれか一方を有する第１，第２の集積回路と、 前記第１の集積回路と前記第２の集積回路との間を、各
   ポートを介して接続する伝送線路と、 この伝送線路と電源との間に接続され、かつ、終端イン
   ピーダンスが変更可能に設けられたインピーダンス装置
   とを具備したことを特徴とするインターフェース回路。
2. 【請求項２】 前記インピーダンス装置は、少なくとも
   一つのスイッチング素子を有して構成されることを特徴
   とする請求項１に記載のインターフェース回路。
3. 【請求項３】 入力／出力バッファおよび入出力ポート
   をそれぞれに有する複数の集積回路と、 この集積回路の相互を、それぞれ、前記入出力ポートを
   介して接続する伝送線路と、 この伝送線路と電源との間にそれぞれ接続されて、特定
   の終端インピーダンスに応じた終端抵抗成分を選択的に
   発生するインピーダンス装置とを具備したことを特徴と
   するインターフェース回路。
4. 【請求項４】 前記インピーダンス装置は、少なくとも
   一つのスイッチング素子を有して構成されることを特徴
   とする請求項３に記載のインターフェース回路。