JP3008873B2 - 信号伝送装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＣＰＵやメモリ等の
素子間（例えばＣＭＯＳ等により構成されたデジタル回
路間又はその機能ブロック間）での信号伝送のための技
術に関し、特に、複数の素子が同一の伝送線に接続され
るバス伝送を高速に行うための技術に関するものであ
る。

【０００２】

【従来の技術】半導体集積回路装置により構成されたデ
ジタル回路間の信号伝送を高速に行うための技術とし
て、信号振幅を１Ｖのような小振幅で伝達する低振幅イ
ンタフェースに関する技術があげられる。

【０００３】低振幅インタフェースの代表的なものとし
て、ＧＴＬ(Gunning transceiver logic)インタフェー
スやＣＴＴ(Center tapped termination)インタフェー
スがある。

【０００４】これらの低振幅インタフェースについて
は、例えば日経エレクトロニクス９月２７日号Ｐ２６９
〜２９０（日経ＢＰ社、平成５年発行）に詳しく記載さ
れている。

【０００５】一方、デジタル回路間の信号の高速伝送を
実現するには信号振幅を小さくするとともに、インピー
ダンス整合をとったバス設計を行うことが必要である。

【０００６】特に近年半導体集積回路の益々の高速化に
よって、信号波形の立ち上がり速度や立ち下がり速度が
早まることにより、インピーダンスの不整合による波形
歪が無視できなくなっている。このため、インピーダン
スの整合設計はますます重要な課題となる。

【０００７】このインピーダンスの整合設計の重要性を
従来の技術の１例である図１に示す例で説明する。

【０００８】図１は伝送線路に分岐配線がある場合の例
を示す。終端電源６０，６１及び終端抵抗５０，５１に
より終端された伝送線路１００には、送出回路ブロック
１と受信回路ブロック２，３，４が接続される。

【０００９】この例において、伝送線路１００のインピ
ーダンスは５０Ω、分岐配線１１〜１４のインピーダン
スは５０Ω、終端抵抗５０、５１はそれぞれ５０Ω、終
端電源６０、６１は０．５Ｖ、そして送出回路２１のオ
ン抵抗は１０Ωとする。

【００１０】また、送出回路２１はＨｉｇｈ出力時には
伝送線路１１を１Ｖ電源と接続し、Ｌｏｗ出力時にはグ
ランド、すなわち０Ｖと接続する回路であり、また図中
の３２〜３４は受信回路とする。

【００１１】このバスにおいて、送出回路２１がＬｏｗ
出力からＨｉｇｈ出力に切り替わるとき、図中の各点に
信号がどのように伝わるかを説明する。

【００１２】まず、送出回路２１からＬｏｗ出力を出し
ている時の伝送線路１００の電位を求めると、このとき
の伝送線路の電圧は終端電源０．５Ｖを終端抵抗５０、
５１と送出回路２１のオン抵抗によって分圧された電圧
となるから、 ０．５×１０／（１０＋２５）＝０．１４（Ｖ） である。

【００１３】次に送出回路の出力をＬｏｗからＨｉｇｈ
へと切り替え、信号が図１のＡ点に伝わるときの電位を
求める。

【００１４】送出回路を切り替えた直後は、送出回路２
１の電源１Ｖが送出回路のオン抵抗と伝送線路１１のイ
ンピーダンス５０Ωとによって分圧されるため、Ａ点で
の電位上昇分は １×５０／（５０＋１０）＝０．８３（Ｖ） となる。さきに求めた初期電圧０．１４Ｖをこの上昇分
に加えた０．９７Ｖ（Ｖ）が求めるＡ点における電位で
ある。

【００１５】さらに、この振幅０．８３Ｖの波形が分岐
点Ｂ点に到達したときを考える。

【００１６】伝送線路１１から伝送線路１００を見る
と、左右２方に分かれているため、伝送線路１１から見
た伝送線路１００の見かけ上のインピーダンスは、伝送
線路１００のインピーダンス５０Ωの半分、すなわち２
５Ωに見える。一方、伝送線路１１のインピーダンスは
５０Ωであるので、Ｂ点においてインピーダンスの不整
合による反射が起こる。

【００１７】このインピーダンス不整合による反射係数
を求めると （５０ー２５）／（５０＋２５）＝０．３３ となり、Ａ点に伝わった０．８３Ｖの信号振幅のうち、
１／３に相当する振幅０．２８Ｖの信号が反射し、送信
回路側に戻る。残りの振幅０．５５Ｖの信号が一回目の
透過波となって伝送線路１００に伝わる。よって、透過
信号の電位はこの０．５５Ｖに初期電位を加えた電位、
すなわち０．６９Ｖとなる。

【００１８】送出回路に戻った０．５５Ｖ振幅の信号は
送信回路に到達すると全反射をし、再びＢ点に到達す
る。このうち２／３が伝送線路１００に出て、１／３が
再び伝送線路１１に戻る。このように信号は伝送線路１
１を幾度も往復し、その都度、Ｂ点に到達した波形は、
その２／３を伝送線路１００に出力する。こうして、Ａ
点に伝わった０．８３Ｖの振幅を少しづつ伝送線路１０
０に伝えていくのである。

【００１９】話を元に戻し、先ほどのＢ点で通過した信
号に注目する。この伝送線路１００に伝わった０．６９
Ｖの信号がＣ点に伝わると、前方に５０Ωの伝送線路が
２本見え、前方の合成インピーダンス２５Ωと、いまま
で伝わってきた伝送線路のインピーダンス５０Ωとのイ
ンピーダンスの不整合による反射が起こる。

【００２０】反射係数を求めると、 （５０ー２５）／（５０＋２５）＝０．３３ となり、Ｃ点を通り抜ける波形の電位は、Ｂ点の信号振
幅０．５５Ｖに透過率２／３（＝１−１／３）を掛け、
初期電位を加えた電位となる。すなわち、０．５５×２
／３＋０．１４＝０．５０（Ｖ）となる。

【００２１】同様の反射が点Ｅ、点Ｇでも起こり、それ
ぞれの電位は０．３８（Ｖ）、０．３０（Ｖ）となる。

【００２２】

【発明が解決しようとする課題】これらの結果を示した
のが図２である。図２において、（ａ）は図１に示す点
Ｃに着目し、点Ｃに入ってくる信号であるＢ点と点Ｃか
ら出て行く信号である点Ｄと点Ｅの信号を示したもので
あり、説明のため点Ａの信号も示している。同様に
（ｂ）は点Ｅに着目した信号波形を示した図、（ｃ）は
点Ｇに着目した信号波形を示した図である。図２中、２
０１は図１におけるＡ点の信号波形，２０２はＢ点,２
０３はＣ点,２０４はＤ点,２０５はＥ点,２０６はＦ点,
２０７はＧ点,２０８はＨ点の信号波形を示している。
信号の立ち下がり時においても、同様のことがおこり、
そのときの信号波形は図３のようになる。図３において
も、２０１から２０８はそれぞれ図１におけるＡ点から
Ｈ点までの信号波形を示す。

【００２３】このように従来の信号伝送回路を用いる
と、送出回路２１からの最初の波形は受信回路におい
て、みな、信号のＨｉｇｈ、Ｌｏｗを確定する基準電圧
Ｖｒｅｆ（上記条件では０．５Ｖ）を越えられないこと
がわかる。

【００２４】また、分岐点Ｃ、Ｅ、Ｇにおいて分岐配線
内に入った信号は、伝送線路１１と同様、分岐配線内で
反射を繰り返し、反射波形が分岐点に戻ってきたとき、
信号の２／３が伝送線路１００に出る。これが、伝送線
路１００における波形の歪の原因になる。

【００２５】このように、分岐配線では各分岐点におい
て反射が起こり、それぞれの反射による電位降下が重な
ることで、送出回路の遠方での信号電位の上昇が遅れ、
その結果、遅延時間がを増え、高速伝送を不可能となる
わけである。

【００２６】さらに、前記の文献にて開示された回路で
は送出回路のオン抵抗を特殊な値である１００Ωにする
ことで、送出回路に供給される電源電圧に３．３Ｖを与
えても伝送線上で１Ｖ振幅を実施しているが、オン抵抗
を特殊な値とすることは、現在広く使われている１０Ω
前後のオン抵抗を持つトランジスタを無意味なものとし
てしまう。

【００２７】また、このように送出回路のオン抵抗を高
い値とすることは、送出回路で消費する電力を大きくす
ることとなり、消費電力が増大するという問題もある。

【００２８】更に、受信回路ブロックに入り込む信号が
受信回路部分で反射し、再び伝送路１００に入り込むこ
との考慮が成されておらず、信号波形の歪みの問題が残
る。

【００２９】本発明の目的は、図１のような分岐配線を
持った伝送線路において、伝送線路での信号電位の落ち
込みの抑え込みと分岐配線内での反射の繰り返しの防止
及びバス上の低振幅を実現し、高速に信号の伝送を行な
うことが可能な信号伝送回路を提供することにある。

【００３０】

【課題を解決するための手段】上記目的を達成するため
に、送出回路と前記送出回路によって作られた信号を伝
えるための伝送線路とを有する１つ以上のユニットと、
受信回路と前記受信回路に入力する信号を伝えるための
伝送線路とを有する１つ以上のユニットと、前記ユニッ
ト間を伝達するための伝送線路とから構成される信号伝
送回路において、前記ユニット間伝達用伝送線路の特性
インピーダンス値またはその近傍の抵抗値を持つ素子に
よって前記ユニット間伝達用伝送線路の終端をおこな
い、さらに前記ユニット内伝送線路のインピーダンスか
ら前記ユニット間伝達用伝送線路のインピーダンスの半
分の値を引いた値またはその近傍の抵抗値を持つ素子
を、前記ユニット内の伝送線路と前記ユニット間信号伝
達用伝送線路との間に設ける。

【００３１】また、送出回路または受信回路と前記回路
の出力信号または入力信号を伝えるための伝送線路とを
有する２つ以上のユニットと、前記ユニット間を伝達す
るための伝送線路とから構成される信号伝送回路におい
て、前記ユニット間伝達用伝送線路の特性インピーダン
ス値またはその近傍の抵抗値を持つ素子によって前記ユ
ニット間伝達用伝送線路の終端をおこない、さらに前記
ユニット内伝送線路のインピーダンスから前記ユニット
間伝達用伝送線路のインピーダンスの半分の値を引いた
値またはその近傍の抵抗値を持つ素子を、前記ユニット
内伝送線路と前記ユニット間信号伝達用伝送線路との間
に設けるユニット間伝達用伝送線路の特性インピーダン
ス値またはその近傍の抵抗値を持つ素子によって前記ユ
ニット間伝達用伝送線路の終端を行ない、ユニット内伝
送線路のインピーダンスからユニット間伝達用伝送線路
のインピーダンスの半分の値を引いた値またはその近傍
の抵抗値を持つ素子を、ユニット内の伝送線路とユニッ
ト間信号伝達用伝送線路との間に設けることにより、伝
送線路と分岐配線との間に挿入した抵抗と、終端抵抗と
により分圧される小振幅の信号を伝送線路に伝えること
になり、また上記抵抗により分岐配線内での信号の反射
の繰り返しを防止することができ、分岐配線を持った伝
送線路において高速伝送が可能となる。

【００３２】

【発明の実施の形態】以下、本発明の一実施例を図面を
用いて詳細に説明する。

【００３３】（実施例１）図４に、単一方向用伝送線路
に本発明を適用した一実施例の基本ブロック図を示す。

【００３４】図４において、１は送出回路２１を持つ送
出回路ブロック、２〜４は受信回路３２〜３４をもつ受
信回路ブロックである。各々の回路ブロックにはそれぞ
れ抵抗８０〜８３と伝送線路１１〜１４を有する。また
伝送線路１００は各回路ブロック１〜４を接続し、さら
に伝送線路１００の特性インピーダンス値、またはその
近傍の抵抗値をもつ抵抗５０、５１によって終端されて
いる。

【００３５】なお、この例では両端終端した例を示した
が、抵抗１つで終端した片端終端でもよい。また、受信
回路を持つ受信回路ブロックの数が３の場合を示してい
るが、受信回路を持つブロックの数は１以上であれば、
本発明は適用できる。

【００３６】図５には図４で用いる送出回路の一例を示
す。この送出回路はプルアップ・トランジスタ７０とプ
ルダウン・トランジスタ７１とで構成されるプッシュプ
ル型送出回路である。なお、図５ではプルアップ・トラ
ンジスタ７０にＮＭＯＳを用いた場合の図を示したが、
ＮＭＯＳに限定されるものではなくＰＭＯＳでもよい。

【００３７】プッシュプル型送出回路を用いた低振幅用
送出回路は、従来技術で提げた文献に詳細に示されてい
る。そこで使われている送出回路ではオン抵抗と終端抵
抗との分圧によって小振幅を実現するために１００Ω前
後の高いオン抵抗をもったトランジスタを使っている。
これに対し、本発明では現在広く使われている１０Ω前
後のオン抵抗を持つトランジスタを使用することが出来
る。従来の送出回路が使用できるのは、本発明によって
追加した抵抗８０〜８３とこの１０Ω前後のオン抵抗と
の和が、先のオン抵抗１００Ωと近いために、伝送線路
上の振幅は同等の大きさとなるからである。

【００３８】例えば、伝送線路のインピーダンスと終端
抵抗を５０Ω、分岐配線のインピーダンスを１００Ω、
終端電源を１．５Ｖ、送出回路に供給されている電源を
３Ｖとすると、オン抵抗１００Ωのトランジスタを使用
した前記文献の伝送路では信号振幅は０．６Ｖとなり、
図４で示した伝送線路での振幅０．６８Ｖとほぼ等しい
値になる。

【００３９】なお、ここで抵抗８０〜８３の抵抗値を７
５Ωとした。この抵抗値の決め方は後で明らかにする。

【００４０】また、このように送出回路のオン抵抗を１
００Ωから１０Ωへと下げたことにより、送出回路で消
費する電力を削減することが出来る。例えば、先の条件
では、１００Ωのオン抵抗を使用した従来の場合、消費
電力は１４．４ｍＷであるが、本発明によれば１．９ｍ
Ｗと大幅に削減することが出来る。

【００４１】次に受信回路の一例を図６に示す。この受
信回路は、基準電圧に対し入力電圧が高いか、低いかに
よって入力信号のＨｉｇｈ、Ｌｏｗを判定する差動型受
信回路である。ここで用いる基準電圧は受信回路を構成
する集積回路内で作ることもできるが、集積回路内部で
発生した電源ノイズや外部より入った電源ノイズなどに
より電源が変動すると、これにともない基準電圧も変動
するため、基準電圧は外部より供給するのがより良い。
この受信回路についても先に提示した文献に開示されて
いる。

【００４２】なお、図４では各回路ブロック内の受信回
路は１つしか記載されていないが、本発明は受信回路の
数に制限されるものではない。

【００４３】このように構成された信号伝送回路におい
て、抵抗８０〜８３の抵抗値を以下の方法で設定する。
例えば、抵抗８０の抵抗値は伝送線路１１のインピーダ
ンスからバス１００のインピーダンスの半分を引いた値
にする。バス１００のインピーダンスの半分とするの
は、送出回路ブロックからの信号はバス１００との接点
Ｂにおいて２方向に分岐するからである。

【００４４】つまり伝送線路１１のインピーダンスをＺ
ｓ、バス１００のインピーダンスをＺ０、抵抗８０の抵
抗値をＲｍとすれば、 Ｒｍ＝Ｚｓ−Ｚ０／２ （１） とする。

【００４５】これにより、伝送線路１１から見た抵抗８
０とバス１００との合成インピーダンスは伝送線路１１
自身のインピーダンスと等しくなり、分岐配線内での反
射の繰り返しを防止することができる。

【００４６】抵抗８１〜８３についても同様の方法で設
定する。これにより、他のブロックにおいても、前記し
たブロック１と同等の効果をもたらすことが出来る。

【００４７】なお、前記した本発明の効果は式（１）で
求めた抵抗値の抵抗によってのみ有効なものではなく、
式（１）で求めた抵抗値の近傍であれば、十分有効なも
のである。

【００４８】そこで（１）で求めた抵抗の効果を説明す
るために、図４の回路図を用いて送出回路２１がＬｏｗ
出力からＨｉｇｈ出力へと切り替わった時に図中の各点
にどのような波形が伝わるのかを以下に説明する。

【００４９】図４において伝送線路１００のインピーダ
ンスを５０Ω、分岐配線１１〜１４のインピーダンスを
１００Ω、終端抵抗５０、５１をそれぞれ５０Ω、終端
電源６０、６１を１．５Ｖ、そして送出回路２１のオン
抵抗を１０Ωとする。

【００５０】また、送出回路２１はＨｉｇｈ出力時には
伝送線路を３Ｖ電源と接続し、Ｌｏｗ出力時にはグラン
ド、すなわち０Ｖと接続する回路である。また図中の３
２〜３４を受信回路とする。

【００５１】このとき、抵抗８０〜８３の抵抗値は式
（１）より７５Ωである。

【００５２】まず、送出回路２１からＬｏｗ出力をした
ときの伝送線路１００の電位を求める。

【００５３】伝送線路の電圧は終端電源１．５Ｖを終端
抵抗５０、５１と抵抗８０、そして送出回路２１のオン
抵抗によって分圧された電圧となるから １．５×（７５＋１０）／（１０＋７５＋２５）＝１．
１６（Ｖ） となる。

【００５４】図４の回路では、送出回路２１から出た信
号はＢ点で反射せずに、すべて伝送線路１００に伝わ
る。このため、送出回路の出力をＬｏｗからＨｉｇｈへ
と切り替えたときのＢ点に伝わる信号の電位は、終端電
源１．５Ｖと送出回路２１の電源３Ｖを終端抵抗５０、
５１、抵抗８０、送出回路２１のオン抵抗によって分圧
された電圧となるから、Ｂ点での信号電位は １．５＋（３ー１．５）×２５／（１０＋７５＋２５）
＝１．８４Ｖ となる。すなわち、Ｂ点に伝わる信号の振幅は、 １．８４−１．１１６＝＝０．６８Ｖ である。

【００５５】この伝送線路１００に伝わった振幅０．６
８Ｖの信号はＣ点に伝わると、前方に５０Ωの伝送線路
と７５Ωの抵抗と１００Ωの伝送線路が見えるが、この
２本の配線の合成インピーダンス３８．９Ωと、いまま
で伝わってきた伝送線路のインピーダンス５０Ωとが異
なるため、インピーダンスの不整合による反射が起こ
る。

【００５６】透過係数を求めると、 １ー（５０ー３８．９）／（５０＋３８．９）＝０．８
７５ となり、Ｅ点を通過する信号の電位は、Ｂ点の信号振幅
０．６８Ｖに透過率０．８７５を掛け、初期電位を加え
た電位となる。すなわち、０．６８×０．８７５＋１．
１６＝１．７６（Ｖ）となる。

【００５７】同様の反射が点Ｅ、点Ｇでも起こり、それ
ぞれの電位は１．６８（Ｖ）、１．６１（Ｖ）となる。

【００５８】これらの結果を示したのが図７である。図
７において、（ａ）は図４に示す点Ｃに着目し、点Ｃに
入ってくる信号である点Ｂと、点Ｃから出て行く信号で
ある点Ｄと点Ｅの信号波形を示したものである。同様に
（ｂ）は点Ｅに着目した信号波形を示した図、（ｃ）は
点Ｇに着目した信号波形を示した図である。図７中、７
０２は図４における点Ｂの信号波形,７０３はＣ点,７０
４はＤ点,７０５はＥ点,７０６はＦ点,７０７はＧ点,７
０８はＨ点の信号波形を示している。信号の立ち下がり
時においても、同様のことがおこり、そのときの信号波
形は図８のようになる。図８においても、７０２から７
０８はそれぞれ図４におけるＢ点からＨ点までの信号波
形を示す。

【００５９】このように、本実施例で明らかにした信号
伝送回路を用いると、各分岐点における送出回路２１か
らの最初の信号は、すべて基準電圧（上記条件では１．
５Ｖ）を越えていることがわかる。

【００６０】なお、分岐配線の本数が多くなると本実施
例で用いた信号伝送回路を用いても、基準電圧を越える
ことが出来なくなる。この場合についての対策について
は実施例３で明らかにする。

【００６１】また、点Ｃ、Ｅ、Ｇで伝送線路１２〜１４
に入った信号は、それぞれ受信回路のところで全反射
し、分岐点に戻るのだが、今回の回路ではインピーダン
ス整合がとれているため、分岐点で反射することなく１
回で全電位を伝送線路１００に伝えることが出来る。

【００６２】図より明らかのように、本発明によって挿
入した抵抗によって、反射による電位降下が大幅に削減
でき、送出回路から遠い受信回路での信号電位落ち込み
もわずかなものになっている。

【００６３】このように、抵抗の挿入によって、伝送線
路における信号の低振幅化と高速伝送を同時に実現して
いる。

【００６４】また、低振幅の割合は伝送線路１００イン
ピーダンスと各ブロック内の伝送線路のインピーダンス
を変えることにより、自由に設計することが出来る。例
えば、送出回路のオン抵抗が１０Ωの場合、ブロック内
伝送線路のインピーダンスを１００Ω、そして伝送線路
１００のインピーダンスを２５Ωとすると、伝送線路上
の信号振幅は、抵抗８０〜８３が８７．５Ωとなるの
で、 １．５×２０／（２０＋１００＋１０）×２＝０．３４
（Ｖ） となる。このときの波形を図１８、図１９に示す。図中
の７０２から７０８は図４におけるＢ点からＨ点の信号
波形を示す。

【００６５】この図より、振幅がさらに小さくなり、し
かも落ち込みの小さな波形が得られていることがわか
る。

【００６６】また、抵抗８０〜８３はユニット内の負荷
容量による伝送線路１００のインピーダンス低下を低減
する効果もある。すなわち、伝送線路１００と回路ブロ
ック１〜５との間に抵抗を挿入すると、回路ブロック内
の容量は抵抗を通して見えるため、この結果、伝送線路
のインピーダンスの低下は抑えられる。

【００６７】さらに、本発明による信号伝達方式を用い
ると、動作中の伝送線路にボードを新たに追加したり、
実装されているボードを抜き取る場合、すなわち活線挿
抜を行うときも本発明は有効な効果を生む。例えば、Ｌ
ｏｗ信号が伝わっている伝送線路にＨｉｇｈレベルに充
電されたボードを挿入する場合を考える。このとき、ボ
ード内の容量の電位と伝送線路の電位とが異なるため
に、ボードから伝送線路に電流が流れる。このときに流
れた電流が伝送線路に伝わり波形歪となって伝送線路
上、さらには分岐配線内の受信回路までで伝わる。 こ
の波形歪が基準電圧を越えた電位になると、受信回路は
Ｈｉｇｈ信号が伝わってきたものと認識して誤動作をす
る。

【００６８】波形歪の例を図９に示す。図９は従来の伝
送線路において活線挿抜を行った時の波形である。

【００６９】また、図１０に本発明で提供した伝送回路
を用いて活線挿抜を行ったときの波形を示す。これらの
図より明らかのように、活線挿抜による波形歪も本発明
によって削減することができる。

【００７０】（実施例２）次に、実施例２として、双方
向用伝送線路に本発明を適用した一実施例を説明する。

【００７１】図１１にその一実施例の基本ブロック図を
示す。回路ブロック１〜４には送出回路２１〜２４と受
信回路３１〜３４と抵抗８０〜８３と伝送線路１１〜１
４を備える。伝送線路１００は各回路ブロック１〜４を
接続し、さらに伝送線路１００の特性インピーダンス値
の抵抗値をもつ抵抗５０、５１によって終端する構成で
ある。

【００７２】なお、図１１では両端終端した例を示した
が、抵抗１つで終端した片端終端でもよい。また、図１
１ではブロックの数が４の場合を示しているが、ブロッ
クの数は２以上であれば、本発明は適用できる。

【００７３】図１１で示す各回路ブロックに有する送出
回路２１〜２４と受信回路３１から３４の構成は、図
５、図６で説明したものと同じである。また、抵抗８０
から８３の値も図４で示す実施例１における決め方と同
様である。更に、回路ブロック１から信号を発する場合
を想定した場合に、点Ａから点Ｈにおける信号波形は、
実施例１と同様である。

【００７４】実施例２で示す１つの回路ブロックで送出
回路及び受信回路を有する構成において、抵抗値を前述
の式（１）で求めた抵抗値またはその近傍の値の抵抗値
とすることにより、送出回路の切り替えに伴う待ち時間
を短縮することができる。以下では、図１１に示す回路
構成において、送出回路の切替動作を行なったときの信
号波形の変化について示す。

【００７５】まず送出回路の切り替えを以下の手順で行
う。

【００７６】（１）送出回路２１よりＨｉｇｈ信号を出
力する。

【００７７】（２）（１）より１０ｎｓ後に、送出回路
２１をハイ・インピーダンスにし、また同時に送出回路
２４よりＨｉｇｈ信号を出力する。

【００７８】こうして送出回路の切り替えを行うと、送
出回路２１近傍の伝送線路では送出回路２４からのＨｉ
ｇｈ信号が伝わってくるまでの間、終端電位によって信
号電位は落ち込み、この落ち込み波形が伝送線路を経て
各分岐配線に伝わる。

【００７９】この落ち込み波形の各点での波形を、抵抗
が無い従来の伝送線路の場合を図１２に、本発明で提供
した伝送線路で評価した結果を図１３に示す。

【００８０】図中の波形は、送出回路２１があるユニッ
ト１の隣にあるユニット２の受信回路３２における入力
部での波形である。

【００８１】図１２より明らからのように、従来の伝送
線路においては分岐配線内における反射の繰り返しの影
響と送出回路の切り替えに伴う信号の落ち込みの影響が
かさなり、受信回路が入力信号を取り込めるのは、送出
回路が切り替わってから２Ｔｄの時間の後であることが
わかる。ここでＴｄとは信号が伝送線路の端から端まで
伝わる時間であり、ここでは約６ｎｓである。

【００８２】一方、本発明で提供する伝送線路によれば
送出回路が切り替わってからＴｄ待てば取り込むことが
できる。

【００８３】すなわち、本発明によって送出回路の切り
替えに伴う待ち時間を２ＴｄからＴｄへと短縮すること
ができる。

【００８４】なお、本実施例ではＨｉｇｈからＨｉｇｈ
への切り替えについて説明を行ったが、ＬｏｗからＬｏ
ｗ、ＬｏｗからＨｉｇｈ、ＨｉｇｈからＬｏｗのすべて
の切り替えにおいても同様である。またこの効果は切り
替わる送出回路には依存せずすべての組み合わせにおい
て有効である。

【００８５】（実施例３）本実施例では、前記実施例
１、２において、分岐配線の先にある容量が大きい場合
や分岐配線の本数が多い場合に有効な発明を説明する。
単一方向用伝送線路における本実施例を説明する基本ブ
ロック図を図１４に、また双方向用伝送路における本実
施例を説明する基本ブロック図を図１５に示す。図１４
においては回路ブロック１に送出回路２１があり、回路
ブロック２〜４には受信回路３２〜３４がある。さらに
各ブロックに抵抗８０〜８３と伝送線路１１〜１４があ
る。また図１５においては、回路ブロック１〜４には送
出回路２１〜２４と受信回路３１〜３４とがあり、さら
に抵抗８０〜８３と伝送線路１１〜１４がある。また図
１４、図１５とも伝送線路１００は各回路ブロック１〜
４を接続し、さらに伝送線路１００の特性インピーダン
ス値の抵抗値をもつ抵抗５０、５１によって終端されて
いる。

【００８６】なお、図１４、１５において両端終端した
例を示したが、抵抗１つで終端した片端終端でもよい。
また、図１４、１５ではブロックの数が４の場合を示し
ているが、ブロックの数は２以上であれば、本発明は適
用できる。

【００８７】９０〜９３はスイッチ、１１０〜１１３は
抵抗である。

【００８８】本実施例では、図１４または１５の基本ブ
ロック図を用いてスイッチの動作、およびその効果につ
いて説明を行い、それ以外は実施例１、２と同等である
のでここでは省略する。 分岐配線の先にある容量が重
くなったり、分岐配線の本数が多くなると、伝送線路の
分岐点における信号電位の落ち込みはますます大きくな
り、実施例１、２においても、落ち込み量を抑えること
は不可能となる。

【００８９】例えば、実施例１で示した例での条件、す
なわち図４において伝送線路１００のインピーダンスを
５０Ω、分岐配線１１〜１４のインピーダンスを１００
Ω、終端抵抗５０、５１をそれぞれ５０Ω、終端電源６
０、６１を１．５Ｖ、抵抗８０〜８３の抵抗値を７５
Ω、送出回路２１のオン抵抗を１０Ωとし、また、送出
回路２１はＨｉｇｈ出力時には伝送線路を３Ｖ電源と接
続し、Ｌｏｗ出力時にはグランド、すなわち０Ｖと接続
する回路とすると、このようなバスでは分岐配線が６本
を越えると、６番目以降の最初に分岐点に到達する信号
は基準電圧（Ｖｒｅｆ）を越えることができない。

【００９０】このため、実施例３ではこの分岐点での信
号電位の落ち込み分を埋め合わせるのに十分な電流を、
送出回路動作時に余分に流すことで、信号電位の落ち込
みによる遅延時間をなくす方法について説明する。

【００９１】まず送出回路を動かす時に、送出回路があ
る回路ブロックのスイッチを閉じ、伝送線路１００とユ
ニット内伝送線路との間の抵抗を下げる。これにより、
バス１００における信号振幅を大きくすることができ
る。

【００９２】例えば、終端抵抗５０、５１を５０Ω、マ
ッチング抵抗８０〜８３の抵抗値を７５Ω、送出回路２
１〜２５のオン抵抗を１０Ω、そしてスイッチの抵抗８
０〜８３の抵抗を１０Ωとすると、スイッチを閉じるこ
とにより、伝送線路１００と分岐配線１１との間の抵抗
は７５Ωから８．８Ωに低減し、伝送線路１００上の振
幅は０．６８Ｖから１．３Ｖへと振幅が大きくなり、分
岐点における信号電圧の落ち込みによる遅延時間をなく
すことができる。

【００９３】さらに、つぎのサイクルで信号が反転した
場合でも高速転送が行えるようにするために、たとえば
送出回路が信号を出してから、０．３サイクル後にスイ
ッチを開く。こうすることで、本来設定した信号振幅に
戻すことができ、高速転送が可能な小振幅に戻る。

【００９４】この発明の効果を説明する図面を図１６、
１７に示す。この図に示した波形は図１４、１５の回路
を用いて、送出回路２１を動かした時の波形である。図
１６は波形の立ち上がり時の波形、図１７は立ち下がり
時の波形である。

【００９５】図１６，１７において、（ａ）は図１４に
示す点Ｃに着目し、点Ｃに入ってくる信号である点Ｂ
と、点Ｃから出て行く信号である点Ｄと点Ｅの信号波形
を示したものである。同様に（ｂ）は点Ｅに着目した信
号波形を示した図、（ｃ）は点Ｇに着目した信号波形を
示した図である。１４０２は図１４における点Ｂの信号
波形,１４０３はＣ点,１４０４はＤ点,１４０５はＥ点,
１４０６はＦ点,１４０７はＧ点,１４０８はＨ点の信号
波形を示している。

【００９６】スイッチを使うことで、伝送線路１００に
おける信号振幅を大きくすることができ、分岐点におけ
る信号電位の落ち込みによる遅延時間をなくすことがで
きていることがわかる。 このようにスイッチを制御す
ることで、負荷容量の大きい伝送線路や分岐配線の本数
が多い伝送線路において高速な小振幅転送が可能とな
る。

【００９７】スイッチの制御は図示していないが、送出
回路を含む回路ブロック内の制御部が行なう。 また、
抵抗の代わりに容量を用いても同様の効果を作ることが
出来る。容量を用いた場合の一実施例を図２０、図２１
に示す。図２０は図１４に示す例を容量に変更した例
を、図２１は図１５に示す例の抵抗を容量に変更した例
を示す。ここで、１２０〜１２３が容量である。容量は
一般的には、数十ピコファラッド程度のものが望まし
い。

【００９８】送出回路からの信号により容量の送出側の
電位が変化すると、電荷保存則により容量の伝送線１０
０側の電位も上がるため、抵抗８０〜８３のみを介して
変化させた振幅に比べ、大きな振幅を得ることができ
る。

【００９９】なお、スイッチは送出回路を動かすユニッ
トにあるスイッチを閉じ、そのほかのスイッチは開くの
がもっとも良い。また、容量によって大きくなった伝送
線路１００上の振幅は終端５０、５１によって数ｎｓ程
度で元の振幅に戻るため、送出回路が動いている間はス
イッチを閉じたままでも良い。

【０１００】図２２、図２３は、図２０の回路図におい
て送出回路２１を動かした時の各点における立ち上がり
波形、立ち下がり波形を示したものである。

【０１０１】図２２，２３において、（ａ）は図２０に
示す点Ｃに着目し、点Ｃに入ってくる信号である点Ｂ
と、点Ｃから出て行く信号である点Ｄと点Ｅの信号波形
を示したものである。同様に（ｂ）は点Ｅに着目した信
号波形を示した図、（ｃ）は点Ｇに着目した信号波形を
示した図である。図中２００２は図２０における点Ｂの
信号波形,２００３はＣ点,２００４はＤ点,２００５は
Ｅ点,２００６はＦ点,２００７はＧ点,２００８はＨ点
の信号波形を示している。

【０１０２】このように、容量を用いても伝送線路１０
０における信号振幅を大きくすることができ、分岐点に
おける信号電位の落ち込みによる遅延時間をなくすこと
ができる。

【０１０３】

【発明の効果】本発明によれば分岐配線のインピーダン
スからバスのインピーダンスの半分を引いた値の近傍の
抵抗値を持った抵抗を分岐配線とバスとの間に挿入する
ことにより、分岐配線内での反射の繰り返しを防止する
ことができ、挿入抵抗、終端抵抗の分圧によって伝送線
路上の振幅を低振幅にすることができるので、高速に信
号伝送が可能となる。また、伝送線路上に多数の分岐点
がある場合、分岐配線内の容量が抵抗を通して見えるた
めバスのインピーダンスの低下を抑える効果もある。更
に、活線挿抜における波形歪も抑えることができる。

【図面の簡単な説明】

【図１】従来の単一方向用伝送線路を説明する図。

【図２】従来の伝送線路を用いたときの信号波形（立ち
上がり波形）を説明する図。

【図３】従来の伝送線路を用いたときの信号波形（立ち
下がり波形）を説明する図。

【図４】本発明の実施例１を示すブロック図

【図５】送出回路の一例を説明する図

【図６】差動型受信回路の一例を説明する図

【図７】本発明の実施例１の信号波形（立ち上がり波
形）を表す図

【図８】本発明の実施例１の信号波形（立ち下がり波
形）を表す図

【図９】従来の伝送線路を用いた場合の活線挿抜による
波形歪を示す図

【図１０】本発明の実施例１の回路を用いた場合の活線
挿抜による波形歪を示す図

【図１１】本発明の実施例２を示すブロック図

【図１２】従来の伝送線路を用いて送出回路の切り替え
を行ったときの波形を示す図

【図１３】本発明の実施例２の回路を用いて送出回路の
切り替えを行ったときの波形を示す図

【図１４】本発明の実施例３を示すブロック図

【図１５】本発明の実施例３の他の例を示すブロック図

【図１６】本発明の実施例３の回路を用いた場合の信号
波形（立ち上がり波形）を示す図

【図１７】本発明の実施例３の回路を用いた場合の信号
波形（立ち下がり波形）を示す図

【図１８】本発明の実施例１の回路において伝送路のイ
ンピーダンスを変えた場合の信号波形（立ち上がり波
形）を示す図

【図１９】本発明の実施例１の回路において伝送路のイ
ンピーダンスを変えた場合の信号波形（立ち下がり波
形）を示す図

【図２０】本発明の実施例３の抵抗を容量に変更した例
を示す図

【図２１】本発明の実施例３抵抗を容量に変更した他の
例を示す図

【図２２】図２０で示す例を用いた場合の信号波形（立
ち上がり波形）を示す図

【図２３】図２０で示す例を用いた場合の信号波形（立
ち下がり波形）を示す図

【符号の説明】

１，２，３，４…回路ブロック １１，１２，１３，１４…伝送線路 ２１，２２，２３，２４…送信回路 ３１，３２，３３，３４…受信回路 ５０，５１，５２，５３…終端抵抗 ６２…ドライバ供給電源，６３…グランド ７０，７１，７２，７３，７４，７５，７６…ＭＯＳＦ
ＥＴ ８０，８２，８３…マッチング抵抗 ９０，９１，９２，９３…スイッチ １００…回路ブロック間伝達用伝送線路 １１０，１１１，１１２，１１３…抵抗 １２０，１２１，１２２，１２３…容量 Ｖｒｅｆ 基準電圧

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山際 明 神奈川県海老名市下今泉810番地 株式 会社日立製作所 オフィスシステム事業 部内 (56)参考文献 特開 平４−98932（ＪＰ，Ａ) 特開 平５−129924（ＪＰ，Ａ) 特開 平５−259942（ＪＰ，Ａ) 特開 平４−249945（ＪＰ，Ａ) 特開 昭52−143723（ＪＰ，Ａ) 特開 昭63−54027（ＪＰ，Ａ) 特開 平１−161944（ＪＰ，Ａ) 日経エレクトロニクス、Ｎｏ．556 （６月８日号）、（平４−６−８）、日 経ＢＰ社、ｐ．133−140 日経エレクトロニクス、Ｎｏ．591 （９月27日号）、（平５−９−27）、日 経ＢＰ社、ｐ．269−290 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 25/02 G06F 3/00 H03K 19/0175 H04L 12/40

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】信号を伝達する主伝送線路と、信号を出力
   する第１の信号送出回路と、該第１の信号送出回路と前
   記主伝送線路の間で信号を伝達する第１の分岐配線と、
   信号を受信する第１の信号受信回路と、前記主伝送線路
   と前記第１の信号受信回路との間で信号を伝達する第２
   の分岐配線とを有する信号伝送装置において、 前記主伝送線路は該主伝送線路とほぼ等しい抵抗値の第
   １の素子で終端し、 前記主伝送線路と前記第１の分岐配線との間に、前記第
   １の分岐配線と前記主伝送線路との間のインピーダンス
   マッチングをとり前記主伝送線路と前記第１の分岐配線
   との分岐点での信号反射を抑えるための第２の素子と、
   前記送出回路から出力される信号の信号振幅を変える回
   路を備え、 前記主伝送線路と前記第２の分岐配線との間に、前記第
   ２の分岐配線と前記主伝送線路との間のインピーダンス
   マッチングをとり、前記主伝送線路と前記第２の分岐配
   線との分岐点での信号反射を抑えるための第３の素子を
   備えたことを特徴とする信号伝送装置。
2. 【請求項２】請求項１記載の信号伝送装置において、前
   記信号振幅を変える回路は、前記第２の素子と並列に設
   けられ、抵抗素子と信号送出時は閉じており信号送出後
   一定時間の後に開くスイッチング素子とからなることを
   特徴とする信号伝送装置。
3. 【請求項３】請求項１記載の信号伝送装置において、 前記信号振幅を変える回路は、前記第２の素子と並列に
   設けられ、容量素子と信号送出時は閉じておリ信号送出
   後一定時間の後に開くスイッチング素子とからなること
   を特徴とする信号伝送装置。
4. 【請求項４】信号を伝達する主伝送線路と、信号を送受
   信する第１、第２の信号送受信回路と、該第１、第２の
   信号送受信回路と前記主伝送線路の間で信号を伝達する
   第１、第２の分岐配線とを有する信号伝送装置におい
   て、 前記主伝送線路は該主伝送線路とほぼ等しい抵抗値の第
   １の素子で終端し、 前記主伝送線路と前記第１、第２の分岐配線との間に、
   前記第１、第２の分岐配線と前記主伝送線路との間のイ
   ンピーダンスマッチングをとり前記第１、第２の分岐配
   線と前記主伝送線路との分岐点での信号反射を抑えるた
   めの第２の素子と、前記第１、第２の信号送受信回路か
   ら出力される信号の信号振幅を変える回路を備えたこと
   を特徴とする信号伝送装置。
5. 【請求項５】請求項４記載の信号伝送装置において、前
   記信号振幅を変える回路は、前記第２の素子と並列に設
   けられ、抵抗素子と信号送出時は閉じており信号送出後
   一定時間の後に開くスイッチング素子とからなることを
   特徴とする信号伝送装置。
6. 【請求項６】請求項４記載の信号伝送装置において、前
   記信号振幅を変える回路は、前記第２の素子と並列に設
   けられ、容量素子と信号送出時は閉じておリ信号送出後
   一定時間の後に開くスイッチング素子とからなることを
   特徴とする信号伝送装置。