JPH07283836A - 信号伝送装置及び信号受信モジュール - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】多段の受信回路を有する構成の信号伝送装置に
おいても、信号の低振幅化と高速信号伝送を可能にす
る。 【構成】主伝送線路100に、この線路のインピーダンス
と同等の値の抵抗値をもつ終端抵抗50を備え、ブロック
内伝送線路12にこの伝送線路のインピーダンス値から主
伝送線路のインピーダンス値の半分の値を引いた値また
はその近傍の抵抗値の素子80を備え、次段のブロック内
伝送線路111に終端抵抗131を備え、送受信回路151と前
記次段のブロック内伝送線路111に電圧降下を生じせし
める素子84を備えた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＣＰＵやメモリ等の素子
間（例えばＣＭＯＳ等により構成されたデジタル回路間
又はその機能ブロック間）で信号伝送を行なうための技
術に関し、特に、複数の素子が同一の伝送線から分岐し
て接続されるバスにおいて信号伝送を高速に行う技術に
関するものである。

【０００２】

【従来の技術】半導体集積回路装置により構成されたデ
ジタル回路間の信号伝送を高速に行うための技術とし
て、信号振幅を１Ｖ程度の小振幅として信号を伝達する
低振幅インタフェースに関する技術がある。

【０００３】低振幅インタフェースの代表的なものとし
て、ＧＴＬ(Gunning transceiver logic)インタフェー
スやＣＴＴ(Center tapped termination)インタフェー
スがある。

【０００４】これらの低振幅インタフェースについて
は、例えば日経エレクトロニクス９月２７日号Ｐ２６９
〜２９０（日経ＢＰ社、平成５年発行）に詳しく記載さ
れている。

【０００５】図１に、この低振幅インタフェースに関
し、伝送線路に分岐配線がある場合の従来技術を示す。

【０００６】終端電源６０，６１及び終端抵抗５０，５
１により終端された伝送線路１００には、送出回路ブロ
ック１と受信回路ブロック２，３，４が接続される。

【０００７】伝送線路１００のインピーダンスは５０
Ω、分岐配線１１〜１４のインピーダンスは５０Ω、終
端抵抗５０、５１はそれぞれ５０Ω、終端電源６０、６
１は０．５Ｖ、そして送出回路２１のオン抵抗は１０Ω
である。

【０００８】送出回路２１はＨｉｇｈ出力時には伝送線
路１１を１Ｖ電源と接続し、Ｌｏｗ出力時にはグラン
ド、すなわち０Ｖと接続する回路であり、３２〜３４は
受信回路ブロックに含まれる受信回路である。

【０００９】このバスにおいて、送出回路２１がＬｏｗ
出力からＨｉｇｈ出力に切り替わるとき、図中の各点に
信号がどのように伝わるかを説明する。

【００１０】まず、送出回路２１からＬｏｗ出力を出し
ている時の伝送線路１００の電位を求めると、このとき
の伝送線路の電圧は終端電源０．５Ｖを終端抵抗５０、
５１の合成抵抗５０／２＝２５Ωと送出回路２１のオン
抵抗（１０Ω）によって分圧された電圧となるから、 ０．５×１０／（１０＋２５）＝０．１４（Ｖ） となる。

【００１１】送出回路の出力をＬｏｗからＨｉｇｈへと
切り替え、信号が図１のＡ点に伝わるときの電位は、以
下のようになる。

【００１２】送出回路を切り替えた直後は、送出回路２
１の電源１Ｖが送出回路のオン抵抗（１０Ω）と伝送線
路１１のインピーダンス５０Ωとによって分圧されるた
め、Ａ点での電位上昇分は １×５０／（５０＋１０）＝０．８３（Ｖ） となる。初期電圧０．１４Ｖとこの上昇分の電圧を加え
た０．９７Ｖ（Ｖ）がＡ点における電位である。

【００１３】この振幅０．８３Ｖの波形が分岐点Ｂ点に
到達したときは次のようになる。

【００１４】伝送線路１１から伝送線路１００を見る
と、左右２方に分かれているため、伝送線路１１から見
た伝送線路１００の見かけ上のインピーダンスは、伝送
線路１００のインピーダンス５０Ωの半分、すなわち２
５Ωに見える。一方、伝送線路１１のインピーダンスは
５０Ωであるので、Ｂ点においてインピーダンスの不整
合による反射が起こる。

【００１５】このインピーダンス不整合による反射係数
を求めると （５０−２５）／（５０＋２５）＝０．３３ となり、Ａ点に伝わった０．８３Ｖの信号振幅のうち、
１／３に相当する振幅０．２８Ｖの信号が反射し、送信
回路側に戻る。残りの振幅０．５５Ｖの信号が一回目の
透過波となって伝送線路１００に伝わる。よって、透過
信号の電位はこの０．５５Ｖと初期電位（０．１４Ｖ）
とをあわせた電位、すなわち０．６９Ｖとなる。

【００１６】送出回路に戻った０．２８Ｖ振幅の信号は
送信回路に到達すると全反射をし、再びＢ点に到達す
る。このうち２／３が伝送線路１００に出て、１／３が
再び伝送線路１１に戻る。このように信号は伝送線路１
１を幾度も往復し、その都度、Ｂ点に到達した波形は、
その２／３を伝送線路１００に出力する。こうして、Ａ
点に伝わった０．８３Ｖの振幅を少しづつ伝送線路１０
０に伝えていくのである。

【００１７】Ｂ点を通過し、伝送線路１００に伝わった
０．６９Ｖの信号がＣ点に伝わると、前方に５０Ωの伝
送線路が２本見え、前方の合成インピーダンス２５Ω
と、いままで伝わってきた伝送線路のインピーダンス５
０Ωとのインピーダンスの不整合による反射が起こる。

【００１８】反射係数は、 （５０−２５）／（５０＋２５）＝０．３３ となり、Ｃ点を通り抜ける波形の電位は、Ｂ点の信号振
幅０．５５Ｖに透過率２／３（＝１−１／３）を掛け、
初期電位を加えた電位すなわち、 ０．５５×２／３＋０．１４＝０．５０（Ｖ）となる。

【００１９】同様の反射が点Ｅ、点Ｇでも起こり、それ
ぞれの電位は０．３８（Ｖ）、０．３０（Ｖ）となる。

【００２０】これらの結果を示したのが図２である。図
２において、（ａ）は図１に示す点Ｃに着目し、点Ｃに
入ってくる信号であるＢ点の信号と、点Ｃから出て行く
信号である点Ｄと点Ｅの信号を示したものであり、説明
のため点Ａの信号も示している。同様に（ｂ）は点Ｅに
着目した信号波形を示した図、（ｃ）は点Ｇに着目した
信号波形を示した図である。図２中、２０１は図１にお
けるＡ点の信号波形，２０２はＢ点,２０３はＣ点,２０
４はＤ点,２０５はＥ点,２０６はＦ点,２０７はＧ点,２
０８はＨ点の信号波形を示している。信号の立ち下がり
時においても、同様のことがおこり、そのときの信号波
形は図３のようになる。図３においても、２０１から２
０８はそれぞれ図１におけるＡ点からＨ点までの信号波
形を示す。

【００２１】

【発明が解決しようとする課題】このように従来の信号
伝送回路を用いると、送出回路２１からの最初の信号
は、受信回路において、みな、信号のＨｉｇｈ、Ｌｏｗ
を確定する基準電圧Ｖｒｅｆ（上記条件では０．５Ｖ）
を越えられないことがわかる。

【００２２】また、分岐点Ｃ、Ｅ、Ｇにおいて分岐配線
内に入った信号は、伝送線路１１と同様、分岐配線内で
反射を繰り返し、反射波形が分岐点に戻ってきたとき、
信号の２／３が伝送線路１００に出る。これが、伝送線
路１００における波形の歪の原因になる。

【００２３】このように、上記従来技術においては、分
岐配線の各分岐点において反射が起こり、それぞれの反
射による電位降下が重なることで、送出回路の遠方での
信号電位の上昇が遅れ、その結果、遅延時間が増え、高
速伝送が不可能になるという問題がある。

【００２４】更に、受信回路ブロックに入り込む信号が
受信回路部分で反射し、再び伝送路１００に入り込むこ
とにより、信号波形が歪み、信号伝送の信頼性が下がる
という問題も残る。

【００２５】また、信号伝送の高速化をはかり、低振幅
バスとするために、上記の例では、電源電圧を１Ｖとし
たが、前述の文献に示される回路では、通常用いられる
３．３Ｖ電源においても１Ｖ振幅を達成するために、送
出回路のオン抵抗を約１００Ωにして低振幅バスを実現
している。

【００２６】現在広く使われている送出回路のオン抵抗
は１０Ω前後であるため、前述の文献に示される技術を
用いるには新たな送出回路が必要となり、また従来の送
出回路が使えなくなるといった問題がある。

【００２７】さらに、このように送出回路のオン抵抗を
高い値とすることは、送出回路で消費する電力を大きく
することとなり、消費電力が増大するという問題もあ
る。

【００２８】本願発明に関連する公知例として他にＵＳ
Ｐ Ｎｏ．４，９２２，４４９がある。この公報には、
送信回路と受信回路とを含む複数の回路ブロックと回路
ブロック間の信号を伝送するためのブロック間信号伝送
線路とを有する回路構成において、回路ブロックとブロ
ック間信号伝送線路との間に抵抗を備える技術が示され
ている。しかし、そこに抵抗を挟む目的は抵抗の挿入に
より信号衝突時の貫通電流を低減し高速ソース切り替え
を実現するため即ち、ブロック間信号伝送線路上での信
号の振幅を小さくするためであり、抵抗値は２０Ωから
４０Ωとしている。この抵抗値では回路ブロック内伝送
線路とブロック間伝送線路との分岐点で信号の反射が生
じてしまい、信号の高速伝送には、問題を残す。即ち、
この例はブロック間信号伝送線路とブロック内信号伝送
線路とのインピーダンスの関係から抵抗値を定めること
を示していない。

【００２９】また、ブロック間信号伝送線路と回路ブロ
ック内の信号伝送線路との間に抵抗を備える従来技術と
しては、他に特公昭５４− ５９２９号公報がある。こ
の例では受信回路側の回路ブロックとブロック間信号伝
送線路との間にのみ抵抗を挟み、送信回路を備える回路
ブロックとの間には抵抗を挟んでいない。従って上記Ｕ
ＳＰ Ｎｏ．４，９２２，４４９と同様に、送信回路か
ら出力される信号がブロック間信号伝送線路に伝わると
きに反射が生じ、高速伝送には問題を残す。

【００３０】出願人は、上記の問題を解決するための技
術を先に米国に出願した特許（特願平６−１８０８２
号）にて開示した。

【００３１】即ち、信号を送り出す送出回路とその送出
回路から出力される信号を回路ブロックの外部へ伝える
ためのブロック内伝送線路とを有する第１の回路ブロッ
ク（送信回路ユニット）と、信号を受け取る受信回路と
その受信回路に入力される信号を伝えるためのブロック
内伝送線路とを有する第２の回路ブロック（受信回路ユ
ニット）と、前記回路ブロック間を伝達するためのブロ
ック間伝送線路（主伝送線路）とを含む信号伝送装置に
おいて、前記ブロック間伝送線路を該ブロック間伝送線
路の特性インピーダンス値またはその近傍の抵抗値を持
つ素子にて終端し、前記ブロック内伝送線路と前記ブロ
ック間伝送路との間に、前記ブロック内伝送線路のイン
ピーダンスから前記ブロック間伝送線路のインピーダン
スの半分の値を引いた値またはその近傍の抵抗値を持つ
素子（マッチング抵抗）を設ける技術を示した。

【００３２】そして、その技術により分岐配線のインピ
ーダンスからバスのインピーダンスの半分を引いた値の
近傍の抵抗値を持った抵抗を分岐配線とバスとの間に挿
入することにより、分岐配線内での反射の繰り返しを防
止することができ、挿入抵抗、終端抵抗の分圧によって
伝送線路上の振幅を低振幅にすることができるので、高
速な信号伝送が可能となる。

【００３３】しかし、受信回路ユニットの中には主伝送
線路に接続する受信回路の次段に、さらに伝送線路を介
して受信回路が接続されているものがある。

【００３４】例えばメモリモジュールにおけるアドレス
信号用回路がその１例である。アドレス信号はメモリモ
ジュールに入ると、いったんドライバ回路に入り、そこ
からメモリモジュール内のメモリＬＳＩの入力回路へと
伝わる。

【００３５】このような回路に対して主伝送線路を終端
し、ブロック内伝送線路にマッチング抵抗を付けただけ
では、主伝送線路上のインタフェースは低振幅となるが
次段の伝送線路のインタフェースは振幅が大きいままで
高速の信号転送が困難である。したがって、次段の伝送
線路上の信号転送速度が制限になり装置全体における信
号の高速転送が困難となる。

【００３６】本発明においては、受信回路の次段に更に
伝送線路を介して受信回路が接続するような多段の受信
回路を有する構成の信号伝送装置においても信号の低振
幅化と高速信号伝送が可能な信号伝送装置を提供するこ
とを目的とする。

【００３７】

【課題を解決するための手段】上記目的を達成するため
に、主伝送線路に接続され、信号を送り出す送出回路
と、該送出回路から送り出される信号を前記主伝送線路
へ伝えるためのブロック内伝送線路とを有する送出回路
ブロックと、前記主伝送線路に接続され、前記主伝送線
路から入力される信号を受信し、受信した信号を次段に
出力する送受信回路と、前記主伝送線路から入力される
信号を前記送受信回路へ伝えるためのブロック内伝送線
路と、前記送受信回路から出力される信号を受信する受
信回路と、該受信回路と前記送受信回路との間で信号を
伝送するための次段の伝送線路とを備えた信号伝送装置
において、前記主伝送線路に、該主伝送線路のインピー
ダンスと同等の値の抵抗値をもつ終端抵抗を備え、前記
ブロック内伝送線路に該ブロック内伝送線路のインピー
ダンス値から前記主伝送線路のインピーダンス値の半分
の値を引いた値またはその近傍の抵抗値の素子を備え、
前記次段のブロック内伝送線路に終端抵抗を備え、前記
前記送受信回路と前記次段のブロック内伝送線路に電圧
降下を生じせしめる素子を備えたものである。

【００３８】

【作用】主伝送線路に該主伝送線路のインピーダンス値
またはその近傍の抵抗値を持つ素子によって前記ブロッ
ク間伝達用伝送線路の終端を行ない、ブロック内伝送線
路のインピーダンス値からブロック間伝達用伝送線路の
インピーダンス値の半分の値を引いた値またはその近傍
の抵抗値を持つ素子を、ブロック内伝送線路に設けるこ
とにより、主伝送線路の終端抵抗とブロック内伝送線路
（分岐配線）に設けた素子とにより分圧される小振幅の
信号が主伝送線路に伝わることになり、ブロック内伝送
線路に設けられた素子によりブロック内伝送線路内での
信号の反射の繰り返しを防止することができるので分岐
配線を持った伝送線路において高速伝送が可能となる。

【００３９】また送受信回路の出力部と次段のブロック
内伝送線路との間に挿入した素子と、次段のブロック内
伝送線路に接続した終端抵抗とにより該ブロック内伝送
線路上での信号の低振幅化と高速化を実現することが出
来る。

【００４０】さらに送受信回路の出力部と次段のブロッ
ク内伝送線路の間に設けられた素子と次段のブロック内
伝送線路の終端抵抗との値の設定により前記ユニット間
伝送線路における信号振幅と、次段のブロック内伝送線
路における信号振幅とを同じ値または近い値に設定する
ことが出来、両者の伝送線路において同一のインタフェ
ース方式を用いることが出来るようになる。

【００４１】

【実施例】以下、本発明の一実施例を図面を用いて詳細
に説明する。

【００４２】図４に、単一方向用伝送線路に本発明を適
用した一実施例の基本ブロック図を示す。

【００４３】図４において、１は送出回路２１を持つ送
出回路ブロック（ユニット）、２〜４は受信回路３２〜
３４をもつ受信回路ブロック（ユニット）である。各々
の回路ブロックはそれぞれ抵抗８０〜８３と伝送線路１
１〜１４を有する。また伝送線路１００は各回路ブロッ
ク１〜４を接続し、さらに伝送線路１００の特性インピ
ーダンス値、またはその近傍の抵抗値をもつ抵抗５０、
５１によって終端されている。

【００４４】図４において伝送線路１００のインピーダ
ンスは５０Ω、分岐配線１１〜１４のインピーダンスは
１００Ω、終端抵抗５０、５１はそれぞれ５０Ω、終端
電源６０、６１は１．５Ｖ、そして送出回路２１のオン
抵抗は１０Ωである。

【００４５】また、送出回路２１はＨｉｇｈ出力時には
伝送線路を３Ｖ電源と接続し、Ｌｏｗ出力時にはグラン
ド、すなわち０Ｖと接続する回路である。また図中の３
２〜３４を受信回路とする。

【００４６】このとき、抵抗８０〜８３の抵抗値を７５
Ωとするが、この抵抗値の決め方は後述する。 なお、
この例では両端終端した例を示したが、抵抗１つで終端
した片端終端でもよい。また、受信回路を持つ受信回路
ブロックの数が３の場合を示しているが、受信回路を持
つブロックの数は１以上であれば、本発明は適用でき
る。

【００４７】図５には図４で用いる送出回路の一例を示
す。この送出回路はプルアップ・トランジスタ７０とプ
ルダウン・トランジスタ７１とで構成されるプッシュプ
ル型送出回路である。 なお、図５ではプルアップ・ト
ランジスタ７０にＮＭＯＳを用いた場合の図を示した
が、ＮＭＯＳに限定されるものではなくＰＭＯＳでもよ
い。

【００４８】プッシュプル型送出回路を用いた低振幅用
送出回路は、従来技術で提げた文献に詳細に示されてい
る。但し、その文献で示される送出回路は、１００Ω前
後の高いオン抵抗のトランジスタを使っている。これに
対し、本発明では現在広く使われている１０Ω前後のオ
ン抵抗を持つトランジスタを使用する。従来の送出回路
が使用できるのは、本発明によって追加した抵抗８０〜
８３とこの１０Ω前後のオン抵抗との和が、先のオン抵
抗１００Ωと近いために、伝送線路上の振幅は同等の大
きさとなるからである。

【００４９】例えば、伝送線路のインピーダンスと終端
抵抗を５０Ω、分岐配線のインピーダンスを１００Ω、
終端電源を１．５Ｖ、送出回路に供給されている電源を
３Ｖとすると、オン抵抗１００Ωのトランジスタを使用
した前記文献の伝送路では信号振幅は０．６Ｖとなり、
図４に示した伝送線路での振幅０．６８Ｖとほぼ等しい
値になる。

【００５０】また、このように送出回路のオン抵抗を１
００Ωから１０Ωへと下げたことにより、送出回路で消
費する電力を削減することが出来る。例えば、先の条件
では、１００Ωのオン抵抗を使用した従来の場合、消費
電力は１４．４ｍＷであるが、本発明によれば１．９ｍ
Ｗと大幅に削減することが出来る。

【００５１】又、オン抵抗が１０Ω以上で５０Ω程度の
送出回路も用いられることがあるが、これらの送出回路
を用いても同様の効果を有する。

【００５２】次に受信回路の一例を図６に示す。この受
信回路は、基準電圧に対し入力電圧が高いか、低いかに
よって入力信号のＨｉｇｈ、Ｌｏｗを判定する差動型受
信回路である。ここで用いる基準電圧は受信回路を構成
する集積回路内で作ることもできるが、集積回路内部で
発生した電源ノイズや外部より入った電源ノイズなどに
より電源が変動すると、これにともない基準電圧も変動
するため、基準電圧は外部より供給するのがより良い。
また、この受信回路は入力信号をＮＭＯＳで受けるＮＭ
ＯＳ型差動型受信回路であることが望ましい。そうする
ことで、電源電圧値の半分である終端電源を基準電圧に
し、基準電圧を中心にした１Ｖ以下の小振幅波形を受信
することができる。

【００５３】なお、図４では各回路ブロック内の受信回
路は１つしか記載されていないが、本発明は受信回路の
数に制限されるものではない。

【００５４】このように構成された信号伝送回路におい
て、抵抗８０〜８３の抵抗値は伝送線路１１のインピー
ダンスからバス１００のインピーダンスの半分を引いた
値にする。

【００５５】バス１００のインピーダンスの半分とする
のは、送出回路ブロックからの信号はバス１００との接
点Ｂにおいて２方向に分岐するからである。

【００５６】つまり伝送線路１１のインピーダンスをＺ
ｓ、バス１００のインピーダンスをＺ０、抵抗８０の抵
抗値をＲｍとすれば、 Ｒｍ＝Ｚｓ−Ｚ０／２ （１） とする。

【００５７】これにより、伝送線路１１から見た抵抗８
０とバス１００との合成インピーダンスは伝送線路１１
自身のインピーダンスと等しくなり、分岐配線内での反
射の繰り返しを防止することができる。

【００５８】抵抗８１〜８３についても同様の方法で設
定する。これにより、他のブロックにおいても、前記し
たブロック１と同等の効果をもたらすことが出来る。

【００５９】次に、（１）で求めた抵抗の効果を説明す
るために、図４の回路図を用いて送出回路２１がＬｏｗ
出力からＨｉｇｈ出力へと切り替わった時に図中の各点
にどのような波形が伝わるのかを以下に説明する。

【００６０】まず、送出回路２１からＬｏｗ出力をした
ときの伝送線路１００の電位を求める。

【００６１】伝送線路の電圧は終端電源１．５Ｖを終端
抵抗５０、５１の合成抵抗（２５Ω）と抵抗８０（７０
Ω）、そして送出回路２１のオン抵抗（１０Ω）によっ
て分圧された電圧となるから １．５×（７５＋１０）／（１０＋７５＋２５）＝１．
１６（Ｖ） となる。

【００６２】図４の回路では、送出回路２１から出た信
号はＢ点で反射せずに、すべて伝送線路１００に伝わ
る。このため、送出回路の出力をＬｏｗからＨｉｇｈへ
と切り替えたときのＢ点に伝わる信号の電位は、終端電
源１．５Ｖと送出回路２１の電源３Ｖを終端抵抗５０、
５１、抵抗８０、送出回路２１のオン抵抗によって分圧
された電圧となるから、Ｂ点での信号電位は １．５＋（３ー１．５）×２５／（１０＋７５＋２５）
＝１．８４Ｖ となる。すなわち、Ｂ点に伝わる信号の振幅は、 １．８４−１．１１６＝０．６８Ｖ である。

【００６３】この伝送線路１００に伝わった振幅０．６
８Ｖの信号はＣ点に伝わると、前方に５０Ωの伝送線路
と７５Ωの抵抗を通して１００Ωの伝送線路が見える
が、この２本の配線の合成インピーダンス３８．９Ω
と、いままで伝わってきた伝送線路のインピーダンス５
０Ωとが異なるため、インピーダンスの不整合による反
射が起こる。

【００６４】透過係数を求めると、 １−（５０−３８．９）／（５０＋３８．９）＝０．８
７５ となり、Ｅ点を通過する信号の電位は、Ｂ点の信号振幅
０．６８Ｖに透過率０．８７５を掛け、初期電位を加え
た電位となる。すなわち、 ０．６８×０．８７５＋１．１６＝１．７６（Ｖ）とな
る。

【００６５】同様の反射が点Ｅ、点Ｇでも起こり、それ
ぞれの電位は１．６８（Ｖ）、１．６１（Ｖ）となる。

【００６６】これらの結果を示したのが図７である。図
７において、（ａ）は図４に示す点Ｃに着目し、点Ｃに
入ってくる信号である点Ｂと、点Ｃから出て行く信号で
ある点Ｄと点Ｅの信号波形を示したものである。同様に
（ｂ）は点Ｅに着目した信号波形を示した図、（ｃ）は
点Ｇに着目した信号波形を示した図である。図７中、７
０２は図４における点Ｂの信号波形,７０３はＣ点,７０
４はＤ点,７０５はＥ点,７０６はＦ点,７０７はＧ点,７
０８はＨ点の信号波形を示している。信号の立ち下がり
時においても、同様のことがおこり、そのときの信号波
形は図８のようになる。図８においても、７０２から７
０８はそれぞれ図４におけるＢ点からＨ点までの信号波
形を示す。

【００６７】このように、本実施例で明らかにした信号
伝送回路を用いると、各分岐点における送出回路２１か
らの最初の信号は、すべて基準電圧（上記条件では１．
５Ｖ）を越えていることがわかる。

【００６８】なお、このような本発明の効果は前述の式
（１）で求めた抵抗値の抵抗によってのみ有効なもので
はなく、式（１）で求めた抵抗値の近傍であれば、十分
有効である。

【００６９】このことを図３３〜図３５を用いて説明す
る。図３３は、図４に示す回路構成において、ブロック
間伝送線路（主伝送線路）１００のインピーダンスが５
０Ω、ブロック内伝送線路１１〜１４のインピーダンス
が１００Ω、終端抵抗５０、５１の抵抗値が５０Ω、終
端電源が１．６５Ｖであり、抵抗８０〜８３の抵抗値は
式（１）で求めた値である７５Ωを用いており、送出回
路からパルス波形を出し続けているときの、図４におけ
る点Ａ，Ｃ，Ｄ，Ｇ，Ｈの波形を時間と電圧との関係で
示した図である。

【００７０】図３３において、７０１は点Ａにおける信
号波形、７０３はＣ点,７０４はＤ点,７０７と、７０８
の線は重なっていて見分けにくいが、それぞれＧ点とＨ
点の信号波形を示している。

【００７１】これに対し、より大きな振幅を得るために
抵抗８０〜８３の抵抗値を７５Ωから５０Ωに変えたと
きの波形を示したものが図３４である。図３４において
も７０１，７０３，７０４，７０７，７０８はそれぞれ
図４における点Ａ，Ｃ，Ｄ，Ｇ，Ｈの波形を示す。ここ
で用いた抵抗値５０Ωは式（１）で求められる抵抗値７
５Ωに対し６６％の大きさであるが、この場合でも問題
なく使用できることがわかる。

【００７２】また、ブロック内配線のインピーダンスが
７５Ωのときも、信号振幅を図３３の値と同じにするた
めに、抵抗８０〜８３の抵抗値を７５Ωとすることもで
き、この時の波形は図３５に示すようになる。この時、
抵抗８０〜８３の抵抗値は式（１）で求められる抵抗値
５０Ωに比べ５０％大きくなるが、この場合でも問題な
く使用できることがわかる。

【００７３】即ち、抵抗８０〜８３の抵抗値は式（１）
で求めた値に対し、前後それぞれ約５０％程度ずらして
も本願発明の効果を奏することがわかる。

【００７４】なお、本発明の効果をより高めるには、抵
抗８０〜８３の抵抗値を主伝送線路１００のインピーダ
ンスより高く設定することが望ましい。

【００７５】点Ｃ、Ｅ、Ｇで伝送線路１２〜１４に入っ
た信号は、それぞれ受信回路のところで全反射し、分岐
点に戻るのだが、今回の回路ではインピーダンス整合が
とれているため、分岐点で反射することなく１回で全電
位を伝送線路１００に伝えることが出来る。

【００７６】図より明らかのように、本発明によって挿
入した抵抗によって、反射による電位降下が大幅に削減
でき、送出回路から遠い受信回路での信号電位落ち込み
もわずかなものになっている。

【００７７】このように、所定の抵抗値の抵抗を挿入す
ることによって、伝送線路における信号の低振幅化と高
速伝送を同時に実現することができる。

【００７８】伝送線路１００における信号振幅は、Ｒｍ
をマッチング抵抗８０〜８４の抵抗値、Ｒｔを終端抵抗
５０、５１の抵抗値、そしてＶ０を出力回路２１から出
力される信号の振幅とすれば、 Ｖ＝０．５×Ｒｔ×（Ｒｍ＋０．５×Ｒｔ）×Ｖ０ （２） で表わされる。ここで、Ｒｍは式（１）で示したよう
に、伝送線路１００のインピーダンスＺ０と伝送線路１
１〜１４のインピーダンスＺｓによって Ｒｍ＝Ｚ１−Ｚ０／２ また、終端抵抗Ｒｔを伝送線路１００のインピーダンス
と等しくとる、すなわち Ｒｔ＝Ｚ０ とすれば、これらの式を（２）に代入すると、伝送線路
１００における信号振幅は Ｖ＝０．５×（Ｚ０／Ｚｓ）×Ｖ０ によって与えられることがわかる。即ち、 Ｖ／Ｖ０＝０．５×（Ｚ０／Ｚｓ） （３） となり、伝送線路１００に伝わる信号の振幅と出力回路
２１から出力される信号の振幅との比は、伝送線路１０
０のインピーダンスと伝送線路１１〜１４のインピーダ
ンスとの比の０．５倍となる。すなわち、伝送線路１０
０のインピーダンスを５０Ω、伝送線路１１〜１４のイ
ンピーダンスを１００Ωとすれば、伝送線路１００上の
信号振幅は、出力回路２１の電源電圧が３Ｖとすれば ０．５×（５０／１００）×３＝０．７５（Ｖ） となる。実際の振幅０．６８Ｖと異なるのは、式（２）
において、出力回路のオン抵抗を考慮にいれていないた
めである。

【００７９】このように、信号の低振幅化の割合は、Ｚ
０とＺｓとの２つのインピーダンス値を代えることで、
自由に設計できる。

【００８０】例えば、送出回路のオン抵抗が１０Ωの場
合、ブロック内伝送線路のインピーダンスを１００Ω、
そして伝送線路１００のインピーダンスを２５Ωとする
と、伝送線路上の信号振幅は、抵抗８０〜８３が８７．
５Ωとなるので、 １．５×１２．５／（１２．５＋８７．５＋１０）×２
＝０．３４（Ｖ） となる。このときの波形を図９、図１０に示す。図中の
７０２から７０８は図４におけるＢ点からＨ点の信号波
形を示す。

【００８１】この図より、振幅がさらに小さくなり、し
かも落ち込みの小さな波形が得られていることがわか
る。

【００８２】この例ではＺ０＝５０Ω、Ｚｓ＝７５Ωで
あるので、式（３）によって伝送線路１００における信
号振幅は、出力回路の電源電圧３Ｖの ０．５×（２５／１００）＝０．１２５ すなわち、１／８倍となっている。

【００８３】また、抵抗８０〜８３はユニット内の負荷
容量による伝送線路１００のインピーダンス低下を低減
する効果もある。すなわち、伝送線路１００と回路ブロ
ック１〜５との間に抵抗を挿入すると、回路ブロック内
の容量は抵抗を通して見えるため、この結果、伝送線路
のインピーダンスの低下は抑えられる。

【００８４】この他にもユニット内伝送線路とユニット
間信号伝達用伝送線路のインピーダンスを変えずに、終
端抵抗の値だけを下げて振幅を小さくし、落ち込みの小
さな波形を得ることも出来る。

【００８５】また、受信回路ユニットの中には図１１に
示すように受信回路の次段にさらに受信回路が接続され
ているものがある。

【００８６】例えばメモリモジュールにおけるアドレス
信号用回路がその１例である。アドレス信号はメモリモ
ジュールに入ると、いったんドライバ回路に入り、そこ
からメモリモジュール内のメモリＬＳＩの入力回路へと
伝わる。

【００８７】アドレス信号用回路の他には、クロック制
御信号、ＲＡＳ（ロー・アドレス・ストローブ）信号、
ＣＡＳ（カラム・アドレス・ストローブ）信号、ＣＳ
（チップセレクト）信号、イネーブル信号を送受信する
回路が相当する。

【００８８】なお、メモリモジュールは前記ユニットの
代表的なもののひとつであり、他にも受信回路，送出回
路を持つ各種ユニットとしてＣＰＵモジュール等があ
る。

【００８９】このような回路に対して伝送線路１００を
終端抵抗５０、５１で終端し、伝送線路１１〜１４に抵
抗８０〜８３（マッチング抵抗）を付けただけでは、伝
送線路１００上のインタフェースは低振幅となるがバッ
ファ回路から先のインタフェースはバッファの電源電圧
が５Ｖまたは３．３ＶであるためＴＴＬまたはＬＶＴＴ
Ｌといった振幅が大きいインタフェースとなり高速の信
号転送が困難である。このため上記例で示した信号転送
では伝送線路１１１、１１２上の信号転送速度が制限に
なり高速転送が困難となる。 従って、図１１に示され
るような受信回路ユニットを備えた信号伝送装置におい
ては、更に改良を加えることが必要となる。

【００９０】図１２に伝送線路１００に接続される受信
回路の次段に更に受信回路が接続されるような多段構成
の信号伝送装置において、高速な信号伝送を可能とする
例を示す。

【００９１】図１２の回路において、送出回路２１の特
徴、抵抗８０〜８３の抵抗値の決め方、さらには送出回
路２１から回路１５１、１５２までの信号の伝わり方な
どは、すでに図４の回路を用いて説明した内容と同じで
ある。

【００９２】そこで、以下では図４と異なるところ、す
なわち回路１５１、１５２以降の部分についての説明を
行う。

【００９３】回路１５１、１５２は差動型入力回路と送
出回路を合わせ持った回路である。この差動型入力回路
は例えば図６で示した回路によって構成され、また送出
回路は例えば図５で示した回路によって構成されてい
る。

【００９４】そして回路１５１の出力部は抵抗８４、伝
送線路１１１を介して受信回路３５、３６の入力部と接
続し、回路１５２の出力部は抵抗８５、伝送線路１１２
を介して受信回路３７、３８の入力部と接続し、さらに
伝送線路１１１は終端抵抗１３１、１３２により終端さ
れ、また伝送線路１１２は終端抵抗１３３、１３４によ
って終端されている。

【００９５】なお、図１２では受信回路ユニットの数お
よび次段の受信回路の数が複数の場合について示したが
本発明はこれらの数に制限されることはない。

【００９６】このように抵抗８４、８５を受信回路間に
挿入し、終端抵抗を接続することにより、回路１５１、
１５２の送出回路で使う電源の電圧が分圧され、伝送線
路１１１、１１２における信号振幅を小さくすることが
出来る。

【００９７】また、挿入抵抗８４、８５および終端抵抗
１３１〜１３４の抵抗値を適切に選ぶことで伝送線路１
１１〜１１２における信号振幅を伝送線路１００におけ
る信号振幅と同じ、または近い値に設定することが出
来、共通のインタフェースを使うことも可能となる。

【００９８】伝送送線路１００上の信号振幅と同程度の
振幅が伝送線路１１１、１１２にでるように設定する。

【００９９】つまり、抵抗８０〜８３の抵抗値をＲｍ，
抵抗５０、５１の抵抗値をＲｔとし、抵抗８４の抵抗値
をＲｍ’、抵抗１３１〜１３４の抵抗値をＲｔ’とすれ
ば、伝送線路１００上の信号振幅は ０．５×Ｒｔ×（Ｒｍ＋０．５×Ｒｔ）×Ｖ０ となる。ここでＶ０は出力回路２１から出力される信号
の振幅である。

【０１００】また、伝送線路１１１、１１２上の信号振
幅は ０．５×Ｒｔ’×（Ｒｍ’＋０．５×Ｒｔ）×Ｖ０’ となる。ここでＶ０’は出力回路１５１、１５２から出
力される信号の振幅である。

【０１０１】これらの２つの振幅が近い値になるよう
に、Ｒｍ，Ｒｔ，Ｒｍ’，Ｒｔ’の値を設定すれば、伝
送線路１００、１１１、１１２のいずれにおいても同じ
インタフェースが採用できる。

【０１０２】例えば、回路１５１、１５２の送出回路の
オン抵抗を送出回路２１のオン抵抗と同じ１０Ωにし、
抵抗８４〜８５と抵抗８０〜８３の抵抗値を同じ７５Ω
に設定し、さらに終端抵抗１３１〜１３４の抵抗値を終
端抵抗５０〜５１と同じ５０Ωとすれば、伝送線路１１
１〜１１２における信号振幅は０．６８Ｖとなり、伝送
線路１００における信号振幅と同じとなる。

【０１０３】このように、本発明を用いることにより、
信号伝送回路内の全てのバスにおいて低振幅を実現する
ことが出来、さらに抵抗の設定により同一の回路を用い
ても同じインタフェースをつくることが出来る。本発明
をワークステーションやパーソナルコンピュータなどの
計算機におけるプロセッサ・バス、メモリバス、システ
ムバス、Ｉ／Ｏバス等において用いることで、高速のコ
ンピュータシステムを作ることができる。

【０１０４】次に、図４または図１２における受信回路
ユニットおよび送出回路ユニットの具体例の変形例を図
１３〜２９を用いて以下説明する。

【０１０５】まず、変形例を説明する前に、実際の装置
においてこれらの回路ユニットがどのように実装されて
いるかを、図４または図１２の回路を持った装置の一例
である図１３を用いて説明する。

【０１０６】図１３に示す装置はメイン基板１７０とメ
イン基板上に実装されているモジュール１７１〜１７４
とから構成され、モジュール１７１〜１７４はメイン基
板１７０によって互いに接続されている。

【０１０７】図１３ではモジュール数が４の場合を例に
あげて示したが、本発明はこのモジュール数に限定され
ることはなく、また、図１３ではモジュールの実装を行
うのに、コネクタ１７５〜１７８を用いた例を示した
が、本発明はコネクタの使用に限定されるものではない
のはもちろん、メイン基板上の部品１８０〜１８２の
数、モジュール上の部品１８３〜２０６の数にも限定さ
れるものでもない。

【０１０８】この装置において、図４、図１２における
受信回路ユニットまたは送出回路ユニットに該当するの
がモジュール１７１〜１７４であり、これらの回路ユニ
ット間を接続するユニット間信号伝達用伝送線路は図示
していないがメインボード上にある。

【０１０９】そこで、以下ではモジュールの具体例につ
いて説明する。

【０１１０】図１４に示すモジュールは図１５で示す受
信回路ユニットの１具体例である。モジュールには他の
基板と信号の受け渡しをする接触部２１０があり、ここ
から入った信号は抵抗８１、回路１５１、抵抗８４を経
て、次段の回路素子２１１〜２１８に伝えられる。ま
た、抵抗８４から次段の回路素子へと信号を伝える配線
は両端終端をしている。

【０１１１】図１４の両端終端を送端終端に変え、終端
抵抗を１つにした１具体例が図１６である。この場合、
終端抵抗の数が２から１へと半分にしたため、伝送線路
１１１における信号振幅を同じにするには、終端抵抗の
値を図１４のそれに比べ半分にすればよい。

【０１１２】図１４に示す構成は、遠端終端によって信
号の反射が抑えら、信号の高速伝送上最も望ましい構造
である。図１６に示される構成に比べて抵抗の配置がし
やすいことも特徴である。

【０１１３】図１６に示す構成は、送端終端であるた
め、信号が遠端で反射し、反射波が送端部で抑えられる
構造であり、図１４に示す構成に比べて反射を抑えるま
での時間はかかる（約２倍）が搭載部品（終端抵抗）の
数を少なくすることができる。

【０１１４】図１４、１６では回路素子２１１〜２１８
がモジュール上で横１列に並んだ例を示したが、回路素
子の列を横２列にしたモジュールの例が図１８、図２０
である。これらの等価回路ユニット図はそれぞれ図１
９、図２１である。

【０１１５】図１８は、図１４で示した両端終端型モジ
ュールの２列構成への応用例である。この回路構成の場
合、図１４で２カ所であった終端が４カ所に増えている
ため、伝送線路１１１における信号振幅を同じにするに
は終端抵抗の値を図１４の場合と比べ２倍にすればよ
い。

【０１１６】また、図２０は、図１６で示した送端終端
型モジュールの２列構成への応用例である。この回路構
成の場合、終端箇所は図１４と同様の２カ所であるの
で、終端抵抗の値は図１４の場合と同じに設定すればよ
い。

【０１１７】図１８は、図１４と同様遠端終端のため信
号が遠端で抑えられ、抵抗の配置がしやすく、他の構成
に比べて最も信号の反射を抑えるまでの時間を短くする
ことができる 図２０に示す構成も他の構成に比べて高速な伝送を行な
えるが、図１８に示す構成に対しては、図１４に対する
図１６の関係と同様の関係にあるので、信号の反射を抑
えるまでの時間は２倍になる。

【０１１８】２列構成のモジュールにおいて、伝送線路
１１１をリング状にレイアウトした例が図２２、２４、
２６である。それぞれの等価回路ユニット図を図２３、
２５、２７に示す。これらの図において異なるところ
は、終端の位置である。図２２では遠端と送端との間に
２カ所終端し、図２４では遠端のみ１カ所の終端、そし
て図２６では遠端と送端のそれぞれに終端をしている。

【０１１９】またこれらのモジュールにおける終端抵抗
の値は、終端箇所が２カ所の図２２、２６においては図
１４における終端抵抗と同じ値、終端箇所が１カ所の図
２４では半分の値を用いることで、伝送線路１１１にお
ける信号振幅は同じ値になる。

【０１２０】図２２に示す構成は、図２０に示す構成と
同様部品（終端抵抗）の搭載数は少なくて済むが、信号
の反射を抑えるまでの時間は図２０に示す構成の２倍か
かる。

【０１２１】図２４に示す構成は、図２０に示す構成に
比べ信号の反射を抑えるまでの時間は２倍となるが、部
品（終端抵抗）の搭載数は最も少なくて済む。

【０１２２】図２６に示す構成は、送端部、遠端部で終
端しているため、図２４に示す例に比べて反射の抑え込
みの効果が大きい。

【０１２３】この他に、図２８のようなリング状の伝送
線路１１１を遠端部で切り離し、それぞれに終端をした
モジュール、または図２９に示す両面実装タイプでスル
ーホール２３１によって表面と裏面とが接続されている
モジュールなどがある。

【０１２４】図２８に示す構成は、図２２、２４、２６
に示す環状の配線に比べて終端効果が大きい。図２９に
示す構成ではＬＳＩ等の両面実装に対応することが可能
となる。

【０１２５】もちろん、この他にも本実施例で示したモ
ジュールのほかにも、例えば図１６のタイプの両面実装
型モジュールなど、さまざまな組み合わせがあり、ここ
で示したモジュールはこの内の１部を示したにすぎな
い。また、スルーホールの位置についても図１９では送
端部にスルーホールがある場合について例を示したが、
遠端部にスルーホールを設けるなど、スルーホールの位
置に制限されることはないのはいうまでもない。

【０１２６】さらに、今までは一つの信号が全ての回路
素子２１１〜２２６に伝わる場合について、例を示して
きたが、図３０、３１に示すようにモジュール上の一部
に伝わる信号においても本発明は有効である。

【０１２７】図３０、３１に示す構成とすると２段積み
のモジュールにおいても一段積みの場合と同じ負荷容量
とすることができ、高速動作に有利である。

【０１２８】最後にデータバスのように、各回路素子に
別々の信号が伝わるような回路においては、図３２に示
すようにモジュールの入出力端２１０から抵抗８０〜８
３、８６〜８９を介し直接、回路素子２１１〜２１８に
接続するのがよい。

【０１２９】

【発明の効果】 【図面の簡単な説明】

【図１】図１は従来の単一方向用伝送線路を示す図。

【図２】図２は従来の伝送線路を用いたときの信号波形
（立ち上がり波形）を示す図。

【図３】図３は従来の伝送線路を用いたときの信号波形
（立ち下がり波形）を示す図。

【図４】図４は本発明の実施例１を示すブロック図。

【図５】図５は送出回路の一例を示す図。

【図６】図６は差動型受信回路の一例を示す図。

【図７】図７は本発明の実施例１の信号波形（立ち上が
り波形）を示す図。

【図８】図８は本発明の実施例１の信号波形（立ち下が
り波形）を示す図。

【図９】図９は本発明の実施例１の回路において伝送路
のインピーダンスを変えた場合の信号波形（立ち上がり
波形）を示す図。

【図１０】図１０は本発明の実施例１の回路において伝
送路のインピーダンスを変えた場合の信号波形（立ち下
がり波形）を示す図。

【図１１】図１１は受信回路が多段構成になっている単
一方向用伝送線路を示す図。

【図１２】図１２は図１１に示す伝送線路において本発
明を適用した実施例を示す図。

【図１３】図１３はモジュールがメイン基板に実装され
ている状態を示す図。

【図１４】図１４はモジュールの詳細を示す図。

【図１５】図１５は図１４に示すモジュールの等価回路
のユニットを示す図。

【図１６】図１６はモジュールの変形例を示す図。

【図１７】図１７は図１６に示すモジュールの等価回路
のユニットを示す図。

【図１８】図１８はモジュールの他の変形例を示す図。

【図１９】図１９は図１８に示すモジュールの等価回路
のユニットを示す図。

【図２０】図２０はモジュールの他の変形例を示す図。

【図２１】図２１は図２０に示すモジュールの等価回路
のユニットを示す図である。

【図２２】図２２はモジュールの他の変形例を示す図。

【図２３】図２３は図２２に示すモジュールの等価回路
のユニットを示す図である。

【図２４】図２４はモジュールの他の変形例を示す図。

【図２５】図２５は図２４に示すモジュールの等価回路
のユニットを示す図である。

【図２６】図２６はモジュールの他の変形例を示す図。

【図２７】図２７は図２６に示すモジュールの等価回路
のユニットを示す図である。

【図２８】図２８はモジュールの他の変形例を示す図。

【図２９】図２９はモジュールの他の変形例を示す図。

【図３０】図３０はモジュールの他の変形例を示す図。

【図３１】図３１はモジュールの他の変形例を示す図。

【図３２】図３２はモジュールの他の変形例を示す図。

【図３３】図３３は図４に示す回路構成における信号波
形を示す図。

【図３４】図３４は図４に示す回路構成において抵抗８
０〜８３の値を小さくした場合の信号波形を示す図。

【図３５】図３５は図４に示す回路構成において抵抗８
０〜８３の値を大きくした場合の信号波形を示す図。

【符号の説明】

１〜４…回路ユニット、１１〜１４…伝送線路、２１〜
２４…送信回路 ３１〜３８…受信回路、５０，５１…終端抵抗、６０，
６１…終端電源、７０〜７６…ＭＯＳＦＥＴ、８０〜８
９…抵抗、１００…回路ユニット間伝達用伝送線路、１
１０〜１１４…伝送線路、１２１〜１２５…終端電源、
１３１〜１３５…終端抵抗、１４１，１４２…送受信回
路、１７０…メイン基板。

Claims (16)

【特許請求の範囲】
1. 【請求項１】自己のインピーダンス値の近傍の抵抗値の
   第１の素子で終端される主伝送線路と、 該主伝送線路に接続され、 信号を送り出す送出回路と、 該送出回路から出力される信号を前記主伝送線路へ伝え
   るための第１のブロック内伝送線路であって当該ブロッ
   ク内伝送線路で当該ブロック内伝送線路のインピーダン
   ス値から前記主伝送線路のインピーダンス値の半分の値
   を引いた値またはその近傍の抵抗値の第２の素子を備え
   たものを有する第１の回路ブロックと、 前記主伝送線
   路に接続され、 信号を受け取り、該受け取った信号を送り出す送受信回
   路と、 前記主伝送線路から入力される信号を該送受信回路に伝
   えるための第２のブロック内伝送線路であって当該ブロ
   ック内伝送線路のインピーダンス値から前記主伝送線路
   のインピーダンス値の半分の値を引いた値またはその近
   傍の抵抗値の第３の素子を備えたものと、 前記送受信回路から出力される信号を受信する受信回路
   と、 前記送受信回路と前記受信回路間で信号を伝送するため
   の第３のブロック内伝送線路であって該第３のブロック
   内伝送線路を終端するための第４の素子が接続されたも
   のと、 前記送受信回路と前記第３のブロック内伝送線路の間に
   配置され、電圧降下を生じせしめる第５の素子とを有す
   る第２の回路ブロックからなることを特徴とする信号伝
   送装置。
2. 【請求項２】請求項１記載の信号伝送装置において、 前記受信回路及び前記送受信回路内で使用する基準電圧
   を前記受信回路及び送受信回路外部から供給することを
   特徴とする信号伝送装置。
3. 【請求項３】請求項１記載の信号伝送装置において、 前記主伝送線路のインピーダンス値と前記第１，第２の
   ブロック内伝送線路のインピーダンス値との比率を、前
   記主伝送線路における信号振幅と前記送信回路を駆動す
   る電源電圧との比率で定めることを特徴とする信号伝送
   装置。
4. 【請求項４】請求項３記載の信号伝送装置において、 前記主伝送線路のインピーダンス値と前記第１，第２の
   ブロック内伝送線路のインピーダンス値との比率は、前
   記主伝送線路における信号振幅と前記送信回路を駆動す
   る電源電圧との比率に対して約２倍であることを特徴と
   する信号伝送装置。
5. 【請求項５】請求項１記載の信号伝送装置において、 前記第１の素子と前記第４の素子の抵抗値は同等であ
   り、前記第２の素子と第３の素子と第５の素子の抵抗値
   は同等であることを特徴とする信号伝送装置。
6. 【請求項６】請求項１記載の信号伝送装置において、 前記送信回路はメモリ・コントロールＬＳＩの出力回路
   であり、前記送受信回路はバッファＬＳＩであり、前記
   受信回路はメモリＬＳＩであるメモリシステムであるこ
   とを特徴とする信号伝送装置。
7. 【請求項７】請求項１記載の信号伝送装置において、 前記第４の素子は前記第３のブロック内伝送線路の両端
   に設けられることを特徴とする信号伝送装置。
8. 【請求項８】請求項１記載の信号伝送装置において、 前記第４の素子は前記第３のブロック内伝送線路の、該
   第３のブロック内伝送線路と前記送受信回路の出力端が
   接続する位置である送端に設けられることを特徴とする
   信号伝送装置。
9. 【請求項９】自己のインピーダンス値またはその近傍の
   抵抗値の第１の素子で終端される主伝送線路に接続され
   る信号受信モジュールであって、 信号を受け取り、該受け取った信号を送り出す送受信回
   路と前記主伝送線路から入力される信号を該送受信回路
   に伝えるための第１のブロック内伝送線路であって当該
   ブロック内伝送線路のインピーダンス値から前記主伝送
   線路のインピーダンス値の半分の値を引いた値またはそ
   の近傍の抵抗値の第２の素子を備えたものと、 前記送受信回路から出力される信号を受信する受信回路
   と、 前記送受信回路と前記受信回路間で信号を伝送するため
   の第２のブロック内伝送線路であって該第２のブロック
   内伝送線路を終端するための第３の素子が接続されたも
   のと、 前記送受信回路と前記第２のブロック内伝送線路の間に
   配置され、電圧降下を生じせしめる第４の素子とを備え
   たことを特徴とする信号受信モジュール。
10. 【請求項１０】請求項９記載の信号受信モジュールにお
    いて、 前記受信回路及び前記送受信回路内で使用する基準電圧
    を前記受信回路及び送受信回路外部から供給することを
    特徴とする信号受信モジュール。
11. 【請求項１１】請求項９記載の信号受信モジュールにお
    いて、 前記第３の素子は前記第２のブロック内伝送線路の両端
    に設けられることを特徴とする信号受信モジュール。
12. 【請求項１２】請求項９記載の信号受信モジュールにお
    いて、 前記第３の素子は前記第２のブロック内伝送線路の、該
    第２のブロック内伝送線路と前記送受信回路の出力端が
    接続する位置である送端に設けられることを特徴とする
    信号受信モジュール。
13. 【請求項１３】信号を伝送するための伝送線路であっ
    て、当該伝送線路を終端するための第１の素子を有し、
    当該伝送線路のインピーダンス値はＺ０であり、当該伝
    送線路上の信号振幅はＶである主伝送線路と、 該主伝送線路に接続する第１の回路ブロックであって、 駆動電圧Ｖ０で信号を送り出す送出回路と、 該送出回路から出力される信号を前記主伝送線路へ伝え
    るための第１のブロック内伝送線路であって電圧降下を
    生じせしめる第２の素子を有し、該第１のブロック内伝
    送線路のインピーダンス値はＺｓであるものを含むもの
    と、 前記主伝送線路に接続する第２の回路ブロックであっ
    て、 信号を受け取る受信回路と、 前記主伝送線路から入力される信号を該受信回路に伝え
    るための第２のブロック内伝送線路であって電圧降下を
    生じせしめる第３の素子を有し、該第２のブロック内伝
    送線路のインピーダンス値はＺｓであるものを含むもの
    とを備え、 前記Ｖ０，Ｖ，Ｚ０，Ｚｓの関係は Ｖ／Ｖ０≒０．５×Ｚ０／Ｚｓ であることを特徴とする信号伝送装置。
14. 【請求項１４】請求項１３記載の信号伝送装置におい
    て、 前記受信回路は該受信回路で受け取った信号を送出する
    第２の送出回路を備え、 該第２の送信回路から出力さ
    れる信号を受信する第２の受信回路と、 前記第２の送出回路と前記第２の受信回路との間で信号
    を伝送するための第３のブロック内伝送線路であって、
    該第３のブロック内伝送線路を終端するための第４の素
    子を備えるものを有することを特徴とする信号伝送装
    置。
15. 【請求項１５】主伝送線路であって当該主伝送線路を終
    端する第１の素子を有するものと、 該主伝送線路に接続する第１の回路ブロックであって、 信号を送り出す送出回路と、 該送出回路から出力される信号を前記主伝送線路へ伝え
    るための第１のブロック内伝送線路であって電圧降下を
    生じせしめる第２の素子を備えたものを有するものと、 前記主伝送線路に接続する第２の回路ブロックであっ
    て、 信号を受け取り、該受け取った信号を送り出す送受信回
    路と、 前記主伝送線路から入力される信号を該送受信回路に伝
    えるための第２のブロック内伝送線路であって電圧降下
    を生じせしめる第３の素子を備えたものと、 前記送受信回路から出力される信号を受信する受信回路
    と、 前記送受信回路と前記受信回路間で信号を伝送するため
    の第３のブロック内伝送線路であって該第３のブロック
    内伝送線路を終端するための第４の素子が接続されたも
    のと、 前記送受信回路と前記第３のブロック内伝送線路の間に
    配置され、電圧降下を生じせしめる第５の素子を有する
    ものとを有するものとを備え、 前記第１の素子と前記第４の素子の抵抗値は同等であ
    り、前記第２の素子と第３の素子と第５の素子の抵抗値
    は同等であることを特徴とする信号伝送装置。
16. 【請求項１６】請求項１５記載の信号伝送装置におい
    て、 前記第１の素子の抵抗値は前記主伝送線路のインピーダ
    ンス値の近傍の値であり、前記第２の素子の抵抗値は前
    記ブロック内伝送線路のインピーダンス値から前記主伝
    送線路のインピーダンス値の半分の値を引いた値または
    その近傍の値であることを特徴とする信号伝送装置。