JP3339521B2 - 信号伝送回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＣＰＵやメモリ等の素子
間（例えばＣＭＯＳ等により構成されたデジタル回路間
又はその機能ブロック間）での信号伝送のための技術に
関し、特に、複数の素子が同一の伝送線に接続されるバ
ス伝送を高速に行うための技術に関する。

【０００２】

【従来の技術】半導体集積回路装置により構成されたデ
ジタル回路間の信号伝送を高速に行うための技術とし
て、信号振幅を１Ｖのような小振幅で伝達する低振幅イ
ンタフェースに関する技術があげられる。

【０００３】低振幅インタフェースの代表的なものとし
て、ＧＴＬ(Gunning Transceiver Logic)インタフェー
スやＣＴＴ(Center Tapped Termination)インタフェー
スがある。

【０００４】これらの低振幅インタフェースについて
は、例えば日経エレクトロニクス９月２７日号Ｐ２６９
〜２９０（日経ＢＰ社、平成５年発行）に詳しく記載さ
れている。

【０００５】一方、デジタル回路間の信号の高速伝送を
実現するには信号振幅を小さくするとともに、インピー
ダンス整合をとったバス設計を行うことが必要である。

【０００６】特に近年半導体集積回路の益々の高速化に
よって、信号波形の立ち上がり速度や立ち下がり速度が
早まることにより、インピーダンスの不整合による波形
歪が無視できなくなっている。このため、インピーダン
スの整合設計はますます重要な課題となる。

【０００７】このインピーダンスの整合設計の重要性を
従来の技術の１例である図１に示す例で説明する。

【０００８】図１は伝送線路に分岐配線がある場合の例
を示す。終端電源６０，６１及び終端抵抗５０，５１に
より終端された伝送線路１００には、送信回路ブロック
１と受信回路ブロック２，３，４が接続される。

【０００９】この例において、伝送線路１００のインピ
ーダンスは５０Ω、分岐配線１１〜１４のインピーダン
スは５０Ω、終端抵抗５０、５１はそれぞれ５０Ω、終
端電源６０、６１は０．５Ｖ、そして送信回路２１のオ
ン抵抗は１０Ωとする。

【００１０】また、送信回路２１はＨｉｇｈ出力時には
伝送線路１１を１Ｖ電源と接続し、Ｌｏｗ出力時にはグ
ランド、すなわち０Ｖと接続する回路であり、また図中
の３２〜３４は受信回路とする。

【００１１】このバスにおいて、送信回路２１がＬｏｗ
出力からＨｉｇｈ出力に切り替わるとき、図中の各点に
信号がどのように伝わるかを説明する。

【００１２】まず、送信回路２１からＬｏｗ出力を出し
ている時の伝送線路１００の電位を求めると、このとき
の伝送線路の電圧は終端電源０．５Ｖを終端抵抗５０、
５１と送信回路２１のオン抵抗によって分圧された電圧
となるから、 ０．５×１０／（１０＋２５）＝０．１４（Ｖ） である。

【００１３】次に送信回路の出力をＬｏｗからＨｉｇｈ
へと切り替え、信号が図１のＡ点に伝わるときの電位を
求める。

【００１４】送信回路を切り替えた直後は、送信回路２
１の電源１Ｖが送信回路のオン抵抗と伝送線路１１のイ
ンピーダンス５０Ωとによって分圧されるため、Ａ点で
の電位上昇分は １×５０／（５０＋１０）＝０．８３（Ｖ） となる。さきに求めた初期電圧０．１４Ｖをこの上昇分
に加えた０．９７Ｖ（Ｖ）が求めるＡ点における電位で
ある。

【００１５】さらに、この振幅０．８３Ｖの波形が分岐
点Ｂ点に到達したときを考える。

【００１６】伝送線路１１から伝送線路１００を見る
と、左右２方に分かれているため、伝送線路１１から見
た伝送線路１００の見かけ上のインピーダンスは、伝送
線路１００のインピーダンス５０Ωの半分、すなわち２
５Ωに見える。一方、伝送線路１１のインピーダンスは
５０Ωであるので、Ｂ点においてインピーダンスの不整
合による反射が起こる。

【００１７】このインピーダンス不整合による反射係数
を求めると （５０ー２５）／（５０＋２５）＝０．３３ となり、Ａ点に伝わった０．８３Ｖの信号振幅のうち、
１／３に相当する振幅０．２８Ｖの信号が反射し、送信
回路側に戻る。残りの振幅０．５５Ｖの信号が一回目の
透過波となって伝送線路１００に伝わる。よって、透過
信号の電位はこの０．５５Ｖに初期電位を加えた電位、
すなわち０．６９Ｖとなる。

【００１８】送信回路に戻った０．２８Ｖ振幅の信号は
送信回路に到達すると全反射をし、再びＢ点に到達す
る。このうち２／３が伝送線路１００に出て、１／３が
再び伝送線路１１に戻る。このように信号は伝送線路１
１を幾度も往復し、その都度、Ｂ点に到達した波形は、
その２／３を伝送線路１００に出力する。こうして、Ａ
点に伝わった０．８３Ｖの振幅を少しづつ伝送線路１０
０に伝えていくのである。

【００１９】話を元に戻し、先ほどのＢ点で通過した信
号に注目する。この伝送線路１００に伝わった０．６９
Ｖの信号がＣ点に伝わると、前方に５０Ωの伝送線路が
２本見え、前方の合成インピーダンス２５Ωと、いまま
で伝わってきた伝送線路のインピーダンス５０Ωとのイ
ンピーダンスの不整合による反射が起こる。

【００２０】反射係数を求めると、 （５０ー２５）／（５０＋２５）＝０．３３ となり、Ｃ点を通り抜ける波形の電位は、Ｂ点の信号振
幅０．５５Ｖに透過率２／３（＝１−１／３）を掛け、
初期電位を加えた電位となる。すなわち、 ０．５５×２／３＋０．１４＝０．５０（Ｖ）となる。

【００２１】同様の反射が点Ｅ、点Ｇでも起こり、それ
ぞれの電位は０．３８（Ｖ）、０．３０（Ｖ）となる。

【００２２】

【発明が解決しようとする課題】これらの結果を示した
のが図２である。図２において、（ａ）は図１に示す点
Ｃに着目し、点Ｃに入ってくる信号であるＢ点と点Ｃか
ら出て行く信号である点Ｄと点Ｅの信号を示したもので
あり、説明のため点Ａの信号も示している。同様に
（ｂ）は点Ｅに着目した信号波形を示した図、（ｃ）は
点Ｇに着目した信号波形を示した図である。図２中、２
０１は図１におけるＡ点の信号波形，２０２はＢ点,２
０３はＣ点,２０４はＤ点,２０５はＥ点,２０６はＦ点,
２０７はＧ点,２０８はＨ点の信号波形を示している。
信号の立ち下がり時においても、同様のことがおこり、
そのときの信号波形は図３のようになる。図３において
も、２０１から２０８はそれぞれ図１におけるＡ点から
Ｈ点までの信号波形を示す。

【００２３】このように従来の信号伝送回路を用いる
と、送信回路２１からの最初の波形は受信回路におい
て、みな、信号のＨｉｇｈ、Ｌｏｗを確定する基準電圧
Ｖｒｅｆ（上記条件では０．５Ｖ）を越えられないこと
がわかる。

【００２４】また、分岐点Ｃ、Ｅ、Ｇにおいて分岐配線
内に入った信号は、伝送線路１１と同様、分岐配線内で
反射を繰り返し、反射波形が分岐点に戻ってきたとき、
信号の２／３が伝送線路１００に出る。これが、伝送線
路１００における波形の歪の原因になる。

【００２５】このように、分岐配線では各分岐点におい
て反射が起こり、それぞれの反射による電位降下が重な
ることで、送信回路の遠方での信号電位の上昇が遅れ、
その結果、遅延時間がを増える。

【００２６】さらに、前記の文献にて開示された回路で
は送信回路のオン抵抗を特殊な値である１００Ωにする
ことで、送信回路に供給される電源電圧に３．３Ｖを与
えても伝送線上で１Ｖ振幅を実施しているが、オン抵抗
を特殊な値とすることは、現在広く使われている１０Ω
前後のオン抵抗を持つトランジスタを無意味なものとし
てしまう。

【００２７】また、このように送信回路のオン抵抗を高
い値とすることは、送信回路で消費する電力を大きくす
ることとなり、消費電力が増大するという問題もある。

【００２８】更に、受信回路ブロックに入り込む信号が
受信回路ブロック内で反射を繰返すことによって生じる
信号波形の歪みの問題が残る。

【００２９】

【課題を解決するための手段】この問題を解決するため
に、送信回路のオン抵抗を現在広く使われている１０Ω
のままとし、伝送線路１１，１２，１３，１４と伝送線
路１００との間に伝送線路１１，１２，１３，１４のイ
ンピーダンスから伝送線路１００のインピーダンスの半
分の値を引いた値またはその近傍の値の抵抗値を持つ素
子を挿入する発明を創作するに至り、この発明により前
述の問題はほぼ解決するに至った。

【００３０】しかし、送信回路２１及び受信回路３２〜
３４が伝送線路１１〜１４と直接接続されているのは、
あくまでも理想状態である。現実には送信回路２１及び
受信回路３２〜３４はＩＣ／ＬＳＩパッケ−ジに封入さ
れているため、回路チップと入出力端子間にはパッケ−
ジのリ−ドフレ−ム、またはパッケ−ジ内配線パタ−ン
が存在する。このリ−ドフレ−ムまたはパッケ−ジ内配
線パタ−ンは、伝送線路１１〜１４との特性インピ−ダ
ンスマッチングをしていないため、集中インダクタンス
と集中容量に見え、伝送波形を振動させるため、高速伝
送を不可能とするわけである。

【００３１】この状態を第９図を用いて説明する。

【００３２】図９は、伝送線路１１〜１４とリ−ドフレ
−ムまたはパッケ−ジ内配線パタ−ンが特性インピ−ダ
ンスマッチングされていない場合の例で、図中図１と同
番号同記号は、図１と同様の部位である。但し、送信回
路，受信回路は１０Ω前後のオン抵抗値を持つものであ
る。現状では、ＬＳＩやモジュ−ル等のリ−ドフレ−
ム、またはパッケ−ジ内配線パタ−ンは、異種のパッケ
−ジ、更には１つのパッケ−ジ内でも各ピンによって特
性インピ−ダンスが異なっている。したがって、伝送線
路１１〜１４とは特性インピ−ダンスマッチングがとれ
ていないため、そのアンマッチング分が見かけ上インダ
クタンス９０〜９３や容量１１０〜１１３に見えてく
る。

【００３３】このアンマッチングの状態のままの信号伝
搬の結果を示したのが図１０である。（ａ）〜（ｃ）
は、図９におけるＢ点（７０２）の波形は、インダクタ
ンス９０の影響で、波形がオ−バ−シュ−トをおこすが
Ｃ，Ｅ，Ｇ点では受信回路から反射して分岐点に戻る波
形Ｄ，Ｆ，Ｈ点が、容量１１１〜１１３の影響で立上り
がなまってしまい、電位がなかなか上がらないのが判
る。また、全体的に波形が振動をおこし、送信端から遠
くの受信端では基準電圧Ｖｒｅｆを何回もクロスする。
従って、反射による電位降下が顕著に見えること、及び
波形振動により信号確定時間が延びるため、高速信号伝
送回路の効果を半減させてしまう結果となる。

【００３４】現在、ロジックＬＳＩやモジュ−ル等で
は、プロセスの微細化でゲ−ト規模増加に伴うピン数の
増加によりパッケ−ジが大きくなり、リ−ドフレ−ムや
パッケ−ジ内配線パタ−ンが長くなるのは避けられなく
なっている。その増加分に比例してパッケ−ジの容量、
またはリ−ドフレ−ムやパッケ−ジ内配線パタ−ンのイ
ンダクタンスが増加しているのが現状である。一般的
に、基板の特性インピ−ダンスは６０Ω〜１００Ωを使
用するが、ＬＳＩやモジュ−ルはパッケ−ジの形状によ
ってもその値は変わるが、例えばＰＧＡ(Pin Grid Arra
y)パッケ−ジのパッケ−ジ内配線パタ−ンの特性インピ
−ダンスは、４０Ω〜５０Ωぐらいと基板の特性インピ
−ダンスよりも低くなっている。

【００３５】本発明の目的は、分岐配線を持った伝送線
路において、伝送線路での信号電位の落ち込みの抑え込
みと分岐配線内での反射の繰り返しの防止し、送／受信
回路と伝送線路間のリ−ドフレ−ムまたはパッケ−ジ内
配線パタ−ンも伝送線路とマッチングさせることで、実
機へ適用しても波形を振動させずに伝送できること、及
びバス上の低振幅を実現し、高速に信号の伝送を行なう
ことが可能な信号伝送回路を提供することにある。

【００３６】上記目的を達成するために、１つ以上の送
信回路を有する内部ユニットと、前記内部ユニットを１
つ以上有するユニットが１つ以上有り、１つ以上の受信
回路を有する内部ユニットと、前記内部ユニットを１つ
以上有するユニットが１つ以上有り、送／受信回路とユ
ニット間をつなぐための内部ユニット内に構成される第
１の伝送線路と、内部ユニットとユニットの入出力端子
をつなぐためのユニット内に構成される第２の伝送線路
と、ユニットの入出力端子間をつなぐ第３の伝送線路と
からなる信号伝送回路において、第３の伝送線路の特性
インピ−ダンス値またはその近傍の抵抗値を持つ素子に
よって前記第３の伝送線路の終端を行い、さらに第２の
伝送線路のインピ−ダンスから前記第３の伝送線路のイ
ンピ−ダンスの半分の値を引いた値またはその近傍の抵
抗値を持つ素子を第２の伝送線路と、第３の伝送線路の
間に設けること、及び第１の伝送線路と、第２の伝送線
路のインピ−ダンスを同じ値またはその近傍のインピ−
ダンスにする。

【００３７】また、１つ以上の送信回路または受信回路
を有する内部ユニットと前記内部ユニットを１つ以上有
するユニットが２つ以上有り、送／受信回路とユニット
間をつなぐための内部ユニット内に構成される第１の伝
送線路と、内部ユニットとユニットの入出力端子をつな
ぐためのユニット内に構成される第２の伝送線路と、ユ
ニットの入出力端子間をつなぐ第３の伝送線路とからな
る信号伝送回路において、第３の伝送線路の特性インピ
−ダンス値またはその近傍の抵抗値を持つ素子によって
前記第３の伝送線路の終端を行い、さらに第２の伝送線
路のインピ−ダンスから前記第３の伝送線路のインピ−
ダンスの半分の値を引いた値またはその近傍の抵抗値を
持つ素子を第２の伝送線路と、第３の伝送線路の間に設
けること、及び第１の伝送線路と、第２の伝送線路のイ
ンピ−ダンスを同じ値またはその近傍のインピ−ダンス
にする。

【００３８】

【作用】第３の伝送線路の特性インピ−ダンス値または
その近傍の抵抗値を持つ素子によって前記第３の伝送線
路の終端を行い、さらに第２の伝送線路のインピ−ダン
スから前記第３の伝送線路のインピ−ダンスの半分の値
を引いた値またはその近傍の抵抗値を持つ素子を第２の
伝送線路と、第３の伝送線路の間に設けることにより、
従来技術よりもはるかに高速な伝送が可能となるが、加
えて第１の伝送線路と、第２の伝送線路のインピ−ダン
スを同じ値またはその近傍のインピ−ダンスにすること
により、更なる高速伝送が可能になる。

【００３９】

【実施例】以下、本発明の一実施例を図面を用いて詳細
に説明する。

【００４０】図４に、単一方向用伝送線路に本発明を適
用した一実施例の基本ブロック図を示す。

【００４１】図４において、５は送信回路２１を持つ内
部回路ブロック（例えば集積回路）で、１の回路ブロッ
ク（例えば集積回路を搭載した基板）内に搭載されてい
る。６〜８は受信回路３２〜３４をもつ内部回路ブロッ
クで、２〜４の回路ブロック内に搭載されている。各々
の回路ブロックにはそれぞれ抵抗８０〜８３と伝送線路
１１〜１４または伝送線路４１〜４４を有し、伝送線路
１１〜１４と伝送線路４１〜４４は、同じ特性インピ−
ダンスまたはその近傍の値に合わせて（特性インピ−ダ
ンスマッチングをとって）設計する。また伝送線路１０
０は各回路ブロック１〜４を接続し、さらに伝送線路１
００の特性インピーダンス値、またはその近傍の抵抗値
をもつ抵抗５０、５１によって終端されている。

【００４２】なお、この例では両端終端した例を示した
が、抵抗１つで終端した片端終端でもよい。また、受信
回路を持つ受信回路ブロックの数が３の場合を示してい
るが、受信回路を持つブロックの数は１以上であれば、
本発明は適用できる。

【００４３】本発明の実モデル例との対応図を図１３〜
１５に示す。

【００４４】図１３にＱＦＰ(Quad Flat Package )パッ
ケ−ジの断面を、図１４にＰＧＡパッケ−ジの断面を示
す。図１３において、送信時にはチップ１３０からボン
ディングワイヤ−１４０，１４１、リ−ドフレ−ム１２
０，１２１という経路で信号を出力する。受信時にはリ
−ドフレ−ム１２０，１２１、ボンディングワイヤ−１
４０，１４１、チップ１３０という経路で信号が入力さ
れる。図１４において、送信時にはチップ１３１からボ
ンディングワイヤ−１４２，１４３、パッケ−ジ内配線
パタ−ン１７０，１７１、入出力ピン１６０，１６１と
いう経路で信号を出力する。受信時には入出力ピン１６
０，１６１、パッケ−ジ内配線パタ−ン１７０，１７
１、ボンディングワイヤ−１４２，１４３、チップ１３
１という経路で信号が入力される。図１３，図１４で、
本発明でいう特性インピ−ダンスマッチングの必要な個
所は、リ−ドフレ−ム１２０，１２１とパッケ−ジ内配
線パタ−ン１７０，１７１及び入出力ピン１６０，１６
１である。前述したように基板の特性インピーダンスは
一般的に６０〜１００Ωを使用することが多い。従っ
て、リードフレーム１２０，１２１やパッケージ内配線
パターン１７０，１７１等をこの範囲の特性インピーダ
ンス値に設計することが最も望ましい。

【００４５】また、図４と対応する部位は送信回路２１
及び受信回路３２〜３４がチップ１３０，１３１に、伝
送線路４１〜４４がリ−ドフレ−ム１２０，１２１とパ
ッケ−ジ内配線パタ−ン１７０，１７１及び入出力ピン
１６０，１６１に、内部ユニット５〜８がＱＦＰパッケ
−ジ及びＰＧＡパッケ−ジ自体に相当する。尚、図１
３，図１４以外のパッケ−ジ形状でも、ほぼ同様の部位
が存在する集積回路であればよい。

【００４６】図１５に、図１３のＱＦＰパッケ−ジの一
搭載モデルを示す。図１５は、マザ−ボ−ド１８０にコ
ネクタ２００〜２０３を介して基板１９０〜１９３の４
枚が搭載されている例である。図４と対応する部位は、
伝送線路１１〜１４は伝送線路２３０〜２３３に、マッ
チング抵抗８０〜８３はマッチング抵抗２１０〜２１３
に、回路ブロック間伝達用伝送線路１００はデ−タバス
２４０に、終端抵抗５０，５１は終端抵抗２２０，２２
１にそれぞれ相当する。尚、図１５では、伝送線路２３
０〜２３３が基板の外層を走っているが、当然内層でも
可能である。更に、図１５では、基板の搭載枚数にこだ
わるものではなく、またマザ−ボ−ドを介さずに、１枚
の基板上でも同様の回路を構成することができる。

【００４７】図５には図４で用いる送信回路の一例を示
す。この送信回路はプルアップ・トランジスタ７０とプ
ルダウン・トランジスタ７１とで構成されるプッシュプ
ル型送信回路である。なお、図５ではプルアップ・トラ
ンジスタ７０にＮＭＯＳを用いた場合の図を示したが、
ＮＭＯＳに限定されるものではなくＰＭＯＳでもよい。

【００４８】プッシュプル型送信回路を用いた低振幅用
送信回路は、従来技術で提げた文献に詳細に示されてい
る。そこで使われている送信回路ではオン抵抗と終端抵
抗との分圧によって小振幅を実現するために１００Ω前
後の高いオン抵抗をもったトランジスタを使っている。
これに対し、本発明では現在広く使われている１０Ω前
後のオン抵抗を持つトランジスタを使用する。従来の送
信回路が使用できるのは、本発明によって追加した抵抗
８０〜８３とこの１０Ω前後のオン抵抗との和が、先の
オン抵抗１００Ωと近いために、伝送線路上の振幅は同
等の大きさとなるからである。

【００４９】例えば、伝送線路のインピーダンスと終端
抵抗を５０Ω、分岐配線のインピーダンスを１００Ω、
終端電源を１．５Ｖ、送信回路に供給されている電源を
３Ｖとすると、オン抵抗１００Ωのトランジスタを使用
した前記文献の伝送路では信号振幅は０．６Ｖとなり、
図４で示した伝送線路での振幅０．６８Ｖとほぼ等しい
値になる。

【００５０】なお、ここで抵抗８０〜８３の抵抗値を７
５Ωとした。この抵抗値の決め方は後で明らかにする。

【００５１】また、このように送信回路のオン抵抗を１
００Ωから１０Ωへと下げたことにより、送信回路で消
費する電力を削減することが出来る。例えば、先の条件
では、１００Ωのオン抵抗を使用した従来の場合、消費
電力は１４．４ｍＷであるが、本発明によれば１．９ｍ
Ｗと大幅に削減することが出来る。

【００５２】次に受信回路の一例を図６に示す。この受
信回路は、基準電圧に対し入力電圧が高いか、低いかに
よって入力信号のＨｉｇｈ、Ｌｏｗを判定する差動型受
信回路である。ここで用いる基準電圧は受信回路を構成
する集積回路内で作ることもできるが、集積回路内部で
発生した電源ノイズや外部より入った電源ノイズなどに
より電源が変動すると、これにともない基準電圧も変動
するため、基準電圧は外部より供給するのがより良い。
この受信回路についても先に提示した文献に開示されて
いる。

【００５３】なお、図４では各回路ブロック内の受信回
路は１つしか記載されていないが、本発明は受信回路の
数に制限されるものではない。

【００５４】このように構成された信号伝送回路におい
て、抵抗８０〜８３の抵抗値を伝送線路１１のインピー
ダンスからバス１００のインピーダンスの半分を引いた
値にする。バス１００のインピーダンスの半分とするの
は、送信回路ブロックからの信号はバス１００との接点
Ｂにおいて２方向に分岐するからである。

【００５５】つまり伝送線路１１および４１のインピー
ダンスをＺｓ、バス１００のインピーダンスをＺ０、抵
抗８０の抵抗値をＲｍとすれば、 Ｒｍ＝Ｚｓ−Ｚ０／２ （１） とする。

【００５６】これにより、伝送線路１１から見た抵抗８
０とバス１００との合成インピーダンスは伝送線路１１
自身のインピーダンスと等しくなり、分岐配線内での反
射の繰り返しを防止することができる。

【００５７】抵抗８１〜８３についても同様の方法で設
定する。これにより、他のブロックにおいても、前記し
たブロック１と同等の効果をもたらすことが出来る。

【００５８】なお、前記した本発明の効果は式（１）で
求めた抵抗値の抵抗によってのみ有効なものではなく、
式（１）で求めた抵抗値の近傍であれば、十分有効なも
のである。

【００５９】そこで（１）で求めた抵抗の効果を説明す
るために、図４の回路図を用いて送信回路２１がＬｏｗ
出力からＨｉｇｈ出力へと切り替わった時に図中の各点
にどのような波形が伝わるのかを以下に説明する。

【００６０】図４において伝送線路１００のインピーダ
ンスを５０Ω、分岐配線１１〜１４，４１〜４４のイン
ピーダンスを１００Ω、終端抵抗５０、５１をそれぞれ
５０Ω、終端電源６０、６１を１．５Ｖ、そして送信回
路２１のオン抵抗を１０Ωとする。

【００６１】また、送信回路２１はＨｉｇｈ出力時には
伝送線路を３Ｖ電源と接続し、Ｌｏｗ出力時にはグラン
ド、すなわち０Ｖと接続する回路である。また図中の３
２〜３４を受信回路とする。

【００６２】このとき、抵抗８０〜８３の抵抗値は式
（１）より７５Ωである。

【００６３】まず、送信回路２１からＬｏｗ出力をした
ときの伝送線路１００の電位を求める。

【００６４】伝送線路の電圧は終端電源１．５Ｖを終端
抵抗５０、５１と抵抗８０、そして送信回路２１のオン
抵抗によって分圧された電圧となるから １．５×（７５＋１０）／（１０＋７５＋２５）＝１．
１６（Ｖ） となる。

【００６５】図４の回路では、送信回路２１から出た信
号はＡ及びＢ点で反射せずに、すべて伝送線路１００に
伝わる。このため、送信回路の出力をＬｏｗからＨｉｇ
ｈへと切り替えたときのＢ点に伝わる信号の電位は、終
端電源１．５Ｖと送信回路２１の電源３Ｖを終端抵抗５
０、５１、抵抗８０、送信回路２１のオン抵抗によって
分圧された電圧となるから、Ｂ点での信号電位は １．５＋（３ー１．５）×２５／（１０＋７５＋２５）
＝１．８４Ｖ となる。すなわち、Ｂ点に伝わる信号の振幅は、 １．８４−１．１１６＝０．６８Ｖ である。

【００６６】この伝送線路１００に伝わった振幅０．６
８Ｖの信号はＣ点に伝わると、前方に５０Ωの伝送線路
と７５Ωの抵抗と１００Ωの伝送線路が見えるが、この
２本の配線の合成インピーダンス３８．９Ωと、いまま
で伝わってきた伝送線路のインピーダンス５０Ωとが異
なるため、インピーダンスの不整合による反射が起こ
る。

【００６７】透過係数を求めると、 １ー（５０ー３８．９）／（５０＋３８．９）＝０．８
７５ となり、Ｅ点を通過する信号の電位は、Ｂ点の信号振幅
０．６８Ｖに透過率０．８７５を掛け、初期電位を加え
た電位となる。すなわち、 ０．６８×０．８７５＋１．１６＝１．７６（Ｖ）とな
る。

【００６８】同様の反射が点Ｅ、点Ｇでも起こり、それ
ぞれの電位は１．６８（Ｖ）、１．６１（Ｖ）となる。

【００６９】これらの結果を示したのが図７である。図
７において、（ａ）は図４に示す点Ｃに着目し、点Ｃに
入ってくる信号である点Ｂと、点Ｃから出て行く信号で
ある点Ｄと点Ｅの信号波形を示したものである。同様に
（ｂ）は点Ｅに着目した信号波形を示した図、（ｃ）は
点Ｇに着目した信号波形を示した図である。図７中、７
０２は図４における点Ｂの信号波形,７０３はＣ点,７０
４はＤ点,７０５はＥ点,７０６はＦ点,７０７はＧ点,７
０８はＨ点の信号波形を示している。信号の立ち下がり
時においても、同様のことがおこり、そのときの信号波
形は図８のようになる。図８においても、７０２から７
０８はそれぞれ図４におけるＢ点からＨ点までの信号波
形を示す。

【００７０】このように、本実施例で明らかにした信号
伝送回路を用いると、各分岐点における送信回路２１か
らの最初の信号は、すべて基準電圧（上記条件では１．
５Ｖ）を越えていることがわかる。

【００７１】また、点Ｃ、Ｅ、Ｇで伝送線路１２〜１４
に入った信号は、それぞれ受信回路のところで全反射
し、分岐点に戻るのだが、今回の回路ではインピーダン
ス整合がとれているため、分岐点で反射することなく１
回で全電位を伝送線路１００に伝えることが出来る。

【００７２】図より明らかのように、本発明によって挿
入した抵抗によって、反射による電位降下が大幅に削減
でき、送信回路から遠い受信回路での信号電位落ち込み
もわずかなものになっている。

【００７３】また、低振幅の割合は伝送線路１００のイ
ンピーダンスと各ブロック内の伝送線路のインピーダン
スを変えることにより、自由に設計することが出来る。
例えば、送信回路のオン抵抗が１０Ωの場合、ブロック
内伝送線路のインピーダンスを１００Ω、そして伝送線
路１００のインピーダンスを２５Ωとすると、伝送線路
上の信号振幅は、抵抗８０〜８３が８７．５Ωとなるの
で、 １．５×２０／（２０＋１００＋１０）×２＝０．３４
（Ｖ） となる。このときの波形を図１１、図１２に示す。図中
の７０２から７０８は図４におけるＢ点からＨ点の信号
波形を示す。

【００７４】この図より、振幅がさらに小さくなり、し
かも落ち込みの小さな波形が得られていることがわか
る。

【００７５】また、抵抗８０〜８３は回路ブロック内の
負荷容量による伝送線路１００のインピーダンス低下を
低減する効果もある。すなわち、伝送線路１００と回路
ブロック１〜５との間に抵抗を挿入すると、回路ブロッ
ク内の容量は抵抗を通して見えるため、この結果、伝送
線路のインピーダンスの低下は抑えられる。

【００７６】以上のようにマッチング抵抗８０〜８３を
式（１）の値、またはその近傍にし、集積回路のリード
フレーム等の伝送線路のインピーダンスと基板上の伝送
線路とのマッチングをとることにより高速伝送を実現で
きる。

【００７７】本発明は例えばロジックＬＳＩのように、
パッケ−ジ容量，インダクタンスの大きい物ほど特性イ
ンピ−ダンスマッチングを取ることによる効果が大きい
といえる。

【００７８】また、本発明によれば、ＩＣやＬＳＩとう
の集積回路やメモリ等のモジュールの設計、製造方法に
おいても、新たな思想を示すものである。現在は、これ
らの設計、製造工程において、将来実装される基板上の
伝送線路のインピーダンスは、何等考慮されることなく
設計、製造されている。本発明においては、これらの設
計、製造方法において、 （１）まず、将来実装される基板の伝素線路のインピー
ダンスを決める。

【００７９】（２）設計する集積回路などのリードフレ
ーム等の伝送線路が接続されるべき基板上の伝送線路の
インピーダンスを求める。（リードフレームごとにイン
ピーダンスを決定する。基板上の伝送線路が一定の場合
はそれに従う。） （３）設計された伝送線路のインピーダンス等に従っ
て、当該伝送線路を製造し、更に、集積回路チップとワ
イヤーボンディング等の技術を用いて接続する。

【００８０】（４）基板上の所定の位置に実装する。

【００８１】という新たな設計、製造手順を採用する。

【００８２】この製造方法を用いることにより、高速伝
送に適した集積回路、信号伝送回路を製造することがで
きる。

【００８３】

【発明の効果】本発明によれば分岐配線のインピーダン
スからバスのインピーダンスの半分を引いた値の近傍の
抵抗値を持った抵抗を分岐配線とバスとの間に挿入する
ことにより、分岐配線内での反射の繰り返しを防止する
ことができ、挿入抵抗、終端抵抗の分圧によって伝送線
路上の振幅を低振幅にすることができるので、高速に信
号伝送が可能となる。また、伝送線路上に多数の分岐点
がある場合、分岐配線内の容量が抵抗を通して見えるた
めバスのインピーダンスの低下を抑える効果もある。更
に、分岐配線と送／受信回路までのリ−ドフレ−ムやパ
ッケ−ジ内配線パタ−ンを特性インピ−ダンスマッチン
グすることで、更なる高速伝送が実現できる。

【図面の簡単な説明】

【図１】従来技術を適用した単一方向用伝送線路を説明
する図。

【図２】図１の伝送線路を用いたときの信号波形（立ち
上がり波形）を説明する図。

【図３】図１の伝送線路を用いたときの信号波形（立ち
下がり波形）を説明する図。

【図４】本発明の実施例を示すブロック図。

【図５】送信回路の一例を説明する図。

【図６】差動型受信回路の一例を説明する図。

【図７】図４における信号波形（立ち上がり波形）を表
す図。

【図８】図４における信号波形（立ち下がり波形）を表
す図。

【図９】伝送線路の特性インピ−ダンスマッチングを施
さない例を説明する図。

【図１０】図９における信号波形を表す図。

【図１１】図４に示す実施例の回路において、伝送線路
の特性インピ−ダンスを変えた場合の信号波形（立ち上
り波形）を示す図。

【図１２】図４に示す実施例の回路において、伝送線路
の特性インピ−ダンスを変えた場合の信号波形（立ち下
がり波形）を示す図。

【図１３】ＱＦＰパッケ−ジの断面を示す図。

【図１４】ＰＧＡパッケ−ジの断面を示す図。

【図１５】ＱＦＰパッケ−ジを搭載した装置例を示す
図。

【符号の説明】

１〜４…回路ブロック、５〜８…内部回路ブロック、１
１〜１４…伝送線路、２１…送信回路、３２〜３４…受
信回路、４１〜４４…伝送線路、５０，５１…終端抵
抗、 ６０，６１…終端電源、６２…ドライバ供給電
源、６３…グランド ７０〜７６…ＭＯＳＦＥＴ、８０〜８３…マッチング抵
抗、９０〜９３…インダクタンス、１００…回路ブロッ
ク間伝達用伝送線路、１１０〜１１３…容量、Ｖｒｅｆ
基準電圧、１２０〜１２９…リ−ドフレ−ム、１３
０，１３１…チップ、１４０〜１４３…ボンディングワ
イヤ−、１５０〜１５５…封止されたパッケ−ジ、１６
０，１６１…入出力ピン、１７０，１７１…パッケ−ジ
内配線パタ−ン、１８０…マザ−ボ−ド、１９０〜１９
３…基板、２００〜２０３…コネクタ ２１０〜２１３…マッチング抵抗、２２０，２２１…終
端抵抗、２３０〜２３３…伝送線路、２４０…デ−タバ
ス

───────────────────────────────────────────────────── フロントページの続き (72)発明者 栗原 良一 神奈川県海老名市下今泉810番地 株式 会社日立製作所 オフィスシステム事業 部内 (72)発明者 井上 雅雄 神奈川県海老名市下今泉810番地 株式 会社日立製作所 オフィスシステム事業 部内 (72)発明者 武隈 俊次 神奈川県海老名市下今泉810番地 株式 会社日立製作所 オフィスシステム事業 部内 (56)参考文献 特開 昭49−88427（ＪＰ，Ａ) 特許2882266（ＪＰ，Ｂ２) 特許3008873（ＪＰ，Ｂ２) 特許3284973（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 25/02 G06F 3/00 H03K 19/0175 H04L 12/40

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】１つ以上の送信回路を有する第１の半導体
   パッケージと、 前記第１の半導体パッケージを１つ以上有する第１のユ
   ニットと、 １つ以上の受信回路を有する第２の半導体パッケージ
   と、 前記第２の半導体パッケージを１つ以上有する第２のユ
   ニットと、前記送信回路と前記第１のユニットまたは前記受信回路
   と前記第２のユニットをつなぐ第１の伝送線路 と、前記半導体パッケージと前記第１のユニットの入出力端
   子または前記第２の半導体パッケージと前記第１のユニ
   ットの入出力端子をつなぐ第２の伝送線路 と、前記第１、第２のユニットの入出力端子間 をつなぐ第３
   の伝送線路とからなる信号伝送回路において、 前記第３の伝送線路の特性インピ−ダンス値またはその
   近傍の抵抗値を持つ素子によって該第３の伝送線路の終
   端を行い、 さらに前記第２の伝送線路のインピ−ダンスから前記第
   ３の伝送線路のインピ−ダンスの半分の値を引いた値ま
   たはその近傍の抵抗値を持つ素子を該第２の伝送線路と
   該第３の伝送線路の間に設け、 前記第１の伝送線路と前記第２の伝送線路のインピ−ダ
   ンスを同じ値またはその近傍のインピ−ダンスにするこ
   とを特徴とする信号伝送回路。
2. 【請求項２】１つ以上の送信回路または／及び受信回路
   を有する半導体パッケージと該半導体パッケージを１つ
   以上有する複数のユニットと、前記半導体パッケージに含まれる送信回路または／及び
   受信回路と前記半導体パッケージを有するユニット をつ
   なぐ第１の伝送線路と、前記 半導体パッケージと前記ユニットの入出力端子をつ
   なぐためのユニット内に構成される第２の伝送線路と、前記 ユニットの入出力端子間をつなぐ第３の伝送線路と
   からなる信号伝送回路において、 前記第３の伝送線路の特性インピ−ダンス値またはその
   近傍の抵抗値を持つ素子によって該第３の伝送線路の終
   端を行い、 さらに前記第２の伝送線路のインピ−ダンスから前記第
   ３の伝送線路のインピ−ダンスの半分の値を引いた値ま
   たはその近傍の抵抗値を持つ素子を該第２の伝送線路と
   該第３の伝送線路の間に設け、 前記第１の伝送線路と前記第２の伝送線路のインピ−ダ
   ンスを同じ値またはその近傍のインピ−ダンスにするこ
   とを特徴とする信号伝送回路。
3. 【請求項３】請求項１に記載された信号伝送回路におい
   て、 前記第一の伝送線路は前記第１、第２の半導体パッケー
   ジのリ−ドフレ−ムまたはパッケ−ジ内配線パタ−ンで
   あって、 該リードフレーム又はパッケージ内配線パターンの特性
   インピ−ダンスを６０Ω〜１００Ωとすることを特徴と
   する信号伝送回路。
4. 【請求項４】請求項３に記載された信号伝送回路におい
   て、前記第１、第２のユニットはそれぞれ前記第１、第２の
   半導体パッケージ を搭載したドーターボードであること
   を特徴とする信号伝送回路。
5. 【請求項５】 請求項２に記載された信号伝送回路におい
   て、 前記第一の伝送線路は前記半導体パッケージのリ−ドフ
   レ−ムまたはパッケ−ジ内配線パタ−ンであって、 該リードフレーム又はパッケージ内配線パターンの特性
   インピ−ダンスを６０Ω〜１００Ωとすることを特徴と
   する信号伝送回路。
6. 【請求項６】 請求項５に記載された信号伝送回路におい
   て、 前記ユニットは前記半導体パッケージを搭載したドータ
   ーボードであることを特徴とする信号伝送回路。