JP3666497B2 - 信号伝送装置及び回路ブロック - Google Patents

Description

本発明はＣＰＵやメモリ等の素子間（例えばＣＭＯＳ等により構成されたデジタル回路間又はその機能ブロック間）での信号伝送のための技術に関し、特に、複数の素子が同一の伝送線に接続されるバス伝送を高速に行うための技術に関するものである。

半導体集積回路装置により構成されたデジタル回路間の信号伝送を高速に行うための技術として、信号振幅を１Ｖのような小振幅で伝達する低振幅インタフェースに関する技術があげられる。低振幅インタフェースの代表的なものとして、ＧＴＬ(Gunning transceiver logic)インタフェースやＣＴＴ(Center tapped termination)インタフェースがある。これらの低振幅インタフェースについては、例えば日経エレクトロニクス９月２７日号Ｐ２６９〜２９０（日経ＢＰ社、平成５年発行）に詳しく記載されている。
一方、デジタル回路間の信号の高速伝送を実現するには信号振幅を小さくするとともに、インピーダンス整合をとったバス設計を行うことが必要である。特に近年半導体集積回路の益々の高速化によって、信号波形の立ち上がり速度や立ち下がり速度が早まることにより、インピーダンスの不整合による波形歪が無視できなくなっている。このため、インピーダンスの整合設計はますます重要な課題となる。
このインピーダンスの整合設計の重要性を従来の技術の１例である図１に示す例で説明する。図１は伝送線路に分岐配線がある場合の例を示す。
終端電源６０，６１及び終端抵抗５０，５１により終端された伝送線路１００には、送出回路ブロック１と受信回路ブロック２，３，４が接続される。この例において、伝送線路１００のインピーダンスは５０Ω、分岐配線１１〜１４のインピーダンスは５０Ω、終端抵抗５０、５１はそれぞれ５０Ω、終端電源６０、６１は０．５Ｖ、そして送出回路２１のオン抵抗は１０Ωとする。また、送出回路２１はＨｉｇｈ出力時には伝送線路１１を１Ｖ電源と接続し、Ｌｏｗ出力時にはグランド、すなわち０Ｖと接続する回路であり、また図中の３２〜３４は受信回路とする。このバスにおいて、送出回路２１がＬｏｗ出力からＨｉｇｈ出力に切り替わるとき、図中の各点に信号がどのように伝わるかを説明する。
まず、送出回路２１からＬｏｗ出力を出している時の伝送線路１００の電位を求めると、このときの伝送線路の電圧は終端電源０．５Ｖを終端抵抗５０、５１と送出回路２１のオン抵抗によって分圧された電圧となるから、
０．５×１０／（１０＋２５）＝０．１４（Ｖ）
である。
次に送出回路の出力をＬｏｗからＨｉｇｈへと切り替え、信号が図１のＡ点に伝わるときの電位を求める。
送出回路を切り替えた直後は、送出回路２１の電源１Ｖが送出回路のオン抵抗と伝送線路１１のインピーダンス５０Ωとによって分圧されるため、Ａ点での電位上昇分は
１×５０／（５０＋１０）＝０．８３（Ｖ）
となる。さきに求めた初期電圧０．１４Ｖをこの上昇分に加えた０．９７Ｖ（Ｖ）が求めるＡ点における電位である。
さらに、この振幅０．８３Ｖの波形が分岐点Ｂ点に到達したときを考える。線路１１から伝送線路１００を見ると、左右２方に分かれているため、伝送線路１１から見た伝送線路１００の見かけ上のインピーダンスは、伝送線路１００のインピーダンス５０Ωの半分、すなわち２５Ωに見える。一方、伝送線路１１のインピーダンスは５０Ωであるので、Ｂ点においてインピーダンスの不整合による反射が起こる。
このインピーダンス不整合による反射係数を求めると
（５０ー２５）／（５０＋２５）＝０．３３
となり、Ａ点に伝わった０．８３Ｖの信号振幅のうち、１／３に相当する振幅０．２８Ｖの信号が反射し、送信回路側に戻る。残りの振幅０．５５Ｖの信号が一回目の透過波となって伝送線路１００に伝わる。よって、透過信号の電位はこの０．５５Ｖに初期電位を加えた電位、すなわち０．６９Ｖとなる。
送出回路に戻った０．５５Ｖ振幅の信号は送信回路に到達すると全反射をし、再びＢ点に到達する。このうち２／３が伝送線路１００に出て、１／３が再び伝送線路１１に戻る。このように信号は伝送線路１１を幾度も往復し、その都度、Ｂ点に到達した波形は、その２／３を伝送線路１００に出力する。こうして、Ａ点に伝わった０．８３Ｖの振幅を少しづつ伝送線路１００に伝えていくのである。
話を元に戻し、先ほどのＢ点で通過した信号に注目する。この伝送線路１００に伝わった０．６９Ｖの信号がＣ点に伝わると、前方に５０Ωの伝送線路が２本見え、前方の合成インピーダンス２５Ωと、いままで伝わってきた伝送線路のインピーダンス５０Ωとのインピーダンスの不整合による反射が起こる。
反射係数を求めると、
（５０ー２５）／（５０＋２５）＝０．３３
となり、Ｃ点を通り抜ける波形の電位は、Ｂ点の信号振幅０．５５Ｖに透過率２／３（＝１−１／３）を掛け、初期電位を加えた電位となる。すなわち、
０．５５×２／３＋０．１４＝０．５０（Ｖ）となる。
同様の反射が点Ｅ、点Ｇでも起こり、それぞれの電位は０．３８（Ｖ）、０．３０（Ｖ）となる。

これらの結果を示したのが図２である。図２において、（ａ）は図１に示す点Ｃに着目し、点Ｃに入ってくる信号であるＢ点と点Ｃから出て行く信号である点Ｄと点Ｅの信号を示したものであり、説明のため点Ａの信号も示している。同様に（ｂ）は点Ｅに着目した信号波形を示した図、（ｃ）は点Ｇに着目した信号波形を示した図である。図２中、２０１は図１におけるＡ点の信号波形，２０２はＢ点,２０３はＣ点,２０４はＤ点,２０５はＥ点,２０６はＦ点,２０７はＧ点,２０８はＨ点の信号波形を示している。信号の立ち下がり時においても、同様のことがおこり、そのときの信号波形は図３のようになる。図３においても、２０１から２０８はそれぞれ図１におけるＡ点からＨ点までの信号波形を示す。
このように従来の信号伝送回路を用いると、送出回路２１からの最初の波形は受信回路において、みな、信号のＨｉｇｈ、Ｌｏｗを確定する基準電圧Ｖｒｅｆ（上記条件では０．５Ｖ）を越えられないことがわかる。
また、分岐点Ｃ、Ｅ、Ｇにおいて分岐配線内に入った信号は、伝送線路１１と同様、分岐配線内で反射を繰り返し、反射波形が分岐点に戻ってきたとき、信号の２／３が伝送線路１００に出る。これが、伝送線路１００における波形の歪の原因になる。
このように、分岐配線では各分岐点において反射が起こり、それぞれの反射による電位降下が重なることで、送出回路の遠方での信号電位の上昇が遅れ、その結果、遅延時間がを増え、高速伝送を不可能となるわけである。
さらに、前記の文献にて開示された回路では送出回路のオン抵抗を特殊な値である１００Ωにすることで、送出回路に供給される電源電圧に３．３Ｖを与えても伝送線上で１Ｖ振幅を実施しているが、オン抵抗を特殊な値とすることは、現在広く使われている１０Ω前後のオン抵抗を持つトランジスタを無意味なものとしてしまう。
また、このように送出回路のオン抵抗を高い値とすることは、送出回路で消費する電力を大きくすることとなり、消費電力が増大するという問題もある。
更に、受信回路ブロックに入り込む信号が受信回路部分で反射し、再び伝送路１００に入り込むことの考慮が成されておらず、信号波形の歪みの問題が残る。
本発明の目的は、図１のような分岐配線を持った伝送線路において、伝送線路での信号電位の落ち込みの抑え込みと分岐配線内での反射の繰り返しの防止及びバス上の低振幅を実現し、高速に信号の伝送を行なうことが可能な信号伝送回路を提供することにある。

上記目的を達成するために、送出回路と前記送出回路によって作られた信号を伝えるための伝送線路とを有する１つ以上のユニットと、受信回路と前記受信回路に入力する信号を伝えるための伝送線路とを有する１つ以上のユニットと、前記ユニット間を伝達するための伝送線路とから構成される信号伝送回路において、前記ユニット間伝達用伝送線路の特性インピーダンス値またはその近傍の抵抗値を持つ素子によって前記ユニット間伝達用伝送線路の終端をおこない、さらに前記ユニット内伝送線路のインピーダンスから前記ユニット間伝達用伝送線路のインピーダンスの半分の値を引いた値またはその近傍の抵抗値を持つ素子を、前記ユニット内の伝送線路と前記ユニット間信号伝達用伝送線路との間に設ける。
また、送出回路または受信回路と前記回路の出力信号または入力信号を伝えるための伝送線路とを有する２つ以上のユニットと、前記ユニット間を伝達するための伝送線路とから構成される信号伝送回路において、前記ユニット間伝達用伝送線路の特性インピーダンス値またはその近傍の抵抗値を持つ素子によって前記ユニット間伝達用伝送線路の終端をおこない、さらに前記ユニット内伝送線路のインピーダンスから前記ユニット間伝達用伝送線路のインピーダンスの半分の値を引いた値またはその近傍の抵抗値を持つ素子を、前記ユニット内伝送線路と前記ユニット間信号伝達用伝送線路との間に設けるユニット間伝達用伝送線路の特性インピーダンス値またはその近傍の抵抗値を持つ素子によって前記ユニット間伝達用伝送線路の終端を行ない、ユニット内伝送線路のインピーダンスからユニット間伝達用伝送線路のインピーダンスの半分の値を引いた値またはその近傍の抵抗値を持つ素子を、ユニット内の伝送線路とユニット間信号伝達用伝送線路との間に設けることにより、伝送線路と分岐配線との間に挿入した抵抗と、終端抵抗とにより分圧される小振幅の信号を伝送線路に伝えることになり、また上記抵抗により分岐配線内での信号の反射の繰り返しを防止することができ、分岐配線を持った伝送線路において高速伝送が可能となる。

本発明によれば分岐配線のインピーダンスからバスのインピーダンスの半分を引いた値の近傍の抵抗値を持った抵抗を分岐配線とバスとの間に挿入することにより、分岐配線内での反射の繰り返しを防止することができ、挿入抵抗、終端抵抗の分圧によって伝送線路上の振幅を低振幅にすることができるので、高速に信号伝送が可能となる。また、伝送線路上に多数の分岐点がある場合、分岐配線内の容量が抵抗を通して見えるためバスのインピーダンスの低下を抑える効果もある。更に、活線挿抜における波形歪も抑えることができる。

以下、本発明の一実施例を図面を用いて詳細に説明する。
（実施例１）図４に、単一方向用伝送線路に本発明を適用した一実施例の基本ブロック図を示す。
図４において、１は送出回路２１を持つ送出回路ブロック、２〜４は受信回路３２〜３４をもつ受信回路ブロックである。各々の回路ブロックにはそれぞれ抵抗８０〜８３と伝送線路１１〜１４を有する。また伝送線路１００は各回路ブロック１〜４を接続し、さらに伝送線路１００の特性インピーダンス値、またはその近傍の抵抗値をもつ抵抗５０、５１によって終端されている。
なお、この例では両端終端した例を示したが、抵抗１つで終端した片端終端でもよい。また、受信回路を持つ受信回路ブロックの数が３の場合を示しているが、受信回路を持つブロックの数は１以上であれば、本発明は適用できる。
図５には図４で用いる送出回路の一例を示す。この送出回路はプルアップ・トランジスタ７０とプルダウン・トランジスタ７１とで構成されるプッシュプル型送出回路である。なお、図５ではプルアップ・トランジスタ７０にＮＭＯＳを用いた場合の図を示したが、ＮＭＯＳに限定されるものではなくＰＭＯＳでもよい。
プッシュプル型送出回路を用いた低振幅用送出回路は、従来技術で提げた文献に詳細に示されている。そこで使われている送出回路ではオン抵抗と終端抵抗との分圧によって小振幅を実現するために１００Ω前後の高いオン抵抗をもったトランジスタを使っている。これに対し、本発明では現在広く使われている１０Ω前後のオン抵抗を持つトランジスタを使用することが出来る。従来の送出回路が使用できるのは、本発明によって追加した抵抗８０〜８３とこの１０Ω前後のオン抵抗との和が、先のオン抵抗１００Ωと近いために、伝送線路上の振幅は同等の大きさとなるからである。
例えば、伝送線路のインピーダンスと終端抵抗を５０Ω、分岐配線のインピーダンスを１００Ω、終端電源を１．５Ｖ、送出回路に供給されている電源を３Ｖとすると、オン抵抗１００Ωのトランジスタを使用した前記文献の伝送路では信号振幅は０．６Ｖとなり、図４で示した伝送線路での振幅０．６８Ｖとほぼ等しい値になる。
なお、ここで抵抗８０〜８３の抵抗値を７５Ωとした。この抵抗値の決め方は後で明らかにする。
また、このように送出回路のオン抵抗を１００Ωから１０Ωへと下げたことにより、送出回路で消費する電力を削減することが出来る。例えば、先の条件では、１００Ωのオン抵抗を使用した従来の場合、消費電力は１４．４ｍＷであるが、本発明によれば１．９ｍＷと大幅に削減することが出来る。
次に受信回路の一例を図６に示す。この受信回路は、基準電圧に対し入力電圧が高いか、低いかによって入力信号のＨｉｇｈ、Ｌｏｗを判定する差動型受信回路である。ここで用いる基準電圧は受信回路を構成する集積回路内で作ることもできるが、集積回路内部で発生した電源ノイズや外部より入った電源ノイズなどにより電源が変動すると、これにともない基準電圧も変動するため、基準電圧は外部より供給するのがより良い。この受信回路についても先に提示した文献に開示されている。
なお、図４では各回路ブロック内の受信回路は１つしか記載されていないが、本発明は受信回路の数に制限されるものではない。
このように構成された信号伝送回路において、抵抗８０〜８３の抵抗値を以下の方法で設定する。例えば、抵抗８０の抵抗値は伝送線路１１のインピーダンスからバス１００のインピーダンスの半分を引いた値にする。バス１００のインピーダンスの半分とするのは、送出回路ブロックからの信号はバス１００との接点Ｂにおいて２方向に分岐するからである。
つまり伝送線路１１のインピーダンスをＺｓ、バス１００のインピーダンスをＺ０、抵抗８０の抵抗値をＲｍとすれば、
Ｒｍ＝Ｚｓ−Ｚ０／２ （１）
とする。
これにより、伝送線路１１から見た抵抗８０とバス１００との合成インピーダンスは伝送線路１１自身のインピーダンスと等しくなり、分岐配線内での反射の繰り返しを防止することができる。
抵抗８１〜８３についても同様の方法で設定する。これにより、他のブロックにおいても、前記したブロック１と同等の効果をもたらすことが出来る。
なお、前記した本発明の効果は式（１）で求めた抵抗値の抵抗によってのみ有効なものではなく、式（１）で求めた抵抗値の近傍であれば、十分有効なものである。
そこで（１）で求めた抵抗の効果を説明するために、図４の回路図を用いて送出回路２１がＬｏｗ出力からＨｉｇｈ出力へと切り替わった時に図中の各点にどのような波形が伝わるのかを以下に説明する。
図４において伝送線路１００のインピーダンスを５０Ω、分岐配線１１〜１４のインピーダンスを１００Ω、終端抵抗５０、５１をそれぞれ５０Ω、終端電源６０、６１を１．５Ｖ、そして送出回路２１のオン抵抗を１０Ωとする。
また、送出回路２１はＨｉｇｈ出力時には伝送線路を３Ｖ電源と接続し、Ｌｏｗ出力時にはグランド、すなわち０Ｖと接続する回路である。また図中の３２〜３４を受信回路とする。このとき、抵抗８０〜８３の抵抗値は式（１）より７５Ωである。
まず、送出回路２１からＬｏｗ出力をしたときの伝送線路１００の電位を求める。伝送線路の電圧は終端電源１．５Ｖを終端抵抗５０、５１と抵抗８０、そして送出回路２１のオン抵抗によって分圧された電圧となるから
１．５×（７５＋１０）／（１０＋７５＋２５）＝１．１６（Ｖ）
となる。
図４の回路では、送出回路２１から出た信号はＢ点で反射せずに、すべて伝送線路１００に伝わる。このため、送出回路の出力をＬｏｗからＨｉｇｈへと切り替えたときのＢ点に伝わる信号の電位は、終端電源１．５Ｖと送出回路２１の電源３Ｖを終端抵抗５０、５１、抵抗８０、送出回路２１のオン抵抗によって分圧された電圧となるから、Ｂ点での信号電位は
１．５＋（３ー１．５）×２５／（１０＋７５＋２５）＝１．８４Ｖ
となる。すなわち、Ｂ点に伝わる信号の振幅は、
１．８４−１．１１６＝＝０．６８Ｖ
である。
この伝送線路１００に伝わった振幅０．６８Ｖの信号はＣ点に伝わると、前方に５０Ωの伝送線路と７５Ωの抵抗と１００Ωの伝送線路が見えるが、この２本の配線の合成インピーダンス３８．９Ωと、いままで伝わってきた伝送線路のインピーダンス５０Ωとが異なるため、インピーダンスの不整合による反射が起こる。
透過係数を求めると、
１ー（５０ー３８．９）／（５０＋３８．９）＝０．８７５
となり、Ｅ点を通過する信号の電位は、Ｂ点の信号振幅０．６８Ｖに透過率０．８７５を掛け、初期電位を加えた電位となる。すなわち、
６８×０．８７５＋１．１６＝１．７６（Ｖ）
となる。同様の反射が点Ｅ、点Ｇでも起こり、それぞれの電位は１．６８（Ｖ）、１．６１（Ｖ）となる。
これらの結果を示したのが図７である。図７において、（ａ）は図４に示す点Ｃに着目し、点Ｃに入ってくる信号である点Ｂと、点Ｃから出て行く信号である点Ｄと点Ｅの信号波形を示したものである。同様に（ｂ）は点Ｅに着目した信号波形を示した図、（ｃ）は点Ｇに着目した信号波形を示した図である。図７中、７０２は図４における点Ｂの信号波形,７０３はＣ点,７０４はＤ点,７０５はＥ点,７０６はＦ点,７０７はＧ点,７０８はＨ点の信号波形を示している。信号の立ち下がり時においても、同様のことがおこり、そのときの信号波形は図８のようになる。図８においても、７０２から７０８はそれぞれ図４におけるＢ点からＨ点までの信号波形を示す。
このように、本実施例で明らかにした信号伝送回路を用いると、各分岐点における送出回路２１からの最初の信号は、すべて基準電圧（上記条件では１．５Ｖ）を越えていることがわかる。
なお、分岐配線の本数が多くなると本実施例で用いた信号伝送回路を用いても、基準電圧を越えることが出来なくなる。この場合についての対策については実施例３で明らかにする。
また、点Ｃ、Ｅ、Ｇで伝送線路１２〜１４に入った信号は、それぞれ受信回路のところで全反射し、分岐点に戻るのだが、今回の回路ではインピーダンス整合がとれているため、分岐点で反射することなく１回で全電位を伝送線路１００に伝えることが出来る。
図より明らかのように、本発明によって挿入した抵抗によって、反射による電位降下が大幅に削減でき、送出回路から遠い受信回路での信号電位落ち込みもわずかなものになっている。
このように、抵抗の挿入によって、伝送線路における信号の低振幅化と高速伝送を同時に実現している。
また、低振幅の割合は伝送線路１００インピーダンスと各ブロック内の伝送線路のインピーダンスを変えることにより、自由に設計することが出来る。例えば、送出回路のオン抵抗が１０Ωの場合、ブロック内伝送線路のインピーダンスを１００Ω、そして伝送線路１００のインピーダンスを２５Ωとすると、伝送線路上の信号振幅は、抵抗８０〜８３が８７．５Ωとなるので、
１．５×２０／（２０＋１００＋１０）×２＝０．３４（Ｖ）
となる。このときの波形を図１８、図１９に示す。図中の７０２から７０８は図４におけるＢ点からＨ点の信号波形を示す。この図より、振幅がさらに小さくなり、しかも落ち込みの小さな波形が得られていることがわかる。
また、抵抗８０〜８３はユニット内の負荷容量による伝送線路１００のインピーダンス低下を低減する効果もある。すなわち、伝送線路１００と回路ブロック１〜５との間に抵抗を挿入すると、回路ブロック内の容量は抵抗を通して見えるため、この結果、伝送線路のインピーダンスの低下は抑えられる。
さらに、本発明による信号伝達方式を用いると、動作中の伝送線路にボードを新たに追加したり、実装されているボードを抜き取る場合、すなわち活線挿抜を行うときも本発明は有効な効果を生む。例えば、Ｌｏｗ信号が伝わっている伝送線路にＨｉｇｈレベルに充電されたボードを挿入する場合を考える。このとき、ボード内の容量の電位と伝送線路の電位とが異なるために、ボードから伝送線路に電流が流れる。このときに流れた電流が伝送線路に伝わり波形歪となって伝送線路上、さらには分岐配線内の受信回路までで伝わる。 この波形歪が基準電圧を越えた電位になると、受信回路はＨｉｇｈ信号が伝わってきたものと認識して誤動作をする。
波形歪の例を図９に示す。図９は従来の伝送線路において活線挿抜を行った時の波形である。
また、図１０に本発明で提供した伝送回路を用いて活線挿抜を行ったときの波形を示す。これらの図より明らかのように、活線挿抜による波形歪も本発明によって削減することができる。
（実施例２）次に、実施例２として、双方向用伝送線路に本発明を適用した一実施例を説明する。
図１１にその一実施例の基本ブロック図を示す。回路ブロック１〜４には送出回路２１〜２４と受信回路３１〜３４と抵抗８０〜８３と伝送線路１１〜１４を備える。伝送線路１００は各回路ブロック１〜４を接続し、さらに伝送線路１００の特性インピーダンス値の抵抗値をもつ抵抗５０、５１によって終端する構成である。
なお、図１１では両端終端した例を示したが、抵抗１つで終端した片端終端でもよい。また、図１１ではブロックの数が４の場合を示しているが、ブロックの数は２以上であれば、本発明は適用できる。
図１１で示す各回路ブロックに有する送出回路２１〜２４と受信回路３１から３４の構成は、図５、図６で説明したものと同じである。また、抵抗８０から８３の値も図４で示す実施例１における決め方と同様である。更に、回路ブロック１から信号を発する場合を想定した場合に、点Ａから点Ｈにおける信号波形は、実施例１と同様である。
実施例２で示す１つの回路ブロックで送出回路及び受信回路を有する構成において、抵抗値を前述の式（１）で求めた抵抗値またはその近傍の値の抵抗値とすることにより、送出回路の切り替えに伴う待ち時間を短縮することができる。以下では、図１１に示す回路構成において、送出回路の切替動作を行なったときの信号波形の変化について示す。
まず送出回路の切り替えを以下の手順で行う
（１）送出回路２１よりＨｉｇｈ信号を出力する。
（２）（１）より１０ｎｓ後に、送出回路２１をハイ・インピーダンスにし、また同時に送出回路２４よりＨｉｇｈ信号を出力する。
こうして送出回路の切り替えを行うと、送出回路２１近傍の伝送線路では送出回路２４からのＨｉｇｈ信号が伝わってくるまでの間、終端電位によって信号電位は落ち込み、この落ち込み波形が伝送線路を経て各分岐配線に伝わる。
この落ち込み波形の各点での波形を、抵抗が無い従来の伝送線路の場合を図１２に、本発明で提供した伝送線路で評価した結果を図１３に示す。図中の波形は、送出回路２１があるユニット１の隣にあるユニット２の受信回路３２における入力部での波形である。
図１２より明らからのように、従来の伝送線路においては分岐配線内における反射の繰り返しの影響と送出回路の切り替えに伴う信号の落ち込みの影響がかさなり、受信回路が入力信号を取り込めるのは、送出回路が切り替わってから２Ｔｄの時間の後であることがわかる。ここでＴｄとは信号が伝送線路の端から端まで伝わる時間であり、ここでは約６ｎｓである。
一方、本発明で提供する伝送線路によれば送出回路が切り替わってからＴｄ待てば取り込むことができる。すなわち、本発明によって送出回路の切り替えに伴う待ち時間を２ＴｄからＴｄへと短縮することができる。
なお、本実施例ではＨｉｇｈからＨｉｇｈへの切り替えについて説明を行ったが、ＬｏｗからＬｏｗ、ＬｏｗからＨｉｇｈ、ＨｉｇｈからＬｏｗのすべての切り替えにおいても同様である。またこの効果は切り替わる送出回路には依存せずすべての組み合わせにおいて有効である。
（実施例３）本実施例では、前記実施例１、２において、分岐配線の先にある容量が大きい場合や分岐配線の本数が多い場合に有効な発明を説明する。単一方向用伝送線路における本実施例を説明する基本ブロック図を図１４に、また双方向用伝送路における本実施例を説明する基本ブロック図を図１５に示す。図１４においては回路ブロック１に送出回路２１があり、回路ブロック２〜４には受信回路３２〜３４がある。さらに各ブロックに抵抗８０〜８３と伝送線路１１〜１４がある。また図１５においては、回路ブロック１〜４には送出回路２１〜２４と受信回路３１〜３４とがあり、さらに抵抗８０〜８３と伝送線路１１〜１４がある。また図１４、図１５とも伝送線路１００は各回路ブロック１〜４を接続し、さらに伝送線路１００の特性インピーダンス値の抵抗値をもつ抵抗５０、５１によって終端されている。
なお、図１４、１５において両端終端した例を示したが、抵抗１つで終端した片端終端でもよい。また、図１４、１５ではブロックの数が４の場合を示しているが、ブロックの数は２以上であれば、本発明は適用できる。９０〜９３はスイッチ、１１０〜１１３は抵抗である。
本実施例では、図１４または１５の基本ブロック図を用いてスイッチの動作、およびその効果について説明を行い、それ以外は実施例１、２と同等であるのでここでは省略する。 分岐配線の先にある容量が重くなったり、分岐配線の本数が多くなると、伝送線路の分岐点における信号電位の落ち込みはますます大きくなり、実施例１、２においても、落ち込み量を抑えることは不可能となる。
例えば、実施例１で示した例での条件、すなわち図４において伝送線路１００のインピーダンスを５０Ω、分岐配線１１〜１４のインピーダンスを１００Ω、終端抵抗５０、５１をそれぞれ５０Ω、終端電源６０、６１を１．５Ｖ、抵抗８０〜８３の抵抗値を７５Ω、送出回路２１のオン抵抗を１０Ωとし、また、送出回路２１はＨｉｇｈ出力時には伝送線路を３Ｖ電源と接続し、Ｌｏｗ出力時にはグランド、すなわち０Ｖと接続する回路とすると、このようなバスでは分岐配線が６本を越えると、６番目以降の最初に分岐点に到達する信号は基準電圧（Ｖｒｅｆ）を越えることができない。
このため、実施例３ではこの分岐点での信号電位の落ち込み分を埋め合わせるのに十分な電流を、送出回路動作時に余分に流すことで、信号電位の落ち込みによる遅延時間をなくす方法について説明する。
まず送出回路を動かす時に、送出回路がある回路ブロックのスイッチを閉じ、伝送線路１００とユニット内伝送線路との間の抵抗を下げる。これにより、バス１００における信号振幅を大きくすることができる。
例えば、終端抵抗５０、５１を５０Ω、マッチング抵抗８０〜８３の抵抗値を７５Ω、送出回路２１〜２５のオン抵抗を１０Ω、そしてスイッチの抵抗８０〜８３の抵抗を１０Ωとすると、スイッチを閉じることにより、伝送線路１００と分岐配線１１との間の抵抗は７５Ωから８．８Ωに低減し、伝送線路１００上の振幅は０．６８Ｖから１．３Ｖへと振幅が大きくなり、分岐点における信号電圧の落ち込みによる遅延時間をなくすことができる。
さらに、つぎのサイクルで信号が反転した場合でも高速転送が行えるようにするために、たとえば送出回路が信号を出してから、０．３サイクル後にスイッチを開く。こうすることで、本来設定した信号振幅に戻すことができ、高速転送が可能な小振幅に戻る。
この発明の効果を説明する図面を図１６、１７に示す。この図に示した波形は図１４、１５の回路を用いて、送出回路２１を動かした時の波形である。図１６は波形の立ち上がり時の波形、図１７は立ち下がり時の波形である。
図１６，１７において、（ａ）は図１４に示す点Ｃに着目し、点Ｃに入ってくる信号である点Ｂと、点Ｃから出て行く信号である点Ｄと点Ｅの信号波形を示したものである。同様に（ｂ）は点Ｅに着目した信号波形を示した図、（ｃ）は点Ｇに着目した信号波形を示した図である。１４０２は図１４における点Ｂの信号波形,１４０３はＣ点,１４０４はＤ点,１４０５はＥ点,１４０６はＦ点,１４０７はＧ点,１４０８はＨ点の信号波形を示している。
スイッチを使うことで、伝送線路１００における信号振幅を大きくすることができ、分岐点における信号電位の落ち込みによる遅延時間をなくすことができていることがわかる。 このようにスイッチを制御することで、負荷容量の大きい伝送線路や分岐配線の本数が多い伝送線路において高速な小振幅転送が可能となる。
スイッチの制御は図示していないが、送出回路を含む回路ブロック内の制御部が行なう。 また、抵抗の代わりに容量を用いても同様の効果を作ることが出来る。容量を用いた場合の一実施例を図２０、図２１に示す。図２０は図１４に示す例を容量に変更した例を、図２１は図１５に示す例の抵抗を容量に変更した例を示す。ここで、１２０〜１２３が容量である。容量は一般的には、数十ピコファラッド程度のものが望ましい。
送出回路からの信号により容量の送出側の電位が変化すると、電荷保存則により容量の伝送線１００側の電位も上がるため、抵抗８０〜８３のみを介して変化させた振幅に比べ、大きな振幅を得ることができる。
なお、スイッチは送出回路を動かすユニットにあるスイッチを閉じ、そのほかのスイッチは開くのがもっとも良い。また、容量によって大きくなった伝送線路１００上の振幅は終端５０、５１によって数ｎｓ程度で元の振幅に戻るため、送出回路が動いている間はスイッチを閉じたままでも良い。
図２２、図２３は、図２０の回路図において送出回路２１を動かした時の各点における立ち上がり波形、立ち下がり波形を示したものである。
図２２，２３において、（ａ）は図２０に示す点Ｃに着目し、点Ｃに入ってくる信号である点Ｂと、点Ｃから出て行く信号である点Ｄと点Ｅの信号波形を示したものである。同様に（ｂ）は点Ｅに着目した信号波形を示した図、（ｃ）は点Ｇに着目した信号波形を示した図である。図中２００２は図２０における点Ｂの信号波形,２００３はＣ点,２００４はＤ点,２００５はＥ点,２００６はＦ点,２００７はＧ点,２００８はＨ点の信号波形を示している。
このように、容量を用いても伝送線路１００における信号振幅を大きくすることができ、分岐点における信号電位の落ち込みによる遅延時間をなくすことができる。

従来の単一方向用伝送線路を説明する図である。 従来の伝送線路を用いたときの信号波形（立ち上がり波形）を説明する図である。 従来の伝送線路を用いたときの信号波形（立ち下がり波形）を説明する図である。 本発明の実施例１を示すブロック図である。 送出回路の一例を説明する図である。 差動型受信回路の一例を説明する図である。 本発明の実施例１の信号波形（立ち上がり波形）を表す図である。 本発明の実施例１の信号波形（立ち下がり波形）を表す図である。 従来の伝送線路を用いた場合の活線挿抜による波形歪を示す図である。 本発明の実施例１の回路を用いた場合の活線挿抜による波形歪を示す図である。 本発明の実施例２を示すブロック図である。 従来の伝送線路を用いて送出回路の切り替えを行ったときの波形を示す図である。 本発明の実施例２の回路を用いて送出回路の切り替えを行ったときの波形を示す図である。 本発明の実施例３を示すブロック図である。 本発明の実施例３の他の例を示すブロック図である。 本発明の実施例３の回路を用いた場合の信号波形（立ち上がり波形）を示す図である。 本発明の実施例３の回路を用いた場合の信号波形（立ち下がり波形）を示す図である。 本発明の実施例１の回路において伝送路のインピーダンスを変えた場合の信号波形（立ち上がり波形）を示す図である。 本発明の実施例１の回路において伝送路のインピーダンスを変えた場合の信号波形（立ち下がり波形）を示す図である。 本発明の実施例３の抵抗を容量に変更した例を示す図である。 本発明の実施例３抵抗を容量に変更した他の例を示す図である。 図２０で示す例を用いた場合の信号波形（立ち上がり波形）を示す図である。 図２０で示す例を用いた場合の信号波形（立ち下がり波形）を示す図である。

符号の説明

１，２，３，４…回路ブロック
１１，１２，１３，１４…伝送線路
２１，２２，２３，２４…送信回路
３１，３２，３３，３４…受信回路
５０，５１，５２，５３…終端抵抗
６２…ドライバ供給電源，６３…グランド
７０，７１，７２，７３，７４，７５，７６…ＭＯＳＦＥＴ
８０，８２，８３…マッチング抵抗
９０，９１，９２，９３…スイッチ
１００…回路ブロック間伝達用伝送線路
１１０，１１１，１１２，１１３…抵抗
１２０，１２１，１２２，１２３…容量
Ｖｒｅｆ 基準電圧

Claims (36)

1. 信号を伝送する主伝送線路と、
   信号を入出力する第1、第２の入出力回路と、
   前記第１の入出力回路と前記主伝送線路の間で信号を伝送する第1の分岐配線と、
   前記第２の入出力回路と前記主伝送線路の間で信号を伝送する第２の分岐配線とを有する信号伝送システムにおいて、
   前記主伝送線路は第１の抵抗素子によって同じ値の終端電圧で両端終端されており、
   前記第１の分岐配線と前記主伝送線路との間に第２の抵抗素子を備え、
   前記第２の分岐配線と前記主伝送線路との間に第３の抵抗素子を備えることを特徴とする信号伝送システム。
2. 請求項１に記載された信号伝送システムにおいて、
   前記第２の抵抗素子は、前記主伝送線路のインピーダンスの半分の値を前記第１の分岐配線のインピーダンスの値から引いた値又はその近傍の抵抗値をもち、
   前記第３の抵抗素子は、前記主伝送線路のインピーダンスの半分の値を前記第２の分岐配線のインピーダンスの値から引いた値又はその近傍の抵抗値をもつことを特徴とする信号伝送システム。
3. 請求項１に記載された信号伝送システムにおいて、
   前記主伝送線路上の信号振幅は前記第１の入出力回路の出力振幅よりも小さいことを特徴とする信号伝送システム。
4. 請求項１に記載された信号伝送システムにおいて、
   VCCを「前記第１および前記第２の入出力回路に供給される電源電圧」、VOHを「前記第１および前記第２の入出力回路のHIGHレベル規定値」、VIHを「前記第１および前記第２の入出力回路のHIGHレベル規定値」、VREFを「前記第１および前記第２の入出力回路の基準電圧」、VTTを「終端電圧」、VILを「前記第１および前記第２の入出力回路のLOWレベル規定値」、VOLを「前記第１および前記第２の入出力回路のLOWレベル規定値」、VSSを「接地電圧」としたときに、
   VSS≦VOL≦VIL≦VREF≦VIH≦VOH≦VCC
   VSS≦VOL≦VIL≦VTT≦VIH≦VOH≦VCC
   の関係を持つことを特徴とする信号伝送システム。
5. 請求項１に記載された信号伝送システムにおいて、
   前記主伝送線路はバスであることを特徴とする信号伝送システム。
6. 請求項１に記載された信号伝送システムにおいて、
   前記第２の抵抗素子は前記第１の分岐配線と前記主伝送線路との分岐点での信号の反射を低減するものであって、
   前記第３の抵抗素子は前記第２の分岐配線と前記主伝送線路との分岐点での信号の反射を抑えるために挿入されるものであることを特徴とする信号伝送システム。
7. 請求項１に記載された信号伝送システムにおいて、
   前記第1の入出力回路はメモリであることを特徴とする信号伝送システム。
8. 請求項１に記載された信号伝送システムにおいて、
   前記第２の入出力回路はメモリであることを特徴とする信号伝送システム。
9. 請求項１に記載された信号伝送装置において、
   前記第1の抵抗値は前記主伝送線路のインピーダンスとほぼ同じ値のインピーダンス値を有することを特徴とする信号伝送装置。
10. 両端を終端抵抗により同電位で終端した第１の伝送線路と、
    第１の受信回路と第１の送信回路を有する第１の入出力回路と、
    前記第１の入出力回路と前記第１の伝送線路の間で信号を伝送する第２の伝送線路と、
    前記第２の伝送線路と前記第１の伝送線路の間の第１の抵抗素子と、
    第２の受信回路と第２の送信回路を有する第２の入出力回路と、
    前記第２の入出力回路と前記第１の伝送線路の間で信号を伝送する第３の伝送線路と、
    前記第３の伝送線路と前記第１の伝送線路の間の第２の抵抗素子とを備えた信号伝送システム。
11. 請求項１０に記載された信号伝送システムにおいて、
    前記第１の抵抗素子は、前記第１の伝送線路のインピーダンスの半分の値を前記第２の伝送線路のインピーダンスの値から引いた値又はその近傍の抵抗値をもち、
    前記第２の抵抗素子は、前記第１の伝送線路のインピーダンスの半分の値を前記第３の伝送線路のインピーダンスの値から引いた値又はその近傍の抵抗値をもつことを特徴とする信号伝送システム。
12. 請求項１０に記載された信号伝送システムにおいて、
    前記第１の伝送線路上の信号振幅は前記第１の入出力回路の出力振幅よりも小さいことを特徴とする信号伝送システム。
13. 請求項１０記載の信号伝送システムにおいて、
    VCCを「前記第１および前記第２の入出力回路に供給される電源電圧」、VOHを「前記第１および前記第２の入出力回路のHIGHレベル規定値」、VIHを「前記第１および前記第２の入出力回路のHIGHレベル規定値」、VREFを「前記第１および前記第２の入出力回路の基準電圧」、VTTを「終端電圧」、VILを「前記第１および前記第２の入出力回路のLOWレベル規定値」、VOLを「前記第１および前記第２の入出力回路のLOWレベル規定値」、VSSを「接地電圧」としたときに、
    VSS≦VOL≦VIL≦VREF≦VIH≦VOH≦VCC
    VSS≦VOL≦VIL≦VTT≦VIH≦VOH≦VCC
    の関係を持つことを特徴とする信号伝送システム。
14. 請求項１０に記載された信号伝送システムにおいて、
    前記第１の伝送線路はバスであることを特徴とする信号伝送システム。
15. 請求項１０に記載された信号伝送システムにおいて、
    前記第１の抵抗素子は前記第１の伝送線路と前記第２の伝送線路との分岐点の反射を低減するものであって、
    前記第２の抵抗素子は前記第１の伝送線路と前記第３の伝送線との分岐点の反射を抑えるために挿入されることを特徴とする信号伝送システム。
16. 請求項１０に記載された信号伝送システムにおいて、
    前記第1の入出力回路はメモリであることを特徴とする信号伝送システム。
17. 請求項１０に記載された信号伝送システムにおいて、
    前記第２の入出力回路はメモリであることを特徴とする信号伝送システム。
18. 請求項１０に記載された信号伝送装置において、
    前記第1の抵抗値は前記第１の伝送線路のインピーダンスとほぼ同じ値のインピーダンス値を有することを特徴とする信号伝送装置。
19. 主伝送線路と、
    信号を送出する送出回路と、
    前記送出回路と前記主伝送線路の間で信号を伝送する第1の分岐配線と、
    信号を受信する受信回路と
    前記受信回路と前記主伝送線路の間で信号を伝送する第２の分岐配線とを有する信号伝送システムにおいて、
    前記主伝送線路は第１の抵抗素子によって同じ値の終端電圧で両端終端されており、
    前記第１の分岐配線と前記主伝送線路との間に第２の抵抗素子を備え、
    前記第２の分岐配線と前記主伝送線路との間に第３の抵抗素子を備えることを特徴とする信号伝送システム。
20. 請求項１９に記載された信号伝送システムにおいて、
    前記第２の抵抗素子は、前記主伝送線路のインピーダンスの半分の値を前記第１の分岐配線のインピーダンスの値から引いた値又はその近傍の抵抗値をもち、
    前記第３の抵抗素子は、前記主伝送線路のインピーダンスの半分の値を前記第２の分岐配線のインピーダンスの値から引いた値又はその近傍の抵抗値をもつことを特徴とする信号伝送システム。
21. 請求項１９に記載された信号伝送システムにおいて、
    前記主伝送線路上の信号振幅は前記送出回路の送出振幅よりも小さいことを特徴とする信号伝送システム。
22. 請求項１９に記載された信号伝送システムにおいて、
    VCCを「前記送出回路に供給される電源電圧」、VOHを「前記送出回路のHIGHレベル規定値」、VIHを「前記受信回路のHIGHレベル規定値」、VREFを「前記受信回路の基準電圧」、VTTを「終端電圧」、VILを「前記受信回路のLOWレベル規定値」、VOLを「前記送出回路のLOWレベル規定値」、VSSを「接地電圧」としたときに、
    VSS≦VOL≦VIL≦VREF≦VIH≦VOH≦VCC
    VSS≦VOL≦VIL≦VTT≦VIH≦VOH≦VCC
    の関係を持つことを特徴とする信号伝送システム。
23. 請求項１９に記載された信号伝送システムにおいて、
    前記主伝送線路はバスであることを特徴とする信号伝送システム。
24. 請求項１９に記載された信号伝送システムにおいて、
    前記第２の抵抗素子は前記第１の分岐配線と前記主伝送線路との分岐点での信号の反射を低減するものであって、
    前記第３の抵抗素子は前記第２の分岐配線と前記主伝送線路との分岐点での信号の反射を抑えるために挿入されるものであることを特徴とする信号伝送システム。
25. 請求項１９に記載された信号伝送システムにおいて、
    前記送出回路はメモリであることを特徴とする信号伝送システム。
26. 請求項１９に記載された信号伝送システムにおいて、
    前記受信回路はメモリであることを特徴とする信号伝送システム。
27. 請求項１９に記載された信号伝送装置において、
    前記第1の抵抗値は前記主伝送線路のインピーダンスとほぼ同じ値のインピーダンス値を有することを特徴とする信号伝送装置。
28. 両端を終端抵抗により同電位で終端した第１の伝送線路と、
    信号を出力する出力回路と、
    前記出力回路と前記第１の伝送線路の間で信号を伝送する第２の伝送線路と、
    前記第２の伝送線路と前記第１の伝送線路の間の第１の抵抗素子と、
    信号を入力する入力回路と、
    前記入力回路と前記第１の伝送線路の間で信号を伝送する第３の伝送線路と、
    前記第３の伝送線路と前記第１の伝送線路の間の第２の抵抗素子とを備えた信号伝送システム。
29. 請求項２８に記載された信号伝送システムにおいて、
    前記第１の抵抗素子は、前記第１の伝送線路のインピーダンスの半分の値を前記第２の伝送線路のインピーダンスの値から引いた値又はその近傍の抵抗値をもち、
    前記第２の抵抗素子は、前記第１の伝送線路のインピーダンスの半分の値を前記第３の伝送線路のインピーダンスの値から引いた値又はその近傍の抵抗値をもつことを特徴とする信号伝送システム。
30. 請求項２８に記載された信号伝送システムにおいて、
    前記第１の伝送線路上の信号振幅は前記出力回路の出力振幅よりも小さいことを特徴とする信号伝送システム。
31. 請求項２８記載の信号伝送システムにおいて、
    VCCを「前記出力回路に供給される電源電圧」、VOHを「前記出力回路のHIGHレベル規定値」、VIHを「前記入力回路のHIGHレベル規定値」、VREFを「前記入力回路の基準電圧」、VTTを「終端電圧」、VILを「前記入力回路のLOWレベル規定値」、VOLを「前記出力回路のLOWレベル規定値」、VSSを「接地電圧」としたときに、
    VSS≦VOL≦VIL≦VREF≦VIH≦VOH≦VCC
    VSS≦VOL≦VIL≦VTT≦VIH≦VOH≦VCC
    の関係を持つことを特徴とする信号伝送システム。
32. 請求項２８に記載された信号伝送システムにおいて、
    前記第１の伝送線路はバスであることを特徴とする信号伝送システム。
33. 請求項２８に記載された信号伝送システムにおいて、
    前記第１の抵抗素子は前記第１の伝送線路と前記第２の伝送線路との分岐点の反射を低減するものであって、
    前記第２の抵抗素子は前記第１の伝送線路と前記第３の伝送線との分岐点の反射を抑えるために挿入されることを特徴とする信号伝送システム。
34. 請求項２８に記載された信号伝送システムにおいて、
    前記出力回路はメモリであることを特徴とする信号伝送システム。
35. 請求項２８に記載された信号伝送システムにおいて、
    前記入力回路はメモリであることを特徴とする信号伝送システム。
36. 請求項２８に記載された信号伝送装置において、
    前記第1の抵抗値は前記第１の伝送線路のインピーダンスとほぼ同じ値のインピーダンス値を有することを特徴とする信号伝送装置。

Images