JPH06216611A - 信号伝送回路 - Google Patents

信号伝送回路

Info

Publication number
JPH06216611A
JPH06216611A JP564693A JP564693A JPH06216611A JP H06216611 A JPH06216611 A JP H06216611A JP 564693 A JP564693 A JP 564693A JP 564693 A JP564693 A JP 564693A JP H06216611 A JPH06216611 A JP H06216611A
Authority
JP
Japan
Prior art keywords
wiring
signal
circuit
wiring member
signal transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP564693A
Other languages
English (en)
Inventor
Tatsuya Saito
達也 齊藤
Keiichiro Nakanishi
敬一郎 中西
Hiroki Yamashita
寛樹 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP564693A priority Critical patent/JPH06216611A/ja
Publication of JPH06216611A publication Critical patent/JPH06216611A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【構成】半導体チップ１１２から出力され、終端抵抗１
１４に伝えられる信号の立ち上がりもしくは立ち下がり
時間を早くし、かつ切り替え電流を小さくするために、
配線１１６の特性インピーダンスを半導体チップ１１２
から遠ざかるほど小さくする。 【効果】出力信号の立ち上がりもしくは立ち下がり時間
によらず、切り替え電流をコントロールすることが可能
となり、信号伝送回路の電気的ノイズを低減でき、計算
機その他の高速信号伝送を要する電子機器の高性能化を
はかることができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、複数の回路間の信号接
続を行い高速信号伝送を行う、電子計算機などの電子回
路装置に用いられる半導体チップ及び配線基板に係り、
特に、伝送信号の立ち上がりもしくは立ち下がり時間を
制御するのに好適な信号伝送回路に関する。
【０００２】
【従来の技術】複数の電子回路で構成された電子計算機
などの電子回路装置では、その動作速度の高速化を図る
ために、個々の電子回路及びその間の信号伝送速度の高
速化が進められている。しかし、この電子回路を高速化
することは即ち単位時間あたりの電流変化量を多くする
ことを意味しており、それによって生じる電気的ノイズ
が増大し、正常な信号伝送が妨げられ、周囲の電子回路
群を誤動作させる危険性が高まりつつある。このため、
電子回路の速度を損なうことなく、生じるノイズ量を低
減する信号伝送方式が必要となって来ている。
【０００３】信号伝送回路の従来技術は、例えば、特開
平3−41757号公報に記載の厚膜薄膜積層基板に集積回路
チップを搭載した電子回路装置がある。この従来例で
は、複数の集積回路チップ間を一定の特性インピーダン
スを持った配線で接続し、その受端に抵抗体を接続して
終端することによって、半導体チップ間の信号伝送が図
られている。
【０００４】図５は、この従来の信号伝送回路の断面図
である。
【０００５】この例では、配線基板５１１の上に、半導
体チップ５１２，５１３、及び終端抵抗５１４が搭載さ
れており、配線基板内の配線導体５１５及びスルーホー
ル５１７，５１８によって相互に接続されている。な
お、５２０はチップを基板に接続するはんだバンプ、５
２１は基板への電源供給及び外部との信号の授受を行う
ためのピンである。
【０００６】チップ５１２から出力された信号は、スル
ーホールを経由して配線５１５を通りチップ５１３に伝
えられ、終端抵抗５１４で終端される。
【０００７】図６は、図５における従来の信号伝送回路
の動作原理を示す説明図である。出力信号源Ｖ０は図５
の半導体チップ５１２より出力される信号を示し、抵抗
Ｒ０はその出力インピーダンスを示す。Ａ点は半導体チ
ップ５１２と配線５１５の接続点、Ｂ点は配線５１５と
半導体チップ５１３との接続点を示す。また、Ｚは配線
５１５の特性インピーダンスであり、ＲＴは終端抵抗５
１４の抵抗値であり、ＺはＲＴと等しい。
【０００８】図７（ａ)，(ｂ）は、図６の回路における
信号波形の伝達状態を示したグラフであり、横軸は時間
を、縦軸はそれぞれ(ａ）は電圧波形、(ｂ）は電流波形
を示す。それぞれグラフ７０１は出力信号源Ｖ０の電圧
波形、グラフ７０２，７０３はそれぞれＡ点，Ｂ点での
電圧波形である。また、グラフ７０４は出力信号源Ｖ０
の電流波形、グラフ７０５，７０６はそれぞれＡ点，Ｂ
点での電流波形である。このように従来例では、配線５
１５の特性インピーダンスＺが一定なため、Ａ点での信
号はほぼ波形を変えずにＢ点に伝えられる。また、出力
信号源Ｖ０にはグラフ７０４のような切り替え電流が流
れ、このことが電気的ノイズを生じさせる原因となって
いる。
【０００９】図８（ａ)，(ｂ）は、図６の回路において
この電気的ノイズを低減するために、出力信号源Ｖ０の
立ち上がり時間を遅くして切り替え電流を減らした場合
の信号波形の伝達状態を示したグラフであり、（ａ）は
電圧波形、（ｂ）は電流波形を示す。それぞれグラフ８
０１は出力信号源Ｖ０の電圧波形、グラフ８０２，８０
３はそれぞれＡ点，Ｂ点での電圧波形である。またグラ
フ８０４は出力信号源Ｖ０の電流波形、グラフ８０５，
８０６はそれぞれＡ点，Ｂ点での電流波形である。この
ように従来例では、電気的ノイズを減らすためには出力
信号源Ｖ０の立ち上がり時間を遅くする必要がある。
【００１０】これらのことから、本従来技術では、切り
替え電流を低減するためには出力信号の立ち上がり時間
を遅くする必要があり、また逆に、出力信号の立ち上が
り時間を早くするには、切り替え電流を大きくする必要
があると言える。また、本従来技術の説明では出力信号
が立ち上がる場合を例に挙げたが、出力信号が立ち下が
る場合にも同様のことが言える。
【００１１】
【発明が解決しようとする課題】本発明の目的は、電気
的ノイズを減らすためには出力信号の立ち上がりもしく
は立ち下がり時間を大きくする必要があり、また、電気
的ノイズを小さくするには信号の立ち上がりもしくは立
ち下がり時間を小さくする必要があるという従来技術の
課題を解決し、出力信号の立ち上がりもしくは立ち下が
り時間によらず、切り替え電流をコントロールすること
を可能とする信号伝送回路を提供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、本発明の信号伝送回路は、（１）信号を出力する第
１の回路と、前記第１の回路からの信号を入力する第２
の回路と、前記第１及び第２の回路を接続する第１の配
線部材と、前記第１の配線部材に接続される終端抵抗と
を具備する信号伝送回路において、前記第１の回路と第
１の配線部材間に、第１の回路からの信号波形を変化さ
せる第２の配線部材を有することを特徴とする。
【００１３】また、（２）（１）に記載の信号伝送回路
において、前記第２の配線部材は、前記第１の配線部材
と異なる特性インピーダンスを有することを特徴とす
る。
【００１４】また（３）（２）に記載の信号伝送回路に
おいて、前記第２の配線部材はその特性インピーダンス
が徐々に増加もしくは減少している配線であることを特
徴とする。
【００１５】また、（４）（３）に記載の信号伝送回路
において、前記第２の配線部材の幅，厚さ，導体間隔の
少なくとも一つを徐々に増加もしくは減少させることに
よって、特性インピーダンスを変化させることを特徴と
する。
【００１６】また、（１）から（４）のいずれかに記載
の信号伝送回路において、前記第２の配線は、その長さ
が前記第１の回路から出力される信号の立ち上がりもし
くは立ち下がりの時間及び、第２の配線を信号が伝送さ
れる時間とに基づき定められることを特徴とする。
【００１７】また、（１）に記載の信号伝送回路におい
て、前記第２の配線部材は、前記第１の配線部材より大
きい電気抵抗を有することを特徴とする。
【００１８】
【作用】本発明においては、第１の回路からの信号波形
を補正するための第２の配線部材を、信号を出力する回
路と第１の配線部材との間に挿入し、第２の配線部材内
で信号の反射を生じさせる。
【００１９】このことにより、第１の回路の出力信号の
立ち上がりもしくは立ち下がり時間とその切り替え電流
をコントロールすることができ、高速な信号伝送を損な
うことなく電気的ノイズを低減することが可能となる。
【００２０】また、第２の配線部材の特性は、第１の回
路の立ち上がり時間に対応して、その特性インピーダン
スや電気抵抗値、長さや形状などを最適なもので特定す
る。例えば、第１の回路の立ち上がり時間を早く、かつ
切り替え電流を小さくする必要がある場合には、第２の
配線部材の特性インピーダンスを、第１の回路から遠く
なるにつれて小さくなるようにすればよい。これを例え
ば、ストリップ線路構造を有する配線基板で実現するに
は、第２の配線部材の幅や厚さを第１の回路から遠くな
るにつれて大きくなるようにする、又は第２の配線と設
置電位面との間隔を第１の回路から遠くなるにつれて小
さくなるようにすることによって実現できる。
【００２１】このとき、第１の回路の出力信号が立ち上
がる時間と、第２の配線部材を信号が伝達する時間が概
ね等しくなるように第２の配線部材の長さを決定するこ
とによって、第１の回路の立ち上がり時間をコントロー
ルすることができる。
【００２２】また例えば、第１の回路の立ち上がり時間
を遅く、かつ切り替え電流を大きくする必要がある場合
には、この説明とは逆に、第２の配線部材の特性インピ
ーダンスを、第１の回路から遠くなるにつれて大きくな
るようにすればよい。これも例えば、第２の配線部材の
幅や厚さを第１の回路から遠くなるにつれて小さくなる
ようにするか、又は、第２の配線と設置電位面との間隔
を第１の回路から遠くなるにつれて大きくなるようにす
ることによって実現できる。
【００２３】またさらに、本発明では第２の配線部材に
第１の配線部材よりも電気抵抗の高い配線を用いて反射
を生じさせることによっても同様の効果が期待できる。
通常、配線の電気抵抗は信号伝送の妨げとなるが、本発
明では、第１の配線の電気抵抗を十分小さくすること、
及び第１の配線の長さより第２の配線の長さを十分短く
することによって、高速に信号を伝送することが可能で
ある。
【００２４】なおここでは、第１の回路の出力信号が立
ち上がる場合について説明したが、立ち下がる場合につ
いても、本発明では同様の効果が期待できる。
【００２５】
【実施例】図１は、本発明を施した信号伝達回路の本発
明に係わる構成の第１の実施例を示す側断面図である。
【００２６】この実施例の配線基板１１１には、本発明
の第１の回路としての送端側の半導体チップ１１２と、
第２の回路としての受端側の半導体チップ１１３、及び
終端抵抗１１４が搭載されており、半導体チップ１１
２，１１３は、本発明の配線基板内の第１の配線部材と
しての配線１１５と、本発明の第２の配線部材としての
配線１１６、及びスルーホール１１７，１１８，１１９
によって相互に接続され、受端伝送方式の構成となって
いる。なお、１２０はチップを基板に接続するはんだバ
ンプ、１２１は基板への電源供給及び外部との信号の授
受を行うためのピンである。
【００２７】半導体チップ１１２から出力された信号
は、スルーホールを経由して配線116,配線１１５を通り
チップ１１３に伝えられ、終端抵抗１１４に伝えられ
る。本発明の特徴はこの配線１１６であり、半導体チッ
プ１１２から出力される信号の立ち上がりもしくは立ち
下がり時間を早く、かつ切り替え電流を小さくするため
には、つぎの図２を用いて詳しく説明するように、配線
１１６の特性インピーダンスを半導体チップ１１２から
遠ざかるほど小さくすればよい。
【００２８】図２（ａ)，(ｂ）は、図１における本発明
の信号伝達回路の動作原理を示す説明図であり、(ａ）
は回路図、(ｂ）は半導体チップ出力からの距離と配線
１１５，１１６の特性インピーダンスとの関係を示した
グラフである。
【００２９】図２（ａ）において、出力信号源Ｖ０は図
１の半導体チップ１１２より出力される信号を示し、抵
抗Ｒ０はその出力インピーダンスを示す。Ａ点は半導体
チップ１１２と配線１１６の接続点、Ｂ点は配線１１６
と配線１１５の接続点、Ｃ点は配線１１５と半導体チッ
プ１１３との接続点を示す。配線１１５，１１６の特性
インピーダンスはＡ点でＺ１、Ｂ点，Ｃ点でＺ２であ
り、図２（ｂ）で示すように変化している。また、終端
抵抗１１４の値はＲＴであり、ＲＴとＺ２は等しい。
【００３０】このような構成をとると、配線１１６の途
中の任意の点Ｄ点では、インピーダンスミスマッチング
による信号の反射が生じる。Ａ−Ｄ間の距離をｘ，配線
１１６の長さをｙとすると、Ｄ点での特性インピーダン
スＺ３は、
【００３１】
【数１】
【００３２】また、Ｄ点から微小距離ΔｘだけＢ点より
の箇所の特性インピーダンスＺ３′は、
【００３３】
【数２】
【００３４】この２式から、Ｄ点で生ずる反射信号の振
幅Ｖ２は、Ａ点での信号振幅をＶ１とすると、
【００３５】
【数３】
【００３６】今、Ｚ１＞Ｚ２なので、反射信号Ｖ２はＡ
点での信号Ｖ１と逆位相になる。
【００３７】この反射信号がＡ点に達すると、半導体チ
ップ１１２の出力インピーダンスＲ０と配線１１６の特
性インピーダンスＺ１とのミスマッチングによって再反
射を生じる。Ａ点で生ずる再反射信号の振幅Ｖ３は、
【００３８】
【数４】
【００３９】ここで、一般に受端終端信号伝送方式で用
いられるエミッタフォロア回路では、出力インピーダン
スＲ０は数Ωと小さく、Ｒ０＜Ｚ１となる。このため、
再反射信号Ｖ３はＶ２と逆位相、即ち、Ａ点での信号Ｖ
１と同位相となる。
【００４０】つまり、本発明のように連続的に特性イン
ピーダンスが変化する配線１１６を設けると、半導体チ
ップ１１２より出力された信号は、配線１１６内で反射
され、戻ってきた信号が再反射され、出力信号に同位相
で重なることとなる。この反射信号が出力信号に重なる
までに要する時間ｔは、反射が生じた点Ｄ点までの距離
ｘを信号が往復する時間であり、配線１１６内を信号が
伝達する速度をｖとすると、
【００４１】
【数５】
【００４２】である。
【００４３】配線１１６は、その全区間（０＜ｘ＜ｙ）
において特性インピーダンスが変化しているので、信号
の反射も全区間で生ずる。このため、反射信号が出力信
号に重なり合う時間帯は、
【００４４】
【数６】
【００４５】となる。
【００４６】つまり、本発明では、配線１１６を信号が
往復するのに要する時間に相当する間、連続して反射が
生じ出力信号に同位相で重なることとなる。よって、出
力信号の立ち上がり時間もしくは立ち下がり時間と、配
線１１６を信号が往復するのに要する時間が等しくなる
ように、配線１１６の長さを定めることによって、例え
ば立ち上がり信号が出力される場合には、同位相で重な
る反射信号が立ち上がり時間を高速化することとなる。
また同様に、立ち下がり信号が出力される場合にも、立
ち下がり時間が高速化されることとなる。
【００４７】図３（ａ），(ｂ）は、図２の回路におけ
る信号波形の伝達状態を示したグラフであり、横軸は時
間を、縦軸はそれぞれ（ａ）は電圧波形、（ｂ）は電流
波形を表わす。
【００４８】それぞれグラフ３０１は出力信号源Ｖ０の
電圧波形、グラフ３０２，３０３はそれぞれＡ点，Ｂ点
での電圧波形である。またグラフ３０４は出力信号源Ｖ
０の電流波形、グラフ３０５，３０６はそれぞれＡ点，
Ｂ点での電流波形である。このように本発明では、上記
の理由によりＡ点での信号の立ち上がり時間はＢ点より
早くなる。またこの時、出力信号源Ｖ０に流れる切替電
流はグラフ３０４のようになり、図７の従来例と比較す
ると小さくなる。これは、本発明の実施によりＡ点での
配線１１６の特性インピーダンスが図６の従来の回路よ
り大きくなっているためであり、このため、生じる電気
的ノイズを従来例に比べて小さくすることができる。
【００４９】図４（ａ)(ｂ)(ｃ）は、図１における本発
明の信号伝送方式の配線１１６の形状の例を示した側面
図及び上面図であり、それぞれ（ａ）配線の幅を変えた
場合、（ｂ）配線の厚さを変えた場合、（ｃ）配線と電
源導体面との間隔を変えた場合、である。このような形
状をとることによって、それぞれ、Ａ点側の特性インピ
ーダンスは高く、Ｂ点に向かうにつれて低くすることが
できる。
【００５０】また、実施例では、立ち上がり時間を早
く、かつ切り替え電流を小さくする必要がある場合につ
いて述べたが、本発明は、これとは逆に立ち上がり時間
を遅く、かつ切り替え電流を大きくする必要がある場合
にも適用可能である。この場合には、配線１１６の特性
インピーダンスを、半導体チップ１１２から遠くなるに
つれて大きくなるようにすればよい。
【００５１】また、実施例では配線１１６の特性インピ
ーダンスが連続的に増加もしくは減少している場合につ
いて述べたが、本発明では、特性インピーダンスを段階
的に増加もしくは減少させる場合にも、同様の効果が期
待できる。
【００５２】また、実施例では配線１１６の特性インピ
ーダンスを変化させる場合について述べたが、本発明で
は、配線１１６に電気抵抗の高い配線を用い、直流抵抗
分によって反射信号を生じさせることでも同様の効果が
期待できる。
【００５３】また、実施例ではエミッタフォロア回路を
用いた受端終端信号伝送を例に説明したが、本発明を、
例えば、カレントモードロジック回路を用いた送端終端
伝送方式など、他の伝送方式に用いる場合でも同様の効
果が期待できる。
【００５４】また、実施例では配線基板に搭載した半導
体チップ間の信号伝送を例に説明したが、本発明は、半
導体チップ内部や、半導体チップキャリア上、信号ケー
ブル内など、高速な信号伝送が必要とされる場合全般に
適用することが容易に可能である。
【００５５】
【発明の効果】本発明によれば、出力信号の立ち上がり
もしくは立ち下がり時間によらず、切り替え電流をコン
トロールすることが可能となり、容易に電気的ノイズを
低減することを可能とする信号伝送回路を得ることがで
きる。またこれによって、計算機その他高速信号伝送が
必要な分野でのより一層の性能向上に寄与できる。
【図面の簡単な説明】
【図１】本発明を施した信号伝達回路の第１の実施例を
示す断面図。
【図２】図１における本発明の信号伝達回路の動作原理
を示す説明図。
【図３】図２の回路における信号波形の伝達状態を示し
た特性図。
【図４】図１における本発明の信号伝送方式の配線の形
状の例を示した説明図。
【図５】従来の信号伝送回路の断面構造を示す断面図。
【図６】図５における従来の信号伝送回路の動作原理を
示す説明図。
【図７】図６の回路における信号波形の伝達状態を示し
た特性図。
【図８】図６の回路において切り替え電流を減らした場
合の信号波形の伝達状態を示した特性図。
【符号の説明】
１１１…配線基板、１１２，１１３…半導体チップ、１
１４…終端抵抗体、１１５，１１６…配線導体、１１
７，１１８，１１９…スルーホール、１２０…はんだバ
ンプ、１２１…ピン。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】信号を出力する第１の回路と、前記第１の
    回路からの信号を入力する第２の回路と、前記第１の回
    路および前記第２の回路を接続する第１の配線部材と、
    前記第１の配線部材に接続される終端抵抗とを具備する
    信号伝送回路において、前記第１の回路と前記第１の配
    線部材間に、前記第１の回路からの信号波形を変化させ
    る第２の配線部材を有することを特徴とした信号伝送回
    路。
  2. 【請求項２】請求項１において、前記第２の配線部材
    は、前記第１の配線部材と異なる特性インピーダンスを
    有する信号伝送回路。
  3. 【請求項３】請求項２において、前記第２の配線部材は
    その特性インピーダンスが徐々に増加もしくは減少して
    いる配線である信号伝送回路。
  4. 【請求項４】請求項３において、前記第２の配線部材の
    幅，厚さ，電源導体との間隔の少なくとも一つを徐々に
    増加もしくは減少させることによって、特性インピーダ
    ンスを変化させる信号伝送回路。
  5. 【請求項５】請求項１，２，３または４において、前記
    第２の配線部材は、その長さが前記第１の回路から出力
    される信号の立ち上がりもしくは立ち下がりの時間及
    び、前記第２の配線を信号が伝送される時間とに基づい
    て定められる信号伝送回路。
  6. 【請求項６】請求項１において、前記第２の配線部材
    は、前記第１の配線部材より大きい電気抵抗を有する信
    号伝送回路。
JP564693A 1993-01-18 1993-01-18 信号伝送回路 Pending JPH06216611A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP564693A JPH06216611A (ja) 1993-01-18 1993-01-18 信号伝送回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP564693A JPH06216611A (ja) 1993-01-18 1993-01-18 信号伝送回路

Publications (1)

Publication Number Publication Date
JPH06216611A true JPH06216611A (ja) 1994-08-05

Family

ID=11616902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP564693A Pending JPH06216611A (ja) 1993-01-18 1993-01-18 信号伝送回路

Country Status (1)

Country Link
JP (1) JPH06216611A (ja)

Similar Documents

Publication Publication Date Title
US5212403A (en) Integrated circuit device having an ic chip mounted on the wiring substrate and having suitable mutual connections between internal circuits
KR100340285B1 (ko) 복수의 인쇄회로기판이 상호 직렬 접속된 메모리 모듈
KR970009693B1 (ko) 고속 신호 전송에 적합한 신호 전송 장치, 회로 블럭 및 집적 회로
US6772362B2 (en) System for distributing clock signal with a rise rate such that signals appearing at first and second output terminals have substantially no signal skew
US4210885A (en) Thin film lossy line for preventing reflections in microcircuit chip package interconnections
US6737749B2 (en) Resistive vias for controlling impedance and terminating I/O signals at the package level
EP0798646A1 (en) Impedance stepping for increasing the operating speed of computer backplane busses
US6838900B2 (en) Middle pull-up point-to-point transceiving bus structure
KR910002302B1 (ko) 반도체 장치
US5966293A (en) Minimal length computer backplane
JPH06216611A (ja) 信号伝送回路
US5293005A (en) Electronic device having high-density wiring
EP0649145A2 (en) Wiring topology for transfer of electrical signals
JP3597830B2 (ja) 電子回路装置、電子デバイスパッケージおよび伝送線路の終端方法
US7269028B2 (en) Trace-pad interface for improved signal quality
JP3339521B2 (ja) 信号伝送回路
Gustafsson et al. Multi‐chip Modules for Telecom Applications
KR100365264B1 (ko) 반도체장치
JP3339582B2 (ja) 信号伝送装置
US6366131B1 (en) System and method for increasing a drive signal and decreasing a pin count
JP2005322814A (ja) 配線の電気特性チューニング方法と半導体装置用基板およびこれを用いた半導体装置
JP3011198B1 (ja) プリント回路基板
CA2218575C (en) Trace-pad interface for improved signal quality
JPH1070158A (ja) Ｔａｂ実装半導体装置
JPH10327062A (ja) 終端回路、集積回路装置、電子機器