JP3597830B2 - 電子回路装置、電子デバイスパッケージおよび伝送線路の終端方法 - Google Patents
電子回路装置、電子デバイスパッケージおよび伝送線路の終端方法 Download PDFInfo
- Publication number
- JP3597830B2 JP3597830B2 JP2002160684A JP2002160684A JP3597830B2 JP 3597830 B2 JP3597830 B2 JP 3597830B2 JP 2002160684 A JP2002160684 A JP 2002160684A JP 2002160684 A JP2002160684 A JP 2002160684A JP 3597830 B2 JP3597830 B2 JP 3597830B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- line
- terminating
- wiring
- termination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0298—Arrangement for terminating transmission lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、反射ノイズ防止用の終端回路を必要とする、例えばクロック周波数の高い高速信号を扱うコンピュータシステム等の電子機器に適用して好適な、電子回路装置、電子デバイスパッケージおよび伝送線路の終端方法に関する。
【０００２】
【従来の技術】
高周波信号を扱う電子機器、例えば周波数の高い高速クロックを用いるコンピュータシステム等の電子機器に於いて、電子デバイスに入力される高周波伝送線路を終端する場合、反射ノイズをより効果的に防止するために、上記電子デバイスのピン（接続端子）の近くに終端部品を実装することが推奨されている。
【０００３】
この種、終端回路の従来の構成を図５に示している。この図５に示す回路構成では、信号出力側の電子デバイス部に設けられた信号出力バッファ５１より出力された、例えば高速クロック若しくはその高速クロックに追従するディジタル信号等の高周波信号が、電子デバイス部内の配線５２、回路基板の回路パターンやケーブルなどによる伝送線路部の配線（伝送線路）５３、信号入力側の電子デバイス部内の配線５５等を介して、信号入力バッファ５６に供給される。更に、この回路上に於いて、反射ノイズを防止するために、信号入力バッファ５６になるべく近い伝送線路部の配線５３上に終端抵抗５４が接続される。
【０００４】
しかしながら、近年、コンピュータシステム等の電子機器に於いては、処理のより高速化を図るべく、クロック信号等の周波数が上昇の一途を辿り、上記した電子デバイス部内の配線５５、接続端子、さらにはボンディングワイヤー等が、信号伝送線路の伝送特性に影響を与える周波数にまで上がってきた。このような高い周波数の信号を扱う伝送線路に、上記した図５に示すような従来の終端回路を用いた際は、上記した信号入力配線５５、接続端子等に於いて反射ノイズの影響が現れ、信号品質が悪化するという問題が生じる。
【０００５】
そこで、特開平２−３２６０号に示される、半導体パッケージ内にダンピング抵抗を内蔵する方法に於いては、半導体パッケージにダンピング抵抗を内蔵した構成としている。しかしながら、この方法は、抵抗定数の変更に対する設計の自由度に乏しく、かつ特殊なパッケージを使用することで、パッケージコストの上昇に繋がる等の問題が生じる。
【０００６】
【発明が解決しようとする課題】
上記したように、従来の終端回路技術では、現状の高速動作周波数の信号伝送に対して、終端回路の反射ノイズ防止機能が十分に発揮できないという問題があった。また、回路基板上に於ける実装密度の上昇に伴い、理想的な場所に終端抵抗を配置することが困難になってきた。更に、半導体パッケージ内にダンピング抵抗を内蔵する方法では、抵抗定数の変更に対する設計の自由度がなく、かつ特殊なパッケージを使用することで、パッケージコスト上昇に繋がる等の問題があった。
【０００７】
本発明は上記実情に鑑みなされたもので、現状の高速動作周波数の信号伝送に対して、終端回路の反射ノイズ防止機能を十分に発揮できる電子回路装置、電子デバイスパッケージおよび伝送線路の終端方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、高速クロック等、周波数の高い信号を伝送する際に、信号の伝送線路を終端せずに信号入力側電子デバイス内の半導体チップに接続し、その半導体チップの接続点若しくはその接続回路部分から上記電子デバイスのパッケージ外へ終端回路の専用配線を設けて、その専用配線を用い、上記半導体チップの近くに終端することで、信号入力側の電気端子（接続端子）、および電子デバイスパッケージ内配線での反射ノイズを低減させることを特徴とする。
【０００９】
即ち、本発明は、電子デバイス内の半導体回路素子に高周波信号を供給する電子回路装置に於いて、前記高周波信号を終端せずに前記電子デバイス内の前記半導体回路素子に供給する信号用線路と、前記電子デバイス内で前記信号用線路に接続されて前記電子デバイスより導出された終端用線路と、前記電子デバイスより導出された前記終端用線路に接続された終端抵抗とを具備したことを特徴とする。
【００１０】
また、本発明は、半導体チップを内蔵した電子デバイスパッケージに於いて、高周波信号を入力する信号入力用の端子と、終端抵抗接続用の端子とを具備したことを特徴とする。
【００１１】
また、本発明は、伝送線路の終端方法に於いて、高周波信号を伝送する信号伝送線路を終端せずに電子デバイス内の信号入力端に接続し、前記電子デバイスより終端用配線を導出して、前記電子デバイスより導出した前記終端用配線を用い前記電子デバイスの近傍に終端回路を形成したことを特徴とする。
【００１２】
また、本発明は、電子デバイスパッケージに内蔵された半導体チップに、反射ノイズを防止する終端回路を必要とする高速クロック等の高周波信号を供給する、伝送線路の終端方法に於いて、前記信号の伝送線路を終端せずに前記半導体チップに接続し、前記電子デバイス内で前記伝送線路に回路接続した終端用配線を前記電子デバイスより導出して、前記終端用配線に反射ノイズ防止用の終端抵抗を接続したことを特徴とする。
【００１３】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
【００１４】
図１は本発明の第１実施形態に於ける、終端回路を含む信号伝送回路の構成を示す図であり、ここでは、信号出力側電子デバイス部に設けられた信号出力バッファ１１の高周波信号が、基板やケーブルなどの伝送線路部を介して、入力側電子デバイス部に設けられた信号入力バッファに伝送される高周波信号伝送回路の各部の回路構成要素を示している。
【００１５】
この図１に示す回路構成では、信号出力側の電子デバイス部に設けられた信号出力バッファ１１と、信号入力側の電子デバイス部に設けられた信号入力バッファ１７との間に、出力側電子デバイス部内の配線１２、基板やケーブルなどの伝送線路部の配線１３、および入力側電子デバイス部内の配線１４等が回路要素として存在するとともに、出力側電子デバイス部−伝送線路部間（配線１２−１３間）を接続する電気端子、および伝送線路部−入力側電子デバイス部間（配線１３−１４間）を接続する電気端子等が回路要素として存在する。これらの回路要素は図５に示す従来の回路構成と同様である。本発明に於いては、更に、入力側電子デバイス部内の配線１４と信号入力バッファ１７との接続回路部を起点に、終端回路に専用の配線（終端回路用配線）１６が、入力側電子デバイス部のパッケージ外（伝送線路部）に導出される。即ち、一端が入力側電子デバイス部内の配線１４と信号入力バッファ１７との接続回路部分に接続され、他端が入力側電子デバイス部のパッケージより導出された終端回路用配線１６が設けられる。この入力側電子デバイス部より導出された終端回路用配線１６に終端抵抗１５が接続される。この際、終端抵抗１５は、回路基板上の上記信号入力バッファ１７になるべく近い箇所に設けることが望ましい。
【００１６】
この図１に示す回路構成に於いては、信号入力バッファ１７の信号入力回路が、基板やケーブルなどの伝送線路部の配線１３上で終端される構成ではなく、出力側電子デバイス部に設けられた信号出力バッファ１１が、終端されずに、基板やケーブルなどの伝送線路部の配線１３を介して入力側電子デバイス部に設けられた信号入力バッファ１７に直接回路接続される。更にその回路接続部から終端回路用配線１６を介して、入力側電子デバイス部付近で終端抵抗１５により終端される。
【００１７】
即ち、上記図１に示す回路構成に於いては、出力側電子デバイス部内の信号出力バッファ１１より出力された高周波信号が、出力側電子デバイス部内の配線１２、基板やケーブルなどの伝送線路部の配線１３、および入力側電子デバイス部内の配線１４を介して信号入力バッファ１７に伝送され、その伝送端（配線１４と信号入力バッファ１７との回路接続端）で、入力側電子デバイス部内の別の配線（終端回路用配線）１６を介して、終端抵抗１５により終端される。
【００１８】
上記した図１に示す本発明の実施形態による回路構成と、図５に示す従来の回路構成とを比較した場合、図５に示す従来の回路構成では、伝送線路（配線）５３、終端抵抗５４等が存在する伝送線路部と、配線５５、信号入力バッファ５６等が存在する入力側電子デバイス部との間に於いて、伝送線路部からみた、入力側電子デバイス部のインピーダンスは非常に高い（理想的なＭＯＳ−ＦＥＴの入力インピーダンスは無限大である）。よって、インピーダンスアンマッチにより反射ノイズが発生し易い回路構成となっている。
【００１９】
これに対して、図１に示す本発明の実施形態による回路構成では、配線１３、終端抵抗１５等が存在する伝送線路部と、配線１４、信号入力バッファ１７等が存在する入力側電子デバイス部との間に於いて、伝送線路部からみた、入力側電子デバイス部のインピーダンスは、上記したように、配線１４の信号入力バッファ１７への伝送端（回路接続端）で、入力側電子デバイス部内の別の配線（終端回路用配線）１６により終端される回路構成であることから、上記図５に示す回路構成に比して非常に低く、従って、高速クロック等、周波数が高い信号の波形品質を向上できる。これは、伝送線路シミュレーション等で容易に確認することができる。
【００２０】
上記した本発明の回路構成を適用した本発明の具体的な回路構成例を図２および図３に示す。図２は第１の具体的な回路構成例を示し、図３は第２の具体的な回路構成例を示す。ここでは、電子デバイスパッケージとして、ＢＧＡパッケージを例に挙げ、本発明をＢＧＡパッケージの実装回路部分に適用した具体的回路構成例を図２（ａ）〜（ｃ）、図３（ａ）〜（ｃ）にそれぞれ示している。尚、図２に示す第１の具体的な回路構成例と、図３に示す第２の具体的な回路構成例とは、それぞれ図（ｂ）を除いて同一の回路構成としている。
【００２１】
図２（ａ）はＢＧＡパッケージ２１の裏面構成を示す図、図２（ｂ）はＢＧＡパッケージ２１の内部構造を示す図、図２（ｃ）はＢＧＡパッケージ２１を実装するプリント基板レイアウト例を示す図である。
【００２２】
図２（ａ）に示すように、ＢＧＡパッケージ２１には、裏面部２２に、電気接続端子となるＢＧＡ半田ボール２３がマトリクス状に配置される。ＢＧＡパッケージ２１の内部には、図２（ｂ）に示すように、高周波信号を扱う半導体チップ２４、グランドリング２５、半導体チップ２４をパッケージ内で回路接続するボンディングワイヤー２６等が設けられる。
【００２３】
更に、この実施形態では、ＢＧＡパッケージ２１内に於いて、ＢＧＡパッケージ２１の高周波信号入力端となるＢＧＡ半田ボール２３ｉと、半導体チップ２４の高周波信号入力端（信号入力パッド）に接続されたボンディングワイヤー２６ｉとの間を接続する信号伝送用の配線２７ｉとは別に、上記半導体チップ２４の高周波信号入力端に、別のボンディングワイヤー２６ｊを介して終端回路を形成する終端用の配線２７ｊが設けられる。即ち、ＢＧＡ半田ボール２３ｉ、信号伝送用の配線２７ｉ、ボンディングワイヤー２６ｉ等より形成される信号入力回路とは別に、ボンディングワイヤー２６ｊ、終端用の配線２７ｊ、およびＢＧＡ半田ボール２３ｊ等により形成される終端回路が設けられる。ここで上記ＢＧＡ半田ボール２３ｉは、図１に示す基板やケーブルなどの伝送線路部の配線１３と入力側電子デバイス部内の配線１４との接続点となる電気端子に相当し、配線２７ｉは図１に示す入力側電子デバイス部内の配線１４に相当する。
【００２４】
この終端回路は、上記半導体チップ２４の高周波信号入力端（信号入力パッド）が、ボンディングワイヤー２６ｊ、および終端用の配線２７ｊを介して、ＢＧＡ半田ボール２３ｊに接続される。ここで上記終端用の配線２７ｊは、図１に示す入力側電子デバイス部内の別の配線１６に相当し、ＢＧＡ半田ボール２３ｊは入力側電子デバイス部内の別の配線１６と終端抵抗１５との接続点となる端子部に相当する。
【００２５】
図２（ｃ）に示すように、プリント基板面に於いて、ＢＧＡパッケージ２１の高周波信号入力端となるＢＧＡ半田ボール２３ｉには、基板やケーブルなどの伝送線路部の配線２８が接続され、ＢＧＡ半田ボール２３ｊには配線パターン２９を介して終端抵抗３０が、ＢＧＡパッケージ２１の近くでグランドに接続される。ここで上記伝送線路部の配線２８は、図１に示す基板やケーブルなどの伝送線路部の配線１３に相当し、終端抵抗３０は終端抵抗１５に相当する。
【００２６】
上記した図２に示す回路構成では、半導体チップ２４の高周波信号入力端が、ボンディングワイヤー２６ｊ、終端用の配線２７ｊ（図１の入力側電子デバイス部内の別の配線１６に相当）、ＢＧＡ半田ボール２３ｊ等を介して終端抵抗３０（図１の終端抵抗１５に相当）により終端される構成であることから、伝送線路部（配線２８）からみた、入力側電子デバイス部（半導体チップ２４の高周波信号入力端）のインピーダンスは、上記図５に示す回路構成に比して非常に低く、従って高速クロック等の周波数が高い信号の波形品質を向上できる。
【００２７】
図３に示す第２の具体的な回路構成例に於いては、ＢＧＡパッケージ２１の内部に、図３（ｂ）に示すように、高周波信号を扱う半導体チップ２４、グランドリング２５、半導体チップ２４をパッケージ内で回路接続するボンディングワイヤー２６等が設けられる。更に、ＢＧＡパッケージ２１の高周波信号入力端となるＢＧＡ半田ボール２３ｉと、半導体チップ２４の高周波信号入力端に接続されたボンディングワイヤー２６ｉとの間を接続する信号伝送用の配線２７ｉとは別に、上記半導体チップ２４の高周波信号入力端に終端回路を形成する、終端用の配線２７ｊ、および終端用のＢＧＡ半田ボール２３ｊが設けられる。上記終端用の配線２７ｊは、上記ボンディングワイヤー２６ｉと上記信号伝送用の配線２７ｉとの間を接続する回路部に一端が接続され、他端が終端用のＢＧＡ半田ボール２３ｊに接続される。
【００２８】
この終端回路は、上記半導体チップ２４の高周波信号入力端（信号入力パッド）が、ボンディングワイヤー２６ｉ、および終端用の配線２７ｊを介して、終端用のＢＧＡ半田ボール２３ｊに接続される。ここで上記終端用の配線２７ｊは、図１に示す入力側電子デバイス部内の別の配線１６に相当し、終端用のＢＧＡ半田ボール２３ｊは入力側電子デバイス部内の別の配線１６と終端抵抗１５との接続点となる端子部に相当する。
【００２９】
上記した図３に示す回路構成では、半導体チップ２４の高周波信号入力端が、ボンディングワイヤー２６ｉ、終端用の配線２７ｊ（図１の入力側電子デバイス部内の別の配線１６に相当）、終端用のＢＧＡ半田ボール２３ｊ、配線パターン２９等を介して終端抵抗３０（図１の終端抵抗１５に相当）により終端される構成であることから、伝送線路部（配線２８）からみた、入力側電子デバイス部（半導体チップ２４の高周波信号入力端）のインピーダンスは、上記図５に示す回路構成に比して非常に低く、従って上記図２に示した実施形態と同様に、高速クロック等の周波数が高い信号の波形品質を向上できる。
【００３０】
上記した本発明の終端回路技術を双方向通信の電子デバイスに適応した本発明の第２実施形態に於ける、終端回路を含む信号伝送回路の構成を図４に示している。ここでは、入出力バッファ４１を備えた電子デバイス部（Ａ）と、入出力バッファ４７を備えた電子デバイス部（Ｂ）との間が、回路基板の回路パターンやケーブルなどの伝送線路部の配線４３により接続された回路構成に、本発明を適用した例を示している。
【００３１】
この図４に示す回路構成では、入出力バッファ４１の信号出力バッファ４１ａより出力された信号が電子デバイス部（Ａ）内の配線４２、伝送線路部の配線４３、電子デバイス部（Ｂ）内の配線４４を介して、入出力バッファ４７の信号入力バッファ４７ａに入力される。また、入出力バッファ４７の信号出力バッファ４７ｂより出力された信号が電子デバイス部（Ｂ）内の配線４４、伝送線路部の配線４３、電子デバイス部（Ａ）内の配線４２を介して、入出力バッファ４１の信号入力バッファ４１ｂに入力される。
【００３２】
更に、図４に示す回路構成では、電子デバイス部（Ｂ）内の配線４４と信号入力バッファ４７ａとの接続回路部を起点に、終端回路に専用の配線（終端回路用配線）４６が、電子デバイス部（Ｂ）のパッケージ外（伝送線路部）に導出され、その終端回路用配線４６に終端抵抗４５が接続される。また、電子デバイス部（Ａ）内の配線４２と信号入力バッファ４１ｂとの接続回路部を起点に、終端回路に専用の配線（終端回路用配線）４９が、電子デバイス部（Ａ）のパッケージ外（伝送線路部）に導出され、その終端回路用配線４９に終端抵抗４８が接続される。
【００３３】
この図４に示す回路構成に於いては、配線４３、終端抵抗４５等が存在する伝送線路部と、配線４４、入出力バッファ４７等が存在する電子デバイス部（Ｂ）との間に於いて、配線４４の入出力バッファ４７への伝送端（回路接続端）が、電子デバイス部（Ｂ）内の別の配線（終端回路用配線）４６を介して電子デバイス部（Ｂ）に設けられた入出力バッファ４７の近くで終端抵抗４５により終端される。また、配線４３、終端抵抗４８等が存在する伝送線路部と、配線４２、入出力バッファ４１等が存在する電子デバイス部（Ａ）との間に於いて、配線４２の入出力バッファ４１への伝送端（回路接続端）が、電子デバイス部（Ａ）内の別の配線（終端回路用配線）４９を介して電子デバイス部（Ａ）に設けられた入出力バッファ４１の近くで終端抵抗４８により終端される。
【００３４】
このような回路構成に於いても、上記図１に示した実施形態と同様に、信号入力側のインピーダンスが上記図５に示す回路構成に比して非常に低く、従って高速クロック等の周波数が高い伝送信号の波形品質を向上できる。
【００３５】
尚、上記した実施形態に於いては、電子デバイスとして、ＢＧＡパッケージを例に示したが、その他のすべての半導体デバイスを対象に本発明を適用できる。例えばリードフレームをもつ半導体デバイスを用いた電子回路に於いて、その半導体デバイスに、終端回路に専用のリードフレーム、若しくはインナーリード、若しくはアウターリードを設け、これらのリードを用いて終端回路を構成することも可能である。
【００３６】
【発明の効果】
以上詳記したように本発明によれば、現状の高速動作周波数の信号伝送に対して、終端回路の反射ノイズ防止機能を十分に発揮できる電子回路装置、電子デバイスパッケージおよび伝送線路の終端方法が提供できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に於ける終端回路を含む信号伝送回路の構成を示す図。
【図２】上記実施形態に於ける第１の具体的な回路構成例を示す図。
【図３】上記実施形態に於ける第２の具体的な回路構成例を示す図。
【図４】本発明の第２実施形態に於ける終端回路を含む信号伝送回路の構成を示す図。
【図５】従来の終端回路を含む信号伝送回路の構成を示す図。
【符号の説明】
１１…信号出力バッファ
１２…出力側電子デバイス部内の配線
１３…基板やケーブルなどの伝送線路
１４…入力側電子デバイス部内の配線
１５…終端抵抗
１６…入力側電子デバイス部内の配線
１７…信号入力バッファ
２１…ＢＧＡパッケージ
２２…ＢＧＡパッケージの裏面部
２３…ＢＧＡ半田ボール
２４…半導体チップ
２５…グランドリング
２６…ボンディングワイヤー
２７ｉ…信号伝送用の配線
２７ｊ…終端用の配線
２８…伝送線路部の配線
２９…配線パターン
３０…終端抵抗
４１…入出力バッファ
４１ａ…信号出力バッファ
４１ｂ…信号入力バッファ
４２…電子デバイス部内の配線
４３…伝送線路部の配線
４４…電子デバイス部内の配線
４５…終端抵抗
４６…終端回路用配線
４７…入出力バッファ
４７ａ…信号入力バッファ
４７ｂ…信号出力バッファ
４８…終端抵抗
４９…終端回路用配線
【発明の属する技術分野】
本発明は、反射ノイズ防止用の終端回路を必要とする、例えばクロック周波数の高い高速信号を扱うコンピュータシステム等の電子機器に適用して好適な、電子回路装置、電子デバイスパッケージおよび伝送線路の終端方法に関する。
【０００２】
【従来の技術】
高周波信号を扱う電子機器、例えば周波数の高い高速クロックを用いるコンピュータシステム等の電子機器に於いて、電子デバイスに入力される高周波伝送線路を終端する場合、反射ノイズをより効果的に防止するために、上記電子デバイスのピン（接続端子）の近くに終端部品を実装することが推奨されている。
【０００３】
この種、終端回路の従来の構成を図５に示している。この図５に示す回路構成では、信号出力側の電子デバイス部に設けられた信号出力バッファ５１より出力された、例えば高速クロック若しくはその高速クロックに追従するディジタル信号等の高周波信号が、電子デバイス部内の配線５２、回路基板の回路パターンやケーブルなどによる伝送線路部の配線（伝送線路）５３、信号入力側の電子デバイス部内の配線５５等を介して、信号入力バッファ５６に供給される。更に、この回路上に於いて、反射ノイズを防止するために、信号入力バッファ５６になるべく近い伝送線路部の配線５３上に終端抵抗５４が接続される。
【０００４】
しかしながら、近年、コンピュータシステム等の電子機器に於いては、処理のより高速化を図るべく、クロック信号等の周波数が上昇の一途を辿り、上記した電子デバイス部内の配線５５、接続端子、さらにはボンディングワイヤー等が、信号伝送線路の伝送特性に影響を与える周波数にまで上がってきた。このような高い周波数の信号を扱う伝送線路に、上記した図５に示すような従来の終端回路を用いた際は、上記した信号入力配線５５、接続端子等に於いて反射ノイズの影響が現れ、信号品質が悪化するという問題が生じる。
【０００５】
そこで、特開平２−３２６０号に示される、半導体パッケージ内にダンピング抵抗を内蔵する方法に於いては、半導体パッケージにダンピング抵抗を内蔵した構成としている。しかしながら、この方法は、抵抗定数の変更に対する設計の自由度に乏しく、かつ特殊なパッケージを使用することで、パッケージコストの上昇に繋がる等の問題が生じる。
【０００６】
【発明が解決しようとする課題】
上記したように、従来の終端回路技術では、現状の高速動作周波数の信号伝送に対して、終端回路の反射ノイズ防止機能が十分に発揮できないという問題があった。また、回路基板上に於ける実装密度の上昇に伴い、理想的な場所に終端抵抗を配置することが困難になってきた。更に、半導体パッケージ内にダンピング抵抗を内蔵する方法では、抵抗定数の変更に対する設計の自由度がなく、かつ特殊なパッケージを使用することで、パッケージコスト上昇に繋がる等の問題があった。
【０００７】
本発明は上記実情に鑑みなされたもので、現状の高速動作周波数の信号伝送に対して、終端回路の反射ノイズ防止機能を十分に発揮できる電子回路装置、電子デバイスパッケージおよび伝送線路の終端方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、高速クロック等、周波数の高い信号を伝送する際に、信号の伝送線路を終端せずに信号入力側電子デバイス内の半導体チップに接続し、その半導体チップの接続点若しくはその接続回路部分から上記電子デバイスのパッケージ外へ終端回路の専用配線を設けて、その専用配線を用い、上記半導体チップの近くに終端することで、信号入力側の電気端子（接続端子）、および電子デバイスパッケージ内配線での反射ノイズを低減させることを特徴とする。
【０００９】
即ち、本発明は、電子デバイス内の半導体回路素子に高周波信号を供給する電子回路装置に於いて、前記高周波信号を終端せずに前記電子デバイス内の前記半導体回路素子に供給する信号用線路と、前記電子デバイス内で前記信号用線路に接続されて前記電子デバイスより導出された終端用線路と、前記電子デバイスより導出された前記終端用線路に接続された終端抵抗とを具備したことを特徴とする。
【００１０】
また、本発明は、半導体チップを内蔵した電子デバイスパッケージに於いて、高周波信号を入力する信号入力用の端子と、終端抵抗接続用の端子とを具備したことを特徴とする。
【００１１】
また、本発明は、伝送線路の終端方法に於いて、高周波信号を伝送する信号伝送線路を終端せずに電子デバイス内の信号入力端に接続し、前記電子デバイスより終端用配線を導出して、前記電子デバイスより導出した前記終端用配線を用い前記電子デバイスの近傍に終端回路を形成したことを特徴とする。
【００１２】
また、本発明は、電子デバイスパッケージに内蔵された半導体チップに、反射ノイズを防止する終端回路を必要とする高速クロック等の高周波信号を供給する、伝送線路の終端方法に於いて、前記信号の伝送線路を終端せずに前記半導体チップに接続し、前記電子デバイス内で前記伝送線路に回路接続した終端用配線を前記電子デバイスより導出して、前記終端用配線に反射ノイズ防止用の終端抵抗を接続したことを特徴とする。
【００１３】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
【００１４】
図１は本発明の第１実施形態に於ける、終端回路を含む信号伝送回路の構成を示す図であり、ここでは、信号出力側電子デバイス部に設けられた信号出力バッファ１１の高周波信号が、基板やケーブルなどの伝送線路部を介して、入力側電子デバイス部に設けられた信号入力バッファに伝送される高周波信号伝送回路の各部の回路構成要素を示している。
【００１５】
この図１に示す回路構成では、信号出力側の電子デバイス部に設けられた信号出力バッファ１１と、信号入力側の電子デバイス部に設けられた信号入力バッファ１７との間に、出力側電子デバイス部内の配線１２、基板やケーブルなどの伝送線路部の配線１３、および入力側電子デバイス部内の配線１４等が回路要素として存在するとともに、出力側電子デバイス部−伝送線路部間（配線１２−１３間）を接続する電気端子、および伝送線路部−入力側電子デバイス部間（配線１３−１４間）を接続する電気端子等が回路要素として存在する。これらの回路要素は図５に示す従来の回路構成と同様である。本発明に於いては、更に、入力側電子デバイス部内の配線１４と信号入力バッファ１７との接続回路部を起点に、終端回路に専用の配線（終端回路用配線）１６が、入力側電子デバイス部のパッケージ外（伝送線路部）に導出される。即ち、一端が入力側電子デバイス部内の配線１４と信号入力バッファ１７との接続回路部分に接続され、他端が入力側電子デバイス部のパッケージより導出された終端回路用配線１６が設けられる。この入力側電子デバイス部より導出された終端回路用配線１６に終端抵抗１５が接続される。この際、終端抵抗１５は、回路基板上の上記信号入力バッファ１７になるべく近い箇所に設けることが望ましい。
【００１６】
この図１に示す回路構成に於いては、信号入力バッファ１７の信号入力回路が、基板やケーブルなどの伝送線路部の配線１３上で終端される構成ではなく、出力側電子デバイス部に設けられた信号出力バッファ１１が、終端されずに、基板やケーブルなどの伝送線路部の配線１３を介して入力側電子デバイス部に設けられた信号入力バッファ１７に直接回路接続される。更にその回路接続部から終端回路用配線１６を介して、入力側電子デバイス部付近で終端抵抗１５により終端される。
【００１７】
即ち、上記図１に示す回路構成に於いては、出力側電子デバイス部内の信号出力バッファ１１より出力された高周波信号が、出力側電子デバイス部内の配線１２、基板やケーブルなどの伝送線路部の配線１３、および入力側電子デバイス部内の配線１４を介して信号入力バッファ１７に伝送され、その伝送端（配線１４と信号入力バッファ１７との回路接続端）で、入力側電子デバイス部内の別の配線（終端回路用配線）１６を介して、終端抵抗１５により終端される。
【００１８】
上記した図１に示す本発明の実施形態による回路構成と、図５に示す従来の回路構成とを比較した場合、図５に示す従来の回路構成では、伝送線路（配線）５３、終端抵抗５４等が存在する伝送線路部と、配線５５、信号入力バッファ５６等が存在する入力側電子デバイス部との間に於いて、伝送線路部からみた、入力側電子デバイス部のインピーダンスは非常に高い（理想的なＭＯＳ−ＦＥＴの入力インピーダンスは無限大である）。よって、インピーダンスアンマッチにより反射ノイズが発生し易い回路構成となっている。
【００１９】
これに対して、図１に示す本発明の実施形態による回路構成では、配線１３、終端抵抗１５等が存在する伝送線路部と、配線１４、信号入力バッファ１７等が存在する入力側電子デバイス部との間に於いて、伝送線路部からみた、入力側電子デバイス部のインピーダンスは、上記したように、配線１４の信号入力バッファ１７への伝送端（回路接続端）で、入力側電子デバイス部内の別の配線（終端回路用配線）１６により終端される回路構成であることから、上記図５に示す回路構成に比して非常に低く、従って、高速クロック等、周波数が高い信号の波形品質を向上できる。これは、伝送線路シミュレーション等で容易に確認することができる。
【００２０】
上記した本発明の回路構成を適用した本発明の具体的な回路構成例を図２および図３に示す。図２は第１の具体的な回路構成例を示し、図３は第２の具体的な回路構成例を示す。ここでは、電子デバイスパッケージとして、ＢＧＡパッケージを例に挙げ、本発明をＢＧＡパッケージの実装回路部分に適用した具体的回路構成例を図２（ａ）〜（ｃ）、図３（ａ）〜（ｃ）にそれぞれ示している。尚、図２に示す第１の具体的な回路構成例と、図３に示す第２の具体的な回路構成例とは、それぞれ図（ｂ）を除いて同一の回路構成としている。
【００２１】
図２（ａ）はＢＧＡパッケージ２１の裏面構成を示す図、図２（ｂ）はＢＧＡパッケージ２１の内部構造を示す図、図２（ｃ）はＢＧＡパッケージ２１を実装するプリント基板レイアウト例を示す図である。
【００２２】
図２（ａ）に示すように、ＢＧＡパッケージ２１には、裏面部２２に、電気接続端子となるＢＧＡ半田ボール２３がマトリクス状に配置される。ＢＧＡパッケージ２１の内部には、図２（ｂ）に示すように、高周波信号を扱う半導体チップ２４、グランドリング２５、半導体チップ２４をパッケージ内で回路接続するボンディングワイヤー２６等が設けられる。
【００２３】
更に、この実施形態では、ＢＧＡパッケージ２１内に於いて、ＢＧＡパッケージ２１の高周波信号入力端となるＢＧＡ半田ボール２３ｉと、半導体チップ２４の高周波信号入力端（信号入力パッド）に接続されたボンディングワイヤー２６ｉとの間を接続する信号伝送用の配線２７ｉとは別に、上記半導体チップ２４の高周波信号入力端に、別のボンディングワイヤー２６ｊを介して終端回路を形成する終端用の配線２７ｊが設けられる。即ち、ＢＧＡ半田ボール２３ｉ、信号伝送用の配線２７ｉ、ボンディングワイヤー２６ｉ等より形成される信号入力回路とは別に、ボンディングワイヤー２６ｊ、終端用の配線２７ｊ、およびＢＧＡ半田ボール２３ｊ等により形成される終端回路が設けられる。ここで上記ＢＧＡ半田ボール２３ｉは、図１に示す基板やケーブルなどの伝送線路部の配線１３と入力側電子デバイス部内の配線１４との接続点となる電気端子に相当し、配線２７ｉは図１に示す入力側電子デバイス部内の配線１４に相当する。
【００２４】
この終端回路は、上記半導体チップ２４の高周波信号入力端（信号入力パッド）が、ボンディングワイヤー２６ｊ、および終端用の配線２７ｊを介して、ＢＧＡ半田ボール２３ｊに接続される。ここで上記終端用の配線２７ｊは、図１に示す入力側電子デバイス部内の別の配線１６に相当し、ＢＧＡ半田ボール２３ｊは入力側電子デバイス部内の別の配線１６と終端抵抗１５との接続点となる端子部に相当する。
【００２５】
図２（ｃ）に示すように、プリント基板面に於いて、ＢＧＡパッケージ２１の高周波信号入力端となるＢＧＡ半田ボール２３ｉには、基板やケーブルなどの伝送線路部の配線２８が接続され、ＢＧＡ半田ボール２３ｊには配線パターン２９を介して終端抵抗３０が、ＢＧＡパッケージ２１の近くでグランドに接続される。ここで上記伝送線路部の配線２８は、図１に示す基板やケーブルなどの伝送線路部の配線１３に相当し、終端抵抗３０は終端抵抗１５に相当する。
【００２６】
上記した図２に示す回路構成では、半導体チップ２４の高周波信号入力端が、ボンディングワイヤー２６ｊ、終端用の配線２７ｊ（図１の入力側電子デバイス部内の別の配線１６に相当）、ＢＧＡ半田ボール２３ｊ等を介して終端抵抗３０（図１の終端抵抗１５に相当）により終端される構成であることから、伝送線路部（配線２８）からみた、入力側電子デバイス部（半導体チップ２４の高周波信号入力端）のインピーダンスは、上記図５に示す回路構成に比して非常に低く、従って高速クロック等の周波数が高い信号の波形品質を向上できる。
【００２７】
図３に示す第２の具体的な回路構成例に於いては、ＢＧＡパッケージ２１の内部に、図３（ｂ）に示すように、高周波信号を扱う半導体チップ２４、グランドリング２５、半導体チップ２４をパッケージ内で回路接続するボンディングワイヤー２６等が設けられる。更に、ＢＧＡパッケージ２１の高周波信号入力端となるＢＧＡ半田ボール２３ｉと、半導体チップ２４の高周波信号入力端に接続されたボンディングワイヤー２６ｉとの間を接続する信号伝送用の配線２７ｉとは別に、上記半導体チップ２４の高周波信号入力端に終端回路を形成する、終端用の配線２７ｊ、および終端用のＢＧＡ半田ボール２３ｊが設けられる。上記終端用の配線２７ｊは、上記ボンディングワイヤー２６ｉと上記信号伝送用の配線２７ｉとの間を接続する回路部に一端が接続され、他端が終端用のＢＧＡ半田ボール２３ｊに接続される。
【００２８】
この終端回路は、上記半導体チップ２４の高周波信号入力端（信号入力パッド）が、ボンディングワイヤー２６ｉ、および終端用の配線２７ｊを介して、終端用のＢＧＡ半田ボール２３ｊに接続される。ここで上記終端用の配線２７ｊは、図１に示す入力側電子デバイス部内の別の配線１６に相当し、終端用のＢＧＡ半田ボール２３ｊは入力側電子デバイス部内の別の配線１６と終端抵抗１５との接続点となる端子部に相当する。
【００２９】
上記した図３に示す回路構成では、半導体チップ２４の高周波信号入力端が、ボンディングワイヤー２６ｉ、終端用の配線２７ｊ（図１の入力側電子デバイス部内の別の配線１６に相当）、終端用のＢＧＡ半田ボール２３ｊ、配線パターン２９等を介して終端抵抗３０（図１の終端抵抗１５に相当）により終端される構成であることから、伝送線路部（配線２８）からみた、入力側電子デバイス部（半導体チップ２４の高周波信号入力端）のインピーダンスは、上記図５に示す回路構成に比して非常に低く、従って上記図２に示した実施形態と同様に、高速クロック等の周波数が高い信号の波形品質を向上できる。
【００３０】
上記した本発明の終端回路技術を双方向通信の電子デバイスに適応した本発明の第２実施形態に於ける、終端回路を含む信号伝送回路の構成を図４に示している。ここでは、入出力バッファ４１を備えた電子デバイス部（Ａ）と、入出力バッファ４７を備えた電子デバイス部（Ｂ）との間が、回路基板の回路パターンやケーブルなどの伝送線路部の配線４３により接続された回路構成に、本発明を適用した例を示している。
【００３１】
この図４に示す回路構成では、入出力バッファ４１の信号出力バッファ４１ａより出力された信号が電子デバイス部（Ａ）内の配線４２、伝送線路部の配線４３、電子デバイス部（Ｂ）内の配線４４を介して、入出力バッファ４７の信号入力バッファ４７ａに入力される。また、入出力バッファ４７の信号出力バッファ４７ｂより出力された信号が電子デバイス部（Ｂ）内の配線４４、伝送線路部の配線４３、電子デバイス部（Ａ）内の配線４２を介して、入出力バッファ４１の信号入力バッファ４１ｂに入力される。
【００３２】
更に、図４に示す回路構成では、電子デバイス部（Ｂ）内の配線４４と信号入力バッファ４７ａとの接続回路部を起点に、終端回路に専用の配線（終端回路用配線）４６が、電子デバイス部（Ｂ）のパッケージ外（伝送線路部）に導出され、その終端回路用配線４６に終端抵抗４５が接続される。また、電子デバイス部（Ａ）内の配線４２と信号入力バッファ４１ｂとの接続回路部を起点に、終端回路に専用の配線（終端回路用配線）４９が、電子デバイス部（Ａ）のパッケージ外（伝送線路部）に導出され、その終端回路用配線４９に終端抵抗４８が接続される。
【００３３】
この図４に示す回路構成に於いては、配線４３、終端抵抗４５等が存在する伝送線路部と、配線４４、入出力バッファ４７等が存在する電子デバイス部（Ｂ）との間に於いて、配線４４の入出力バッファ４７への伝送端（回路接続端）が、電子デバイス部（Ｂ）内の別の配線（終端回路用配線）４６を介して電子デバイス部（Ｂ）に設けられた入出力バッファ４７の近くで終端抵抗４５により終端される。また、配線４３、終端抵抗４８等が存在する伝送線路部と、配線４２、入出力バッファ４１等が存在する電子デバイス部（Ａ）との間に於いて、配線４２の入出力バッファ４１への伝送端（回路接続端）が、電子デバイス部（Ａ）内の別の配線（終端回路用配線）４９を介して電子デバイス部（Ａ）に設けられた入出力バッファ４１の近くで終端抵抗４８により終端される。
【００３４】
このような回路構成に於いても、上記図１に示した実施形態と同様に、信号入力側のインピーダンスが上記図５に示す回路構成に比して非常に低く、従って高速クロック等の周波数が高い伝送信号の波形品質を向上できる。
【００３５】
尚、上記した実施形態に於いては、電子デバイスとして、ＢＧＡパッケージを例に示したが、その他のすべての半導体デバイスを対象に本発明を適用できる。例えばリードフレームをもつ半導体デバイスを用いた電子回路に於いて、その半導体デバイスに、終端回路に専用のリードフレーム、若しくはインナーリード、若しくはアウターリードを設け、これらのリードを用いて終端回路を構成することも可能である。
【００３６】
【発明の効果】
以上詳記したように本発明によれば、現状の高速動作周波数の信号伝送に対して、終端回路の反射ノイズ防止機能を十分に発揮できる電子回路装置、電子デバイスパッケージおよび伝送線路の終端方法が提供できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に於ける終端回路を含む信号伝送回路の構成を示す図。
【図２】上記実施形態に於ける第１の具体的な回路構成例を示す図。
【図３】上記実施形態に於ける第２の具体的な回路構成例を示す図。
【図４】本発明の第２実施形態に於ける終端回路を含む信号伝送回路の構成を示す図。
【図５】従来の終端回路を含む信号伝送回路の構成を示す図。
【符号の説明】
１１…信号出力バッファ
１２…出力側電子デバイス部内の配線
１３…基板やケーブルなどの伝送線路
１４…入力側電子デバイス部内の配線
１５…終端抵抗
１６…入力側電子デバイス部内の配線
１７…信号入力バッファ
２１…ＢＧＡパッケージ
２２…ＢＧＡパッケージの裏面部
２３…ＢＧＡ半田ボール
２４…半導体チップ
２５…グランドリング
２６…ボンディングワイヤー
２７ｉ…信号伝送用の配線
２７ｊ…終端用の配線
２８…伝送線路部の配線
２９…配線パターン
３０…終端抵抗
４１…入出力バッファ
４１ａ…信号出力バッファ
４１ｂ…信号入力バッファ
４２…電子デバイス部内の配線
４３…伝送線路部の配線
４４…電子デバイス部内の配線
４５…終端抵抗
４６…終端回路用配線
４７…入出力バッファ
４７ａ…信号入力バッファ
４７ｂ…信号出力バッファ
４８…終端抵抗
４９…終端回路用配線
Claims (12)
- 電子デバイスの外部に設けた終端抵抗により前記電子デバイス内の半導体回路素子に入力される高周波信号の線路を終端する電子回路装置に於いて、
前記高周波信号を前記電子デバイスに入力する伝送線路と、
前記伝送線路に一端が接続され他端が前記半導体回路素子の高周波信号入力端に接続されて前記高周波信号を前記半導体回路素子の高周波信号入力端に入力する信号用線路と、
前記信号用線路の他端と前記半導体回路素子の高周波信号入力端との接続点に一端が接続され他端が前記電子デバイスより導出された終端用線路と、
前記電子デバイスより導出された前記終端用線路に接続された終端抵抗と
を具備したことを特徴とする電子回路装置。 - 前記終端用線路は、前記電子デバイス内に設けられている専用線路を介して前記半導体回路素子のパッドに接続される請求項１記載の電子回路装置。
- 前記信号用線路は、前記電子デバイス内に設けられている専用線路を介して前記半導体回路素子のパッドに接続され、前記終端用線路は、前記信号用線路と前記専用線路との接続部に接続される請求項１記載の電子回路装置。
- 前記専用線路は、ボンディングワイヤーであることを特徴とする請求項２または３に記載の電子回路装置。
- 前記専用線路は、リードフレームであることを特徴とする請求項２または３に記載の電子回路装置。
- 半導体チップを内蔵した電子デバイスパッケージであって、
高周波信号を入力する信号入力用の端子と、
前記信号入力用の端子に一端が接続され他端が前記半導体チップ内の高周波信号入力端に接続されて前記高周波信号を前記半導体チップ内の高周波信号入力端に入力する信号用線路と、
前記信号用線路の他端と前記半導体チップ内の高周波信号入力端との接続点に一端が接続され他端が前記半導体チップより導出された終端用線路と、
前記終端用線路の他端に設けられた終端抵抗接続用の端子とを具備したことを特徴とする電子デバイスパッケージ。 - 前記信号入力用の端子と、終端抵抗接続用の端子とは、それぞれ各端子毎に専用の配線パターンおよびボンディングワイヤーを介して前記半導体チップのパッドに接続される請求項６記載の電子デバイスパッケージ。
- 前記終端抵抗接続用の端子は、前記半導体チップ近傍で前記信号入力用のリード端子に配線パターンにより接続される請求項６記載の電子デバイスパッケージ。
- 高周波信号を伝送する信号伝送線路を終端せずに電子デバイス内の高周波信号入力端に接続し、前記電子デバイス内の高周波信号入力端より終端用配線を導出して、前記電子デバイスより導出した前記終端用配線を用い前記電子デバイスの近傍に終端回路を形成したことを特徴とする伝送線路の終端方法。
- 電子デバイスパッケージに内蔵された半導体チップの伝送線路の終端方法に於いて、
前記高速信号の伝送線路を終端せずに前記半導体チップに接続し、前記半導体チップ内で前記伝送線路に回路接続した終端用配線を前記電子デバイスより導出して、前記終端用配線に反射ノイズ防止用の終端抵抗を接続したことを特徴とする伝送線路の終端方法。 - 前記終端用配線は、前記終端用配線に専用のボンディングワイヤーを介して前記半導体チップに接続される請求項１０記載の伝送線路の終端方法。
- 前記半導体チップ付近の前記高速信号の伝送線路に前記終端用配線を接続した請求項１０記載の伝送線路の終端方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002160684A JP3597830B2 (ja) | 2002-05-31 | 2002-05-31 | 電子回路装置、電子デバイスパッケージおよび伝送線路の終端方法 |
| TW092105362A TW200307363A (en) | 2002-05-31 | 2003-03-12 | Electronic circuit device and electronic device package |
| US10/405,609 US20030222674A1 (en) | 2002-05-31 | 2003-04-03 | Electronic circuit device and electronic device package |
| CN03123112A CN1463042A (zh) | 2002-05-31 | 2003-04-17 | 电子电路器件和电子器件封装 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002160684A JP3597830B2 (ja) | 2002-05-31 | 2002-05-31 | 電子回路装置、電子デバイスパッケージおよび伝送線路の終端方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004007286A JP2004007286A (ja) | 2004-01-08 |
| JP3597830B2 true JP3597830B2 (ja) | 2004-12-08 |
Family
ID=29561615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002160684A Expired - Fee Related JP3597830B2 (ja) | 2002-05-31 | 2002-05-31 | 電子回路装置、電子デバイスパッケージおよび伝送線路の終端方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20030222674A1 (ja) |
| JP (1) | JP3597830B2 (ja) |
| CN (1) | CN1463042A (ja) |
| TW (1) | TW200307363A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7088170B2 (en) * | 2003-06-30 | 2006-08-08 | International Business Machines Corporation | Multiplexer and demultiplexer |
| JP4720392B2 (ja) * | 2005-09-16 | 2011-07-13 | 富士ゼロックス株式会社 | バス回路及び半導体回路 |
| US9455715B2 (en) | 2011-06-30 | 2016-09-27 | Alterm Corporation | Apparatus for improving reliability of electronic circuitry and associated methods |
| JP6015144B2 (ja) * | 2012-06-04 | 2016-10-26 | 富士通株式会社 | 電子機器及び半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2870288B2 (ja) * | 1992-03-17 | 1999-03-17 | 株式会社日立製作所 | 双方向信号伝送回路 |
| US5686872A (en) * | 1995-03-13 | 1997-11-11 | National Semiconductor Corporation | Termination circuit for computer parallel data port |
| US5534812A (en) * | 1995-04-21 | 1996-07-09 | International Business Machines Corporation | Communication between chips having different voltage levels |
| US6411122B1 (en) * | 2000-10-27 | 2002-06-25 | Intel Corporation | Apparatus and method for dynamic on-die termination in an open-drain bus architecture system |
| US6677778B2 (en) * | 2002-05-23 | 2004-01-13 | Hewlett-Packard Development Company, L.P. | Device and method to cause a false data value to be correctly seen as the proper data value |
-
2002
- 2002-05-31 JP JP2002160684A patent/JP3597830B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-12 TW TW092105362A patent/TW200307363A/zh unknown
- 2003-04-03 US US10/405,609 patent/US20030222674A1/en not_active Abandoned
- 2003-04-17 CN CN03123112A patent/CN1463042A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TW200307363A (en) | 2003-12-01 |
| JP2004007286A (ja) | 2004-01-08 |
| US20030222674A1 (en) | 2003-12-04 |
| CN1463042A (zh) | 2003-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8081487B2 (en) | Signal transmission circuit, IC package, and mounting board | |
| JP2005328032A (ja) | 半導体装置およびプリント回路板 | |
| JP2005341118A (ja) | フィルタ回路、論理ｉｃ、マルチチップモジュール、フィルタ搭載型コネクタ、伝送装置及び伝送システム | |
| JP2006254303A (ja) | 信号伝送回路、ｉｃパッケージ、実装基板及びｉｃチップ | |
| JPH11177189A (ja) | プリント基板上配線の終端構造 | |
| US20050230852A1 (en) | Semiconductor chip package | |
| JPH03195049A (ja) | 半導体集積回路装置 | |
| JP3597830B2 (ja) | 電子回路装置、電子デバイスパッケージおよび伝送線路の終端方法 | |
| US6998292B2 (en) | Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier | |
| JP3166490B2 (ja) | Ｂｇａ型半導体装置 | |
| US6949823B2 (en) | Method and apparatus for high electrical and thermal performance ball grid array package | |
| CN110781640B (zh) | 消除反射的封装迹线设计 | |
| JP2008078314A (ja) | 高速信号回路装置 | |
| JP2001094032A (ja) | 半導体装置 | |
| US20090032922A1 (en) | Semiconductor Package, Printed Wiring Board Structure and Electronic Apparatus | |
| JP3703362B2 (ja) | 電子機器 | |
| JPH0786509A (ja) | 半導体集積回路 | |
| JP3339521B2 (ja) | 信号伝送回路 | |
| JP2010262787A (ja) | 周波数無依存ケーブルモジュール | |
| JPH10270648A (ja) | 半導体パッケージ | |
| JP2007129122A (ja) | 半導体装置 | |
| JP3339582B2 (ja) | 信号伝送装置 | |
| JPH0621259A (ja) | 配線基板 | |
| JP2933793B2 (ja) | マルチチップモジュール | |
| JP2001196766A (ja) | 光素子の取付構造及び光送受信モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040615 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040813 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040909 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070917 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |