JP6015144B2 - 電子機器及び半導体装置 - Google Patents
電子機器及び半導体装置 Download PDFInfo
- Publication number
- JP6015144B2 JP6015144B2 JP2012127326A JP2012127326A JP6015144B2 JP 6015144 B2 JP6015144 B2 JP 6015144B2 JP 2012127326 A JP2012127326 A JP 2012127326A JP 2012127326 A JP2012127326 A JP 2012127326A JP 6015144 B2 JP6015144 B2 JP 6015144B2
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- wiring
- receiver
- signal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/24—Terminating devices
- H01P1/26—Dissipative terminations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
Description
本発明の諸態様を付記として以下に示す。
信号源に対してデイジーチェーン接続される複数の半導体装置と、
前記信号源から前記デイジーチェーン接続における分岐点までの間、及び各分岐点間を接続する第1の配線と、
前記分岐点と当該分岐点に対応する前記半導体装置の入力端とを接続する第2の配線と、
前記第2の配線と前記半導体装置の前記入力端との間に接続され、当該半導体装置での信号反射による反射波を抑制する終端回路とを有し、
前記第2の配線のインピーダンスが、前記第1の配線のインピーダンス、前記半導体装置を有するパッケージにおける配線のインピーダンス、及び前記終端回路が有する抵抗成分のインピーダンスのいずれよりも高いことを特徴とする電子機器。
(付記2)
前記半導体装置を有する前記パッケージの外部に、当該半導体装置に対応する前記終端回路が形成されていることを特徴とする付記1記載の電子機器。
(付記3)
前記半導体装置と、当該半導体装置に対応する前記終端回路とが、同じパッケージに形成されていることを特徴とする付記1記載の電子機器。
(付記4)
前記半導体装置は、SDRAMであることを特徴とする付記1記載の電子機器。
(付記5)
前記終端回路は、容量と抵抗が直列に接続された直列回路を有することを特徴とする付記1記載の電子機器。
(付記6)
信号源からの信号が入力される端子と、
前記信号源からの信号を前記端子を介して受けるレシーバと、
前記端子と前記レシーバの入力端との間に接続され、当該レシーバでの信号反射による反射波を抑制する終端回路とを有し、
前記端子と前記レシーバの入力端とを接続する配線のインピーダンス、及び前記終端回路が有する抵抗成分のインピーダンスがともに、前記端子に接続される外部の配線のインピーダンスより低く設定されることを特徴とする半導体装置。
12 配線(主線部)
13 配線(分岐部分)
14A、14B レシーバのパッケージ
15 レシーバ
16 配線(パッケージ部)
17 終端回路
RA、RB 抵抗
CA 容量
Claims (4)
- 信号源に対してデイジーチェーン接続される複数の半導体装置と、
前記信号源から前記デイジーチェーン接続における分岐点までの間、及び各分岐点間を接続する第1の配線と、
前記分岐点と当該分岐点に対応する前記半導体装置の入力端とを接続する第2の配線と、
前記第2の配線と前記半導体装置の前記入力端との間に接続され、当該半導体装置での信号反射による反射波を抑制する終端回路とを有し、
前記第2の配線のインピーダンスが、前記第1の配線のインピーダンス、前記半導体装置を有するパッケージにおける配線のインピーダンス、及び前記終端回路が有する抵抗成分のインピーダンスのいずれよりも高いことを特徴とする電子機器。 - 前記半導体装置を有する前記パッケージの外部に、当該半導体装置に対応する前記終端回路が形成されていることを特徴とする請求項1記載の電子機器。
- 前記半導体装置と、当該半導体装置に対応する前記終端回路とが、同じパッケージに形成されていることを特徴とする請求項1記載の電子機器。
- 信号源からの信号が入力される端子と、
前記信号源からの信号を前記端子を介して受けるレシーバと、
前記端子と前記レシーバの入力端との間に接続され、当該レシーバでの信号反射による反射波を抑制する終端回路とを有し、
前記端子と前記レシーバの入力端とを接続する配線のインピーダンス、及び前記終端回路が有する抵抗成分のインピーダンスがともに、前記端子に接続される外部の配線のインピーダンスより低く設定されることを特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012127326A JP6015144B2 (ja) | 2012-06-04 | 2012-06-04 | 電子機器及び半導体装置 |
US13/834,555 US9160048B2 (en) | 2012-06-04 | 2013-03-15 | Electronic device with terminal circuits |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012127326A JP6015144B2 (ja) | 2012-06-04 | 2012-06-04 | 電子機器及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013251870A JP2013251870A (ja) | 2013-12-12 |
JP6015144B2 true JP6015144B2 (ja) | 2016-10-26 |
Family
ID=49669496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012127326A Expired - Fee Related JP6015144B2 (ja) | 2012-06-04 | 2012-06-04 | 電子機器及び半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9160048B2 (ja) |
JP (1) | JP6015144B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015129757A1 (ja) * | 2014-02-27 | 2015-09-03 | 国立大学法人京都工芸繊維大学 | 非相反伝送線路装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5534641U (ja) * | 1978-08-26 | 1980-03-06 | ||
FR2631169B1 (fr) * | 1988-05-04 | 1990-07-13 | Cit Alcatel | Dispositif de distribution de signaux numeriques a tres hauts debits |
JPH0555629U (ja) * | 1991-12-19 | 1993-07-23 | 安藤電気株式会社 | 論理差動回路間の接続インピーダンス補正回路 |
US6194979B1 (en) | 1999-03-18 | 2001-02-27 | Cts Corporation | Ball grid array R-C network with high density |
JP2000340956A (ja) | 1999-05-31 | 2000-12-08 | Matsushita Electric Ind Co Ltd | 多層配線基板 |
US6937111B2 (en) * | 2001-11-21 | 2005-08-30 | Hynix Semiconductor Inc. | Device and system having self-terminated driver and active terminator for high speed interface |
JP3597830B2 (ja) * | 2002-05-31 | 2004-12-08 | 株式会社東芝 | 電子回路装置、電子デバイスパッケージおよび伝送線路の終端方法 |
JP3952401B2 (ja) * | 2003-01-17 | 2007-08-01 | 株式会社ルネサステクノロジ | 線路分岐回路と線路分岐方法 |
JP2008311347A (ja) | 2007-06-13 | 2008-12-25 | Seiko Epson Corp | 半導体モジュール及びその製造方法 |
JP5305717B2 (ja) * | 2008-04-15 | 2013-10-02 | 三菱電機株式会社 | マルチポイント接続信号伝送回路 |
KR100943861B1 (ko) * | 2008-06-12 | 2010-02-24 | 주식회사 하이닉스반도체 | 임피던스 매칭된 양방향 멀티 드롭 버스 시스템, 그를이용한 메모리 시스템 및 메모리 모듈 |
JP2010080671A (ja) | 2008-09-26 | 2010-04-08 | Dainippon Printing Co Ltd | 電子素子実装体 |
-
2012
- 2012-06-04 JP JP2012127326A patent/JP6015144B2/ja not_active Expired - Fee Related
-
2013
- 2013-03-15 US US13/834,555 patent/US9160048B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013251870A (ja) | 2013-12-12 |
US20130321098A1 (en) | 2013-12-05 |
US9160048B2 (en) | 2015-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8922029B2 (en) | Apparatus having a wiring board and memory devices | |
US9089060B1 (en) | Ball-out for differential signals | |
US8395955B2 (en) | Semiconductor memory interface device with a noise cancellation circuit having a phase and gain adjustment circuitry | |
JP6091239B2 (ja) | プリント回路板、プリント配線板および電子機器 | |
US9722643B2 (en) | Enhanced echo cancellation in full-duplex communication | |
KR100913711B1 (ko) | 인쇄 회로 보드 | |
JP6015144B2 (ja) | 電子機器及び半導体装置 | |
JP5324619B2 (ja) | 信号伝送回路 | |
JP2016005155A (ja) | プリント回路板及びプリント配線板 | |
JP2009283673A (ja) | 半導体装置 | |
US9767859B2 (en) | Printed circuit board and printed wiring board | |
TW201311064A (zh) | 印刷電路板 | |
JP5040587B2 (ja) | 高周波回路装置 | |
US20080301352A1 (en) | Bus architecture | |
US20140043097A1 (en) | Electronic device and noise reducing method | |
US20160156086A1 (en) | Power and Signal Extender and Related Circuit Board | |
JP5930887B2 (ja) | 信号伝送回路 | |
TWI518868B (zh) | 積體電路 | |
JP2002271108A (ja) | プリント配線基板装置及び電子機器 | |
JP2008177439A (ja) | 半導体装置 | |
JP2010093155A (ja) | 半導体装置及びその製造方法、積層配線基板 | |
US8415970B1 (en) | Method and apparatus for reducing crosstalk effects | |
JPH08330523A (ja) | 配線配置方法 | |
Yamaguchi et al. | Influence of anti-resonance peak in power supply network on power and signal integrity | |
JP2011035525A (ja) | プリント配線基板及びプリント配線方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160830 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160912 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6015144 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |