TW201311064A - 印刷電路板 - Google Patents

印刷電路板 Download PDF

Info

Publication number
TW201311064A
TW201311064A TW100131850A TW100131850A TW201311064A TW 201311064 A TW201311064 A TW 201311064A TW 100131850 A TW100131850 A TW 100131850A TW 100131850 A TW100131850 A TW 100131850A TW 201311064 A TW201311064 A TW 201311064A
Authority
TW
Taiwan
Prior art keywords
transmission line
signal
connection point
circuit board
printed circuit
Prior art date
Application number
TW100131850A
Other languages
English (en)
Inventor
Hua-Li Zhou
Chia-Nan Pai
Shou-Kuo Hsu
Original Assignee
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Prec Ind Co Ltd filed Critical Hon Hai Prec Ind Co Ltd
Publication of TW201311064A publication Critical patent/TW201311064A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Dc Digital Transmission (AREA)

Abstract

一種印刷電路板，包括一訊號層及一參考層，該訊號層上設置一多負載拓撲硬體架構，該多負載拓撲硬體架構包括一用於發送驅動訊號的訊號發送端，該訊號發送端透過一第一傳輸線連接至一連接點，該連接點經由一第二傳輸線及一第三傳輸線分別連接至一第一接收端及一第二接收端，該第二傳輸線的長度大於第三傳輸線的長度且其差異值大於該驅動訊號的訊號傳輸速度與訊號上升時間的乘積，該參考層上正對第二傳輸線的位置被挖空。

Description

印刷電路板
本發明涉及一種印刷電路板。
電子技術的發展使得IC（積體電路）的工作速度愈來愈快，工作頻率愈來愈高，其上設計的負載即晶片數亦愈來愈多，於是設計者在設計時經常需要將一個訊號發送端連接至兩個甚至多個晶片，用於為該兩個甚至多個晶片提供訊號。
參照圖1，其為習知技術中設置於印刷電路板上的多負載拓撲架構圖，其中包含有一訊號發送端10及兩個接收端20、30，其中該訊號發送端10與兩個接收端20、30之間採用菊花鏈拓撲架構相連接。
在此架構中，驅動訊號是從訊號發送端10出發沿傳輸線到達各接收端，由於各接收端20及30擺放位置的限制，各支路傳輸線的長度可能相差較大，即從該訊號發送端10出發的訊號到達各接收端所經過的傳輸線長度相差較大，而該驅動訊號每經過一段距離的傳輸線就會存在一定時間的延遲，如果兩傳輸線的長度差異大於該驅動訊號的訊號傳輸速度與訊號上升時間的乘積，則該兩傳輸線所連接的接收端20及30所接收到的訊號將會明顯不同步；同時，由於各接收端20及30之間的距離相差較大，導致較遠接收端的反射訊號會反射至其他較近接收端處，從而使得距離較近的接收端所接收的訊號產生疊加，此時會使其波形在上升期間產生非單調（non-monotonic）現象，影響了訊號的完整性及其功能，導致時序和數位運算錯誤。
請一並參照圖2，其為對圖1中多負載所接收的訊號進行仿真驗證的波形圖，其中訊號曲線22及33分別對應為接收端20及30的訊號仿真曲線，從圖中我們可以看出，該接收端30對應的訊號仿真曲線33在上升期間產生嚴重的非單調現象（即0.99V至1.65V期間出現反復的現象），其有可能會影響訊號的完整性，更有可能導致時序和數位運算錯誤。
鑒於以上內容，有必要提供一種印刷電路板，用於減弱其上設置的多負載拓撲硬體架構中的接收端所接收的訊號的非單調性，以提升系統工作的穩定性。
一種印刷電路板，包括一訊號層及一參考層，該訊號層上設置一多負載拓撲硬體架構，該多負載拓撲硬體架構包括一用於發送驅動訊號的訊號發送端，該訊號發送端透過一第一傳輸線連接至一連接點，該連接點經由一第二傳輸線及一第三傳輸線分別連接至一第一接收端及一第二接收端，該第二傳輸線的長度大於第三傳輸線的長度且其差異值大於驅動訊號的訊號傳輸速度與訊號上升時間的乘積，該參考層上正對第二傳輸線的位置被挖空。
一種印刷電路板，包括一訊號層及一參考層，該訊號層上設置一多負載拓撲硬體架構，該多負載拓撲硬體架構包括一用於發送驅動訊號的訊號發送端，該訊號發送端透過一第一傳輸線連接至一第一連接點，該第一連接點經由第二及第三傳輸線分別連接至一第一接收端及一第二連接點，該第二連接點經由第四及第五傳輸線分別連接至一第二接收端及一第三接收端，該第二傳輸線長度小於第一連接點與第二接收端之間的傳輸線長度且其差異值大於驅動訊號的訊號傳輸速度與訊號上升時間的乘積，該第四傳輸線長度大於第五傳輸線長度且其差異值大於驅動訊號的訊號傳輸速度與訊號上升時間的乘積，該參考層上位於第一連接點至第二及第三接收端下方的位置以及位於第四傳輸線下方的位置被挖空。
上述印刷電路板中，將較長的第二傳輸線下方的參考層挖空可適當增加增加該第二傳輸線的阻值，從而使第三傳輸線可分得更大的電流以實現來自訊號發送端的訊號在電位切換過程中不再出現明顯的非單調現象。
參照圖3，本發明印刷電路板的較佳實施方式包括一訊號層500及一參考層600。該訊號層500上設置一多負載拓撲硬體架構，該多負載拓撲硬體架構包括一訊號發送端100、兩個接收端200、300、一電阻RS1及傳輸線510、520、530，其中訊號發送端100與兩個接收端200及300之間採用菊花鏈拓撲方式相連接，該訊號發送端100透過傳輸線510連接至一連接點A，該連接點A分別經由傳輸線520及530連接至接收端200及300。該電阻RS1串聯於連接點A與訊號發送端100之間。
上述菊花鏈拓撲架構中，該傳輸線520的長度大於傳輸線530的長度，且其差異值大於由該訊號發送端100所發出的驅動訊號的訊號傳輸速度與訊號上升時間的乘積。
上述多負載拓撲架構中，驅動訊號從該訊號發送端100出發沿傳輸線到達各接收端200、300。該電阻RS1用於匹配訊號發送端100的輸出電阻與傳輸線510的阻抗。
該參考層600設置於訊號層500的下方，且參考層600上位於傳輸線520下方位置的銅箔被挖空。如此，可使得傳輸線520的特性阻抗值增大，從而使傳輸線530可分得更大的電流，最終可實現來自訊號發送端100的訊號在電位切換過程中不再出現明顯的非單調現象。對於被挖空區域的大小，設計者可對傳輸線520及530進行仿真，以得到兩傳輸線520及530的阻抗差異，並據此來預估傳輸線520下方被挖空區域的大小，之後對預估的挖空區域、傳輸線520及530進行仿真並對預估的挖空區域進行調整，從而確定挖空區域的大小，以增大傳輸線520的阻抗。本實施方式中，該參考層600上被挖空的區域的形狀與傳輸線520的形狀相同。
請一並參照圖4，其為對本發明印刷電路板上多負載拓撲硬體架構中多負載所接收的訊號進行仿真驗證的波形圖，其中訊號曲線222、333分別對應為接收端200、300的訊號仿真曲線，從圖中可以看出，其相較於圖2中而言，在0.99V至1.65V期間明顯減少了非單調現象的產生。
上述實施方式以兩分支電路為例進行說明，其也可以適用其他菊花拓撲方式連接的架構。當多負載拓撲硬體架構中包括有多個分支電路時，在遇到每一分支狀之拓撲結構時，按照上述理論對該分支狀拓撲結構中的每一分支進行分析以確定兩分支傳輸線的阻抗值之間的關係，然後根據較長傳輸線所需阻抗值來確定參考層所需挖空的形狀與大小，以適當增大較長傳輸線的阻抗值，從而使較短傳輸線可分得更大的電流以抬高發生非單調現象的位置。
圖5即示出了另一種菊花拓撲方式，其包括三個接收端210、310、320，其中該訊號發送端100透過電阻RS1、傳輸線550與連接點A1相連，連接點A1分別透過傳輸線560及570與連接點B及接收端310相連，連接點B分別透過傳輸線580、590與接收端210及320相連。該連接點A1至接收端210及320之間的傳輸線的長度大於連接點A1至接收端310之間的傳輸線570的長度，連接點B至接收端210之間的傳輸線580的長度大於連接點B至接收端320之間的傳輸線590的長度。此時，設計者可先對傳輸線580和590進行仿真以得到兩者的阻抗差異，並據此來預估傳輸線580下方被挖空區域的大小，之後再次進行仿真並對預估的挖空區域進行調整，從而確定傳輸線580下方挖空區域的大小。然後，對連接點A1至接收端210及320之間的傳輸線580、590進行仿真以得到其等效阻抗，之後再將得到的等效阻抗與傳輸線570進行仿真以得到兩者的阻抗差異，並據此來預估連接點A至接收端210及320下方被挖空區域的大小，之後再次進行仿真並對預估的挖空區域進行調整，從而確定挖空區域的大小。
綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，舉凡熟悉本案技藝之人士，在爰依本發明精神所作之等效修飾或變化，皆應涵蓋於以下之申請專利範圍內。
10、100．．．訊號發送端
20、30、200、300、210、310、320．．．接收端
22、33、222、333．．．訊號曲線
510、520、530、550、560、570、580、590．．．傳輸線
A、B、A1．．．連接點
500．．．訊號層
600．．．參考層
RS1．．．電阻
圖1為習知技術中多負載拓撲硬體架構示意圖。
圖2為對圖1中多負載所接收的訊號進行仿真驗證的波形圖。
圖3為本發明印刷電路板的較佳實施方式的示意圖。
圖4為對圖3中多負載所接收的訊號進行仿真驗證的波形圖。
圖5為本發明印刷電路板上多負載拓撲硬體架構的另一示意圖。
100．．．訊號發送端
200、300．．．接收端
510、520、530．．．傳輸線
A．．．連接點
500．．．訊號層
600．．．參考層
RS1．．．電阻

Claims (5)

  1. 一種印刷電路板，包括一訊號層及一參考層，該訊號層上設置一多負載拓撲硬體架構，該多負載拓撲硬體架構包括一用於發送驅動訊號的訊號發送端，該訊號發送端透過一第一傳輸線連接至一連接點，該連接點經由一第二傳輸線及一第三傳輸線分別連接至一第一接收端及一第二接收端，該第二傳輸線的長度大於第三傳輸線的長度且其差異值大於驅動訊號的訊號傳輸速度與訊號上升時間的乘積，其改良在於：該參考層上位於第二傳輸線下方的位置被挖空。
  2. 如申請專利範圍第1項所述之印刷電路板，其中該被挖空的區域的形狀與第二傳輸線的形狀相同。
  3. 如申請專利範圍第1項所述之印刷電路板，其中該第一傳輸線上靠近訊號發送端的位置設置一電阻，該電阻的阻值用於使得訊號發送端的輸出阻抗與第一傳輸線的阻抗相匹配。
  4. 一種印刷電路板，包括一訊號層及一參考層，該訊號層上設置一多負載拓撲硬體架構，該多負載拓撲硬體架構包括一用於發送驅動訊號的訊號發送端，該訊號發送端透過一第一傳輸線連接至一第一連接點，該第一連接點經由第二及第三傳輸線分別連接至一第一接收端及一第二連接點，該第二連接點經由第四及第五傳輸線分別連接至一第二接收端及一第三接收端，該第二傳輸線長度小於第一連接點與第二接收端之間的傳輸線長度且其差異值大於驅動訊號的訊號傳輸速度與訊號上升時間的乘積，該第四傳輸線長度大於第五傳輸線長度且其差異值大於驅動訊號的訊號傳輸速度與訊號上升時間的乘積，其改良在於：該參考層上位於第一連接點至第二及第三接收端下方的位置以及位於第四傳輸線下方的位置被挖空。
  5. 如申請專利範圍第4項所述之印刷電路板，其中該第一傳輸線上靠近訊號發送端的位置設置一電阻，該電阻的阻值用於使得訊號發送端的輸出阻抗與第一傳輸線的阻抗相匹配。
TW100131850A 2011-08-30 2011-09-05 印刷電路板 TW201311064A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011102528352A CN102958268A (zh) 2011-08-30 2011-08-30 印刷电路板

Publications (1)

Publication Number Publication Date
TW201311064A true TW201311064A (zh) 2013-03-01

Family

ID=47742000

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100131850A TW201311064A (zh) 2011-08-30 2011-09-05 印刷電路板

Country Status (3)

Country Link
US (1) US8604351B2 (zh)
CN (1) CN102958268A (zh)
TW (1) TW201311064A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105873355A (zh) * 2016-04-26 2016-08-17 浪潮电子信息产业股份有限公司 一种pcb层叠方法及pcb

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102567974B1 (ko) 2018-05-30 2023-08-17 삼성전자주식회사 인쇄회로기판을 포함하는 메모리 시스템 및 스토리지 장치
CN115442176B (zh) * 2022-08-22 2024-04-16 中国电子科技集团公司第十四研究所 一种规模化多负载单端总线电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4356462A (en) * 1980-11-19 1982-10-26 Rca Corporation Circuit for frequency scan antenna element
US6900533B2 (en) * 2002-01-30 2005-05-31 Agilent Technologies, Inc. Apparatus for routing electrical signals
CN100561487C (zh) * 2006-11-17 2009-11-18 鸿富锦精密工业（深圳）有限公司 具有多重负载拓扑布线架构的印刷电路板
CN101419580B (zh) * 2007-10-26 2012-03-28 鸿富锦精密工业（深圳）有限公司 多负载拓扑硬件架构
CN102076163A (zh) * 2009-11-25 2011-05-25 鸿富锦精密工业（深圳）有限公司 印刷电路板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105873355A (zh) * 2016-04-26 2016-08-17 浪潮电子信息产业股份有限公司 一种pcb层叠方法及pcb

Also Published As

Publication number Publication date
US20130048352A1 (en) 2013-02-28
US8604351B2 (en) 2013-12-10
CN102958268A (zh) 2013-03-06

Similar Documents

Publication Publication Date Title
KR100879783B1 (ko) 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
WO2006093635A3 (en) Method and circuit for the detection of solder-joint failures in a digital electronic package
TW201311064A (zh) 印刷電路板
CN101452434A (zh) 多负载拓扑架构
CN101419580B (zh) 多负载拓扑硬件架构
CN104039075A (zh) Pcb电路
CN208820751U (zh) 一种低成本小型化的窄脉冲发生电路
TW201311076A (zh) 多負載拓撲硬體架構
TWI442700B (zh) 多重負載拓撲架構
CN101187950A (zh) 多重负载拓扑布线架构
JP2017038133A (ja) 伝送装置
US8723572B1 (en) Apparatus and methods to correct differential skew and/or duty cycle distortion
JP4454013B2 (ja) 差動出力回路
ATE375519T1 (de) Verzögerungs-fehlertest-schaltkreise und diesbezügliches verfahren
US20140043097A1 (en) Electronic device and noise reducing method
CN101853825B (zh) 多负载拓扑架构
US9160048B2 (en) Electronic device with terminal circuits
JP5257493B2 (ja) 出力バッファ回路
Xiaosong et al. Crosstalk analysis and simulation in high-speed PCB design
TW201429339A (zh) 多重負載拓撲佈線架構
TWI518868B (zh) 積體電路
Ha et al. A study of reduced-terminal models for system-level SSO noise analysis
US8164348B1 (en) Method and apparatus for tuning delay
TWI450645B (zh) 多重負載拓撲架構
Park et al. Jitter Addition Methodology for DDR5 Tx IBIS Model