CN104039075A - Pcb电路 - Google Patents

Abstract

本发明公开了一种PCB电路，包括：位于PCB板上的源端、负载端、以及连接所述源端和所述负载端的传输线；所述传输线通过调整宽度，使其阻抗与所述源端的阻抗适配。本发明的PCB电路，通过设置源端与负载端之间的传输线阻抗与源端阻抗匹配，从而取代了PCB上的大量串阻来抑制阻抗不匹配产生的反射，实施简单，进而节省PCB布局空间，节省物料成本及PCB加工制造成本。

Description

PCB电路

技术领域

本发明涉及PCB技术领域，尤其涉及一种PCB电路。

背景技术

目前，PCB上的高速集成电路的信号切换时间小于1ns，如此高的边沿速率导致PCB上的大量互连线由理想的导线变为复杂的传输线，因此引入了传输线阻抗的概念。传输线阻抗可以分为特征阻抗和直流阻抗。其中，特征阻抗针对交流信号(或者高频信号)而言，直流阻抗针对直流信号而言。传输线有直流阻抗(或者说电阻)，也有特征阻抗，直流阻抗的值可能会远小于传输线的特征阻抗，并且与线长度直接相关，而特征阻抗与线长度无关。本发明所讨论的传输线阻抗都指传输线特征阻抗。

PCB上传输的信号不失真，就需要考虑传输线阻抗的匹配问题，即保证源端与负载端之间的信号传输路径上的传输线阻抗与负载阻抗或源阻抗适配。假如PCB上的信号传输有阻抗不匹配的地方，就会产生信号的反射，从而产生过冲、下冲、振铃等信号完整性问题。这些信号的畸变会导致时钟线上的误触发，以及总线上的错误数据，甚至是系统不工作。

为了避免PCB传输线路中的传输线阻抗不匹配，大多数情况下，设计者选择使用端接方法。通常所采用的端接方式有两种：一种是使负载阻抗与传输线阻抗匹配，即并行端接；另一种是使源阻抗与传输线阻抗匹配，即串行端接。由于串行端接较并行端接简单，因此PCB上大多会采用串行端接方法，即在源端串接电阻。参见图1的PCB板101，在晶振102(源端)与时钟电路103(负载端)连接的电路中，晶振102输出串接电阻104再到时钟电路103，以保证传输线阻抗与晶振102匹配。

源端与负载端之间使用串阻来抑制阻抗不匹配产生的反射，这种方式使得布线复杂的PCB板上存在大量的匹配串阻，不仅占用了宝贵的PCB布局空间，同时也增加了物料成本和PCB的加工制造成本。

发明内容

有鉴于此，本发明提出一种PCB电路，以解决上述问题。

为达到上述目的，本发明实施例的技术方案是这样实现的：

一种PCB电路，包括：位于PCB板上的源端、负载端、以及连接所述源端和所述负载端的传输线；

所述传输线通过调整宽度，使其阻抗为与所述源端的阻抗适配。

优选地，所述源端为晶振。

优选地，所述负载端为时钟驱动器。

优选地，当所述传输线的宽度w与所述传输线到PCB板基面之间的距离h的比值w/h<2时，

所述传输线的阻抗z为

$z=\frac{87}{\sqrt{\mathrm{Er}+1.41}}\ln \frac{5.98h}{0.8w+t}$

其中，t为所述传输线的铜皮厚度；Er为所述PCB板材质的介电常数。

优选地，当所述传输线的宽度w与所述传输线到PCB板基面之间的距离h的比值w/h>2时，

所述传输线的阻抗z为

$z=\frac{377}{\sqrt{\mathrm{Er}}[1.393+\frac{w}{h}+\frac{2}{3}\ln (\frac{w}{h}+1.444)]}$

其中，Er为所述PCB板材质的介电常数。

优选地，所述传输线的阻抗为所述源端的阻抗±10欧姆的范围内。

优选地，所述传输线的阻抗为所述源端的阻抗+(5～10)欧姆的范围内。

本发明的PCB电路，通过设置源端与负载端之间的传输线阻抗与源端阻抗匹配，从而取代了PCB上的大量串阻来抑制阻抗不匹配产生的反射，实施简单，进而节省PCB布局空间，节省物料成本及PCB加工制造成本。

附图说明

图1为现有技术中的PCB抑制阻抗的电路结构图；

图2为本发明实施例的PCB电路结构图；

图3为本发明实施例的传输线的各个参数示意图；

图4a为现有技术的一PCB抑制阻抗的电路示例图；

图4b为本发明实施例的一PCB抑制阻抗的电路示例图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下通过具体实施例并参见附图，对本发明进行详细说明。

为了解决现有技术中的源端与负载端之间使用串阻来抑制阻抗不匹配产生的反射，进而产生的占用了宝贵的PCB布局空间、增加了物料成本和PCB的加工制造成本的问题，本发明实施例提供一种PCB电路，如图2所示，包括：位于PCB板11上的源端12，负载端13，以及连接所述源端12和所述负载端13的传输线14；所述传输线14通过调整宽度，使其阻抗与源端12的阻抗适配，具体地，本实施例中可将其阻抗调整为所述源端12的阻抗±10欧姆(-10～+10欧姆)的范围内。

需要提及的是，本发明实施例中的传输线的阻抗与源端阻抗的匹配，并非仅仅指二者相等，在实际应用中，传输线的阻抗达到源端的阻抗±10欧姆的范围内，便可达到匹配的效果。

另外需要说明的是，传输线有直流阻抗(或者说电阻)，也有特征阻抗。特征阻抗针对交流信号(或者高频信号)而言，直流阻抗针对直流信号而言。本发明所讨论的传输线阻抗均指传输线特征阻抗。

本发明的PCB电路结构在PCB中的应用场景广泛，各种具有源端和负载端的数字电路均可以应用。其中，本实施例以最常见的晶振和时钟驱动器为例进行说明。在PCB中，晶振为产生时钟信号的信号源端，时钟驱动器为接收该时钟信号的负载端。

其中，参见图3，11a为PCB板的基面，11b为PCB板的电介质层，传输线14位于PCB板的电介质层11b上。传输线14的阻抗z通过下列公式来计算：

当传输线14的宽度w与所述传输线14到PCB板基面11a之间的距离h的比值w/h<2时，所述传输线14的阻抗z为

$z=\frac{87}{\sqrt{\mathrm{Er}+1.41}}\ln \frac{5.98h}{0.8w+t}$

其中，t为所述传输线14的铜皮厚度；Er为所述PCB板材质的介电常数。

当所述传输线14的宽度w与所述传输线14到PCB板基面11a之间的距离h的比值w/h>2时，所述传输线14的阻抗z为

$z=\frac{377}{\sqrt{\mathrm{Er}}[1.393+\frac{w}{h}+\frac{2}{3}\ln (\frac{w}{h}+1.444)]}$

其中，Er为所述PCB板材质的介电常数。

由上述公式可见，传输线14的阻抗z与Er、w、h、t等参数有关。在实际应用中，在PCB的层叠结构确定后，PCB板材质的介电常数Er、传输线到PCB板基面11a之间的距离h也会确定下来，所以，通过调整传输线14的宽度w来调整传输线14的阻抗为最适用的方法。

并且，由上述公式可见，随着传输线14的线宽w增加，传输线的阻抗z减小；反之，随着传输线14的线宽w减小，传输线的阻抗z增大。可以推断，在传输线14的阻抗取值范围内，随着传输线14的阻抗值降低，传输线14的线宽w增加。那么在实际使用时，传输线14的阻抗优选为源端的阻抗+(5～10)欧姆的范围内，这样以避免传输线14的阻抗取值过小而导致线宽过大，从而过多占用PCB的布线空间。

以下举一示例进行说明，参见图4a(现有技术中的一PCB抑制阻抗的电路示例图)和图4b(本实施例的PCB电路结构图)。

图4a中，源端12与负载端13通过传输线14a连接。源端12产生的某信号的频率50MHz，传输线14a长5000mil，传输线14a的阻抗z0为50Ω。其中，源端12的阻抗为30Ω。为了使源端12的阻抗与传输线的阻抗匹配，通过在源端12串接一22Ω的串接电阻R1。通过此设置，实现源端12的阻抗与传输线14a的阻抗之间的匹配。

图4b中，源端12与负载端13通过传输线14b连接。源端12产生的某信号的频率50MHz，传输线14b长5000mil，源端12的阻抗为30Ω。那么，本实施例中，为了实现源端12阻抗与传输线14b阻抗的匹配，传输线14b的阻抗取值20～40Ω，优选为35～40Ω。

调整前，w与h的比值小于2，可由公式得到，传输线14a的线宽为7.6mil；

调整后，传输线14b的阻抗为40Ω。PCB板材质的介电常数Er取值为4.2，传输线的铜皮厚度t为1.6mil，传输线到PCB板基面之间的距离h为5mil。w与h的比值需要大于2才会达到40Ω的传输线阻抗。那么，根据公式可得，调整后，传输线14b的线宽为11.5mil。

由上述示例可见，本发明的PCB电路，通过设置源端与负载端之间的传输线阻抗与源端阻抗匹配，从而取代了PCB上的大量串阻来抑制阻抗不匹配产生的反射，实施简单，进而节省PCB布局空间，节省物料成本及PCB加工制造成本。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (7)

1.一种PCB电路，其特征在于，包括：位于PCB板上的源端、负载端、以及连接所述源端和所述负载端的传输线；

所述传输线通过调整宽度，使其阻抗为与所述源端的阻抗适配。

2.根据权利要求1所述的PCB电路，其特征在于，所述源端为晶振。

3.根据权利要求1所述的PCB电路，其特征在于，所述负载端为时钟驱动器。

4.根据权利要求1所述的PCB电路，其特征在于，当所述传输线的宽度w与所述传输线到PCB板基面之间的距离h的比值w/h<2时，

所述传输线的阻抗z为

$z=\frac{87}{\sqrt{\mathrm{Er}+1.41}}\ln \frac{5.98h}{0.8w+t}$

其中，t为所述传输线的铜皮厚度；Er为所述PCB板材质的介电常数。

5.根据权利要求1所述的PCB电路，其特征在于，当所述传输线的宽度w与所述传输线到PCB板基面之间的距离h的比值w/h>2时，

所述传输线的阻抗z为

$z=\frac{377}{\sqrt{\mathrm{Er}}[1.393+\frac{w}{h}+\frac{2}{3}\ln (\frac{w}{h}+1.444)]}$

其中，Er为所述PCB板材质的介电常数。

6.根据权利要求1所述的PCB电路，其特征在于，所述传输线的阻抗为所述源端的阻抗±10欧姆的范围内。

7.根据权利要求6所述的PCB电路，其特征在于，所述传输线的阻抗为所述源端的阻抗+(5～10)欧姆的范围内。