CN109144904A - 一种sgpio信号缓冲电路 - Google Patents

一种sgpio信号缓冲电路 Download PDF

Info

Publication number
CN109144904A
CN109144904A CN201811000525.XA CN201811000525A CN109144904A CN 109144904 A CN109144904 A CN 109144904A CN 201811000525 A CN201811000525 A CN 201811000525A CN 109144904 A CN109144904 A CN 109144904A
Authority
CN
China
Prior art keywords
buffer module
sgpio
impedance
capacitor
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811000525.XA
Other languages
English (en)
Inventor
付水论
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201811000525.XA priority Critical patent/CN109144904A/zh
Publication of CN109144904A publication Critical patent/CN109144904A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明公开了一种SGPIO信号缓冲电路，包括：SGPIO信号传输的电路中，保证了驱动端、接收端、第一缓冲模块、第二缓冲模块；驱动端通过传输线与接收端连接；第一缓冲模块与驱动端连接，第二缓冲模块与接收端连接；第一缓冲模块和第二缓冲模块，用于消除SGPIO信号传输过程中的过冲和振铃。本实施例中的电路，在SGPIO信号传输过程中，保证了驱动端的输出阻抗与传输路径阻抗相同，进而消除了SGPIO信号传输中的过冲或者振铃，提升了SGPIO信号的质量。

Description

一种SGPIO信号缓冲电路
技术领域
本发明涉及电路设计领域，尤其涉及一种SGPIO信号缓冲电路。
背景技术
SGPIO(Serial General Purpose Input/output)用于SAS/SATA控制卡HBA与硬盘背板之间的通讯，HBA通过SGPIO来获得背板上的硬盘插座状况和发出硬盘LED状态指示信号。
在SAS背板上传输SGPIO信号时，信号从驱动端经过PCB走线、连接器、信号线缆传输到接收端的时候，由于驱动端的输出阻抗与传输路径的阻抗不匹配，信号传输时感受到阻抗变化时会产生反射，多次反射就会产生过冲或者振铃。
发明内容
有鉴于此，本发明公开了一种SGPIO信号缓冲电路，解决了现有技术中存在的SGPIO信号传输过程中存在过冲或者振铃的问题。
本发明公开了一种SGPIO信号缓冲电路，包括：
驱动端、接收端、第一缓冲模块、第二缓冲模块；
所述驱动端通过传输线与所述接收端连接；
所述第一缓冲模块与所述驱动端连接，所述第二缓冲模块与所述接收端连接；
所述第一缓冲模块和所述第二缓冲模块，用于消除所述SGPIO信号传输过程中的过冲和振铃。
可选的，所述第一缓冲电路包括：
第一电阻和第一电容；
所述第一电阻与所述驱动端串联连接；
所述第一电容与所述驱动端并联连接。
可选的，所述第一电阻包括至少一个电阻。
可选的，所述第一电容的电容值为100pF。
可选的，所述第二缓冲电路包括：
第二电阻和第二电容；
所述第二电阻与所述接收端串联连接；
所述第二电容与所述驱动端并联连接。
可选的，所述第二电阻包括至少一个电阻。
可选的，所述第二电容的电容值为100pF。
可选的，所述第一缓冲模块与所述第二缓冲模块的阻抗是基于阻抗匹配原则确定的；所述阻抗匹配原则为所述驱动端的阻抗+第一缓冲模块的阻抗＝接收端的阻抗+第二缓冲模块的阻抗＝传输路径的阻抗。
本发明实施例公开了一种SGPIO信号缓冲电路，包括：SGPIO信号传输的电路中，保证了驱动端、接收端、第一缓冲模块、第二缓冲模块；驱动端通过传输线与接收端连接；第一缓冲模块与驱动端连接，第二缓冲模块与接收端连接；第一缓冲模块和第二缓冲模块，用于消除SGPIO信号传输过程中的过冲和振铃。本实施例中的电路，在SGPIO信号传输过程中，保证了驱动端的输出阻抗与传输路径阻抗相同，进而消除了SGPIO信号传输中的过冲或者振铃，提升了SGPIO信号的质量。
并且，第一缓冲模块和第二缓冲模块中包含的电容，可以用来吸收SGPIO信号传输过程中在传输线上产生的高频噪声，从而进一步提高了SGPIO信号的质量。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1示出了本发明实施例提供的一种SGPIO信号缓冲电路的结构示意图；
图2示出了本发明实施例提供的一种SGPIO信号缓冲电路的结构的另一示意图；
图3示出了本发明实施例提供的一种SGPIO信号缓冲电路的结构的又一示意图；
图4示出了本发明实施例提供的一种SGPIO信号缓冲电路的结构的再一示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参考图1，示出了本发明实施例提供的一种SGPIO信号缓冲电路的结构示意图，在本实施例中，该电路包括：
驱动端100、接收端200、第一缓冲模块300、第二缓冲模块400；
其中，驱动端100通过传输线与接收端200连接；
所述第一缓冲模块300与所述驱动端100连接，所述第二缓冲模块400与接收端200连接；
并且，第一缓冲模块和第二缓冲模块，用于消除所述SGPIO信号传输过程中的过冲和振铃。
本实施例中，如图2所示，第一缓冲模块300可以为一个RC滤波电路，具体的，该第一缓冲模块包括：
第一电阻301和第一电容302；
第一电阻301与驱动端100串联连接；
第一电容302与驱动端100并联连接。
其中，第一电阻301可以包含至少一个电阻。
第一电容用于吸收SGPIO信号传输过程中传输线上产生的高频噪声。
优选的，第一电容的电容值可以为100pF。
优选的，第一电容的电容值为100pF 25V耐压0420封装的贴片陶瓷电容。
技术人员通过大量的实验证明，电容值在100pF的情况下，可以对高频噪声的吸收达到更佳的效果。
在本实施例中，如图3所示，第一缓冲模块400可以为一个RC滤波电路，具体的，该第二缓冲模块400包括：
第二电阻401和第二电容402；
所述第二电阻401与所述接收端串联连接；
所述第二电容403与所述接收端并联连接；
其中，第二电阻401包括至少一个电阻。
优选的，第二电容的电容值可以为100pF。
优选的，第二电容的电容值为100pF 25V耐压0420封装的贴片陶瓷电容。
技术人员通过大量的实验证明，电容值在100pF的情况下，可以对高频噪声的吸收达到更佳的效果。
具体的，如图4所示，在一种实施方式中SGPIO信号缓冲电路包括：
驱动端100、接收端200、与驱动端100串联连接的第一电阻301、与驱动端100并联连接的第一电容302、与接收端200串联连接的第二电阻401、与接收端200并联连接的第二电容402,；其中驱动端100和接收端通过传输线连接。
本实施例中，SGPIO信号缓冲电路在设计的过程中，还包括第一缓洪模块和第二缓冲模块阻抗的确定过程，具体包括：
确定驱动端的阻抗特性和接收端的阻抗特性以及传输线的电阻值；
基于阻抗匹配原则，确定第一缓冲模块和第二缓冲模块的阻抗值；
其中，阻抗匹配原则为：所述阻抗匹配原则为所述驱动端的阻抗+第一缓冲模块的阻抗＝接收端的阻抗+第二缓冲模块的阻抗＝传输路径的阻抗。
其中，由于电容对阻抗的影响较小，在保证第一电容和第二电容的电容值可以有效的吸收高频噪声的情况下，直接根据阻抗匹配原则，确定第一电阻的电阻值和第二电阻的电阻值即可。
进一步的，为了得到更加稳定的SGPIO信号，在SGPIO信号传输过程中，通过示波器观察SGPIO信号，并根据SGPIO信号的质量，调整第一电阻值和第二电阻值，进而得到最优的第一电阻值和第二电阻值。
本实施例中，SGPIO信号缓冲电路包括：SGPIO信号传输的电路中，保证了驱动端、接收端、第一缓冲模块、第二缓冲模块；驱动端通过传输线与接收端连接；第一缓冲模块与驱动端连接，第二缓冲模块与接收端连接；第一缓冲模块和第二缓冲模块，用于消除SGPIO信号传输过程中的过冲和振铃。本实施例中的电路，在SGPIO信号传输过程中，保证了驱动端的输出阻抗与传输路径阻抗相同，进而消除了SGPIO信号传输中的过冲或者振铃，提升了SGPIO信号的质量。
并且，第一缓冲模块和第二缓冲模块中包含的电容，可以用来吸收SGPIO信号传输过程中在传输线上产生的高频噪声，从而进一步提高了SGPIO信号的质量。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种SGPIO信号缓冲电路，其特征在于，包括：
驱动端、接收端、第一缓冲模块、第二缓冲模块；
所述驱动端通过传输线与所述接收端连接；
所述第一缓冲模块与所述驱动端连接，所述第二缓冲模块与所述接收端连接；
所述第一缓冲模块和所述第二缓冲模块，用于消除所述SGPIO信号传输过程中的过冲和振铃。
2.根据权利要求1所述的电路，其特征在于，所述第一缓冲电路包括：
第一电阻和第一电容；
所述第一电阻与所述驱动端串联连接；
所述第一电容与所述驱动端并联连接。
3.根据权利要求2所述电路，其特征在于，所述第一电阻包括至少一个电阻。
4.根据权利要求2所述的电路，其特征在于，所述第一电容的电容值为100pF。
5.根据权利要求1所述的电路，其特征在于，所述第二缓冲电路包括：
第二电阻和第二电容；
所述第二电阻与所述接收端串联连接；
所述第二电容与所述驱动端并联连接。
6.根据权利要求5所述的电路，其特征在于，所述第二电阻包括至少一个电阻。
7.根据权利要求7所述的电路，其特征在于，所述第二电容的电容值为100pF。
8.根据权利要求1所述的电路，其特征在于，
所述第一缓冲模块与所述第二缓冲模块的阻抗是基于阻抗匹配原则确定的；所述阻抗匹配原则为所述驱动端的阻抗+第一缓冲模块的阻抗＝接收端的阻抗+第二缓冲模块的阻抗＝传输路径的阻抗。
CN201811000525.XA 2018-08-30 2018-08-30 一种sgpio信号缓冲电路 Pending CN109144904A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811000525.XA CN109144904A (zh) 2018-08-30 2018-08-30 一种sgpio信号缓冲电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811000525.XA CN109144904A (zh) 2018-08-30 2018-08-30 一种sgpio信号缓冲电路

Publications (1)

Publication Number Publication Date
CN109144904A true CN109144904A (zh) 2019-01-04

Family

ID=64829271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811000525.XA Pending CN109144904A (zh) 2018-08-30 2018-08-30 一种sgpio信号缓冲电路

Country Status (1)

Country Link
CN (1) CN109144904A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1411145A (zh) * 2001-09-21 2003-04-16 株式会社村田制作所 降噪高频电路
TW201404091A (zh) * 2012-07-12 2014-01-16 Realtek Semiconductor Corp 降低無線通訊系統之訊號不平衡的方法
US20140122768A1 (en) * 2012-10-27 2014-05-01 Huawei Technologies Co., Ltd. Method, device, system and storage medium for implementing packet transmission in pcie switching network
CN104039075A (zh) * 2014-06-13 2014-09-10 杭州华三通信技术有限公司 Pcb电路
CN204695308U (zh) * 2015-05-28 2015-10-07 华帝股份有限公司 一种两设备之间单线通讯装置
CN108228502A (zh) * 2016-12-14 2018-06-29 中国航空工业集团公司西安航空计算技术研究所 一种满足arinc659总线电气特性的背板
CN207677777U (zh) * 2017-12-06 2018-07-31 云南电网有限责任公司大理供电局 一种面向数字化变电站调试的信息记录装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1411145A (zh) * 2001-09-21 2003-04-16 株式会社村田制作所 降噪高频电路
TW201404091A (zh) * 2012-07-12 2014-01-16 Realtek Semiconductor Corp 降低無線通訊系統之訊號不平衡的方法
US20140122768A1 (en) * 2012-10-27 2014-05-01 Huawei Technologies Co., Ltd. Method, device, system and storage medium for implementing packet transmission in pcie switching network
CN104039075A (zh) * 2014-06-13 2014-09-10 杭州华三通信技术有限公司 Pcb电路
CN204695308U (zh) * 2015-05-28 2015-10-07 华帝股份有限公司 一种两设备之间单线通讯装置
CN108228502A (zh) * 2016-12-14 2018-06-29 中国航空工业集团公司西安航空计算技术研究所 一种满足arinc659总线电气特性的背板
CN207677777U (zh) * 2017-12-06 2018-07-31 云南电网有限责任公司大理供电局 一种面向数字化变电站调试的信息记录装置

Similar Documents

Publication Publication Date Title
CN107707861B (zh) 数据线、电子系统及传输mipi信号的方法
JP3828652B2 (ja) 差動信号伝送回路
JP5831602B2 (ja) フィルタ装置
EP2571213A1 (en) Differential signal transmission line, ic package, and method for testing said differential signal transmission line and ic package
JPWO2012114672A1 (ja) 信号伝送装置
CN104350679A (zh) 阻抗匹配装置及方法
CN103294423A (zh) 包括信号发射电路的芯片、芯片间通信系统及其配置方法
CN109144904A (zh) 一种sgpio信号缓冲电路
US8005999B1 (en) Data storage system with PCI-E extended reach capability
US8797044B2 (en) MXM interface test system and connection apparatus thereof
US7834638B2 (en) Differential transmission circuit, disk array apparatus, and output signal setting method
US20110103439A1 (en) Apparatus and methods for improved high-speed communication systems
US8738818B2 (en) Apparatus and method for analyzing bidirectional data exchanged between two electronic devices
JPWO2017199543A1 (ja) フィルタ装置
CN112583401B (zh) 一种基于数字隔离器的隔离单线双向传输电路
JP5585091B2 (ja) 伝送回路および信号伝送方法
US8447892B1 (en) PCI-E extended reach with receive detect circuitry
CN201569170U (zh) 带有错接补救功能的燃气热水器通讯系统
CN112398540B (zh) 光模块及包括其的信号处理系统
CN115685833A (zh) 安全级仪控系统及其通讯卡、信号转换电路
CN204761543U (zh) 一种视频显示连接电路
US20130100603A1 (en) Electronic device with multi-routes for interface
CN205249175U (zh) 一种差分隔离采样电路
CN109471828A (zh) 一种基于xmc标准接口的多功能串口卡及工作方法
CN116561035B (zh) Fpga与mipi双向通信的方法、装置及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190104

RJ01 Rejection of invention patent application after publication