CN103294423A - 包括信号发射电路的芯片、芯片间通信系统及其配置方法 - Google Patents
包括信号发射电路的芯片、芯片间通信系统及其配置方法 Download PDFInfo
- Publication number
- CN103294423A CN103294423A CN2012100418812A CN201210041881A CN103294423A CN 103294423 A CN103294423 A CN 103294423A CN 2012100418812 A CN2012100418812 A CN 2012100418812A CN 201210041881 A CN201210041881 A CN 201210041881A CN 103294423 A CN103294423 A CN 103294423A
- Authority
- CN
- China
- Prior art keywords
- chip
- signal
- input end
- selection signal
- mux
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 45
- 230000008054 signal transmission Effects 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 20
- 230000008878 coupling Effects 0.000 claims abstract description 54
- 238000010168 coupling process Methods 0.000 claims abstract description 54
- 238000005859 coupling reaction Methods 0.000 claims abstract description 54
- 239000003990 capacitor Substances 0.000 claims description 50
- 238000013461 design Methods 0.000 description 10
- 230000008901 benefit Effects 0.000 description 5
- 230000002950 deficient Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开了一种包括信号发射电路的芯片、芯片间通信系统以及芯片间通信系统的配置方法。该芯片的信号发射电路包括多路选择器、第一偏置电阻和第二偏置电阻、第一信号线和第二信号线以及信号发射端；其中，多路选择器包括第一输入端、第二输入端、选择输入端以及输出端，该第一输入端接地，第二输入端连接直流偏置电压，选择输入端接收选择信号；其中，根据选择信号为第一选择信号，多路选择器选通第一输入端，以及根据所述选择信号为第二选择信号，所述多路选择器选通所述第二输入端。通过本发明，可以针对在同一个平台上的芯片间通信消除交流耦合电容，从而节省PCB板面积并降低成本，以及改善信号完整性。
Description
技术领域
本发明涉及芯片技术领域，尤其涉及包括信号发射电路的芯片、芯片间通信系统以及该芯片间通信系统的配置方法。
背景技术
在现有技术中，相互通信的芯片之间设计有交流耦合电容，其原因在于：根据PCIE(PCI-Express)规范，发送端(称为Tx)接入的直流偏置电压为V_bias(不大于3.6V)，而接收端(称为Rx)接入的直流偏置电压为0V。上述接入Tx和Rx的直流偏置电压的不同使得Tx信号和Rx信号的直流共模电压(DC common mode voltage)不同。进一步的，由于Tx信号和Rx信号的直流共模电压不同，因此需要交流耦合电容来隔直通交。
在相互通信的芯片之间加入交流耦合电容对于物理链路设计来说具有很多益处。比如可以实现不同系统之间的兼容，包括允许Tx和Rx具有不同的芯片制程，允许Tx和Rx具有不同的系统架构等等，因此设计人员可以灵活地为Tx和Rx选择不同的制程/架构/电源电压/地。再比如，还可以避免过压风险。上述这些益处对跨越不同系统的通信链路设计而言是非常有用的。
但是，在相互通信的芯片之间设计交流耦合电容也带来了诸多缺陷。具体而言，这些交流耦合电容占用了相当大的PCB区域并且导致了成本的增加。如图1所示的在NVIDIA的PCIE桥式芯片BR04和GPU芯片之间的16x PCIE链路布局示例，其中需要64个交流耦合电容用于这两个芯片之间的16条线路。以及，交流耦合电容的衬垫以及测试点的存在，导致了阻抗的不连续性，从而降低了在PCIE高速(5Gbps)数据交换链路上的信号完整性。
在实际应用中，在相互通信的芯片之间设计交流耦合电容对于跨平台的PCIE链路设计而言非常有用，例如母板和图形卡，以兼容它们的PCIE信号之间不同的电压，同时也可以避免过压。但对于同一平台上(尤其是在同一PCB板上)的芯片来说，如果它们具有相似的制程/架构并且可共享相同的PCIE电源电压和地，则其PCIE信号可以使用相同的共模电压。因此按照PCIE规范而采用交流耦合电容则由于该设计所导致的诸多缺陷而弊大于利。
因此，需要提供一种技术方案来解决现有芯片间通信系统中的上述问题。
发明内容
为了解决该问题，本发明公开了一种改进芯片信号发射电路的技术方案，从而针对在同一平台上的芯片间通信可消除交流耦合电容的设计，以及由此消除其带来的缺陷。
为实现上述目的，本发明一方面提供了一种包括信号发射电路的芯片，所述信号发射电路包括：多路选择器，包括第一输入端、第二输入端、选择输入端以及输出端，其中所述多路选择器的第一输入端接地，第二输入端连接直流偏置电压，选择输入端接收选择信号；第一偏置电阻和第二偏置电阻，其一端分别与所述多路选择器的所述输出端相连接；第一信号线和第二信号线，分别与所述第一偏置电阻和所述第二偏置电阻的另一端相耦合；信号发射端，用于通过所述第一信号线和所述第二信号线来发送一对差分信号；其中，根据所述选择信号为第一选择信号，所述多路选择器选通所述第一输入端，以及根据所述选择信号为第二选择信号，所述多路选择器选通所述第二输入端。
优选的，所述第一选择信号为零电平，所述第二选择信号为非零电平。
优选的，所述第一选择信号为非零电平，所述第二选择信号为零电平。
优选的，所述第一选择信号和所述第二选择信号设定为其他值。
优选的，所述信号发射电路还包括选择信号发生器，用于产生所述选择信号。
优选的，所述选择信号发生器可通过寄存器实现。
优选的，所述选择信号发生器通过固化在所述信号发射电路所在芯片的BIOS中的程序实现。
优选的，所述选择信号发生器可通过硬件电路实现，包括：串联在VCC端子和接地端子之间的第一选择电阻和第二选择电阻；耦合在所述第一选择电阻和所述第二选择电阻之间的选择信号输出端；其中，所述选择信号输出端、所述第一选择电阻与所述VCC端子构成第一路径，所述选择信号输出端、所述第二选择电阻与所述接地端构成第二路径；其中，在同一时刻所述第一路径和所述第二路径中仅有一条路径设为导通状态。
优选的，所述芯片从包括GPU芯片、桥式芯片、具有PCIE接口的芯片集等的组中选出。
为实现上述目的，本发明另一方面还提供了一种芯片间通信系统，包括：第一芯片，所述第一芯片为上述任一所述的芯片；第二芯片，所述第二芯片中设有信号接收电路；其中，所述第一芯片与所述第二芯片通信连接，且所述第二芯片的所述信号接收电路接收所述第一芯片发送的所述一对差分信号。
优选的，所述第一芯片与所述第二芯片设置在同一平台上，且所述第一芯片中的多路选择器选通所述第一输入端。
优选的，所述同一平台包括同一PCB板。
优选的，所述第一芯片与所述第二芯片之间可不设置交流耦合电容。
优选的，所述第一芯片与所述第二芯片之间可设有交流耦合电容。
优选的，所述第一芯片与所述第二芯片之间可设有交流耦合电容，且所述第一芯片中的多路选择器选通所述第二输入端。
优选的，所述第一选择信号为零电平，所述第二选择信号为非零电平。
优选的，所述第一选择信号为非零电平，所述第二选择信号为零电平。
优选的，所述第一选择信号和所述第二选择信号设定为其他值。
优选的，所述第一芯片和第二芯片从包括GPU芯片、桥式芯片、具有PCIE接口的芯片集等的组中选出。
为实现上述目的，本发明另一方面还提供了一种芯片间通信系统的配置方法，所述芯片间通信系统为上述任一所述的芯片间通信系统；包括以下步骤：
当满足第一条件时，设置所述第一芯片内的所述选择信号为第一选择信号；
所述第一芯片内的多路选择器根据所述第一选择信号，选通所述第一输入端；
其中，所述第一条件为所述第一芯片与所述第二芯片设置在同一平台上。
优选的，所述同一平台包括同一PCB板。
优选的，所述第一条件还可包括所述第一芯片与所述第二芯片之间可不设置交流耦合电容。作为替代，所述第一条件还可包括第一芯片与所述第二芯片之间设有交流耦合电容。
优选的，该芯片间通信系统的配置方法还可包括以下步骤：当满足第二条件时，设置所述第一芯片内的所述选择信号为第二选择信号；所述第一芯片内的多路选择器根据所述第二选择信号，选通所述第二输入端；其中，所述第二条件为所述第一芯片与所述第二芯片之间设有交流耦合电容。
优选的，所述第一条件的优先级高于所述第二条件。
优选的，所述第一选择信号为非零电平，所述第二选择信号为零电平.
优选的，所述第一选择信号为非零电平，所述第二选择信号为零电平。
优选的，所述第一选择信号和所述第二选择信号设定为其他值。
通过本发明提供的技术方案，可以针对在同一平台上(尤其是同一个PCB板上)的芯片间通信消除交流耦合电容，从而节省PCB板面积并降低成本，以及改善信号完整性。同时，本发明所提供的技术方案提供了0V和V_bias两种选择，可兼容于现有的具有交流耦合电容的芯片间通信系统。
本发明的附加功能和优点将在如下的描述中阐明，还有部分通过描述是显而易见的，或由本发明的实践可以得知。通过在书面的描述、权利要求书和附图中特别指出的结构，将实现并获得本发明的优点。
可以理解的是，无论是上述的总体描述还是如下的详细描述都是示例性和解释性的，并且旨在提供对所述的本发明进一步的解释。
附图说明
附图提供对本发明进一步的理解，并且并入此说明书中并构成其中的一部分，这些附图示出了本发明的实施例并与描述一起用于解释本发明的原理。
图1示出了现有技术中NVIDIA PCIE桥式芯片BR04和GPU之间的16x PCIE链路布局示例。
图2示出了根据本发明一实施例的芯片的信号发射电路的结构示意图。
图3示出了根据本发明一实施例的硬件实现选择信号发生器的电路示意图。
图4A、4B和4C分别示出了分别根据本发明具体实施例的芯片间通信系统的电路示意图。
具体实施方式
本文在芯片、芯片间通信系统以及芯片间通信系统的配置方法的上下文环境中描述了示例性实施例。本领域的普通技术人员能认识到下列描述仅是说明例证性的而并非意图以任何方式限制。从本发明受益的技术人员将容易地想到其它的实施例。现在将对在附图中示出的示例性实施例的实施方式详细地做出说明。贯穿附图和下面的描述尽可能使用相同的附图标记指代相同或相似的项目。
现在，将根据本发明的优选实施例进行详细描述，其示例图示于附图中。
本发明公开了一种包括信号发射电路的芯片，可以为GPU、桥式芯片或具有PCIE接口的芯片集等。
本发明所提供的芯片具有信号发射电路Tx，该信号发射电路的一实施例如图2所示。在图2所示的信号发射电路200中，包括：
多路选择器210，包括第一输入端211、第二输入端212、选择输入端213以及输出端214；其中，多路选择器210的第一输入端211接地，第二输入端212连接直流偏置电压V_bias，选择输入端213接收选择信号SEL；该直流偏置电压V_bias可根据实际情况设置，例如用于NVIDIA的典型GPU芯片信号发射电路中的V_bias可为1.1V，但基于PCIE规范应不大于3.6V。
第一偏置电阻221和第二偏置电阻222，其一端分别与多路选择器210的输出端214相连接；在实际电路中，可以根据需要选择具有适当阻值的第一偏置电阻221和第二偏置电阻222，例如50Ω。
第一信号线231和第二信号线232，分别与第一偏置电阻221和第二偏置电阻222的另一端相耦合。
信号发射端240，用于通过第一信号线231和第二信号线232来发送一对差分信号。
在上述结构中，根据选择信号为第一选择信号，多路选择器210选通第一输入端211，即选通接地端；这样，输出端214通过第一偏置电阻221和第二偏置电阻222向第一信号线231和第二信号线232上叠加0V即接入信号发射端240的直流偏置电压为0V，从而第一信号线231和第二信号线232上差分信号的直流共模工作电压(Operating DC common modevoltage)为0V。
以及，根据选择信号为第二选择信号，多路选择器210选通第二输入端212，即选通直流偏置电压V_bias；这样，输出端214会通过第一偏置电阻221和第二偏置电阻222向第一信号线231和第二信号线232上叠加直流偏置电压V_bias，从而第一信号线231和第二信号线232上差分信号的直流共模工作电压为V_bias。
在上述实施例中，该第一选择信号可以为零电平，第二选择信号为非零电平；作为替代，该第一选择信号可以为非零电平，第二选择信号为零电平。当然，本领域技术人员可以根据实际情况，为第一选择信号和第二选择信号规定其他的值。
在一个示范性实施例中，该信号发射电路200还包括选择信号发生器(图中未示)，用于产生该选择信号。其中，该选择信号发生器可以通过寄存器进行配置来实现，可以通过固化在所述信号发射电路所在芯片的BIOS中的程序来实现，或者可以通过硬件电路来实现。
图3示出了一个通过硬件电路来实现选择信号发生器的实施例的电路示意图。在本实施例中，选择信号发生器的硬件电路300可在零电平和非零电平之间进行输出切换。该选择信号发生器的硬件电路300包括：
串联在VCC端子和接地端子之间的第一选择电阻310和第二选择电阻320；
耦合在第一选择电阻310和第二选择电阻320之间的选择信号输出端330，其用于向多路选择器的选择输入端提供选择信号；其中，选择信号输出端330、第一选择电阻310与VCC端子构成第一路径，选择信号输出端330、第二选择电阻320与接地端构成第二路径；
其中，在同一时刻第一路径和第二路径中仅有一条路径设为导通状态，也就是说，在同一时刻，或者第一路径导通使选择信号输出端330输出零电平，或者第二路径导通使选择信号输出端330输出非零电平。
可以通过多种方式实现路径导通。例如在第一路径和第二路径上分别设置控制开关；或者在需要路径导通时将相应的第一选择电阻310或第二选择电阻320容置(stuff)到其路径上。
假设采用容置的方式来实现路径导通，则在设置第一选择信号为零电平且第二选择信号为非零电平的情况下，当第一选择电阻310被容置而第二选择电阻320未被容置的时候，选择信号输出端330输出零电平给多路选择器，从而使信号发射电路输出的差分信号的直流共模工作电压为0V；当第二选择电阻320被容置而第一选择电阻310未被容置的时候，选择信号输出端330输出非零电平给多路选择器，从而使信号发射电路输出的差分信号的直流共模工作电压为V_bias。当然，在第一选择信号为非零电平且第二选择信号为零电平的情况下，信号发射电路输出差分信号的直流共模工作电压正好相反，在此不再赘述。
通过上述实施例可以看出，本发明所提供的包括信号发射电路的芯片可以对信号发射电路的直流偏置电压在V_bias或者接地即0V之间进行选择。这样，一方面在选择接地的情况下，可以在遵循PCIE规范的系统中保持信号发射电路信号和信号接收电路信号的直流共模工作电压皆为0V，从而使消除芯片之间的交流耦合电容成为可能，以及由此消除设计该交流耦合电容所导致的缺陷。另一方面，在选择V_bias的情况下，可以兼容于现有的按照PCIE规范设计的产品。
具体来说，一方面，当通过多路选择器选择0V直流偏置电压时，无需在该芯片与其他芯片的通信路径上加入交流耦合电容来隔直通交，从而能降低成本并节省PCB板面积，以及避免了因交流耦合电容的加入所导致的信号质量下降问题。例如，对于一个Gemini图形卡的PCB板来说，当其上相互通信的GPU和桥式芯片均采用本发明所提供的芯片设计时，由于无需设置交流耦合电容，因此该Gemini图形卡能够以更低的成本和更小的PCB尺寸获得同样的性能；甚至由于消除了由交流耦合电容所导致的信号不完整问题，能够以更低的成本和更小的PCB尺寸获得更好的性能。
另外一方面，也可以通过多路选择器来选择V_bias，从而兼容于已设置有交流耦合电容的产品。当然，本领域技术人员也可以理解，对于已设置有交流耦合电容的产品，同样可以通过多路选择器来选择0V的直流偏置电压，只不过此时并不会利用到交流耦合电容的隔直通交功能而已。这也充分反映了本发明所提供的技术方案对现有产品的灵活兼容。
本发明还公开了一种芯片间通信系统，图4A、图4B和图4C分别示出了该芯片间通信系统400的三个实施例。
在上述三个实施例中，芯片间通信系统400中包括：
第一芯片410，该第一芯片410为本发明所提供的芯片，其信号发射电路为图2所示的信号发射电路；同样的，第一选择信号可为零电平，第二选择信号为非零电平，或者反之；或者，第一选择信号和第二选择信号也为其他值。
第二芯片420，该第二芯片420中设有信号接收电路。
在这些实施例中，第一芯片410和第二芯片420都可以从包括GPU、桥式芯片或具有PCIE接口的芯片集等的项中选择。
在这些实施例中，第一芯片410与第二芯片420通信连接，且第二芯片420的信号接收电路接收第一芯片410发送的一对差分信号。
虽然上述三个实施例仅以第一芯片410发射信号而第二芯片420接收信号为例进行说明，但本领域技术人员应当理解，第一芯片410还可向第二芯片420以外的其他芯片发射信号，第二芯片420也可从第一芯片410以外的其他芯片接收信号。
本领域技术人员还应当理解，PCB板上的芯片内应同时包括有信号发射电路和信号接收电路以实现通信。也就是说，虽然图4A、图4B和图4C中未示，但第一芯片410中还可同时设有信号接收电路，用于接收来自第二芯片420或者其他芯片的信号；而第二芯片420中还可同时设有信号发射电路，用于向第一芯片410或其他芯片发送信号。
由于第一芯片410的直流偏置电压可以在0V/V_bias之间选择，因此本发明所提供的芯片间通信系统可具有不同的架构。
在其中一种芯片间通信系统400的架构下，第一芯片410与第二芯片420设置在同一平台上，且第一芯片410中的多路选择器选通其第一输入端，即第一芯片410的直流偏置电压为0V。其中，同一平台优选为同一PCB板，但也可以是共享同一个电源和地的不同PCB板(称为一个系统)。
在基于上述架构的一个具体实施例中，由于第一芯片410和第二芯片420的直流偏置电压都为0V，使得第一芯片410信号与第二芯片420信号的直流共模工作电压都是0V，因此第一芯片410与第二芯片420之间可不设置交流耦合电容，如图4A所示，从而节省PCB板面积并降低成本，以及改善信号完整性。
在基于上述架构的另一个具体实施例中，第一芯片410与第二芯片420之间可设置交流耦合电容430，如图4B所示。但由于第一芯片410的直流偏置电压为0V使得第一芯片410信号的直流共模工作电压是0V，因此交流耦合电容430事实上并不会起到隔直通交的作用。尽管如此，可表明本发明所提供的芯片能够在选通第一输入端的情况下兼容于具有交流耦合电容的系统。
在另外一种芯片间通信系统400的架构下，第一芯片410与第二芯片420之间设有交流耦合电容430，且第一芯片410中的多路选择器选通第二输入端，即第一芯片410的直流偏置电压为V_bias使得第一芯片410信号的直流共模工作电压是V_bias，如图4C所示。此芯片间通信系统400的架构主要针对第一芯片410和第二芯片420设置在不同平台(例如，具有不同电源或地的两块PCB板)的情况，交流耦合电容430执行隔直通交，且表明本发明所提供的芯片能够在选通第二输入端的情况下兼容于具有交流耦合电容的系统。本领域技术人员可以理解，此芯片间通信系统架构也适用于第一芯片410和第二芯片420设置在同一平台的情况。
本发明还提供了一种芯片间通信系统的配置方法，其一实施例包括以下步骤：
当满足第一条件时，设置所述第一芯片内的所述选择信号为第一选择信号；
所述第一芯片内的多路选择器根据第一选择信号，选通第一输入端即第一芯片的直流偏置电压为0V，使得第一芯片信号的直流共模工作电压与第二芯片信号相同(为0V)；
其中，所述第一条件为所述第一芯片与所述第二芯片设置在同一平台上，优选的，该同一平台包括同一PCB板。
在一个具体实施例中，还可以对第一条件进行更具体的限定。例如：设定第一条件为第一芯片与所述第二芯片设置在同一平台上且所述第一芯片与所述第二芯片之间不设置交流耦合电容。这样，满足第一条件时选通第一输入端意味着，第一芯片与第二芯片的直流偏置电压都维持接地状态，且第一芯片与第二芯片之间不存在交流耦合电容来隔直通交，因此能够节省PCB板面积并降低成本，以及改善信号完整性。
在另一个具体实施例中，可以设定第一条件为第一芯片与第二芯片设置在同一平台上且所述第一芯片与所述第二芯片之间设置交流耦合电容。这样，满足第一条件时选通第一输入端意味着，第一芯片与第二芯片的直流偏置电压都维持接地状态，且第一芯片与第二芯片之间存在交流耦合电容，从而本发明所提供的芯片能够在选通第一输入端的情况下兼容于具有交流耦合电容的系统。
本发明所公开的芯片间通信系统的配置方法还可以包括以下步骤：
当满足第二条件时，设置所述第一芯片内的所述选择信号为第二选择信号；
所述第一芯片内的多路选择器根据所述第二选择信号，选通所述第二输入端即第一芯片的直流偏置电压为V_bias，使得第一芯片信号的直流共模工作电压为V_bias；
其中，所述第二条件为第一芯片与第二芯片之间设有交流耦合电容。
这样，满足第二条件时选通第二输入端意味着，第一芯片与第二芯片的直流偏置电压不一致且第一芯片与第二芯片之间设有交流耦合电容来隔直通交，从而本发明所提供的芯片能够在选通第二输入端的情况下兼容于具有交流耦合电容的系统。
本领域技术人员可以了解，第二条件也可以进一步细化为第一芯片与所述第二芯片设置在同一平台上或者设置在不同平台上。需要注意的是，当第一条件与第二条件发生竞合时，优先执行第一条件的操作。也就是说，当第一条件为第一芯片与所述第二芯片设置在同一平台上且第一芯片与第二芯片之间设有交流耦合电容且满足该第一条件时，必然同时也满足了第二条件即第一芯片与第二芯片之间设有交流耦合电容。此时执行选通第一输入端的操作。
在上述实施例中，第一选择信号可为零电平，第二选择信号为非零电平，或者反之；或者第一选择信号和第二选择信号也可为其他值。
上面已经结合优选实施例对本发明进行了描述，对于本领域的技术人员而言，所描述的方法和装置可以获得的某些优点应当是明显的。还应当理解的是，可以在本发明的精神和范围内对其做出各种修改、适应及其替代实施例。本发明由随附的权利要求书进一步限定。
Claims (20)
1.一种包括信号发射电路的芯片，其特征在于，所述信号发射电路包括：
多路选择器，包括第一输入端、第二输入端、选择输入端以及输出端；其中，所述多路选择器的第一输入端接地，第二输入端连接直流偏置电压，选择输入端接收选择信号；
第一偏置电阻和第二偏置电阻，其一端分别与所述多路选择器的所述输出端相连接；
第一信号线和第二信号线，分别与所述第一偏置电阻和所述第二偏置电阻的另一端相耦合；
信号发射端，用于通过所述第一信号线和所述第二信号线来发送一对差分信号；
其中，根据所述选择信号为第一选择信号，所述多路选择器选通所述第一输入端，以及根据所述选择信号为第二选择信号，所述多路选择器选通所述第二输入端。
2.根据权利要求1所述的芯片，其特征在于，所述第一选择信号为零电平，所述第二选择信号为非零电平；或者，所述第一选择信号为非零电平，所述第二选择信号为零电平。
3.根据权利要求1所述的芯片，其特征在于，所述信号发射电路还包括选择信号发生器，用于产生所述选择信号。
4.根据权利要求3所述的芯片，其特征在于，所述选择信号发生器通过寄存器实现。
5.根据权利要求3所述的芯片，其特征在于，所述选择信号发生器通过固化在所述信号发射电路所在芯片的BIOS中的程序实现。
6.根据权利要求3所述的芯片，其特征在于，所述选择信号发生器通过硬件电路实现，包括：
串联在VCC端子和接地端子之间的第一选择电阻和第二选择电阻；
耦合在所述第一选择电阻和所述第二选择电阻之间的选择信号输出端；其中，所述选择信号输出端、所述第一选择电阻与所述VCC端子构成第一路径，所述选择信号输出端、所述第二选择电阻与所述接地端构成第二路径；
其中，在同一时刻所述第一路径和所述第二路径中仅有一条路径设为导通状态。
7.根据权利要求1-6任一所述的芯片，其特征在于，所述芯片从包括GPU芯片、桥式芯片和具有PCIE接口的芯片集的组中选出。
8.一种芯片间通信系统，其特征在于，包括：
第一芯片，所述第一芯片的发射电路包括：
多路选择器，包括第一输入端、第二输入端、选择输入端以及输出端；其中，所述多路选择器的第一输入端接地，第二输入端连接直流偏置电压，选择输入端接收选择信号；
第一偏置电阻和第二偏置电阻，其一端分别与所述多路选择器的所述输出端相连接；
第一信号线和第二信号线，分别与所述第一偏置电阻和所述第二偏置电阻的另一端相耦合；
信号发射端，用于通过所述第一信号线和所述第二信号线来发送一对差分信号；
其中，根据所述选择信号为第一选择信号，所述多路选择器选通所述第一输入端，以及根据所述选择信号为第二选择信号，所述多路选择器选通所述第二输入端；
第二芯片，所述第二芯片中设有信号接收电路；
其中，所述第一芯片与所述第二芯片通信连接，且所述第二芯片的所述信号接收电路接收所述第一芯片发送的所述一对差分信号。
9.根据权利要求8所述的芯片间通信系统，其特征在于，所述第一芯片与所述第二芯片设置在同一平台上，且所述第一芯片中的多路选择器选通所述第一输入端。
10.根据权利要求9所述的芯片间通信系统，其特征在于，所述同一平台包括同一PCB板。
11.根据权利要求9或10所述的芯片间通信系统，其特征在于，所述第一芯片与所述第二芯片之间不设置交流耦合电容，或者，所述第一芯片与所述第二芯片之间设有交流耦合电容。
12.根据权利要求8所述的芯片间通信系统，其特征在于，所述第一芯片与所述第二芯片之间设有交流耦合电容，且所述第一芯片中的多路选择器选通所述第二输入端。
13.根据权利要求8所述的芯片间通信系统，其特征在于，所述第一选择信号为零电平，所述第二选择信号为非零电平；或者，所述第一选择信号为非零电平，所述第二选择信号为零电平。
14.根据权利要求8所述的芯片间通信系统，其特征在于，所述第一芯片和所述二芯片从包括GPU芯片、桥式芯片和具有PCIE接口的芯片集的组中选出。
15.一种芯片间通信系统的配置方法，所述芯片间通信系统包括：
第一芯片，所述第一芯片的发射电路包括：
多路选择器，包括第一输入端、第二输入端、选择输入端以及输出端；其中，所述多路选择器的第一输入端接地，第二输入端连接直流偏置电压，选择输入端接收选择信号；
第一偏置电阻和第二偏置电阻，其一端分别与所述多路选择器的所述输出端相连接；
第一信号线和第二信号线，分别与所述第一偏置电阻和所述第二偏置电阻的另一端相耦合；
信号发射端，用于通过所述第一信号线和所述第二信号线来发送一对差分信号；
第二芯片，所述第二芯片中设有信号接收电路；
其中，所述第一芯片与所述第二芯片通信连接，且所述第二芯片的信号接收电路接收所述第一芯片发送的所述一对差分信号；
其特征在于，包括以下步骤：
当满足第一条件时，设置所述第一芯片内的所述选择信号为第一选择信号；
所述第一芯片内的多路选择器根据所述第一选择信号，选通所述第一输入端；
其中，所述第一条件为所述第一芯片与所述第二芯片设置在同一平台上。
16.根据权利要求15所述的方法，其特征在于，所述同一平台包括同一PCB板。
17.根据权利要求15或16所述的方法，其特征在于，所述第一条件还包括所述第一芯片与所述第二芯片之间不设置交流耦合电容；或者，所述第一条件还包括所述第一芯片与所述第二芯片之间设有交流耦合电容。
18.根据权利要求15所述的方法，其特征在于，还包括以下步骤：
当满足第二条件时，设置所述第一芯片内的所述选择信号为第二选择信号；
所述第一芯片内的多路选择器根据所述第二选择信号，选通所述第二输入端；
其中，所述第二条件为所述第一芯片与所述第二芯片之间设有交流耦合电容。
19.根据权利要求18所述的方法，其特征在于，所述第一条件的优先级高于所述第二条件。
20.根据权利要求15所述的方法，其特征在于，所述第一选择信号为非零电平，所述第二选择信号为零电平；或者，所述第一选择信号为非零电平，所述第二选择信号为零电平。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100418812A CN103294423A (zh) | 2012-02-22 | 2012-02-22 | 包括信号发射电路的芯片、芯片间通信系统及其配置方法 |
| US13/523,798 US8461868B1 (en) | 2012-02-22 | 2012-06-14 | Chip comprising a signal transmitting circuit, communication system between multiple chips and its configuration method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100418812A CN103294423A (zh) | 2012-02-22 | 2012-02-22 | 包括信号发射电路的芯片、芯片间通信系统及其配置方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103294423A true CN103294423A (zh) | 2013-09-11 |
Family
ID=48538375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012100418812A Pending CN103294423A (zh) | 2012-02-22 | 2012-02-22 | 包括信号发射电路的芯片、芯片间通信系统及其配置方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8461868B1 (zh) |
| CN (1) | CN103294423A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105846800A (zh) * | 2016-03-21 | 2016-08-10 | 深圳市紫光同创电子有限公司 | Fpga芯片及其端接电阻复用方法、端接电阻复用电路 |
| CN106488152A (zh) * | 2016-09-27 | 2017-03-08 | 北京空间机电研究所 | 遥感ccd相机高速差分信号转换电路 |
| WO2022165801A1 (zh) * | 2021-02-07 | 2022-08-11 | 华为技术有限公司 | 通信装置 |
| US11475854B2 (en) | 2018-12-11 | 2022-10-18 | HKC Corporation Limited | Driving method of display module, driving system thereof, and display device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9860113B2 (en) | 2015-10-21 | 2018-01-02 | International Business Machines Corporation | Using an out-of-band network to reconfigure a bus interface port |
| JP6695574B2 (ja) * | 2016-07-29 | 2020-05-20 | ザインエレクトロニクス株式会社 | 送信装置および送受信システム |
| CN114461555A (zh) * | 2021-12-30 | 2022-05-10 | 曙光信息产业股份有限公司 | 接口电路和主板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5781028A (en) * | 1996-06-21 | 1998-07-14 | Microsoft Corporation | System and method for a switched data bus termination |
| US6906549B2 (en) * | 2002-12-31 | 2005-06-14 | Intel Corporation | Asynchronous coupling and decoupling of chips |
| US20070296461A1 (en) * | 2006-06-26 | 2007-12-27 | Radiospire Networks, Inc. | System, method and apparatus for transmitting and receiving a transition minimized differential signal |
| CN102158216A (zh) * | 2010-01-14 | 2011-08-17 | 瑞萨电子株式会社 | 接收电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6018549A (en) * | 1997-06-12 | 2000-01-25 | Linear Technology Corporation | Selectable multi-protocol cable termination |
| US6825693B2 (en) * | 2002-12-31 | 2004-11-30 | Intel Corporation | Remote receiver detection |
| US6856169B2 (en) * | 2003-05-09 | 2005-02-15 | Rambus, Inc. | Method and apparatus for signal reception using ground termination and/or non-ground termination |
-
2012
- 2012-02-22 CN CN2012100418812A patent/CN103294423A/zh active Pending
- 2012-06-14 US US13/523,798 patent/US8461868B1/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5781028A (en) * | 1996-06-21 | 1998-07-14 | Microsoft Corporation | System and method for a switched data bus termination |
| US6906549B2 (en) * | 2002-12-31 | 2005-06-14 | Intel Corporation | Asynchronous coupling and decoupling of chips |
| US20070296461A1 (en) * | 2006-06-26 | 2007-12-27 | Radiospire Networks, Inc. | System, method and apparatus for transmitting and receiving a transition minimized differential signal |
| CN102158216A (zh) * | 2010-01-14 | 2011-08-17 | 瑞萨电子株式会社 | 接收电路 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105846800A (zh) * | 2016-03-21 | 2016-08-10 | 深圳市紫光同创电子有限公司 | Fpga芯片及其端接电阻复用方法、端接电阻复用电路 |
| CN106488152A (zh) * | 2016-09-27 | 2017-03-08 | 北京空间机电研究所 | 遥感ccd相机高速差分信号转换电路 |
| CN106488152B (zh) * | 2016-09-27 | 2019-12-20 | 北京空间机电研究所 | 遥感ccd相机高速差分信号转换电路 |
| US11475854B2 (en) | 2018-12-11 | 2022-10-18 | HKC Corporation Limited | Driving method of display module, driving system thereof, and display device |
| WO2022165801A1 (zh) * | 2021-02-07 | 2022-08-11 | 华为技术有限公司 | 通信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8461868B1 (en) | 2013-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10459865B2 (en) | Devices and methods for providing concurrent superspeed communication and four-lane displayport communication via a USB type-C receptacle | |
| CN103294423A (zh) | 包括信号发射电路的芯片、芯片间通信系统及其配置方法 | |
| US7756123B1 (en) | Apparatus, system, and method for swizzling of a PCIe link | |
| CN105656471A (zh) | 使用usb-c型接口的系统及多功能控制电路 | |
| CN104204985B (zh) | 用于电压电平转换的装置、系统和方法 | |
| US20130271909A1 (en) | Multi-pair differential lines printed circuit board common mode filter | |
| WO2008002806A2 (en) | System, method and apparatus for transmitting and receiving a transition minimized differential signal | |
| EP2947771A1 (en) | Communication circuit with impedance matching | |
| CN105871411B (zh) | 射频芯片、射频电路以及电子设备 | |
| CN103260341B (zh) | 印制电路板及基于印制电路板的差分信号线布线方法 | |
| US7605671B2 (en) | Component-less termination for electromagnetic couplers used in high speed/frequency differential signaling | |
| CN101331723B (zh) | 差动信号传送装置和差动信号接收装置 | |
| CN100561487C (zh) | 具有多重负载拓扑布线架构的印刷电路板 | |
| CN104994040B (zh) | 一种以太网交换机及其应用的端口复用方法 | |
| CN112799986B (zh) | 通用序列总线切换电路与相关的电子装置 | |
| CN209980238U (zh) | 兼容扩展装置及电子设备 | |
| CN203675437U (zh) | 电路板及具有此电路板的电子装置 | |
| JP2013089729A (ja) | リドライバｉｃ、半導体装置、及びその製造方法 | |
| CN104978294A (zh) | 串行外设接口的兼容设备、串行外设接口及主机设备 | |
| CN100428211C (zh) | 发送端电路、接收端电路、接口切换模块及接口切换方法 | |
| US10050861B2 (en) | Assembly for debugging modem and method thereof | |
| US9048249B2 (en) | Integrated circuit chip with high speed input and output pins directly coupled to common node | |
| CN207835096U (zh) | 一种电池与nfc共用连接器的电路及移动终端 | |
| CN103814558A (zh) | 传送装置 | |
| CN208112609U (zh) | 一种应用于板内连接的mdi接口电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130911 |