JP5425705B2 - 容量性バックプレーンを駆動するためのディエンファシス自動設定 - Google Patents
容量性バックプレーンを駆動するためのディエンファシス自動設定 Download PDFInfo
- Publication number
- JP5425705B2 JP5425705B2 JP2010119949A JP2010119949A JP5425705B2 JP 5425705 B2 JP5425705 B2 JP 5425705B2 JP 2010119949 A JP2010119949 A JP 2010119949A JP 2010119949 A JP2010119949 A JP 2010119949A JP 5425705 B2 JP5425705 B2 JP 5425705B2
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- transmission medium
- emphasis
- driver
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Tests Of Electronic Circuits (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
本出願は、その教示を参照により本明細書に組み込む、2009年10月7日出願の米国仮出願第61/249,324(代理人整理番号300.193.Prov)号に関する利益を主張するものである。
Zin=−jZocot(βl) (1)
上式で、Zoは使用されている特定の伝送媒体の特性インピーダンスであり、lはその伝送媒体の長さであり、βはその伝送媒体に対して誘導された伝播定数である。
Claims (20)
- 伝送媒体を通じて受信機に結合された送信機ドライバのディエンファシスを設定する方法であって、
ブリッジ回路からの制御信号に基づいて、インピーダンススイッチをイネーブルすることによって、インピーダンス測定回路を前記伝送媒体、高インピーダンス状態の前記受信機に結合するステップ、
ディエンファシス制御装置を介して前記インピーダンス測定回路をイネーブルするステップ、
前記ブリッジ回路により、不平衡負荷の伝送媒体である前記伝送媒体の線路インピーダンスを測定するステップ、
ノードにおいて開路検出器及びカウンタを前記伝送媒体に結合するステップ、
前記開路検出器及びカウンタにより、前記伝送媒体の線路長を測定するステップ、及び
前記ディエンファシス制御装置により、前記測定された線路インピーダンス及び前記測定された線路長の少なくとも一方に基づいて前記ドライバの利得を設定するステップ
を備える方法。 - 請求項1記載の方法であって、前記測定ステップが、
前記ブリッジ回路を前記伝送媒体に結合するステップ、
前記不平衡負荷のインピーダンスを測定するためにブリッジ回路を調整するステップ、及び
前記不平衡負荷の測定されたインピーダンスを提供するステップ
を備える方法。 - 請求項2記載の方法であって、前記ブリッジ回路がLMS(最小二乗平均)ブリッジである、方法。
- 請求項1記載の方法であって、前記伝送媒体の線路長の測定ステップが、
前記ドライバから前記伝送媒体にパルスを提供するステップ、
前記伝送媒体からの反射パルスを検出するステップ、
前記カウンタによって、前記反射パルスの往復遅延に基づいて遅延値を生成するステップ、
所定のアルゴリズムに基づいて前記遅延から線路長を算出するステップ、
前記線路長及び前記伝送媒体の種類から、前記不平衡負荷の前記線路インピーダンスを決定するステップ、及び
前記不平衡負荷の前記決定されたインピーダンスを前記ディエンファシス制御装置に提供するステップ
を備える方法。 - 請求項4記載の方法であって、前記反射パルスの前記検出ステップが、
前記ノードにおいて前記ドライバから前の前記パルスの立上りにおいて前記カウンタをイネーブルするステップ、
前記ノードにおける信号の振幅を閾値と比較するステップ、及び
前記振幅が前記閾値に達したときに、前記カウンタをディセーブルするステップ
を備える方法。 - 請求項5記載の方法であって、前記遅延値がディセーブルされたときの前記カウンタの値に基づく、方法。
- 請求項1記載の方法であって、(i)前記インピーダンス測定回路と前記ドライバの出力ノードの間に前記インピーダンススイッチを結合するステップ、及び(ii)前記インピーダンススイッチを、前記ノードにおいて高インピーダンス状態から低インピーダンス状態に変化させるステップをさらに備える、方法。
- 請求項7記載の方法であって、前記スイッチがTゲートスイッチとして実施される、方法。
- 請求項7記載の方法であって、前記伝送媒体が、同軸ケーブル、銅めっきされた導波管、銅/誘電体の積層伝送線路、及びマイクロストリップ伝送線路のうちの少なくとも1つである、方法。
- 請求項1記載の方法であって、前記ディエンファシス制御装置によって前記ドライバの前記利得を設定する前記ステップが、前記測定された伝送線路インピーダンス及び前記伝送媒体の種類に対応する1組のディエンファシス設定を記憶装置から読み取るステップ、及び前記1組のディエンファシス設定を前記ドライバの利得回路に提供するステップを備える、方法。
- 伝送媒体を通じて受信機に結合された送信機ドライバのディエンファシスを設定する装置であって、
ブリッジ回路からの制御信号に基づいて、前記伝送媒体、高インピーダンス状態の前記受信機に結合されるインピーダンス測定回路と、
ノードにおいて前記伝送媒体に結合された開路検出器及びカウンタと、
前記インピーダンス測定回路をイネーブルするように構成されたディエンファシス制御装置を備え、
イネーブルされた場合、前記ブリッジ回路がさらに、不平衡負荷の伝送媒体である前記伝送媒体の線路インピーダンスを測定するように構成され、前記開路検出器及びカウンタが、前記伝送媒体の線路長を測定するように構成され、
前記ディエンファシス制御装置がさらに、測定された前記線路インピーダンスと前記線路長の少なくとも一方に基づいて前記ドライバの利得を設定するように構成される、装置。 - 請求項11に記載の装置であって、前記ブリッジ回路が前記伝送媒体に結合され、前記インピーダンス測定回路が前記ブリッジ回路の1つ以上の素子を前記不平衡負荷のインピーダンスを測定するように調整し、不平衡負荷の前記測定インピーダンスを前記ディエンファシス制御装置に提供する、装置。
- 請求項12に記載の装置であって、前記ブリッジ回路がLMS(最小二乗平均)ブリッジである、装置。
- 請求項12に記載の装置であって、
前記開路検出器が、前記ドライバから前記伝送媒体に供給されるパルスに応じて前記伝送媒体からの反射パルスを検出するように構成され、
前記カウンタが、前記反射パルスの往復遅延に基づいて遅延値を生成するように構成され、
前記ディエンファシス制御装置が、前記不平衡負荷の前記測定インピーダンスを提供するために、所定のアルゴリズムに基づいて前記遅延から前記線路長を計算し、前記線路長及び前記伝送媒体のタイプから前記不平衡負荷の線路インピーダンスを決定するように構成される、装置。 - 請求項14に記載の装置であって、前記開路検出器が、
前記ノードにおいて前記ドライバからの前記パルスの立上りで前記カウンタをイネーブルし、
前記ノードにおける信号の振幅を閾値と比較し、
前記振幅が前記閾値に達した場合、前記カウンタをディセーブルし、ディセーブルされた時の前記カウンタの値に基づいた前記遅延値、
によって前記反射パルスを検出する装置。 - 請求項11に記載の装置であって、前記インピーダンス測定回路と前記ドライバの出力ノードの間に結合されたスイッチを備え、前記スイッチが、前記ノードでの高インピーダンス状態を低インピーダンス状態に変更することで前記インピーダンス測定回路を前記ドライバの前記出力ノードに結合する、装置。
- 請求項16に記載の装置であって、前記スイッチがTゲート・スイッチとして実施される装置。
- 請求項16に記載の装置であって、前記伝送媒体が、同軸ケーブル、銅めっきされた導波管、銅/誘電体の積層伝送線路、及びマイクロストリップ伝送線路のうちの少なくとも一つである、装置。
- 請求項11に記載の装置であって、前記ディエンファシス制御装置が、前記測定された線路インピーダンスと前記伝送媒体のタイプに対応した一組のディエンファシス設定をメモリから読み取るように構成され、前記一組のディエンファシス設定を前記ドライバの利得回路に提供するように構成される、装置。
- 伝送媒体を通じて受信機に結合された送信機ドライバのディエンファシスを設定する方法を、コンピュータに実行させるためのプログラムを記録したコンピュータ可読記録媒体であって、前記方法が、
ブリッジ回路からの制御信号に基づいて、インピーダンススイッチをイネーブルすることによって、インピーダンス測定回路を前記伝送媒体、高インピーダンス状態の前記受信機に結合するステップ、
ディエンファシス制御装置を介して前記インピーダンス測定回路をイネーブルするステップ、
前記ブリッジ回路により、不平衡負荷の伝送媒体である前記伝送媒体の線路インピーダンスを測定するステップ、
ノードにおいて開路検出器及びカウンタを前記伝送媒体に結合するステップ、
前記開路検出器及びカウンタにより、前記伝送媒体の線路長を測定するステップ、及び
前記ディエンファシス制御装置により、前記測定された線路インピーダンス及び前記測定された線路長の少なくとも一方に基づいて前記ドライバの利得を設定するステップ、
を備える、コンピュータ可読記録媒体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/725,534 | 2010-03-17 | ||
US12/725,534 US8125241B2 (en) | 2009-10-07 | 2010-03-17 | Automatic de-emphasis setting for driving capacitive backplane |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011199822A JP2011199822A (ja) | 2011-10-06 |
JP2011199822A5 JP2011199822A5 (ja) | 2013-07-11 |
JP5425705B2 true JP5425705B2 (ja) | 2014-02-26 |
Family
ID=44603116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010119949A Expired - Fee Related JP5425705B2 (ja) | 2010-03-17 | 2010-05-26 | 容量性バックプレーンを駆動するためのディエンファシス自動設定 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5425705B2 (ja) |
KR (1) | KR20110104860A (ja) |
CN (1) | CN102195658A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11404093B2 (en) | 2020-09-18 | 2022-08-02 | Kioxia Corporation | Memory system and sending signal adjustment method |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8542039B2 (en) * | 2011-11-11 | 2013-09-24 | Qualcomm Incorporated | High-speed pre-driver and voltage level converter with built-in de-emphasis for HDMI transmit applications |
US11956316B2 (en) | 2019-10-03 | 2024-04-09 | Sumitomo Electric Industries, Ltd. | Vehicle-mounted apparatus, vehicle-mounted communication system, and communication management method |
CN112399098B (zh) * | 2020-12-02 | 2024-01-19 | 龙迅半导体(合肥)股份有限公司 | Hdmi发送器输出信号强度自动配置方法及系统 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5063353A (en) * | 1990-02-16 | 1991-11-05 | Beckman Industrial Corporation | Method for accurate measurement of transmission line impedance by correcting gross impedance for the "dribble-up" effect |
JPH05291985A (ja) * | 1992-04-08 | 1993-11-05 | Nec Corp | 振幅等化器 |
JPH077375A (ja) * | 1993-06-18 | 1995-01-10 | Advantest Corp | 伝送線路の減衰補償方式 |
US6801043B2 (en) * | 2002-12-20 | 2004-10-05 | Intel Corporation | Time domain reflectometry based transmitter equalization |
MXPA05011767A (es) * | 2003-05-12 | 2006-01-26 | Ericsson Telefon Ab L M | Metodo y disposicion para una prueba de bucle de senales. |
JP2005217999A (ja) * | 2004-02-02 | 2005-08-11 | Hitachi Ltd | デジタルデータ伝送回路 |
US7215144B2 (en) * | 2004-05-20 | 2007-05-08 | International Business Machines Corporation | Pre-emphasis driver with constant impedance |
KR100771868B1 (ko) * | 2006-02-28 | 2007-11-01 | 삼성전자주식회사 | 다이내믹 출력버퍼회로 |
JP4784542B2 (ja) * | 2007-03-30 | 2011-10-05 | 日本電気株式会社 | プリエンファシス自動調整システム及びその調整方法並びにエンファシス設定信号発生回路 |
-
2010
- 2010-04-28 CN CN2010101745117A patent/CN102195658A/zh active Pending
- 2010-04-30 KR KR1020100040655A patent/KR20110104860A/ko not_active Application Discontinuation
- 2010-05-26 JP JP2010119949A patent/JP5425705B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11404093B2 (en) | 2020-09-18 | 2022-08-02 | Kioxia Corporation | Memory system and sending signal adjustment method |
Also Published As
Publication number | Publication date |
---|---|
CN102195658A (zh) | 2011-09-21 |
KR20110104860A (ko) | 2011-09-23 |
JP2011199822A (ja) | 2011-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20180260353A1 (en) | Transmitter with independently adjustable voltage and impedance | |
US8269522B2 (en) | Active eye opener for current-source driven, high-speed serial links | |
US20050200380A1 (en) | Reflection-control system and method | |
US9537302B2 (en) | Charge injection and drain-based electrical overstress (EOS) protection apparatus and method | |
JP5425705B2 (ja) | 容量性バックプレーンを駆動するためのディエンファシス自動設定 | |
JPH07226666A (ja) | 伝送線上の電圧反射の制御方法及び回路 | |
US8125241B2 (en) | Automatic de-emphasis setting for driving capacitive backplane | |
US9391583B2 (en) | Transmission line driver circuit for automatically calibrating impedance matching | |
US11563462B1 (en) | Rejection of end-of-packet dribble in high speed universal serial bus repeaters | |
US10483952B1 (en) | Baseline wander correction using zero and one mismatch adaptation | |
US8489781B1 (en) | Detection system and methods | |
Bae et al. | A power‐efficient 600‐mVpp voltage‐mode driver with independently matched pull‐up and pull‐down impedances | |
US7746195B2 (en) | Circuit topology for multiple loads | |
US7834638B2 (en) | Differential transmission circuit, disk array apparatus, and output signal setting method | |
KR20080053947A (ko) | 차동 신호 전송 장치, 차동 신호 수신 장치 | |
JP7059860B2 (ja) | パラメータ設定送受信システムおよびパラメータ設定方法 | |
US10536129B2 (en) | Impedance matching circuit and integrated circuit applying the impedance matching circuit | |
US9966911B2 (en) | Capacitance minimization switch | |
US9203352B1 (en) | Techniques for noise reduction during calibration | |
US9148130B1 (en) | System and method for boosting a selective portion of a drive signal for chip-to-chip transmission | |
US10615550B2 (en) | Earphone recognition and connection methods and circuits and storage medium | |
US6693465B1 (en) | Open input sense for differential receiver | |
Li et al. | A 5 Gb/s multi-mode transmitter with de-emphasis for PCI Express 2.0/USB 3.0 | |
JP2008098972A (ja) | インターフェース回路及びインターフェース回路を備えた電子機器 | |
KR20240002179A (ko) | 직렬 인터페이스에서의 신호 부스팅 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130524 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130524 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20130524 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20130606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130711 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131127 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5425705 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees | ||
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |