JP2011199822A

JP2011199822A - 容量性バックプレーンを駆動するためのディエンファシス自動設定

Info

Publication number: JP2011199822A
Application number: JP2010119949A
Authority: JP
Inventors: Roger Fratti; フラッティロジャー; Dwight Daugherty; ダーティデウィト
Original assignee: LSI Corp
Current assignee: LSI Corp
Priority date: 2010-03-17
Filing date: 2010-05-26
Publication date: 2011-10-06
Anticipated expiration: 2030-05-26
Also published as: CN102195658A; KR20110104860A; JP5425705B2

Abstract

【課題】容量性バックプレーンを駆動するためのディエンファシス自動設定を提供すること。
【解決手段】伝送（ＴＸ）装置の線路インピーダンス及び線路長が測定され、それらはドライバの負荷インピーダンスを形成する。いくつかの例示的な実施形態の場合、線路インピーダンスはほとんどが線路キャパシタンスであり、そのような実施形態ではこのキャパシタンスを検出する。測定された線路インピーダンスは制御信号（例えば、３ビットのデジタル制御信号）に変換され、この制御信号によりＴＸ段のディエンファシスが自動的に設定される。キャパシタンスの量及び伝送線路の長さを用いて適切なディエンファシス設定を決めることができ、伝送線路効果を補償するために送信機がそのようなディエンファシス設定をドライバに適用することができる。
【選択図】図３

Description

関連出願の相互参照
本出願は、その教示を参照により本明細書に組み込む、２００９年１０月７日出願の米国仮出願第６１／２４９，３２４（代理人整理番号３００.１９３.Ｐｒｏｖ）号に関する利益を主張するものである。

本発明は回路に関し、詳細には、バックプレーン等に適応できるディエンファシス設定に関する。

多くの通信システムにおいて、送信機から受信機への伝送媒体を介したデータの伝送が用いられている。シリアル通信の適用分野では、集積回路（ＩＣ）などの構成要素は通常は回路板上に取り付けられ、通常トレースとして知られる複数の回路板導体によって互いに電気的に結合され、それらの回路板導体はプリント回路板又はバックプレーン上にある。トレースは構成要素間で、電力、接地基準、及び入出力に関する信号など各信号用の伝送媒体を形成する。通常は、トレースを介した構成要素間の高周波信号には、そのような相互接続に固有の寄生性の抵抗、インダクタンス、キャパシタンスによって悪影響が及ぼされる。さらに、信号伝送経路の送信機と様々な信号伝送媒体（トレース及び他の回路板構成要素）との間、及び信号伝送経路の受信機と様々な信号伝送媒体との間のインピーダンスの不整合は、その信号伝送経路の送信機端部及び／又は受信機端部で信号反射を発生させるおそれがある。そのような信号反射は伝送経路に沿って伝搬し、潜在的にシステムの性能を低下させるおそれがある。その結果、信号伝送経路を含む様々な構成要素に通じる送信機回路の出力インピーダンスと受信機の入力インピーダンスを厳密に整合させることが極めて望ましい。

一般には、伝送媒体の長さとビット誤り率（ＢＥＲ）の間にはトレードオフがある。このトレードオフは、伝送媒体が符号間干渉の一因となる周波数ひずみを引き起こす故に生じる。従って、一部の適用例では、信号を伝送媒体に印加する前に調整するためにディエンファシス回路を使用している。このディエンファシス回路は送信機等化回路の一形態であり、この等化回路はデータリンク内の伝送線路に起因するデータの周波数ひずみの少なくとも一部を補償するために、入力信号を前もってひずませておく。伝送線路の出力部における周波数ひずみを補償することにより、出力信号の振幅応答を平坦化し、それによりビット誤り率（ＢＥＲ）を改善する。

図１は、バックプレーン及びケーブルに適用するための従来技術のディエンファシス回路１００のブロック図を示す。ドライバ１０２を使用して、入力データ信号を受信し、その信号の利得（例えば、電流利得）をもたらし、そのデータ信号を受信機（ＲＸ）１０６に送信するため伝送（ＴＸ）媒体１０４に提供する。図１に示すように、ドライバ１０２は電流源１０８と１１０の組み合わせにより電流の利得をもたらす。電流源１０８を通って１００％の電流が流れる場合、電流源１１０を通って流れる電流の百分比を調整することにより、出力データ信号を駆動するドライバ１０２に提供される電流が調整される。ラッチ１１２（Ｄフリップフロップとして示す）及びＸＯＲゲート１１４がディエンファシスを適用する電流源１１０の制御をもたらし、入力データのビット列に遷移があるか否かに応じてディエンファシスの設定を変更する。

図２に、伝送段の媒体の分散を補償するために選択される例示的なディエンファシスのグラフを示す。ここでは、受信される所与の種類のビットの数に基づいて、複数レベルのディエンファシスを選択することができる。図示のように、データビットの遷移が検出されたか否かに応じて適切なディエンファシスが変化する。なぜなら、遷移（立上り又は立下り）には通常、ドライバからのより大きな利得が必要であるからである。従って、遷移後の最初のビットには、より大きな利得が必要であり、同じ値のその後の各ｎ番目のビットは利得がより小さくて済む。

図３に、調整可能な電流源を介したユーザプログラム式ディエンファシスを用いて、調整可能なディエンファシスを可能にする従来技術の例示的な回路図を示す。図１のブロック図の回路と同様に、図３は電流源３０８と電流源３１０ａ、３１０ｂ、３１０ｃの組み合わせとに結合された差動型ドライバ３０２を示す。差動型ラッチ３１２（Ｄフリップフロップとして示す）及び差動型ＸＯＲゲート３１４は、ドライバ３０２への入力データの遷移の有無に基づいて、電流源３１０ａ、３１０ｂ、及び３１０ｃの制御を行う。電流源３１０ａ、３１０ｂ、及び３１０ｃは、図１の電流源１１０と同様の方式で動作する。ただし、３つの電流源があるので、電流源３１０ａ、３１０ｂ、及び３１０ｃのそれぞれを制御信号（Ｖｃｏｎｔｒｏｌ１、Ｖｃｏｎｔｒｏｌ２、及びＶｃｏｎｔｒｏｌ３）によって個別にイネーブル又はディセーブルして、複数レベルのディエンファシス（ユーザプログラム式ディエンファシス０ｄＢ、１．８ｄＢ、３．５ｄＢ、及び６．２ｄＢとして示す）を提供することができる。このような図３の例示的回路によって、遷移後に最初のビットが検出されたか否か、又はそれに続くビットが検出されたか否かに応じて、様々な利得値に対する適切なディエンファシスの設定が可能となる。

米国仮出願第６１／２４９，３２４号

Dr George R.Steber、LMS Impedance Bridge、WB9LVI、QEX、2005

この概要は、以下の発明を実施するための形態でさらに説明する概念の選択を簡略化した形で紹介するために提供する。この概要は、請求項に記載された主題の主要な特徴又は本質的な特徴を特定することを意図するものではなく、請求項に記載された主題の範囲を限定するために用いられることを意図するものでもない。

一実施形態では、本発明はインピーダンス測定回路を伝送媒体、高インピーダンス状態の受信機に結合し、ディエンファシス制御装置によってインピーダンス測定回路をイネーブルすることにより、伝送媒体を介して受信機に結合されている送信機ドライバのディエンファシスを設定する方法を提供する。このインピーダンス測定回路は、不平衡負荷の伝送媒体である伝送媒体の線路インピーダンス及び線路長の少なくとも一方を測定する。このディエンファシス制御装置は、測定された線路インピーダンスと線路長の少なくとも一方に基づいてドライバの利得を設定する。

本発明の他の態様、特徴、及び利点は、以下の詳細な説明、添付の特許請求の範囲、及び添付図面からより十分に明らかとなろう。図面中、同様の参照番号は同様の又は同一の要素を特定する。

バックプレーン及びケーブルに適用するための従来技術のディエンファシス回路のブロック図である。図１の回路について伝送段の媒体の分散を補償するために選択される例示的なディエンファシスのグラフである。調整可能な電流源を介したユーザプログラム式ディエンファシスを用いて、調整可能なディエンファシスを可能にする従来技術の例示的な回路を示す図である。様々な伝送媒体について、伝送媒体の長さと比較したキャパシタンスの変化を示すグラフである。本発明の第１の例示的な実施形態によるディエンファシス回路のブロック図である。本発明の第２の例示的な実施形態によるディエンファシス回路のブロック図である。図６に示す本発明の実施形態と共に使用することができる例示的な開路検出器を示す図である。図７の開路検出器の例示的な実施形態によって使用される信号を示す図である。

本発明の諸実施形態では、ドライバの負荷インピーダンスを形成するキャパシタンスなどの線路インピーダンス及び伝送（ＴＸ）装置の線路長を自動的に検出する。本明細書で説明しているいくつかの例示的な実施形態では、線路インピーダンスはほとんどが線路キャパシタンスであり、そのような実施形態ではこのキャパシタンスを検出する。測定された線路インピーダンスは制御信号（例えば、３ビットのデジタル制御信号）に変換され、この制御信号によりＴＸ段のディエンファシスが自動的に設定される。キャパシタンスの量及び伝送線路の長さを用いて適切なディエンファシス設定を決めることができ、伝送線路効果を補償するために、送信機がそのようなディエンファシス設定をドライバに適用することができる。

図１の例示的なブロック図に示すようなディエンファシス回路は、バックプレーン又はケーブルの電気特性が決定されるように構成することができ、受信機が電力遮断されて高インピーダンスを示すときにそのような決定が行われる。そのような条件下では、入力インピーダンスＺ_ｉｎは以下の方程式（１）によって近似される。
Ｚ_ｉｎ＝−ｊＺ_ｏｃｏｔ（βｌ）（１）
上式で、Ｚ_ｏは使用されている特定の伝送媒体の特性インピーダンスであり、ｌはその伝送媒体の長さであり、βはその伝送媒体に対して誘導された伝播定数である。

図４は、方程式（１）を用いて様々なタイプの伝送媒体について伝送媒体の長さと比較したキャパシタンスの変化を示すグラフである。図４では、ｃｏａｘは同軸ケーブルを指し、ＣＰＷは銅めっきされた導波管の一タイプを指し、ＦＲ４は銅／誘電体の積層伝送線路を指し、ＭＳはマイクロストリップ伝送線路を指す。種々の伝送媒体に対する伝播定数は、ＣＰＷが約０．３６９／ｃｍ（０.９３８／インチ）、ＭＳが約０．３２６／ｃｍ（０.８２７／インチ）、ｃｏａｘが約０．４１７／ｃｍ（１.０６／インチ）である（５０オーム、０．６３５ｍｍ（２５ミル）のＦＲ４上の分散性媒体は５０オームであり、ｃｏａｘはテフロン（登録商標）誘電体）。これらの例示的な伝播定数では、伝播定数の広がりは約２２％にしか過ぎないので媒体の種類に対する依存度は比較的小さい。

図５に、本発明の第１の例示的な実施形態によるディエンファシス回路５００のブロック図を示す。ドライバ５０２を使用して入力データ信号を受信し、その信号の利得（例えば、電流利得）をもたらし、そのデータ信号を受信機（ＲＸ）５０６に送信するため伝送（ＴＸ）媒体５０４に提供する。図５に示すように、ドライバ５０２は電流源５０８と５１０の組み合わせにより、電流の利得をもたらす。電流源５０８を通って１００％の電流が流れる場合、電流源５１０を通って流れる電流の百分比を調整することにより、出力データ信号を駆動するドライバ５０２に提供される電流が調整される。ラッチ５１２（Ｄフリップフロップとして示す）及びＸＯＲゲート５１４がディエンファシスを適用する電流源５１０の制御をもたらし、入力データのビット列に遷移があるか否かに応じてディエンファシスの設定レベルを変更する。後で説明するように、ディエンファシス制御装置５２２は、ＸＯＲゲート５１４によって選択されるときに電流源５１０によって用いられるＴＸ媒体５０４の測定インピーダンスに合わせて調整される、複数レベルのディエンファシスを提供する。

本発明の第１の例示的な実施形態によれば、ディエンファシス回路５００は、Ｔゲートとして実装することができるインピーダンススイッチ（Ｚｘ）５１６、ブリッジ回路５１８、及びアナログデジタル（Ａ／Ｄ）変換器５２０をさらに備える。制御信号に基づいて、Ｚｘ５１６はブリッジ回路５１８をドライバ５０２の出力ノードＮ_１に結合し、ノードＮ_１は負荷インピーダンス（ＴＸ媒体５０４と、ＲＸ５０６の入力インピーダンスを含む）に結合されている。ブリッジ回路５１８からの制御入力信号に基づいて、出力ノードＮ_１と対応するブリッジ回路５１８との間で、Ｚｘ５１６がイネーブル又はディセーブルされる。これらは、それぞれ低インピーダンス及び高インピーダンスに相当する。Ｚｘ５１６がイネーブルされた場合、低インピーダンスでオンとなり（導通状態）、そのためブリッジ回路５１８を出力ノードＮ_１に接続することが可能となる。Ｚｘ５１６がディセーブルされたときには（非導通状態）、ブリッジ回路５１８が出力ノードＮ_１から実際に切り離される。というのは、切り離しは非常に高い（ほぼ無限の）インピーダンスとして現れるからである。

Ｔゲートは並列に接続され、逆のゲート電圧によって制御される１つのＮ型トランジスタ及び１つのＰ型トランジスタを含む回路として実現することができる。Ｎ型とＰ型のトランジスタをこのように組み合わせることにより、ＣＭＯＳ技術における効率的なスイッチングが可能となる。Ｎ型トランジスタのゲート電圧がＧＮＤの場合、Ｐ型トランジスタはＶＣＣのゲート電圧を有し、両方のトランジスタは非導通状態である。一方、Ｎ型トランジスタのゲート電圧がＶＣＣであり、Ｐ型トランジスタのゲート電圧がＧＮＤである場合、両方のトランジスタは導通状態である。ソース電圧がほぼＶＣＣである場合、Ｎ型トランジスタの両端間では電圧降下があるが、Ｐ型トランジスタの両端間では電圧降下が（ほとんど）ない。ソース電圧がほぼＧＮＤである場合、Ｎ型トランジスタでは電圧降下が（ほとんど）ない。標準のＭＯＳトランジスタは対称形であるため、通常Ｔゲート内でソースとドレインは区別されない。

ブリッジ回路５１８はその入力端子で見られるインピーダンスを測定し、一方Ａ／Ｄ変換器５２０はブリッジ回路５１８によって測定されたインピーダンスを量子化し、それをデジタル値に変換するために用いられる。ブリッジ回路は、導体内の電流がその中で２つの平行な経路に分かれ、その後単一の導体中で再結合し、それによりループを形成する、一種の電気回路であり未知の回路のインピーダンス値を測定するために使用される。それぞれの経路は２つ以上のインピーダンス素子（例えば、抵抗器、コンデンサ、インダクタなど）を備える。一方の経路では、第１の素子は既知のインピーダンスを有し、第２の素子は可変インピーダンスを有する。また他方の経路では、第３の素子は既知のインピーダンスを有し、第４の素子は測定が所望されるインピーダンスを有する。すべて、共通のソースを共有する２つの電位差計の出力を比較して未知の回路素子のインピーダンス値を決定するという同じ原理に基づいている。よく知られているブリッジ回路であるホイートストンブリッジが抵抗値を測定するために用いられ、ＡＣ回路のインピーダンスを測定するように改変されている。そのような改変ブリッジ回路には、ウィーンブリッジ、マクスウェルブリッジ、及びヘヴィサイドブリッジがある。これらのブリッジ回路では、負荷インピーダンスは平衡負荷インピーダンスであると想定されている。

しかし、バックプレーンのインピーダンス値は不平衡負荷インピーダンスとなりがちであるため、本発明の諸実施形態では不平衡負荷向けに改変されたブリッジ回路を利用することが望ましい。そのようなブリッジ回路の１つがＬＭＳ（最小二乗平均）インピーダンスブリッジ回路として知られている。ＬＭＳインピーダンスブリッジ回路及び不平衡負荷インピーダンスの測定方法は当技術分野では周知であり、例えば、その教示をすべて参照により本明細書に組み込む、Dr George R. Steber、LMS Impedance Bridge、WB9LVI、QEX、2005に説明がある。

ディエンファシス回路５００は動作中にキャリブレーションモードに入り、キャパシタンスなどのインピーダンスを直接測定する。キャリブレーションモードの間、受信機５０６は高入力インピーダンスモードに入り、従ってドライバ５０２にとって開路に見えるようになる。キャリブレーションモード中、Ｚｘ５１６はイネーブルされ、低インピーダンスでオンとなり（導通状態）、そのためブリッジ回路５１８が出力ノードＮ_１に接続することが可能となる。ブリッジ回路５１８はその入力端子で見られるインピーダンスを測定し、一方Ａ／Ｄ変換器５２０はブリッジ回路５１８によって測定されたインピーダンスを量子化し、それをデジタル値に変換する。このデジタル値がＡ／Ｄ変換器５２０からディエンファシス制御装置５２２に提供され、次いでディエンファシス制御装置５２２は適切なディエンファシス設定を電流源５１０に提供する。そのような設定はオフラインで決定することができ、ＴＸ媒体５０４の異なる複数の線路インピーダンス値に関連付けることができる。次にそのような設定をキャリブレーション中に使用するために、ディエンファシス制御装置５２２に結合された記憶装置に記憶することができる。

図６に、本発明の第２の例示的な実施形態によるディエンファシス回路６００のブロック図を示す。ディエンファシス回路６００の実施形態では、後で説明するように時間領域反射測定法の諸技術を用いることができ、ディエンファシス回路６００は伝送媒体線路の長さを自動的に求めるように構成された回路を備える。ドライバ６０２、ＴＸ媒体６０４、ＲＸ６０６、電流源６０８及び６１０、Ｚｘ６１６、ラッチ６１２（Ｄフリップフロップとして示す）及びＸＯＲゲート６１４は、図５に関して先に説明した同様の素子と同じように動作する。先に説明したように、ディエンファシス制御装置６２２は、ＴＸ媒体６０４の伝播定数及び推定長さを用いて算出されたインピーダンスに基づき、ＸＯＲゲート６１４によって選択されるとき電流源６１０によって用いられるＴＸ媒体６０４の測定インピーダンスに合わせて調整される、複数レベルのディエンファシスを提供する。

ディエンファシス回路６００は開路検出器６１８及びカウンタ６２０をさらに備える。開路検出器６１８はノードＮ_１に結合されると、ドライバ６０２からのビットなどパルスの先頭を計測する。パルスの先頭が検出されたとき、開路検出器６１８は単位時間のカウントを開始するためにイネーブル信号をカウンタ６２０に提供する。開路検出器６１８はパルスの終了を検出し、一方でイネーブル信号をカウンタ６２０に提供し続ける。その後、開路検出器６１８は反射パルスの開始を再び検出するまで待つ。この反射パルスは、高インピーダンスで終端されている（ＲＸ６０６が高インピーダンス及びほぼ１の反射係数を示す）場合のＴＸ媒体６０４内でのパルスの反射を表す。開路検出器６１８が反射パルスの開始を検出すると、イネーブル信号は停止され、カウンタ６２０は単位時間のカウントを停止する。従って、カウンタ６２０内の値はパルスの往復遅延及び反射を表す。その値から、この特定の種類のＴＸ媒体６０４に対する特定の伝播定数に基づいて、ＴＸ媒体６０４の長さを求めることができる。

ディエンファシス回路６００は動作中にキャリブレーションモードに入り、ドライバ６０２からの出力ビットなどのパルスの反射遅延を推定することによりＴＸ媒体６０４の長さを推定することによって、キャパシタンスなどのインピーダンスを測定する。キャリブレーションモード中、受信機６０６は高入力インピーダンスモードに入り、従ってドライバ６０２にとって開路に見えるようになる。キャリブレーションモードのとき、Ｚｘ６１６はイネーブルされ、低インピーダンスでオンとなり（導通状態）、そのため開路検出器６１８が出力ノードＮ_１に接続することが可能になる。開路検出器６１８はカウンタ６２０と共に、その入力端子で見られるドライバ６０２からの出力ビットなどのパルスの反射遅延を決定する。カウンタ６２０の出力が、その遅延を表すデジタル値を提供する。カウンタ６２０のこのデジタル値はディエンファシス制御装置６２２に提供される。ディエンファシス制御装置６２２はこの遅延値を用いて、媒体の伝播定数に基づいてＴＸ媒体６０４の長さを推定し、次いで単位長さ当たりのインピーダンス及び例えば方程式（１）に基づいて適切なディエンファシス設定を電流源６１０に提供する。そのような設定はオフラインで決定することができ、ＴＸ媒体６０４の異なる複数の線路インピーダンス値に関連付けることができる。そのような設定を、キャリブレーション中に使用するために、次いでディエンファシス制御装置６２２に結合された記憶装置に記憶することができる。

図７に、図６に示した本発明の実施形態と共に使用することができる開路検出器６１８の例示的な実施形態を示す。検出器７０２は、例えばドライバ６０２からの入力信号を受信する。この入力信号は開始パルスと見なすことができ、またカウントをイネーブルするためにカウンタ６２０に提供される。カウンタ６２０のクロックはビットレートの時間基準に対応するクロック７０６によって生成することができる。検出器７０２は入力信号をレジスタ７０４によって提供されるプログラムされた閾値と比較し続ける。このプログラムされた閾値は、反射パルスがドライバ６０２からのパルスに干渉するときに生じるパルス振幅を上回る振幅に相当する。入力信号がこのプログラムされた閾値に達すると、検出器はカウントをディセーブルするために停止パルスを出す。そのときのカウンタ６２０内の値が、伝送媒体（例えば、ＴＸ媒体６０４）を通る往復の伝送時間に相当する。

図８に、図７の開路検出器６１８の例示的な実施形態で使用される信号を示す。開始パルスは時間ｔ_１に生じる立上りＥ１であり、プログラムされた閾値Ｐ_ｔｈ８０１はＥ１の振幅Ａ１８０２より高く設定される。時間ｔ_２で、反射パルスが、閾値Ｐ_ｔｈ８０１を上回る振幅Ａ２を有する後続の立上りＥ２として現れ、停止パルスをトリガする。

本明細書における「一実施形態」又は「ある実施形態」との言及は、その実施形態に関連して述べた具体的な特徴、構造、又は特性が、本発明の少なくとも１つの実施形態に含まれ得ることを意味する。明細書内の様々な場所で出てくる「一実施形態では」という言い回しは、必ずしもすべてが同じ実施形態を指すものではなく、また、別々の又は代替の諸実施形態が必ずしも他の実施形態を相互に除外するものでもない。同じことは「実装形態」という単語にも当てはまる。

本願で用いられている「例示的な」という単語は、１つの例、実例又は例示として働くことを意味するために本明細書で用いる。本明細書で「例示的な」と記述されているいかなる態様又は設計も、必ずしも他の態様又は設計より好ましい又は有利であると解釈すべきではない。そうではなく、「例示的な」という単語の使用は概念を具体的な形で提示することを意図する。

さらに「又は」という表現は、排他的な「又は」ではなく包括的な「又は」を意味することを意図したものである。すなわち、別段の指定がない限り、又は文脈から明らかとならない限り、「ＸがＡ又はＢを使用する」は自然な包括的置換のいずれかを意味するものとする。すなわち、ＸがＡを使用する、ＸがＢを使用する、又はＸがＡ及びＢのどちらも使用する場合、「ＸがＡ又はＢを使用する」は上記の例のいずれにおいても満たされる。加えて、本願及び添付の特許請求の範囲において用いられている「ａ」及び「ａｎ」という冠詞は、単数形を対象とするように別段の指定がない限り、又は文脈から明らかとならない限り、通常は「１つ以上」を意味すると解釈すべきである。

さらに、「システム」、「構成要素」、「モジュール」、「インターフェース」、「モデル」などの用語は通常、ハードウェア、ハードウェアとソフトウェアの組み合わせ、ソフトウェア、又は実行中のソフトウェアのいずれかのコンピュータ関連の実在物を指すものとする。例えば構成要素は、プロセッサで実行中のプロセス、プロセッサ、オブジェクト、実行ファイル、実行スレッド、プログラム、及び／又はコンピュータであってよいが、これらに限定されない。実例として、コントローラで実行されているアプリケーション及びコントローラのいずれも構成要素とすることができる。１つ以上の構成要素が１つのプロセス及び／又は１つの実行スレッド中に存在していてもよく、１つの構成要素が１つのコンピュータに局在し及び／又は２つ以上のコンピュータの間に分散していてもよい。

本明細書で説明した主題は、ユーザ対話式構成要素を有する計算アプリケーションのために１つ以上の計算アプリケーションの機能／オペレーションを処理するための例示的実施形態の文脈で述べることができるが、その主題はそれらの特定の実施形態に限定されるものではない。そうではなく、本明細書で説明した技法は、適切な任意の種類のユーザ対話式構成要素の実行管理の方法、システム、プラットフォーム、及び／又は装置に適用することができる。

本発明の例示的な諸実施形態を、単一の集積回路、マルチチップモジュール、単一のカード、又はマルチカード回路パックとしての可能な実装形態を含めた回路のプロセスに関して説明してきたが、本発明はそのように限定されるものではない。当業者には明らかなように、回路素子の様々な機能をソフトウェアプログラム中の処理ブロックとして実装することもできる。そのようなソフトウェアは、例えば、デジタル信号プロセッサ、マイクロコントローラ、又は汎用コンピュータで用いることができる。

本発明は、それぞれの方法の形で、及びそれらの方法を実施するためのそれぞれの装置の形で実施することができる。本発明は、磁気記録媒体、光記録媒体、固体記憶装置、フロッピー（登録商標）ディスク、ＣＤ−ＲＯＭ、ハードドライブ、又は他の任意の機械可読記憶媒体などの有形の媒体で実施されるプログラムコードの形で実施することもでき、そのプログラムコードがコンピュータなどのマシンにロードされそのマシンによって実行されると、そのマシンは本発明を実施するための装置となる。本発明は、例えば、記憶媒体に記憶されているものであれ、マシンにロードされ及び／又はそのマシンによって実行されるものであれ、電気配線又はケーブルを介して、光ファイバを通じて、又は電磁放射を介してなど、何らかの伝送媒体又はキャリアを介して送信されるものであれ、プログラムコードの形で実施することもでき、そのプログラムコードがコンピュータなどのマシンにロードされそのマシンによって実行されるとき、そのマシンは本発明を実施するための装置となる。プログラムコードの各セグメントは汎用プロセッサ上で実装されると、そのプロセッサと組み合わさって、特定の論理回路と同様に動作する独自の装置を形成する。本発明は、媒体を通じて電気的に又は光学的に伝送され、磁場変化を介して磁気記録媒体などに記憶され、本発明の方法及び／又は装置を用いて生成される、ビットストリーム又は他の信号値列の形で実施することもできる。

別段の明示的な記述がない限り、各数値及び各範囲は、「およそ」又は「約」という単語がその数値及び範囲の前に置かれた場合の値と同様に近似的なものであると解釈されたい。

本明細書に記載の例示的な方法の諸ステップは、必ずしも記載した順序で実行する必要はなく、そのような方法の諸ステップの順序は単に例示的なものであることを理解されたい。同様に、そのような方法に追加のステップを含めてもよく、本発明の様々な実施形態による方法においていくつかのステップを省略してもよく、また組み合わせてもよい。

また本明細書において、「結合する」、「結合している」、「結合された」、「接続する」、「接続している」、又は「接続された」という用語は、当技術分野で知られている、又は今後開発される、エネルギーが２つ以上の素子間で伝達できるようになるいずれの方式をも指し、必ずしも必要ではないが、１つ以上の追加の要素の介在が企図される。逆に、「直接結合された」、「直接接続された」などという表現は、そのような追加の素子がないことを意味する。

本発明の本質を説明するために説明し図示した部品の詳細、材料、及び配置の様々な変更が、添付の特許請求の範囲に明記されている本発明の範囲から逸脱することなく、当業者なら行えることをさらに理解されたい。

Claims

伝送媒体を通じて受信機に結合された送信機ドライバのディエンファシスを設定する方法であって、
インピーダンス測定回路を前記伝送媒体、高インピーダンス状態の前記受信機に結合するステップ、
ディエンファシス制御装置を介して前記インピーダンス測定回路をイネーブルするステップ、
前記インピーダンス測定回路により、不平衡負荷の伝送媒体である前記伝送媒体の線路インピーダンスと線路長の少なくとも一方を測定するステップ、
前記ディエンファシス制御装置により、測定された前記線路インピーダンス及び前記線路長の少なくとも一方に基づいて前記ドライバの利得を設定するステップ
を備える方法。
請求項１記載の方法であって、前記測定ステップが、
ブリッジ回路を前記伝送媒体に結合するステップ、
前記不平衡負荷のインピーダンスを測定するためにブリッジ回路を調整するステップ、及び
前記不平衡負荷の測定されたインピーダンスを提供するステップ
を備える方法。
請求項２記載の方法であって、前記ブリッジ回路の結合のために、前記ブリッジ回路がＬＭＳ（最小二乗平均）ブリッジである、方法。
請求項１記載の方法であって、前記測定ステップが、
ノードにおいて開路検出器を前記伝送媒体に結合するステップ、
前記ドライバから前記伝送媒体にパルスを提供するステップ、
前記伝送媒体からの反射パルスを検出するステップ、
前記反射パルスの往復遅延に基づいて遅延値を生成するステップ、
所定のアルゴリズムに基づいて前記遅延から線路長を算出するステップ、
前記線路長及び前記伝送媒体の種類から、前記不平衡負荷の前記線路インピーダンスを決定するステップ、及び
前記不平衡負荷の前記測定されたインピーダンスを前記ディエンファシス制御装置に提供するステップ
を備える方法。
請求項４記載の方法であって、前記反射パルスの前記検出ステップが、
前記ノードにおいて前記ドライバから前の前記パルスの立上りにおいてカウンタをイネーブルするステップ、
前記ノードにおける信号の振幅を閾値と比較するステップ、及び
前記振幅が前記閾値に達したときに、前記カウンタをディセーブルするステップ
を備える方法。
請求項５記載の方法であって、前記遅延値がディセーブルされたときの前記カウンタの値に基づく、方法。
請求項１記載の方法であって、前記インピーダンス測定回路の結合ステップが、（ｉ）前記インピーダンス測定回路と前記ドライバの出力ノードの間にスイッチを結合するステップ、及び（ｉｉ）前記スイッチを、前記ノードにおいて高インピーダンス状態から低インピーダンス状態に変化させるステップを備える、方法。
請求項７記載の方法であって、前記スイッチの結合に関して、前記スイッチがＴゲートスイッチとして実施される、方法。
請求項７記載の方法であって、前記インピーダンス測定回路による測定に関して、前記伝送媒体が、同軸ケーブル、銅めっきされた導波管、銅／誘電体の積層伝送線路、及びマイクロストリップ伝送線路のうちの少なくとも１つである、方法。
請求項１記載の方法であって、前記ディエンファシス制御装置によって前記ドライバの前記利得を設定する前記ステップが、前記測定された伝送線路インピーダンス及び前記伝送媒体の種類に対応する１組のディエンファシス設定を記憶装置から読み取るステップ、及び前記１組のディエンファシス設定を前記ドライバの利得回路に提供するステップを備える、方法。