KR20110104860A - 용량성 백플레인을 구동하기 위한 자동적인 디―엠퍼시스 세팅 - Google Patents

용량성 백플레인을 구동하기 위한 자동적인 디―엠퍼시스 세팅 Download PDF

Info

Publication number
KR20110104860A
KR20110104860A KR1020100040655A KR20100040655A KR20110104860A KR 20110104860 A KR20110104860 A KR 20110104860A KR 1020100040655 A KR1020100040655 A KR 1020100040655A KR 20100040655 A KR20100040655 A KR 20100040655A KR 20110104860 A KR20110104860 A KR 20110104860A
Authority
KR
South Korea
Prior art keywords
impedance
emphasis
transmission medium
driver
circuit
Prior art date
Application number
KR1020100040655A
Other languages
English (en)
Inventor
로저 프라티
드와이트 도허티
Original Assignee
엘에스아이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/725,534 external-priority patent/US8125241B2/en
Application filed by 엘에스아이 코포레이션 filed Critical 엘에스아이 코포레이션
Publication of KR20110104860A publication Critical patent/KR20110104860A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

설명된 실시예들에서, 용량성 백플레인을 구동시키기 위한 자동적인 디-엠퍼시스 세팅이 제공된다. 드라이버의 부하 임피던스를 형성하는 송신(TX) 디바이스의 라인 길이 및 라인 임피던스가 측정된다. 일부의 예시적인 실시예들에 대하여, 라인 임피던스는 주로 라인 커패시턴스이고, 이러한 실시예들은 이 커패시터를 검출한다. 측정된 라인 임피던스는 TX 단의 디-엠퍼시스를 자동적으로 세팅하는 (예를 들면, 3비트 디지털 제어 신호와 같은) 제어 신호로 변환된다. 커패시턴스의 량 및 송신 라인의 길이에 따라, 적절한 디-엠퍼시스 세팅들이 결정될 수 있고, 이러한 디-엠퍼시스 세팅은 송신 라인 영향들을 보상하기 위하여 송신기에 의해 드라이버에 적용될 수 있다.

Description

용량성 백플레인을 구동하기 위한 자동적인 디―엠퍼시스 세팅{AUTOMATIC DE-EMPHASIS SETTING FOR DRIVING CAPACITIVE BACKPLANE}
관련 출원들에 대한 상호-참조
본 출원은 교시들(teachings)이 본원에 참조되어 있는, 대리인 문서 번호 300.193.Prov로서 2009년 7월 10일자로 출원된 미국 임시 출원 번호 제 61/249,324호의 이점을 주장한다.
본 발명은 회로에 관한 것이며, 특히, 백플레인(backplane)들, 등에 대한 적응형 디-엠퍼시스 세팅(adaptive de-emphasis setting)에 관한 것이다.
많은 통신 시스템들은 송신기로부터 송신 매체를 통한 수신기로의 데이터의 송신을 이용한다. 직렬 통신 애플리케이션(serial communication application)들에서, 집적 회로(integrated circuit; IC)들과 같은 컴포넌트(component)들이 전형적으로 회로 기판 상에 장착되고, 인쇄 회로 기판 또는 백플레인 상에 존재할 수 있는, 통상적으로 트레이스(trace)들로서 공지되어 있는 복수의 회로 기판 컨덕터(circuit board conductor)들에 의해 서로 전기적으로 결합된다. 트레이스들은 각각의 컴포넌트로, 및 각각의 컴포넌트로부터 전력, 접지 기준(ground reference)들, 및 입/출력 신호들과 같은, 신호들에 대한 송신 매체를 제공한다. 통상적으로, 트레이스들을 통한 컴포넌트들 간의 고-주파수 신호들은 이러한 상호접속들에 내재하는 기생 저항, 인덕턴스, 및 커패시턴스(parastic resistance, inductance, and capacitance)에 의해 부정적인 영향을 받는다. 또한, 송신기와 신호 송신 경로의 다양한 신호 송신 매체(트레이스들 및 다른 회로 기판 컴포넌트들) 사이, 뿐만 아니라, 수신기와 신호 송신 경로의 다양한 신호 송신 매체 사이의 임피던스 오정합(impedance mismatch)들이 신호 송신 경로의 송신기 단(transmitter end) 및/또는 수신기 단(receiver end)에서 신호 반사들을 생성할 수 있다. 이러한 신호 반사들은 송신 경로를 따라 전파될 수 있고, 잠재적으로 시스템 성능을 저하시킬 수 있다. 결과적으로, 송신기 회로의 출력 임피던스를 신호 송신 경로를 포함하는 다양한 컴포넌트들 및 수신기의 입력 임피던스와 밀접하게 정합시키는 것이 매우 바람직하다.
일반적으로, 송신 매체의 길이와 비트 에러 레이트(bit error rate; BER) 사이에 트레이드-오프(trade-off)가 존재한다. 이 트레이드-오프는 송신 매체가 심볼간 간섭(inter-symbol interference)에 기여하는 주파수 왜곡(frequency distortion)을 초래하기 때문에 발생한다. 결과적으로, 일부 애플리케이션들(applications)은 송신 매체에 적용하기 전에 신호들을 조정하기 위하여 디-엠퍼시스 회로(de-emphasis circuit)를 이용한다. 디-엠퍼시스 회로는 데이터 링크(data link)에서의 송신 라인에 기인하는 데이터에서의 주파수 왜곡 중 적어도 일부를 보상하기 위하여 입력 신호를 미리-왜곡하는 송신기 등화 회로(transmitter equalization circuit)의 형태이다. 송신 라인의 출력부에서의 주파수 왜곡에 대한 보상은 출력 신호의 진폭 응답을 평활화함으로써, 비트 에러 레이트(BER)를 개선시킨다.
도 1은 종래 기술의 백플레인 및 케이블 애플리케이션들에 대한 디-엠퍼시스 회로(100)의 블록도를 도시한다. 드라이버(102)는 입력 데이터 신호를 수신하고, 신호에 이득(예를 들면, 전류 이득)을 제공하고, 수신기(RX)(106)로의 송신을 위해 데이터 신호를 송신(TX) 매체(104)에 제공하는데 이용된다. 도 1에 도시된 바와 같이, 드라이버(102)는 전류 소스들(108 및 110)의 조합을 통하여 전류 이득을 제공한다. 전류의 100%가 전류 소스(108)을 통해 흐르는 경우에, 전류 소스(110)을 통해 흐르는 전류의 퍼센티지의 조정은 출력 데이터 신호를 구동시키는 드라이버(102)에 제공되는 전류를 조정한다. (D 플립-플롭(flip-flop)으로서 도시된) 래치(latch)(112) 및 XOR 게이트(gate)(114)는 디-엠퍼시스를 적용하는 전류 소스(110)의 제어를 제공하여, 입력 데이터 비트 시퀀스(input data bit sequence)에서 전이(transition)가 존재하는지의 여부에 따라 디-엠퍼시스 세팅을 변화시킨다.
도 2는 송신 단 매체의 분산을 보상하기 위하여 선택된 예시적인 디-엠퍼시스의 그래프를 도시하며, 여기서, 다수의 레벨들의 디-엠퍼시스가 수신된 주어진 유형의 비트들의 수에 기초하여 선택될 수 있다. 도시된 바와 같이, 적절한 디-엠퍼시스는 전이(상승 또는 하강)가 일반적으로 드라이버로부터의 더 큰 이득을 필요로 하기 때문에, 데이터 비트들에서의 전이가 검출되는지의 여부에 따라 변화된다. 그러므로, 전이 이후의 첫 번째 비트에 대하여, 더 큰 이득이 필요하고, 동일한 값의 각각의 추가적인 n 번째 비트는 더 적은 이득을 필요로 한다.
도 3은 조정가능한 전류 소스들을 통한 사용자-프로그래밍된 디-엠퍼시스를 사용하는 조정가능한 디-엠퍼시스를 허용하는 종래 기술의 일 예시적인 회로 개요를 도시한다. 도 1의 블록도의 회로와 유사하게, 도 3은 전류 소스(308) 및 전류 소스들(310a, 310b, 및 310c)의 조합에 결합된 차동 드라이버(302)를 도시한다. (D 플립-플롭으로서 도시된) 차동 래치(312) 및 차동 XOR 게이트(314)는 드라이버(302)로의 입력 데이터의 전이들의 존재 또는 부재에 기초하여 전류 소스들(310a, 310b, 및 310c)의 제어를 제공한다. 전류 소스들(310a, 310b, 및 310c)은 3개의 전류 소스들로, 전류 소스들(310a, 310b, 및 310c) 각각이 (사용자 프로그래밍된 디-엠퍼시스 0dB, 1.8dB, 3.5dB, 및 6.2dB로서 도시된) 다수의 레벨들의 디-엠퍼시스를 제공하기 위하여 제어 신호들(Vcontorl1, Vcontrol2 및 Vcontrol3)을 통하여 개별적으로 인에이블(enable) 또는 디스에이블(disable)될 수 있다는 점을 제외하면, 도 1의 전류 소스(110)과 유사한 방식으로 동작한다. 도 3의 이러한 예시적인 회로는 전이 이후의 첫 번째 비트가 검출되었는지 또는 후속 비트들이 검출되었는지의 여부에 따라 이득의 상이한 값들에 적절한 디-엠퍼시스 세팅을 허용한다.
본 발명의 목적은 송신 매체를 통하여 수신기에 결합된 송신기 드라이버의 디-엠퍼시스를 세팅하는 방법을 제공하는 것이다.
이 요약은 상세한 설명에서 이하에 더 설명되는 콘셉트들(concepts)의 선택을 간소화된 형태로 소개하기 위하여 제공된다. 이 요약은 청구된 주제의 중요한 특징들 또는 본질적인 특징들을 식별하기 위한 것이 아니며, 청구된 주제의 범위를 제한하기 위하여 사용되는 것도 아니다.
하나의 실시예에서, 본 발명은 임피던스 측정 회로를 송신 매체, 고-임피던스 상태의 수신기에 결합하고, 디-엠퍼시스 제어기를 통해 임피던스 측정 회로를 인에이블함으로써 송신 매체를 통하여 수신기에 결합된 송신기 드라이버의 디-엠퍼시스를 세팅하는 것을 제공한다. 임피던스 측정 회로는 불평형 부하인 송신 매체의 라인 임피던스 및 라인 길이 중 적어도 하나를 측정한다. 디-엠퍼시스 제어기는 측정된 라인 임피던스 및 라인 길이 중 적어도 하나에 기초하여 드라이버의 이득을 세팅한다.
본 발명의 다른 양태들, 특징들, 및 장점들은 다음의 상세한 설명, 첨부된 청구항들, 및 유사하거나 동일한 요소들에는 동일한 참조 번호들이 병기되어 있는 첨부 도면들로부터 더 충분히 명백해질 것이다.
도 1은 종래 기술의 백플레인 및 케이블 애플리케이션들에 대한 디-엠퍼시스 회로의 블록도.
도 2는 도 1의 회로에 대한 송신 단 매체의 분산을 보상하기 위하여 선택된 예시적인 디-엠퍼시스의 그래프.
도 3은 조정가능한 전류 소스들을 통한 사용자-프로그래밍된 디-엠퍼시스를 사용하는 조정가능한 디-엠퍼시스를 허용하는 종래 기술의 일 예시적인 회로를 도시한 도면.
도 4는 다양한 송신 매체에 대한 커패시턴스 대 송신 매체 길이의 변화들을 도시한 그래프.
도 5는 본 발명의 제 1 예시적인 실시예에 따른 디-엠퍼시스 회로의 블록도.
도 6은 본 발명의 제 2 예시적인 실시예에 따른 디-엠퍼시스 회로의 블록도.
도 7은 도 6에 도시된 본 발명의 일 실시예와 함께 이용될 수 있는 바와 같은 일 예시적인 개방 회로 검출기를 도시한 도면.
도 8은 도 7의 개방 회로 검출기의 예시적인 실시예에 의해 이용된 신호를 도시한 도면.
본 발명의 실시예들은 드라이버의 부하 임피던스를 형성하는 송신(TX) 디바이스의 라인 길이 및 커패시턴스와 같은 라인 임피던스를 자동적으로 검출한다. 본원에 설명된 일부의 예시적인 실시예들에 대하여, 라인 임피던스는 주로 라인 커패시턴스이며, 이러한 실시예들은 이 커패시턴스를 검출한다. 측정된 라인 임피던스는 TX 단의 디-엠퍼시스를 자동적으로 세팅하는 (예를 들면, 3비트 디지털 제어 신호와 같은) 제어 신호로 변환된다. 커패시턴스의 량 및 송신 라인의 길이에 따라, 적절한 디-엠퍼시스 세팅들이 결정될 수 있고, 이러한 디-엠퍼시스 세팅이 송신 라인 영향들을 보상하기 위하여 송신기에 의해 드라이버에 적용될 수 있다.
도 1의 예시적인 블록도에 도시된 바와 같은, 디-엠퍼시스 회로는 백플레인 또는 케이블의 전기적 특성을 결정하도록 구성될 수 있고, 이러한 결정은 수신기가 고 임피던스를 제공하기 위하여 전력 다운(power down)될 때 행해질 수 있다. 이러한 조건 하에서, 입력 임피던스(Zin)는 식 (1):
Zin = -jZocot(βl) (1)
의 관계에 의해 근사화되고,
여기서, Zo는 이용된 특정 송신 매체에 대한 특성 임피던스이고, l은 송신 매체의 길이이며, β는 송신 매체에 대해 유도된 전파 상수이다.
식 (1)을 사용하면, 도 4는 다양한 유형들의 송신 매체에 대한 커패시턴스 대 송신 매체 길이의 변화들을 도시한 그래프이다. 도 4에서, "coax"는 동축 케이블을 나타내고, "CPW"는 구리-도금된 도파관의 유형을 나타내며, "FR4"는 구리/유전체 라미테이트 송신 라인(copper/dielectric laminate transmission line)을 나타내고, "MS"는 마이크로-스트립 송신 라인(micro-strip transmission line)을 나타낸다. 다양한 송신 매체에 대한 전파 상수는 CPW의 경우에 ~0.938/inch이고, MS의 경우에 ~0.827/inch이고, coax의 경우에 ~1.06/inch이다(50 오옴, 25 mil FR4 상의 분산 매체, 테플론 유전체인 coax). 이러한 예시적인 전파 상수들이 전파 상수들에서 ~22% 확산만이 존재한다는 것을 설명하기 때문에, 매체 유형에 대한 종속성은 상대적으로 작다.
도 5는 본 발명의 제 1 예시적인 실시예에 따른 디-엠퍼시스 회로(500)의 블록도를 도시한다. 드라이버(502)는 입력 데이터 신호를 수신하고, 신호에 이득(예를 들면, 전류 이득)을 제공하고, 수신기(RX)(506)로의 송신을 위해 데이터 신호를 송신(TX) 매체(504)에 제공하는데 사용된다. 도 5에 도시된 바와 같이, 드라이버(502)는 전류 소스들(508 및 510)의 조합을 통하여 전류 이득을 제공한다. 전류의 100%가 전류 소스(508)을 통해 흐르는 경우에, 전류 소스(510)을 통해 흐르는 전류의 퍼센티지의 조정은 출력 데이터 신호를 구동시키는 드라이버(502)에 제공된 전류를 조정한다. (D 플립-플롭으로서 도시된) 래치(512) 및 XOR 게이트(514)는 디-엠퍼시스를 적용하는 전류 소스(510)의 제어를 제공하여, 입력 데이터 비트 시퀀스에서 전이가 존재하는지의 여부에 따라 디-엠퍼시스 세팅 레벨을 변화시킨다. 디-엠퍼시스 제어기(522)는 후술되는 바와 같이, XOR 게이트(514)에 의해 선택될 때 전류 소스(510)에 의해 이용된 TX 매체(504)의 측정된 임피던스에 맞춰지는 디-엠퍼시스의 레벨들을 제공한다.
본 발명의 제 1 예시적인 실시예에 따르면, 디-엠퍼시스 회로(500)는 T-게이트로서 구현될 수 있는 임피던스 스위치(impedance switch)(Zx)(516), 브리지 회로(bridge circuit)(518), 및 아날로그-대-디지털(analog-to-digital; A/D) 컨버터(520)를 추가로 포함한다. 제어 신호에 기초하여, Zx(516)는 브리지 회로(518)를 드라이버(502)의 출력 노드(N1)에 결합시키고, 상기 노드(N1)는 또한 (TX 매체(504) 및 RX(506)의 입력 임피던스를 포함하는) 부하 임피던스에 결합된다. 브리지 회로(518)로부터 제어 입력 신호에 기초하여, Zx(516)은 출력 노드(N1)와 대응하는 브리지 회로(518) 사이에서 각각 저-임피던스 또는 고 임피던스에 대응하여 인에이블 또는 디스에이블된다. 인에이블될 때, Zx(516)는 저 임피던스로 스위칭 온(switching on)(도전)되어, 브리지 회로(518)가 출력 노드(N1)에 접속되도록 한다. Zx(516)가 디스에이블(비-도전)되는 동안, 브리지 회로(518)는 자신이 매우 높은(거의 무한대의) 임피던스로서 나타나기 때문에, 출력 노드(N1)로부터 효율적으로 분리된다.
T-게이트는 병렬로 접속된 하나의 N-형 및 하나의 P-형 트랜지스터를 포함하는 회로로서 구현될 수 있고, 반전된 게이트 전압들에 의해 제어된다. N-형 및 P-형 트랜지스터들의 이 조합은 CMOS 기술에서 효율적인 스위칭을 허용한다. N-형 트랜지스터의 게이트 전압이 'GND'인 경우에, P-형 트랜지스터는 'VCC'의 게이트 전압을 가지며, 트랜지스터 둘 모두는 비-도전이다. 반면, N-형 트랜지스터의 게이트 전압이 'VCC'이고 P-형 트랜지스터의 게이트 전압이 'GND'인 경우에, 트랜지스터 둘 모두는 도전이다. 소스 전압이 거의 VCC인 경우에, N-형 트랜지스터에 걸쳐 전압 강하가 존재하지만, P-형 트랜지스터에 걸쳐 전압 강하가 (거의) 존재하지 않는다. 소스 전압이 거의 GND인 경우에, N-형 트랜지스터는 전압 강하를 (거의) 갖지 않는다. 표준 MOS 트랜지스터들의 대칭 때문에, 일반적으로 소스 및 드레인은 T-게이트에서 구별되지 않는다.
브리지 회로(518)는 자신의 입력 단자들에서 보여지는 임피던스를 측정하는 반면, A/D 컨버터(520)는 브리지 회로(518)에 의해 측정된 임피던스를 양자화하여 디지털 값으로 변환하는데 이용된다. 브리지 회로는 컨덕터의 전류가 2개의 병렬 경로들 내로 분할되고 나서, 단일 컨덕터 내로 재조합함으로써, 공지되지 않은 회로 임피던스 값들의 측정에 사용되는 루프(loop)를 둘러싸는 전기 회로의 유형이다. 각각의 경로는 2개 이상의 임피던스 요소들(예를 들면, 저항기들, 커패시터(capacitor)들, 인덕터(inductor)들, 등)을 포함한다. 하나의 경로에서, 제 1 요소는 공지된 임피던스를 갖고 제 2 요소는 가변 임피던스를 가지며, 다른 경로에서, 제 3 요소는 공지된 임피던스를 갖고 제 4 요소는 측정이 희망되는 임피던스를 갖는다. 모두는 동일한 원리를 기반으로 하는데, 상기 원리는 공지되지 않은 회로 요소의 임피던스 값을 결정하기 위하여 공통 소스를 공유하는 2개의 전위차계(potentiometer)들의 출력을 비교하는 것이다. 널리-공지되어 있는 브리지 회로, 즉 Wheatstone 브리지가 저항을 측정하는데 사용되고, AC 회로들에서 임피던스를 측정하기 위하여 수정되었다. 이러한 수정된 브리지 회로들은 Wien 브리지, Maxwell 브리지 및 Heaviside 브리지를 포함한다. 이러한 브리지 회로들에서, 부하 임피던스는 평형화된 부하 임피던스인 것으로 가정된다.
그러나, 백플레인들의 임피던스 값들은 불평형 부하 임피던스들인 경향이 있어서, 바람직하게도, 불평형 부하를 고려한 수정된 브리지 회로가 본 발명의 실시예들에 대해 이용된다. 하나의 이러한 브리지 회로는 최소 평균 자승(Least Mean Square; LMS) 임피던스 브리지 회로로서 공지되어 있다. LMS 임피던스 브리지 회로들 및 불평형 부하의 임피던스를 측정하는 것은 당업계에 공지되어 있고, 예를 들면, 교시들이 전체적으로 본원에 참조되어 있는 George R. Steber 박사의 LMS Impedance Bridge, WB9LVI, QEX, 2005에 설명되어 있다.
동작 시에, 디-엠퍼시스 회로(500)는 캘리브레이션 모드(calibration mode)에 진입하고, 커패시턴스와 같은 임피던스를 직접적으로 측정한다. 캘리브레이션 모드 동안, 수신기(506)는 드라이버(502)에 개방 회로로서 나타나도록 고 입력 임피던스 모드에 진입한다. 캘리브레이션 모드에서, Zx(516)는 저 임피던스로 인에이블 또는 스위칭 온(도전)되어, 브리지 회로(518)가 출력 노드(N1)에 접속되도록 한다. 브리지 회로(518)는 자신의 입력 단자들에서 보이는 임피던스를 측정하는 반면, A/D 컨버터(520)는 브리지 회로(518)에 의해 측정된 임피던스를 양자화하여 디지털 값으로 변환한다. A/D(520)로부터의 디지털 값이 디-엠퍼시스 제어기(522)에 제공되고 나서, 디-엠퍼시스 제어기(522)는 전류 소스(510)에 적절한 디-엠퍼시스 세팅들을 제공한다. 이러한 세팅들은 오프-라인(off-line)으로 결정되고, TX 매체(504)의 라인 임피던스의 상이한 값들과 연관될 수 있다. 그 후, 이러한 세팅들은 캘리브레이션 동안 사용하기 위해 디-엠퍼시스 제어기(522)에 결합된 메모리에 저장될 수 있다.
도 6은 본 발명의 제 2 예시적인 실시예에 따른 디-엠퍼시스 회로(600)의 블록도를 도시한다. 디-엠퍼시스 회로(600)의 실시예들은 후술되는 바와 같은 시간-도메인 반사측정(time-domain reflectometry)의 기술들을 이용할 수 있고, 디-엠퍼시스 회로(600)는 송신 매체 라인의 길이를 자동적으로 결정하는 회로를 포함한다. 드라이버(602), TX 매체(604), RX(606), 전류 소스들(608 및 610), Zx(616),(D 플립-플롭으로서 도시된) 래치(612) 및 XOR 게이트(614)는 도 5와 관련하여 상술된 유사한 요소들과 유사하게 동작한다. 디-엠퍼시스 제어기(622)는 후술되는 바와 같이, TX 매체(604)에 대한 전파 상수 및 추정된 길이를 사용하여 계산된 임피던스에 기초하여 XOR 게이트(614)에 의해 선택될 때 전류 소스(610)에 의해 이용된 TX 매체(604)의 측정된 임피던스에 맞춰지는 디-엠퍼시스의 레벨들을 제공한다.
디-엠퍼시스 회로(600)는 개방 회로 검출기(618) 및 카운터(counter)(620)를 추가로 포함한다. 개방 회로 검출기(618)는 노드(N1)에 결합될 때, 드라이버(602)로부터의 비트와 같은, 펄스(pulse)의 시작부(beginning)를 측정한다. 펄스의 시작부가 검출될 때, 개방 회로 검출기(618)는 시간의 카운팅 유닛(counting unit)들을 시작하기 위하여 카운터(620)에 인에이블 신호를 제공한다. 개방 회로 검출기(618)는 카운터(620)에 인에이블 신호를 지속적으로 제공하면서, 펄스의 종단부(end)를 검출한다. 그 후, 개방 회로 검출기(618)는 고 임피던스에서 종료될 때 TX 매체(604) 내의 펄스의 반사를 나타내는 반사된 펄스의 시작부를 자신이 다시 검출할 때까지 대기한다(RX(606)는 고 임피던스 및 거의 단일 반사 계수를 나타낸다). 개방 회로 검출기(618)가 반사된 펄스의 시작부를 검출할 때, 인에이블 신호가 중지되고, 카운터(620)가 시간의 카운팅 유닛들을 중단한다. 따라서, 카운터(620)에서의 값은 TX 매체(604)의 길이가 특정 유형의 TX 매체(604)에 대한 특정 전파 상수에 기초하여 결정될 수 있는 펄스 및 이의 반사의 라운드 트립 지연(round trip delay)을 나타낸다.
동작 시에, 디-엠퍼시스 회로(600)는 캘리브레이션 모드에 진입하고, 드라이버(602)로부터의 출력 비트와 같은, 펄스의 반사의 지연의 추정을 통하여 TX 매체(604)의 길이를 추정함으로써 커패시턴스와 같은, 임피던스를 측정한다. 캘리브레이션 모드 동안, 수신기(606)는 드라이버(602)에 개방 회로로서 나타나도록 고 입력 임피던스 모드에 진입한다. 캘리브레이션 모드에서, Zx(616)는 저 임피던스로 인에이블 및 스위칭 온(도전)되어, 개방 회로 검출기(618)가 출력 노드(N1)에 접속되도록 한다. 카운터(620)와 조합하는 개방 회로 검출기(618)는 자신의 입력 단자들에서 보여지는 드라이버(602)로부터의 출력 비트와 같은, 펄스의 반사의 지연을 결정하고, 카운터(620)의 출력부는 지연을 나타내는 디지털 값을 제공한다. 카운터(620)의 디지털 값은 디-엠퍼시스 제어기(622)에 제공된다. 디-엠퍼시스 제어기(622)는 매체 대한 전파 상수에 기초하여, 그리고, 그 후에, 단위 길이 당 임피던스 및 예를 들면, 식 (1)의 관계에 기초하여 TX 매체(604)의 길이를 추정하는데 지연 값을 사용하고 나서, 전류 소스(610)에 적절한 디-엠퍼시스 세팅들을 제공한다. 이러한 세팅들은 오프-라인으로 결정되고, TX 매체(604)의 라인 임피던스의 상이한 값들과 연관될 수 있다. 그 후, 이러한 세팅들은 캘리브레이션 동안 사용하기 위해 디-엠퍼시스 제어 회로(622)에 결합된 메모리에 저장될 수 있다.
도 7은 도 6에 도시된 본 발명의 실시예들과 함께 이용될 수 있는 개방 회로 검출기(618)의 일 예시적인 실시예를 도시한다. 검출기(702)는 예를 들면, 드라이버(602)로부터 입력 신호를 수신한다. 입력 신호는 카운팅을 인에이블하기 위하여 카운터(620)에 또한 제공되는 시작 펄스로서 간주될 수 있다. 카운터(620)의 클록(clock)은 비트 레이트 시간 베이스(bit rate time base)에 대응하는 클록(706)에 의해 제공될 수 있다. 검출기(702)는 입력 신호를 레지스터(register)(704)로부터 제공된 프로그래밍된 임계값과 지속적으로 비교한다. 프로그래밍된 임계값은 펄스 진폭 위의 진폭에 대응하며, 이는 반사된 펄스가 드라이버(602)로부터의 펄스와 간섭할 때 발생한다. 입력 신호가 프로그래밍된 임계값에 도달할 때, 검출기는 카운팅을 디스에이블하는 중단 펄스를 발행한다. 그 후, 카운터(620)에서의 값은 송신 매체(예를 들면, TX 매체(604))를 통한 라운드 트립 송신 시간에 대응한다.
도 8은 도 7의 개방 회로 검출기(618)의 예시적인 실시예에 의해 이용된 신호를 도시한다. 시작 펄스는 시간(t1)에서 발생하는 상승 에지(rising edge)(E1)이고, 프로그래밍된 임계값(Pth)(801)은 E1의 진폭(A1)(802) 위에 세팅된다. 시간 (t2)에서, 반사된 펄스가 임계값(Pth)(801) 위의 진폭(A2)을 갖는 후속 상승 에지(E2)로서 나타나서, 중단 펄스가 트리거링(triggering)되도록 한다.
본원에서의 "하나의 실시예" 또는 "일 실시예"에 대한 언급은 상기 실시예와 관련하여 설명된 특정 특징, 구조, 또는 특성이 본 발명의 적어도 하나의 실시예에 포함될 수 있다는 것을 의미한다. 명세서의 다양한 장소들에서의 구 "하나의 실시예에서"의 출현들은 반드시 모두 동일한 실시예를 나타내는 것은 아니며, 별도의 또는 대안적인 실시예들이 반드시 다른 실시예들과 상호 배타적인 것도 아니다. 이것은 용어 "구현"에도 적용된다.
본 명세서에서 사용된 바와 같은, 단어 "예시적인"은 본원에서 예로서, 인스턴스(instance)로서, 또는 실례의 역할을 하게 되도록 사용된다. "예시적인" 것으로 본원에 설명된 임의의 양태 또는 설계는 반드시 다른 양태들 또는 설계들에 비하여 바람직하거나 유용한 것으로 해석되어서는 안된다. 오히려, 단어 예시적인의 사용은 본 컨셉트들(concepts)을 구체적인 방식으로 제공하기 위한 것이다.
추가적으로, 단어 "또는"은 배타적인 "또는"이라기보다는 오히려 포함적인 "또는"을 의미하게 된다. 즉, 다르게 지정되지 않거나 콘텍스트(context)로부터 명백하지 않다면, "X가 A 또는 B를 이용한다"는 자연적인 포괄적 순열들 중 어느 하나를 의미하게 된다. 즉, X가 A를 이용하거나; X가 B를 이용하거나; X가 A 및 B 둘 모두를 이용하는 경우에, "X는 A 또는 B를 이용한다"가 상기 인스턴스들의 중 어느 하나 하에서 충족된다. 게다가, 본 명세서 및 첨부된 청구항들에서 사용된 바와 같은 관사들("a" 및 "an")은 다르게 지정되지 않거나 단수 형태와 관련되도록 콘텍스트로부터 명백하지 않다면, 일반적으로 "하나 이상의"를 의미하는 것으로 해석되어야 한다.
게다가, 용어들 "시스템", "컴포넌트", "모듈(module)", "인터페이스(interface)", "모델(model)", 등은 일반적으로 컴퓨터-관련 엔티티(computer-related entity), 하드웨어(hardware), 하드웨어와 소프트웨어(software)의 조합, 소프트웨어, 또는 실행 중인 소프트웨어와 관련되게 된다. 예를 들면, 컴포넌트는 프로세서 상에서 구동되는 프로세스, 프로세서, 오브젝트(object), 실행가능한, 실행의 쓰레드(thread), 프로그램, 및/또는 컴퓨터일 수 있지만, 이에 제한되지 않는다. 실례로서, 제어기 상에서 구동되는 애플리케이션 및 제어기 둘 모두가 컴포넌트일 수 있다. 하나 이상의 컴포넌트들은 프로세스 및/또는 실행의 쓰레드 내에 존재할 수 있고, 컴포넌트는 하나의 컴퓨터 상에 로컬화(localization)될 수 있고/로컬화 될 수 있거나 2개 이상의 컴퓨터들 사이에 분산될 수 있다.
본원에 설명된 주제가 사용자-대화식 컴포넌트들을 가지는 컴퓨팅 애플리케이션(computing application)에 대한 하나 이상의 컴퓨팅 애플리케이션 특징들/동작들을 프로세싱하기 위하여 설명적인 구현들의 콘텍스트에서 설명될 수 있을지라도, 상기 주제는 이러한 특정 실시예들에 제한되지 않는다. 오히려, 본원에 설명된 기술들은 임의의 적합한 유형의 사용자-대화식 컴포넌트 실행 관리 방법들, 시스템들, 플랫폼(platform)들, 및/또는 장치에 적용될 수 있다.
본 발명의 예시적인 실시예가 단일 집적 회로, 다중-칩 모듈, 단일 카드, 또는 다중-카드 회로 팩(multi-card circuit pack)으로서 가능한 구현을 포함하는 회로들의 프로세스들과 관련하여 설명되었지만, 본 발명의 그렇게 제한되지 않는다. 당업자에게 명백한 바와 같이, 회로 요소들의 다양한 기능들은 또한 소프트웨어 프로그램에서의 프로세싱 블록들로서 구현될 수 있다. 이러한 소프트웨어는 예를 들면, 디지털 신호 프로세서, 마이크로-제어기, 또는 범용 컴퓨터에서 이용될 수 있다.
본 발명은 방법들 및 그러한 방법들을 실행하기 위한 장치들의 형태로 구현될 수 있다. 본 발명은 또한 자기 기록 매체, 광 기록 매체, 고체 상태 메모리, 플로피 디스켓(floppy diskettet)들, CD-ROM들, 하드 드라이브(hard drive)들, 또는 임의의 다른 기계-판독가능한 저장 매체와 같은, 유형 매체(tangible medium)들에 구현된 프로그램 코드의 형태로 구현될 수 있고, 프로그램 코드가 컴퓨터와 같은, 기계 내로 로딩되고 컴퓨터와 같은, 기계에 의해 실행될 때, 기계는 본 발명을 실행하기 위한 장치가 된다. 본 발명은 또한 예를 들면, 저장 매체에 저장되든지, 기계 내로 로딩되고/로딩되거나 기계에 의해 실행되거나, 전기 와이링(wiring) 또는 케이블링(cabling)을 통한, 광섬유들을 통하여, 또는 전자기 방사를 통해와 같은, 어떤 송신 매체 또는 캐리어(carrier)를 통하여 송신되든지 간에, 프로그램 코드의 형태로 구현될 수 있고, 프로그램 코드가 컴퓨터와 같은, 기계 내로 로딩되고 상기 기계에 의해 실행될 때, 기계는 본 발명을 실행하기 위한 장치가 된다. 범용 프로세서 상에 구현될 때, 프로그램 코드 세그먼트(program code segment)들은 고유 논리 회로들과 유사하게 동작하는 특정 디바이스를 제공하기 위하여 프로세스와 조합된다. 본 발명은 또한 비트스트림(bitstream) 또는 매체를 통하여 전기적 또는 광학적으로 송신되고, 자기 기록 매체, 등에 자계 변화들을 저장하고, 본 발명의 방법 및/또는 장치를 사용하여 생성된 다른 시퀀스의 신호 값들의 형태로 구현될 수 있다.
명시적으로 다르게 진술되지 않는다면, 각각의 수적인 값 및 범위는 마치 단어 "약" 또는 "대략"이 값 또는 범위의 값 앞에 있는 것처럼 대략적인 것으로 해석되어야 한다.
본원에 설명된 예시적인 방법들의 단계들이 반드시 설명된 순서로 수행될 필요는 없다는 점이 이해되어야 하고, 이러한 방법들의 단계들의 순서가 단지 예시적이라는 점이 이해되어야 한다. 마찬가지로, 추가적인 단계들이 이러한 방법들에 포함될 수 있고, 일부 단계들이 본 발명의 다양한 실시예들에 따른 방법들에서 생략 또는 조합될 수 있다.
또는 본 설명의 목적을 위하여, 용어들 "결합한다(couple)", "결합하는(coupling)", "결합된(coupled)", "접속한다(connect)", "접속하는(connecting)" 또는 "접속된(connected)"은 에너지가 2개 이상의 요소들 사이에서 전달되도록 허용되고, 필요하지는 않을지라도, 하나 이상의 추가적인 요소들의 삽입(interposition)가 고려되는 당업계에 공지되거나 나중에 개발되는 임의의 방식을 나타낸다. 반대로, 용어 "직접적으로 결합된(directly coupled)", "직접적으로 접속된(directly connected)" 등은 이러한 추가적인 요소들이 존재하지 않는다는 것을 암시한다.
본 발명의 특성을 설명하기 위하여 기술 및 도시되었던 부분들의 세부사항들, 재료들, 및 배열들의 다양한 변화들이 다음의 청구항들에서 표현된 바와 같은 본 발명의 범위로부터 벗어남이 없이 당업자들에 의해 행해질 수 있다는 점이 또한 이해될 것이다.
500, 600: 디-엠퍼시스 회로 502, 602: 드라이버
504, 604: 송신 매체 506, 606: 수신기
508, 510, 608, 610: 전류 소스 512, 612: 래치
514: XOR 게이트
516, 616: 임피던스 스위치 518: 브리지 회로
520: 아날로그-대-디지털 컨버터
522, 622: 디-앰퍼시스 제어기 618: 개방 회로 검출기
620: 카운터 702: 검출기
704: 레지스터

Claims (20)

  1. 송신 매체를 통하여 수신기에 결합된 송신기 드라이버의 디-엠퍼시스(de-emphasis)를 세팅하는 방법에 있어서:
    임피던스 측정 회로를 상기 송신 매체, 고-임피던스 상태의 수신기에 결합하는 단계;
    디-엠퍼시스 제어기를 통하여, 상기 임피던스 측정 회로를 인에이블(enable)하는 단계;
    상기 임피던스 측정 회로에 의해, 불평형 부하(unbalanced load)인 상기 송신 매체의 라인 임피던스(line impedance) 및 라인 길이 중 적어도 하나를 측정하는 단계; 및
    상기 디-엠퍼시스 제어기에 의해, 상기 측정된 라인 임피던스 및 라인 길이 중 적어도 하나에 기초하여 상기 드라이버의 이득을 세팅하는 단계를 포함하는, 송신기 드라이버의 디-엠퍼시스를 세팅하는 방법.
  2. 제 1 항에 있어서,
    상기 측정 단계는:
    브리지 회로를 상기 송신 매체에 결합하는 단계;
    상기 불평형 부하의 임피던스를 측정하기 위해 상기 브리지 회로를 조정하는 단계; 및
    상기 불평형 부하의 측정된 임피던스를 제공하는 단계를 포함하는, 송신기 드라이버의 디-엠퍼시스를 세팅하는 방법.
  3. 제 2 항에 있어서,
    상기 브리지 회로의 결합을 위하여, 상기 브리지 회로는 최소 평균 자승(Least Mean Squares; LMS) 브리지인, 송신기 드라이버의 디-엠퍼시스를 세팅하는 방법.
  4. 제 1 항에 있어서,
    상기 측정 단계는:
    노드에서 개방 회로 검출기를 상기 송신 매체에 결합하는 단계;
    상기 드라이버로부터의 펄스를 상기 송신 매체에 제공하는 단계;
    상기 송신 매체로부터 반사된 펄스를 검출하는 단계;
    상기 반사된 펄스의 라운드-트립 지연(round-trip delay)에 기초하여 지연 값을 생성하는 단계;
    미리 결정된 알고리즘에 기초하여 상기 지연으로부터 라인 길이를 계산하는 단계;
    상기 송신 매체의 유형 및 상기 라인 길이로부터 상기 불평형 부하의 라인 임피던스를 결정하는 단계; 및
    상기 불평형 부하의 측정된 임피던스를 상기 디-엠퍼시스 제어기에 제공하는 단계를 포함하는, 송신기 드라이버의 디-엠퍼시스를 세팅하는 방법.
  5. 제 4 항에 있어서,
    상기 반사된 펄스를 검출하는 단계는:
    상기 노드에서 상기 드라이버로부터의 상기 펄스의 상승 에지에 대해 카운터를 인에이블하는 단계;
    상기 노드에서의 신호의 진폭을 임계값과 비교하는 단계; 및
    상기 진폭이 상기 임계값에 도달하는 경우에, 상기 카운터를 디스에이블(disable)하는 단계를 포함하는, 송신기 드라이버의 디-엠퍼시스를 세팅하는 방법.
  6. 제 5 항에 있어서,
    상기 지연 값은 디스에이블될 때 상기 카운터의 값에 기초하는, 송신기 드라이버의 디-엠퍼시스를 세팅하는 방법.
  7. 제 1 항에 있어서,
    상기 임피던스 측정 회로 결합 단계는 i) 상기 임피던스 측정 회로와 상기 드라이버의 출력 노드 사이에 스위치를 결합하는 단계 및 ii) 상기 스위치를 상기 노드에서의 고 임피던스 상태로부터 상기 노드에서의 저 임피던스 상태로 변화시키는 단계를 포함하는, 송신기 드라이버의 디-엠퍼시스를 세팅하는 방법.
  8. 제 7 항에 있어서,
    상기 스위치의 결합을 위하여, 상기 스위치는 T-게이트 스위치로서 임베딩(embedding)되는, 송신기 드라이버의 디-엠퍼시스를 세팅하는 방법.
  9. 제 7 항에 있어서,
    상기 임피던스 측정 회로에 의한 측정을 위하여, 상기 송신 매체는 동축 케이블, 구리-도금된 도파관(copper-plated waveguide), 구리/유전체 라미테이트 송신 라인(copper/dielectric laminate transmission line), 및 마이크로-스트립 송신 라인(micro-strip transmission line) 중 적어도 하나인, 송신기 드라이버의 디-엠퍼시스를 세팅하는 방법.
  10. 제 1 항에 있어서,
    상기 디-엠퍼시스 제어기에 의해 상기 드라이버의 이득을 세팅하는 단계는 상기 송신 매체의 유형 및 상기 측정된 라인 임피던스에 대응하는 하나의 세트의 디-엠퍼시스 세팅들을 메모리로부터 판독하는 단계, 및 상기 세트의 디-엠퍼시스 세팅들을 상기 드라이버의 이득 회로에 제공하는 단계를 포함하는, 송신기 드라이버의 디-엠퍼시스를 세팅하는 방법.
  11. 송신 매체를 통하여 수신기에 결합된 송신기 드라이버의 디-엠퍼시스를 세팅하기 위한 장치에 있어서:
    상기 송신 매체, 고-임피던스 상태의 수신기에 결합된 임피던스 측정 회로; 및
    상기 임피던스 측정 회로를 인에이블하는 디-엠퍼시스 제어기를 포함하고;
    인에이블될 때, 상기 임피던스 측정 회로는 불평형 부하인 상기 송신 매체의 라인 임피던스 및 라인 길이 중 적어도 하나를 측정하도록 추가로 구성되고,
    상기 디-엠퍼시스 제어기는 상기 측정된 라인 임피던스 및 라인 길이 중 적어도 하나에 기초하여 상기 드라이버의 이득을 세팅하도록 추가로 구성되는, 송신기 드라이버의 디-엠퍼시스를 세팅하기 위한 장치.
  12. 제 11 항에 있어서,
    상기 임피던스 측정 회로는 상기 송신 매체에 결합된 브리지 회로를 포함하고, 상기 임피던스 측정 회로는 상기 불평형 부하의 임피던스를 측정하기 위해 상기 브리지 회로의 하나 이상의 요소를 조정하고; 상기 불평형 부하의 측정된 임피던스를 상기 디-엠퍼시스 제어기에 제공하는, 송신기 드라이버의 디-엠퍼시스를 세팅하기 위한 장치.
  13. 제 12 항에 있어서,
    상기 브리지 회로는 최소 평균 자승(LMS) 브리지인, 송신기 드라이버의 디-엠퍼시스를 세팅하기 위한 장치.
  14. 제 11 항에 있어서,
    상기 임피던스 측정 회로는:
    노드에서 상기 송신 매체에 결합된 개방 회로 검출기로서, 상기 드라이버로부터 상기 송신 매체에 제공된 펄스에 응답하여 상기 송신 매체로부터 반사된 펄스를 검출하도록 구성되는, 상기 개방 회로 검출기; 및
    상기 개방 회로 검출기에 결합되고, 상기 반사된 펄스의 라운드-트립 지연에 기초하여 지연 값을 생성하는 카운터를 포함하고;
    상기 디-엠퍼시스 제어기는 미리 결정된 알고리즘에 기초하여 상기 지연으로부터 라인 길이를 계산하고, 상기 불평형 부하의 측정된 임피던스를 제공하기 위해 상기 송신 매체의 유형 및 상기 라인 길이로부터 상기 불평형 부하의 라인 임피던스를 결정하도록 구성되는, 송신기 드라이버의 디-엠퍼시스를 세팅하기 위한 장치.
  15. 제 14 항에 있어서,
    상기 개방 회로 검출기는:
    상기 노드에서 상기 드라이버로부터의 상기 펄스의 상승 에지에 대해 카운터를 인에이블하고;
    상기 노드에서의 신호의 진폭을 임계값과 비교하고;
    상기 진폭이 상기 임계값에 도달하는 경우에, 상기 카운터를 디스에이블함으로써 상기 반사된 펄스를 검출하고, 상기 지연 값은 디스에이블될 때 상기 카운터의 값에 기초하는, 송신기 드라이버의 디-엠퍼시스를 세팅하기 위한 장치.
  16. 제 11 항에 있어서,
    상기 송신기 드라이버의 디-엠퍼시스 세팅 장치는 상기 임피던스 측정 회로와 상기 드라이버의 출력 노드 사이에 결합된 스위치로서, 상기 노드에서의 고 임피던스 상태로부터 상기 노드에서의 저 임피던스 상태로 변화시킴으로써 상기 임피던스 측정 회로를 상기 드라이버의 출력 노드에 결합하는, 상기 스위치를 포함하는, 송신기 드라이버의 디-엠퍼시스를 세팅하기 위한 장치.
  17. 제 16 항에 있어서,
    상기 스위치는 T-게이트 스위치로서 구현되는, 송신기 드라이버의 디-엠퍼시스를 세팅하기 위한 장치.
  18. 제 16 항에 있어서,
    상기 송신 매체는 동축 케이블, 구리-도금된 도파관, 구리/유전체 라미테이트 송신 라인, 및 마이크로-스트립 송신 라인 중 적어도 하나인, 송신기 드라이버의 디-엠퍼시스를 세팅하기 위한 장치.
  19. 제 11 항에 있어서,
    상기 디-엠퍼시스 제어기는 상기 송신 매체의 유형 및 상기 측정된 라인 임피던스에 대응하는 하나의 세트의 디-엠퍼시스 세팅들을 메모리로부터 판독하도록 구성되고, 상기 세트의 디-엠퍼시스 세팅들을 상기 드라이버의 이득 회로에 제공하도록 구성되는, 송신기 드라이버의 디-엠퍼시스를 세팅하기 위한 장치.
  20. 기계-판독가능한 저장 매체에 대해 인코딩된 프로그램 코드를 가지는 상기 기계-판독가능한 저장 매체로서, 상기 프로그램 코드가 기계에 의해 실행될 때, 상기 기계는 송신 매체를 통하여 수신기에 결합된 송신기 드라이버의 디-엠퍼시스를 세팅하기 위한 방법을 구현하는, 상기 인코딩된 프로그램 코드는 가지는 기계-판독가능한 저장 매체에 있어서:
    임피던스 측정 회로를 상기 송신 매체, 고-임피던스 상태의 수신기에 결합하는 단계;
    디-엠퍼시스 제어기를 통하여 상기 임피던스 측정 회로를 인에이블하는 단계;
    상기 임피던스 측정 회로에 의해, 불평형 부하인 상기 송신 매체의 라인 임피던스 및 라인 길이 중 적어도 하나를 측정하는 단계; 및
    상기 디-엠퍼시스 제어기에 의해, 상기 측정된 라인 임피던스 및 라인 길이 중 적어도 하나에 기초하여 상기 드라이버의 이득을 세팅하는 단계를 포함하는, 인코딩된 프로그램 코드를 가지는 기계-판독가능한 저장 매체.
KR1020100040655A 2010-03-17 2010-04-30 용량성 백플레인을 구동하기 위한 자동적인 디―엠퍼시스 세팅 KR20110104860A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/725,534 US8125241B2 (en) 2009-10-07 2010-03-17 Automatic de-emphasis setting for driving capacitive backplane
US12/725,534 2010-03-17

Publications (1)

Publication Number Publication Date
KR20110104860A true KR20110104860A (ko) 2011-09-23

Family

ID=44603116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100040655A KR20110104860A (ko) 2010-03-17 2010-04-30 용량성 백플레인을 구동하기 위한 자동적인 디―엠퍼시스 세팅

Country Status (3)

Country Link
JP (1) JP5425705B2 (ko)
KR (1) KR20110104860A (ko)
CN (1) CN102195658A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8542039B2 (en) * 2011-11-11 2013-09-24 Qualcomm Incorporated High-speed pre-driver and voltage level converter with built-in de-emphasis for HDMI transmit applications
JPWO2021065281A1 (ko) 2019-10-03 2021-04-08
JP2022051373A (ja) 2020-09-18 2022-03-31 キオクシア株式会社 メモリシステム及び送信信号調整方法
CN112399098B (zh) * 2020-12-02 2024-01-19 龙迅半导体（合肥）股份有限公司 Hdmi发送器输出信号强度自动配置方法及系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5063353A (en) * 1990-02-16 1991-11-05 Beckman Industrial Corporation Method for accurate measurement of transmission line impedance by correcting gross impedance for the "dribble-up" effect
JPH05291985A (ja) * 1992-04-08 1993-11-05 Nec Corp 振幅等化器
JPH077375A (ja) * 1993-06-18 1995-01-10 Advantest Corp 伝送線路の減衰補償方式
US6801043B2 (en) * 2002-12-20 2004-10-05 Intel Corporation Time domain reflectometry based transmitter equalization
JP4477626B2 (ja) * 2003-05-12 2010-06-09 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 信号ループ試験のための方法および装置
JP2005217999A (ja) * 2004-02-02 2005-08-11 Hitachi Ltd デジタルデータ伝送回路
US7215144B2 (en) * 2004-05-20 2007-05-08 International Business Machines Corporation Pre-emphasis driver with constant impedance
KR100771868B1 (ko) * 2006-02-28 2007-11-01 삼성전자주식회사 다이내믹 출력버퍼회로
JP4784542B2 (ja) * 2007-03-30 2011-10-05 日本電気株式会社 プリエンファシス自動調整システム及びその調整方法並びにエンファシス設定信号発生回路

Also Published As

Publication number Publication date
CN102195658A (zh) 2011-09-21
JP5425705B2 (ja) 2014-02-26
JP2011199822A (ja) 2011-10-06

Similar Documents

Publication Publication Date Title
US7636556B2 (en) Digital transmission circuit and method providing selectable power consumption via multiple weighted driver slices
US20050201454A1 (en) System and method for automatically calibrating two-tap and multi-tap equalization for a communications link
US8125241B2 (en) Automatic de-emphasis setting for driving capacitive backplane
US9513655B1 (en) Interface circuit with variable output swing and open termination mode for transmitting signals
EP3221998A1 (en) DETECTING GROUND ISOLATION FAULT IN ETHERNET PoDL SYSTEM
CN101231626A (zh) 接口电路和半导体集成电路
US9537302B2 (en) Charge injection and drain-based electrical overstress (EOS) protection apparatus and method
JPH07226666A (ja) 伝送線上の電圧反射の制御方法及び回路
KR20110104860A (ko) 용량성 백플레인을 구동하기 위한 자동적인 디―엠퍼시스 세팅
Huh et al. Constant current power transmission line-based power delivery network for single-ended signaling
Choi et al. An FFE transmitter which automatically and adaptively relaxes impedance matching
EP2853028A1 (en) Systems and methods for biasing a bus
US11563462B1 (en) Rejection of end-of-packet dribble in high speed universal serial bus repeaters
US7834638B2 (en) Differential transmission circuit, disk array apparatus, and output signal setting method
WO2014049752A1 (ja) データ伝送装置及びデータ伝送方法
Bae et al. A power‐efficient 600‐mVpp voltage‐mode driver with independently matched pull‐up and pull‐down impedances
US20190341914A1 (en) Baseline wander correction using zero and one mismatch adaptation
KR20080053947A (ko) 차동 신호 전송 장치, 차동 신호 수신 장치
US20200044795A1 (en) Parameter setting transmission and reception system and parameter setting method
US10536129B2 (en) Impedance matching circuit and integrated circuit applying the impedance matching circuit
US20070064787A1 (en) Adaptive equalization method and circuit for continuous run-time adaptation
US9966911B2 (en) Capacitance minimization switch
Lee et al. A crosstalk reduction technique for microstrip MTL using mode velocity equalization
US9484916B1 (en) Adaptive on-chip termination circuitry
US9203352B1 (en) Techniques for noise reduction during calibration

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination