WO2014049752A1 - データ伝送装置及びデータ伝送方法 - Google Patents

データ伝送装置及びデータ伝送方法 Download PDF

Info

Publication number
WO2014049752A1
WO2014049752A1 PCT/JP2012/074788 JP2012074788W WO2014049752A1 WO 2014049752 A1 WO2014049752 A1 WO 2014049752A1 JP 2012074788 W JP2012074788 W JP 2012074788W WO 2014049752 A1 WO2014049752 A1 WO 2014049752A1
Authority
WO
WIPO (PCT)
Prior art keywords
current
value
transmission
data
resistance
Prior art date
Application number
PCT/JP2012/074788
Other languages
English (en)
French (fr)
Inventor
定則 秋谷
有司 寺尾
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to PCT/JP2012/074788 priority Critical patent/WO2014049752A1/ja
Publication of WO2014049752A1 publication Critical patent/WO2014049752A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0272Arrangements for coupling to multiple lines, e.g. for differential transmission
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0278Arrangements for impedance matching
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0292Arrangements specific to the receiver end

Definitions

  • the present invention relates to a data transmission device and a data transmission method.
  • a transmission method using a current mode driver is generally known as high-speed transmission for meeting such demands.
  • a driver of a transmission-side device outputs a current corresponding to data. Then, the current output from the transmission-side device is transmitted through a transmission path connected to the reception-side device, and is converted into a voltage by a termination resistor at the receiver end of the reception-side device. The receiving device determines the received data according to the voltage level.
  • the voltage level acquired by the device on the receiving side is represented by the product of the amount of current sent from the transmitting side and the termination resistance value at the receiver end.
  • the termination resistor is uniquely determined so as to coincide with the characteristic impedance of the transmission line for the purpose of reducing signal reflection.
  • the driver outputs a large current amount in advance. Furthermore, for the same transmission method, it is required to guarantee the operation when taking into account variations in the transmission path conditions such as line length and material, and manufacturing variations such as the characteristics of the transmission path and the performance of the receiving device. . Therefore, the amount of current output by the driver is determined so as to guarantee an assumed worst case in the data transmission to be executed. Therefore, when data transmission is performed in a state that is not the worst case in actual use, excessive power is output, and power consumption increases.
  • the disclosed technology has been made in view of the above, and an object thereof is to provide a data transmission apparatus with low power consumption.
  • the transmission unit transmits a signal having a current value corresponding to the input data.
  • the variable resistor is provided between a receiving end to which a signal transmitted from the transmitting unit is input and a power source.
  • the receiving unit outputs data based on the voltage value at the receiving end.
  • the control unit inputs a data pattern to the transmission unit, and based on the data output from the reception unit and the data pattern, a resistance value of the variable resistor and a current value of a signal transmitted by the transmission unit To control.
  • FIG. 1 is a diagram illustrating an example of a printed circuit board on which the data transmission apparatus according to the first embodiment is mounted.
  • FIG. 2 is a block diagram of the data transmission apparatus according to the first embodiment.
  • FIG. 3 is a conceptual diagram of current mode transmission.
  • FIG. 4 is a diagram showing the relationship between the resistance value of the termination resistor and the bit error rate in the initial adjustment.
  • FIG. 5A is a diagram illustrating adjustment of the resistance value of the termination resistor in the data transmission apparatus according to the present embodiment.
  • FIG. 5B is a diagram illustrating adjustment of the current value of the drive current in the data transmission apparatus according to the present embodiment.
  • FIG. 6 is a flowchart of initial adjustment in the data transmission apparatus according to the first embodiment.
  • FIG. 7A is a diagram illustrating a simulation waveform of a voltage detected by the variable current drive reception driver before the initial adjustment.
  • FIG. 7B is a diagram illustrating a simulation waveform of the voltage detected by the variable current drive reception driver before the initial adjustment when the transmission path is shortened.
  • FIG. 7C is a diagram illustrating a simulation waveform of the voltage detected by the variable current drive reception driver after the initial adjustment.
  • FIG. 8A is a diagram illustrating a current reduction rate according to the worst-case transmission loss when initial adjustment is performed in a transmission path that is half the length of the worst-case.
  • FIG. 8B is a diagram for explaining the effect of the initial adjustment by the data transmission apparatus according to the first embodiment.
  • FIG. 9 is a block diagram of the data transmission apparatus according to the second embodiment.
  • FIG. 10 is a block diagram of the data transmission apparatus according to the third embodiment.
  • FIG. 1 is a diagram illustrating an example of a printed circuit board on which the data transmission apparatus according to the first embodiment is mounted.
  • a CPU Central Processing Unit
  • LSI Large Scale Integration
  • the CPU is an example, and the data transmission apparatus may be another apparatus as long as it is an LSI that transmits data.
  • a plurality of CPUs 21 to 24 are mounted on the printed circuit board 1.
  • the CPU 21 and the other CPUs 22 to 24 are connected by a transmission path for performing data transmission.
  • Data is transmitted from the CPU 21 to each of the CPUs 22 to 24.
  • a device having a function of transmitting data of a certain CPU and a function of another CPU that receives the transmitted data is referred to as a data transmission device.
  • the data transmission apparatus transmits data to different objects using a plurality of different transmission paths.
  • each transmission path connecting the CPU 21 and the CPUs 22 to 24 has a different transmission loss. That is, the data transmission apparatus transmits data using each transmission path having different transmission loss.
  • the transmission path connecting the CPU 21 and the CPU 22 is the longest, and the CPU 21 and the CPU 22 are connected based on other conditions such as characteristics and materials of the transmission path. It is assumed that the transmission path is the path with the largest transmission loss. That is, a case where the transmission path connecting the CPU 21 and the CPU 22 is the worst case will be described.
  • the data transmission apparatus sets the initial values of the current value of the drive current and the resistance value of the termination resistor so that data can be sent on the transmission path connecting the CPU 21 and the CPU 22 which is the worst case. Set.
  • the data transmission apparatus adjusts the current value of the drive current and the resistance value of the terminating resistor in each transmission path in accordance with the characteristics of the respective transmission paths connecting the CPU 21 and the CPUs 22 to 24.
  • the data transmission device performs data transmission using the adjusted current value of the drive current and the resistance value of the termination resistor.
  • the process from setting to adjustment of the initial value of the current value of the drive current and the resistance value of the termination resistor is referred to as “initial adjustment”.
  • FIG. 2 is a block diagram of the data transmission apparatus according to the first embodiment.
  • the portion of the CPU 21 shown in FIG. 1 that performs data transmission of the data transmission device is represented as a transmission side LSI 100
  • the portion of the CPUs 22 to 24 that performs data reception of the data transmission device is represented as a reception side LSI 200.
  • the transmission-side LSI 100 includes a data generation unit 101, a data pattern generation unit 102, a variable current drive transmission driver 103, a drive current adjustment unit 104, variable resistance terminations 105 and 106, a current / resistance control unit 107, and a determination result reception unit 108. have.
  • the reception-side LSI 200 includes a variable current drive reception driver 201, variable resistance terminations 202 and 203, a reception determination unit 204, a resistance control unit 205, a determination result transmission unit 206, an error correction circuit 207, and a data processing unit 208.
  • variable current drive transmission driver 103 of the transmission side LSI 100 and the variable current drive reception driver 201 of the reception side LSI 200 are connected by transmission lines 301 and 302.
  • the transmission paths 301 and 302 are data transmission paths of the transmission-side LSI 100, in other words, data reception paths of the reception-side LSI 200.
  • the determination result transmission unit 206 and the determination result reception unit 108 are connected by a transmission path 303.
  • the transmission path 303 is a transmission path for transmitting a control signal such as a determination result.
  • the data generation unit 101 generates data to be transmitted from the transmission-side LSI 100 to the reception-side LSI 200 during normal operation. Then, the data generation unit 101 outputs the generated data to the data pattern generation unit 102.
  • the data pattern generation unit 102 receives input of data to be transmitted to the reception-side LSI 200 from the data generation unit 101. Then, the data pattern generation unit 102 outputs the received data to the variable current drive transmission driver 103.
  • the data pattern generation unit 102 In the initial adjustment, the data pattern generation unit 102 generates a data pattern for adjusting the drive current and the termination resistance (hereinafter simply referred to as “data pattern”). Here, the data pattern generation unit 102 generates a predetermined data pattern such as a pseudo-random pattern. Then, the data pattern generation unit 102 outputs the generated data pattern to the variable current drive transmission driver 103.
  • the data pattern generation unit 102 instructs the data pattern retransmission to be described later in current / resistance control. Received from part 107. In this case, the data pattern generation unit 102 generates a data pattern again and re-outputs the generated data pattern to the variable current drive transmission driver 103.
  • the data pattern generation unit 102 has been described as generating a data pattern each time, but this may be another method, for example, the data pattern generated first may be reused. .
  • the drive current adjusting unit 104 changes the current value of the drive current for transmitting data under the control of the current / resistance control unit 107. Then, the drive current adjustment unit 104 outputs a drive current having a current value designated by the current / resistance control unit 107 to the variable current drive transmission driver 103. The adjustment of the current value of the drive current in the drive current adjustment unit 104 will be described in detail later.
  • the variable current drive transmission driver 103 is a differential driver.
  • the variable current drive transmission driver 103 is connected to the variable current drive reception driver 201 via transmission lines 301 and 302.
  • the variable current drive transmission driver 103 generates a drive current having a current value at a contradictory level as a pair of differential signals according to data to be transmitted.
  • the variable current drive transmission driver 103 transmits a data transmission by transmitting a drive current having a current value at opposite levels as a pair of differential signals to the variable current drive reception driver 201 via the transmission lines 301 and 302. Do.
  • variable current drive transmission driver 103 receives an input of a drive current for transmitting data from the drive current adjustment unit 104.
  • the variable current drive transmission driver 103 receives an input of data to be transmitted to the reception-side LSI 200 from the data pattern generation unit 102. For example, at the time of initial adjustment, the variable current drive transmission driver 103 receives a data pattern input from the data pattern generation unit 102. Further, during normal operation, the variable current drive transmission driver 103 receives data input generated by the data generation unit 101 from the data pattern generation unit 102.
  • the variable current drive transmission driver 103 generates a differential signal using the drive current input from the drive current adjustment unit 104, and the generated differential signal is transmitted to the variable current drive reception driver via the transmission lines 301 and 302. To 201. Thereby, the variable current drive transmission driver 103 transmits the received data to the variable current drive reception driver 201.
  • the variable current drive transmission driver 103 is an example of a “transmission unit”.
  • the variable resistance termination 105 is provided on the output side of the variable current drive transmission driver 103 in the transmission line 301. The end of the variable resistance terminal 105 opposite to the transmission line 301 is connected to the reference voltage.
  • the variable resistance termination 106 is provided on the output side of the variable current drive transmission driver 103 in the transmission path 302. The end of the variable resistance terminal 106 opposite to the transmission line 302 is connected to the reference voltage.
  • the resistance values of the variable resistance terminations 105 and 106 are changed by the control from the current / resistance control unit 107.
  • the change of the resistance values of the variable resistance terminations 105 and 106 will be described in detail later.
  • Half of the drive current output from the variable current drive transmission driver 103 flows to the variable resistance termination 105, and the other half flows to the transmission line 301.
  • half of the drive current having a current value opposite to the drive current flowing from the variable current drive transmission driver 103 to the transmission line 301 flows to the variable resistance terminal 106 and the remaining half to the transmission line 302. Flowing. If the current output from the variable current drive transmission driver 103 to the transmission line 301 is used as a reference, half of the current value output to the transmission line 301 is applied to each of the transmission line 302 and the variable resistance termination 106. It can be said that the current flows into the variable current drive transmission driver 103.
  • the determination result receiving unit 108 receives a determination result as to whether or not the bit error rate is higher than the requested value from the determination result transmitting unit 206 via the transmission path 303. The determination of whether or not the bit error rate is higher than the required value will be described in detail later. Then, the determination result receiving unit 108 outputs the received determination result to the current / resistance control unit 107.
  • the current / resistance control unit 107 acquires a predetermined current value of the drive current and an initial value of the resistance value of the termination resistor at the start of the initial adjustment.
  • the initial value of the current value of the drive current is referred to as “current initial value”
  • the initial value of the resistance value of the termination resistor is referred to as “resistance initial value”.
  • the current / resistance control unit 107 stores an initial current value and an initial resistance value in advance, and may acquire the stored values at the start of initial adjustment or may be acquired from another device. Good.
  • the initial resistance value is a resistance value equal to the characteristic impedance of each transmission line.
  • the initial current value is a current value determined so that a voltage level at which the receiving-side LSI 200 can correctly detect a signal can be ensured when data is transmitted using a transmission line with the largest transmission loss. is there.
  • the current / resistance control unit 107 determines the voltage level at which the CPU 22 can correctly detect the signal transmitted from the CPU 21 as the current initial value.
  • the current / resistance control unit 107 controls the drive current adjustment unit 104 so that the current value of the drive current becomes the current initial value. Further, the current / resistance control unit 107 controls the variable resistance terminations 105 and 106 so that the resistance value becomes the initial resistance value.
  • the current / resistance control unit 107 receives an input of the determination result from the determination result reception unit 108.
  • the current / resistance control unit 107 determines the resistance of the variable resistor terminations 105 and 106 if the bit error rate has never exceeded the required value from the start of the initial adjustment. Increase the value by a predetermined value.
  • a predetermined value when increasing the resistance values of the variable resistance terminations 105 and 106 corresponds to an example of “first predetermined value”.
  • the current / resistance control unit 107 decreases the current value of the drive current by a predetermined value.
  • a predetermined value when the current value is decreased corresponds to an example of “first predetermined amount”. Then, the current / resistance control unit 107 instructs the data pattern generation unit 102 to retransmit the data pattern. On the other hand, if the bit error rate has already exceeded the required value, the current / resistance control unit 107 ends the initial adjustment.
  • the current / resistance control unit 107 when the current / resistance control unit 107 receives the determination result that the bit error rate exceeds the required value, the current / resistance control unit 107 decreases the resistance values of the variable resistance terminations 105 and 106 by a predetermined value.
  • a predetermined value when the resistance values of the variable resistance terminals 105 and 106 are decreased corresponds to an example of “second predetermined value”.
  • the current / resistance control unit 107 increases the current value of the drive current by a predetermined value. A predetermined value for increasing the current value corresponds to an example of “second predetermined amount”. Then, the current / resistance control unit 107 instructs the data pattern generation unit 102 to retransmit the data pattern.
  • the current / resistance control unit 107 increases or decreases, for example, 5% of the resistance value and the current value as predetermined values. That is, when the bit error rate is less than or equal to the required value, the current / resistance control unit 107 increases the resistance value by 5% and decreases the current value by 5%. When the bit error rate exceeds the required value, the current / resistance control unit 107 decreases the resistance value by 5% and increases the current value by 5%.
  • the ratio is used as a predetermined value. However, this may be another value. For example, a decreasing current value and an increasing resistance value may be directly specified. Further, the ratio of increase / decrease in the current value and the resistance value may not be the same.
  • the current / resistance control unit 107 is an example of a “control unit”.
  • variable resistance termination 202 is provided on the input side of the variable current drive reception driver 201 in the transmission line 301.
  • the end of the variable resistance terminal 202 opposite to the transmission line 301 is connected to the reference voltage.
  • variable resistance termination 203 is provided on the input side of the variable current drive reception driver 201 in the transmission path 302.
  • the end of the variable resistance terminal 203 opposite to the transmission line 302 is connected to the reference voltage.
  • the resistance values of the variable resistance terminations 202 and 203 are changed by control from the resistance control unit 205.
  • the change of the resistance values of the variable resistance terminations 202 and 203 will be described in detail later.
  • Half of the drive current output from the variable current drive transmission driver 103 flows to the variable resistance termination 202 via the transmission line 301.
  • half of the drive current having a current value opposite to the drive current flowing from the variable current drive transmission driver 103 to the transmission line 301 flows to the variable resistance terminal 203 via the transmission line 302. This is because if the current output from the variable current drive transmission driver 103 to the transmission line 301 is used as a reference, half of the current value output to the transmission line 301 flows into the transmission line 302 from the variable resistor termination 203. It can be said that it is.
  • the variable current drive receiving driver 201 is a differential driver.
  • the variable current drive reception driver 201 is connected to the variable current drive transmission driver 103 through transmission lines 301 and 302.
  • the variable current drive reception driver 201 acquires a potential difference between the transmission path 301 and the transmission path 302 when the pair of differential signals generated by the variable current drive transmission driver 103 is transmitted. Then, the variable current drive reception driver 201 acquires data sent from the acquired potential difference.
  • variable current drive receiving driver 201 acquires the transmitted data pattern from the potential difference between the transmission path 301 and the transmission path 302 at the time of initial adjustment.
  • variable current drive reception driver 201 acquires data generated by the data generation unit 101 from the potential difference between the transmission path 301 and the transmission path 302 during actual operation.
  • the data acquired by the variable current drive reception driver 201 may include an error depending on the value of the drive current and the termination resistance.
  • variable current drive reception driver 201 outputs the acquired data pattern to the reception determination unit 204. In contrast, during actual operation, the variable current drive reception driver 201 outputs the acquired data to the error correction circuit 207.
  • the variable current drive reception driver 201 is an example of a “reception unit”.
  • FIG. 3 is a conceptual diagram of current mode transmission.
  • the current initial value of the drive current when the variable current drive transmission driver 103 transmits data will be described as “Id”.
  • FIG. 3 shows the case where the drive current is the current initial value and the resistance values of the variable resistance terminations 105, 106, 202, and 203 are the resistance initial values.
  • the resistance initial values are set as the resistance values of the variable resistance terminations 105, 106, 202, and 203 at the start of the initial adjustment. Since the initial resistance value is determined so that the characteristic impedance of the transmission line and the resistance value of the termination resistance match, assuming that the resistance of the transmission lines 301 and 302 is Z 0 , the variable resistance terminations 105, 106, 202, and 203 resistance value is also a Z 0.
  • the variable current drive transmission driver 103 causes a drive current having a current value of Id to flow through the transmission path via the transmission path 301.
  • the variable current drive transmission driver 103 causes a drive current having a current value of ⁇ Id to flow through the transmission path via the transmission path 302. That is, a drive current having a current value of Id is input to the variable current drive transmission driver 103 from the transmission path 302 side.
  • a current of 0.5 Id flows from the variable resistance terminal 203 to the transmission path 302 and is sent to the variable current drive transmission driver 103 side via the transmission path 302. Further, a current of 0.5 Id flows from the variable resistance terminal 106 to the transmission line 302. Then, the current from the variable resistance termination 203 and the current from the variable resistance termination 106 are combined, and the current of the current value Id flows into the variable current drive transmission driver 103.
  • the voltage at the node between the variable resistive termination 105 to the transmission line 301 represents the V SP.
  • the voltage at the connection point between the variable resistance termination 202 and the transmission line 301 is represented as VTP .
  • the voltage at the connection point between the variable resistance termination 106 and the transmission line 302 is represented as V SN .
  • a voltage at a connection point between the variable resistance termination 203 and the transmission line 302 is represented as VTN .
  • the potential difference between the voltage level variable current driving receive driver 201 detects, that the transmission path 301 and transmission path 302 is Id ⁇ Z 0.
  • variable current drive reception driver 201 simply reducing the current alone significantly reduces the voltage level detected by the variable current drive reception driver 201, making it difficult for the variable current drive reception driver 201 to accurately detect the signal.
  • the current level is not simply lowered as in the present embodiment, but the resistance value of the termination resistor is increased at the same time, so that a decrease in the voltage level detected by the variable current drive receiving driver 201 can be suppressed.
  • the variable current drive receiving driver 201 can accurately detect the signal.
  • the reception determination unit 204 receives, from the variable current drive reception driver 201, data input sent to the reception-side LSI 200 via the transmission lines 301 and 302 during initial adjustment.
  • the reception determination unit 204 stores a test pattern sent in advance.
  • the reception determination unit 204 stores in advance a request value that is a threshold value for determining whether or not the bit error rate is within a permissible range.
  • the required value is, for example, 10 ⁇ 12 .
  • the reception determining unit 204 determines that the error occurrence rate is within the allowable range. That is, in this case, the data transmission apparatus according to the present embodiment further reduces the current value of the drive current and increases the resistance values of the variable resistance terminations 105, 106, 202, and 203.
  • the reception determination unit 204 determines that the error occurrence rate exceeds the allowable range.
  • the data transmission apparatus increases the current value of the drive current and decreases the resistance values of the variable resistance terminations 105, 106, 202, and 203, and the bit error rate is less than the required value, that is, the allowable value. Fit within range. This required value corresponds to an example of “threshold value”.
  • the reception determination unit 204 compares the data sent to the receiving-side LSI 200 via the transmission lines 301 and 302 with the stored data pattern.
  • the reception determination unit 204 obtains a bit error rate that is a ratio of the number of data that does not match the data pattern to the number of received data. Further, the reception determination unit 204 determines whether or not the obtained bit error rate is equal to or greater than the stored request value.
  • the reception determination unit 204 outputs the determination result to the resistance control unit 205 and the determination result transmission unit 206.
  • the reception determination unit 204 is an example of a “determination unit”.
  • the resistance control unit 205 acquires a predetermined current value of the drive current and an initial value of the resistance value of the termination resistor at the start of the initial adjustment.
  • the resistance control unit 205 controls the variable resistance terminations 202 and 203 so that the resistance value becomes the resistance initial value.
  • the resistance control unit 205 receives an input of a determination result as to whether or not the bit error rate is equal to or higher than the requested value. Receive from 204. When the determination result that the bit error rate is equal to or less than the required value is received, the resistance control unit 205 increases the resistance values of the variable resistance terminations 202 and 203 by a predetermined value. A predetermined value when increasing the resistance values of the variable resistance terminations 202 and 203 is also an example of “first predetermined value”.
  • the resistance control unit 205 when the resistance control unit 205 receives the determination result that the bit error rate exceeds the required value, the resistance control unit 205 decreases the resistance values of the variable resistance terminations 202 and 203 by a predetermined value.
  • a predetermined value when the resistance values of the variable resistance terminals 202 and 203 are decreased is also an example of the “second predetermined value”.
  • the resistance control unit 205 corresponds to an example of a “control unit”.
  • 5% is used as a predetermined value for changing the resistance value.
  • the same value is used as the increase / decrease value of the variable resistor terminations 105, 106 and the increase / decrease value of the variable resistor terminations 202, 203, but these values may be different.
  • the determination result transmission unit 206 receives from the reception determination unit 204 an input of a determination result as to whether or not the bit error rate is equal to or less than the requested value. Then, the determination result transmission unit 206 transmits a determination result as to whether or not the bit error rate is higher than the requested value to the determination result reception unit 108 via the transmission path 303.
  • the error correction circuit 207 receives an input of data generated by the data generation unit 101 from the variable current drive reception driver 201 during actual operation. Then, the error correction circuit 207 performs error correction on the received data. Thereafter, the error correction circuit 207 outputs the error-corrected data to the data processing unit 208.
  • the data processing unit 208 receives an input of data subjected to error correction from the error correction circuit 207.
  • the data processing unit 208 executes processing using the received data.
  • the process using data is, for example, a process such as calculation using the data or transmission of the data to another LSI, and there is no particular limitation.
  • FIG. 4 is a diagram showing the relationship between the resistance value of the termination resistor and the bit error rate in the initial adjustment.
  • the vertical axis in FIG. 4 represents the bit error rate, and the horizontal axis represents the resistance value of the termination resistor.
  • a graph 400 is a graph showing the relationship between the resistance value of the termination resistor and the bit error rate.
  • the bit error rate 401 indicates the limit of the allowable range of the bit error rate. That is, when the bit error rate exceeds the bit error rate 401, the data transmission device cannot perform data transmission. On the other hand, if the bit error rate is equal to or lower than the bit error rate 401, the data transmission apparatus can perform data transmission.
  • the bit error rate 401 corresponds to the request value stored in the reception determination unit 204.
  • the bit error rate is minimized. That is, in the resistance value of the termination resistor corresponding to the point 402, the characteristic impedance of the transmission line 301 and the resistance values of the variable resistance terminations 105 and 106 match, and impedance matching is achieved.
  • the resistance value corresponding to the point 402 at which the bit error rate is minimum is the resistance value of the termination resistor in the transmission lines 301 and 302 that are the worst case.
  • the bit error rate is 401 or less, data transmission can be performed. Therefore, even if the termination resistance is increased from the state of point 402, the data transmission apparatus can perform data transmission up to point 403. it can. Therefore, the current / resistance control unit 107 and the resistance control unit 205 increase the resistance values of the variable resistance terminations 105, 106, 202, and 203 within a range equal to or less than the required value. Thereby, the resistance values of the variable resistance terminations 105, 106, 202, and 203 become values near the point 403 in FIG.
  • the resistance value of the termination resistor can be made larger than the initial resistance value, thereby suppressing a decrease in potential difference between the transmission path 301 and the transmission path 302 even when the current value of the drive current is lowered. Can do.
  • FIG. 5A is a diagram illustrating adjustment of the resistance value of the termination resistor in the data transmission apparatus according to the present embodiment.
  • FIG. 5B is a diagram illustrating adjustment of the current value of the drive current in the data transmission apparatus according to the present embodiment.
  • the horizontal axis represents time.
  • the time represented on the horizontal axis of FIG. 5A and FIG. 5B corresponds, and represents the same time. For example, time t1 in FIG. 5A and time t1 in FIG. 5B are the same time.
  • a line 501 in FIG. 5A represents the characteristic impedance of the transmission lines 301 and 302.
  • the resistance values of the variable resistor terminations 105, 106, 202, and 203 have initial resistance values that coincide with the line 501 at the start of initial adjustment.
  • a line 511 in FIG. 5B represents the current initial value.
  • the current value of the drive current has a current initial value that matches the line 511 at the start of the initial adjustment.
  • the resistance value and current value are changed for the first time at time t1, the resistance value increases by a predetermined value, and the current value decreases by a predetermined value.
  • a second increase in resistance value and a decrease in current value are performed at time t2, and further, an increase in resistance value and a decrease in current value are repeated from time t3 to t5.
  • the bit error rate exceeds the required value due to the fifth increase in resistance value and decrease in current value at time t5.
  • the variable current drive reception driver 201 cannot receive the data pattern correctly. Therefore, at the next time t6, the resistance value is decreased and the current value is increased, and the bit error rate returns to a state below the required value.
  • this state is a state in which the current value can be minimized when the bit error rate is equal to or less than the required value
  • the current / resistance control unit 107 and the resistance control unit 205 determine the current value and resistance value in this state as the drive current in normal operation And the resistance values of the variable resistance terminations 105, 106, 202 and 203.
  • FIG. 6 is a flowchart of initial adjustment in the data transmission apparatus according to the first embodiment.
  • the current / resistance control unit 107 and the resistance control unit 205 set the drive current adjustment unit 104 and the variable resistance terminations 105, 106, 202, and 203 to initial values (step S1). Specifically, the current / resistance control unit 107 controls the drive current output from the drive current adjustment unit 104 to be the current initial value so that the resistance values of the variable resistor terminations 105 and 106 become the resistance initial value. Control. In addition, the resistance control unit 205 performs control so that the resistance values of the variable resistance terminations 202 and 203 become the resistance initial values.
  • the data pattern generation unit 102 generates a data pattern used for the test. Then, the variable current drive transmission driver 103 transmits the data pattern to the variable current drive reception driver 201 (step S2).
  • the variable current drive receiving driver 201 acquires the data sent based on the potential difference between the transmission lines 301 and 302. Then, the variable current drive reception driver 201 outputs the acquired data to the reception determination unit 204.
  • the reception determination unit 204 calculates a bit error rate by obtaining a ratio of data that does not match the data pattern with respect to the number of received data. Then, the reception determining unit 204 determines whether or not the bit error rate is equal to or less than the requested value (step S3). When the bit error rate is equal to or lower than the required value (step S3: affirmative), the current / resistance control unit 107 and the resistance control unit 205 increase the resistance value of the termination resistor by 5% and decrease the current value of the drive current by 5%. (Step S4). Thereafter, the process returns to step S2.
  • Step S5 if the bit error rate is larger than the required value (No at Step S3), the resistance value of the termination resistor is decreased by 5% and the current value of the drive current is increased by 5% (Step S5).
  • the reception determination unit 204 determines whether or not the bit error rate is equal to or less than the requested value (step S6). When the bit error rate is larger than the required value (No at Step S6), the current / resistance control unit 107 and the resistance control unit 205 return to Step S5.
  • step S6 affirmative
  • the current / resistance control unit 107 and the resistance control unit 205 normally operate the resistance value of the current termination resistor and the current value of the drive current. (Step S7).
  • the transmission-side LSI 100 and the reception-side LSI 200 perform normal operation (step S8).
  • FIG. 7A is a diagram illustrating a simulation waveform of a voltage detected by the variable current drive reception driver before the initial adjustment.
  • FIG. 7B is a diagram illustrating a simulation waveform of the voltage detected by the variable current drive reception driver before the initial adjustment when the transmission path is shortened.
  • FIG. 7C is a diagram illustrating a simulation waveform of the voltage detected by the variable current drive reception driver after the initial adjustment.
  • the vertical axis represents voltage
  • the horizontal axis represents cycle time.
  • FIG. 7A is a simulation waveform of the voltage detected by the variable current drive reception driver 201 when a 10 Gbps pseudorandom pattern is transmitted through a 60 cm FR (Flame Retardant type) 4 printed circuit board without initial adjustment.
  • the current value of the drive current and the resistance value of the termination resistor are determined according to the transmission path when a 10 Gbps pseudo-random pattern is transmitted through the 60 cm FR4 printed circuit board.
  • the current value of the drive current is 16 mA.
  • the drive current is 4.8 mA and the termination resistance value is 85 ⁇ .
  • the eye opening 603 is substantially the same size as the eye mask 600, and wasteful power consumption is suppressed. In this case, the drive current can be reduced by 70%.
  • FIG. 8A is a diagram illustrating a current reduction rate according to the worst-case transmission loss when initial adjustment is performed in a transmission path that is half the length of the worst-case.
  • FIG. 8B is a diagram for explaining the effect of the initial adjustment by the data transmission apparatus according to the initial adjustment example 1.
  • a graph 700 in FIG. 8B represents the termination resistance adjustment effect according to the worst case transmission loss.
  • the term “termination resistance adjustment effect” refers to the drive current reduction rate when the initial adjustment is performed by the data transmission apparatus according to the first embodiment in a state where the length of the transmission line is halved compared to the worst case.
  • the graph 700 represents a value obtained by dividing the current reduction rate 701 in FIG. 8A by the current reduction rate 702 as a graph.
  • the effect of termination resistance adjustment becomes more prominent as the transmission loss decreases. That is, as shown by a graph 700, in the data transmission apparatus according to the present embodiment, the effect of adjusting the termination resistance is higher when the transmission loss is smaller than when the transmission loss is large. From this, the data transmission apparatus according to the present embodiment can efficiently improve the power consumption in the transmission path with a small transmission loss, and can effectively reduce the power consumption in the entire apparatus.
  • the data transmission apparatus adjusts the current value of the drive current and the resistance value of the termination resistor according to transmission conditions such as transmission loss of the transmission path and performance of the reception driver. That is, the data transmission apparatus according to the present embodiment can operate the transmission driver and the reception driver with the minimum necessary current amount.
  • the voltage on the receiving driver side in the transmission path can be maintained higher than when only the amount of current is reduced, and the voltage level necessary for the receiving driver can be guaranteed with a smaller amount of current.
  • the power consumption can be further reduced as compared with the case where the current value of the drive current and the resistance value of the termination resistor are determined according to the worst case, or when only the current amount is reduced.
  • FIG. 9 is a block diagram of the data transmission apparatus according to the second embodiment.
  • the data transmission apparatus according to the present embodiment is different from the first embodiment in that only the current value of the drive current is changed on the transmission side. In the following description, description of each part having the same function as in the first embodiment is omitted.
  • the current / resistance control unit 107 receives a determination result input indicating whether the bit error rate is equal to or less than the requested value. Receive from 108.
  • the current / resistance control unit 107 can determine the resistance values of the variable resistor terminations 105 and 106 in advance if the bit error rate has not exceeded the required value even once the initial adjustment has started. Increase the value by Furthermore, the current / resistance control unit 107 decreases the current value of the drive current by a predetermined value. Then, the current / resistance control unit 107 instructs the data pattern generation unit 102 to retransmit the data pattern. On the other hand, if the bit error rate has already exceeded the required value, the current / resistance control unit 107 ends the initial adjustment.
  • the current / resistance control unit 107 decreases the resistance values of the variable resistance terminations 105 and 106 by a predetermined value. Furthermore, the current / resistance control unit 107 increases the current value of the drive current by a predetermined value. Then, the current / resistance control unit 107 instructs the data pattern generation unit 102 to retransmit the data pattern.
  • the current value of the drive current is lowered by 5% and the resistance value of the termination resistor is raised by 5% by the data transmission apparatus of the present embodiment from the initial state of FIG.
  • the current value of the drive current is lowered by 5% from the state of FIG. 3 and the resistance values of the variable resistor terminations 202 and 203 are raised by 5%
  • the current value of the drive current output from the variable current drive transmission driver 103 to the transmission line 301 side. Becomes 0.927Id.
  • the resistance value of the variable resistive termination 202 and 203 becomes 1.05Z 0.
  • an extreme decrease in the voltage level is suppressed, it can be seen that data transmission is possible even if the current value is reduced by the data transmission apparatus according to the present embodiment.
  • the data transmission apparatus adjusts the current value of the drive current in the transmission-side LSI 100 and adjusts the resistance value of the termination resistor in the reception-side LSI 200.
  • the data transmission apparatus according to the present embodiment can suppress signal reflection on the transmission side.
  • FIG. 10 is a block diagram of the data transmission apparatus according to the third embodiment.
  • the data transmission apparatus according to the present embodiment is different from the first embodiment in that the current value of the drive current and the resistance value of the termination resistor are adjusted only on the transmission side.
  • the current / resistance control unit 107 performs the same operation as in the first embodiment.
  • the current value of the drive current is lowered by 5% and the resistance value of the termination resistor is raised by 5% by the data transmission apparatus of the present embodiment from the initial state of FIG.
  • the current value of the drive current is lowered by 5% from the state of FIG. 3 and the resistance values of the variable resistor terminations 105 and 106 are raised by 5%
  • the current value of the drive current output from the variable current drive transmission driver 103 to the transmission line 301 side. becomes 0.973Id.
  • the resistance value of the variable resistive termination 202, and 203 remain Z 0.
  • an extreme decrease in the voltage level is suppressed, it can be seen that data transmission is possible even if the current value is reduced by the data transmission apparatus according to the present embodiment.
  • the data transmission apparatus adjusts the current value of the drive current and the resistance value of the termination resistor in the transmission-side LSI 100, and does not adjust the resistance value of the termination resistance in the reception-side LSI 200.
  • the data transmission apparatus according to the present embodiment can suppress signal reflection on the reception side.
  • the configuration of the reception-side LSI can be simplified compared to the first embodiment.
  • Printed circuit board 21-24 CPU 100 Transmitting LSI DESCRIPTION OF SYMBOLS 101 Data generation part 102 Data pattern generation part 103 Variable current drive reception driver 104 Drive current adjustment part 105,106 Variable resistance termination

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

 送信部(103)は、入力されたデータに応じた電流値の信号を送信する。終端抵抗(105,106,202,203)は、送信部(103)により送信された信号が入力される受信端と電源との間に設けられる。受信部(201)は、受信端の電圧値を基にデータを出力する。制御部(107,205)は、送信部(103)にデータパターンを入力すると共に、受信部(201)からの出力されたデータとデータパターンとを基に終端抵抗(105,106,202,203)の抵抗値及び送信部(103)が送信する信号の電流値を制御する。

Description

データ伝送装置及びデータ伝送方法
 本発明は、データ伝送装置及びデータ伝送方法に関する。
 近年、インターネットの拡大や取り扱われる情報量の急激な増加に伴い、低消費電力且つ高速なデータ伝送が求められている。このような要求に応じるための高速伝送として、電流モードのドライバを使用した伝送方式が一般的に知られている。電流モードのドライバを使用した伝送方式では、送信側の装置のドライバがデータに応じた電流を出力する。そして、送信側の装置が出力した電流が、受信側の装置へと繋がる伝送路を伝わり、受信側の装置が有するレシーバ端にある終端抵抗によって電圧に変換される。受信側の装置は、電圧レベルによって受信したデータを判定する。
 ここで、受信側の装置が取得する電圧レベルは、送信側から送られた電流量とレシーバ端の終端抵抗値の積で表される。そして、終端抵抗は、信号の反射を小さくすることを目的として、伝送路の特性インピーダンスと一致するように一意に決定されるのが一般的である。
 このようなデータ伝送方式として、受信データの誤り率であるエラーレートが最小になるように終端抵抗の抵抗値を調整してデータ伝送を行う従来技術がある(例えば、特許文献1参照)。
特開2000-78209号公報
 しかしながら、データ伝送における伝送周波数が高い場合や伝送路が長い場合には、表皮効果などによって伝送路における伝送損失が大きくなり、レシーバ端まで伝わる電流量が小さくなってしまうおそれがある。そのため、ドライバとしては、予め大きめの電流量の電流を出力する。さらに、同一の伝送方式に対して、線長や材質などといった伝送路条件への対応や伝送路の特性や受信側の装置の性能などの製造のばらつきを考慮した場合の動作の保証が求められる。そのため、ドライバが出力する電流の電流量は、実行するデータ伝送における想定されるワーストケースを保証するように決定される。そのため、実際に使用するにあたってワーストケースでない状態でデータ伝送を行う場合には、過度の電力を出力することとなり、電力消費が増加してしまう。
 また、終端抵抗の抵抗値を調整してデータ伝送を行う従来技術においても、電力消費の削減は考慮されておらず、電力消費を抑えることは困難である。
 開示の技術は、上記に鑑みてなされたものであって、消費電力が少ないデータ伝送装置を提供することを目的とする。
 本願の開示するデータ伝送装置及びデータ伝送方法は、一つの態様において、送信部は、入力されたデータに応じた電流値の信号を送信する。可変抵抗は、前記送信部により送信された信号が入力される受信端と電源との間に設けられる。受信部は、前記受信端の電圧値を基にデータを出力する。制御部は、前記送信部にデータパターンを入力すると共に、前記受信部からの出力された前記データと前記データパターンとを基に前記可変抵抗の抵抗値及び前記送信部が送信する信号の電流値を制御する。
 本願の開示するデータ伝送装置及びデータ伝送方法の一つの態様によれば、消費電力を少なく抑えることができるという効果を奏する。
図1は、実施例1に係るデータ伝送装置を搭載したプリント基板の一例を示す図である。 図2は、実施例1に係るデータ伝送装置のブロック図である。 図3は、電流モード伝送の概念図である。 図4は、初期調整における終端抵抗の抵抗値とビットエラーレートの関係を示す図である。 図5Aは、本実施例に係るデータ伝送装置における終端抵抗の抵抗値の調整を表す図である。 図5Bは、本実施例に係るデータ伝送装置における駆動電流の電流値の調整を表す図である。 図6は、実施例1に係るデータ伝送装置における初期調整のフローチャートである。 図7Aは、初期調整前の可変電流駆動受信ドライバが検出する電圧のシミュレーション波形を示す図である。 図7Bは、伝送路が短くなった場合の初期調整前の可変電流駆動受信ドライバが検出する電圧のシミュレーション波形を示す図である。 図7Cは、初期調整後の可変電流駆動受信ドライバが検出する電圧のシミュレーション波形を示す図である。 図8Aは、ワーストケースの半分の長さの伝送路において初期調整を行った場合のワーストケースの伝送ロスに応じた電流削減率を表す図である。 図8Bは、実施例1に係るデータ伝送装置による初期調整の効果を説明するための図である。 図9は、実施例2に係るデータ伝送装置のブロック図である。 図10は、実施例3に係るデータ伝送装置のブロック図である。
 以下に、本願の開示するデータ伝送装置及びデータ伝送方法の実施例を図面に基づいて詳細に説明する。なお、以下の実施例により本願の開示するデータ伝送装置及びデータ伝送方法が限定されるものではない。
 図1は、実施例1に係るデータ伝送装置を搭載したプリント基板の一例を示す図である。図1では、データ伝送装置を搭載するLSI(Large Scale Integration)としてCPU(Central Processing Unit)を例に記載している。ただし、CPUは一例であり、データ伝送装置は、データの伝送を行うLSIであれば他の装置でもよい。
 図1に示すように、プリント基板1上に複数のCPU21~24が搭載されている。そして、CPU21と他のCPU22~24とがデータ送信を行うための伝送路で接続されている。CPU21からCPU22~24のそれぞれへデータの伝送を行う。ここでは、あるCPUのデータを送信する機能及び送信されたデータを受信する他のCPUの機能のそれぞれを有する装置をデータ伝送装置とする。
 このように、本実施例に係るデータ伝送装置は、複数の異なる伝送路を用いて異なる対象に対してデータの伝送を行う。この場合、CPU21とCPU22~24とを結ぶそれぞれの伝送路は伝送損失がそれぞれ異なる。すなわち、データ伝送装置は、伝送損失が異なるそれぞれの伝送路を用いてデータの伝送を行う。
 ここで、CPU21とCPU22,23又は24とを結ぶ伝送路の内、CPU21とCPU22とを結ぶ伝送路が一番長く、さらに伝送路の特性や材質などのその他の条件からCPU21とCPU22とを結ぶ伝送路が最も伝送損失が大きい経路であるとする。すなわち、CPU21とCPU22とを結ぶ伝送路がワーストケースである場合で説明する。
 このような状態で、本実施例に係るデータ伝送装置は、ワーストケースであるCPU21とCPU22とを結ぶ伝送路においてデータが送れるように、駆動電流の電流値及び終端抵抗の抵抗値の初期値を設定する。次に、データ伝送装置は、CPU21と各CPU22~24とを結ぶそれぞれの伝送路の特性に合わせて各伝送路における駆動電流の電流値及び終端抵抗の抵抗値の調整を行う。その後、データ伝送装置は、調整後の駆動電流の電流値及び終端抵抗の抵抗値を用いてデータ伝送を行う。以下では、駆動電流の電流値及び終端抵抗の抵抗値の初期値の設定から調整までの処理を「初期調整」という。また、初期調整を完了した後の通常のデータ伝送を「通常動作」という。次に、図2を参照して、初期調整時におけるデータ伝送装置の動作の詳細について説明する。図2は、実施例1に係るデータ伝送装置のブロック図である。
 図2では、図1に示したCPU21におけるデータ伝送装置のデータ送信を行う部分を送信側LSI100として表し、CPU22~24におけるデータ伝送装置のデータ受信を行う部分を受信側LSI200として表している。
 送信側LSI100は、データ生成部101、データパターン生成部102、可変電流駆動送信ドライバ103、駆動電流調整部104、可変抵抗終端105及び106、電流/抵抗制御部107、並びに、判定結果受信部108を有している。
 受信側LSI200は、可変電流駆動受信ドライバ201、可変抵抗終端202及び203、受信判定部204、抵抗制御部205、判定結果送信部206、エラー訂正回路207、並びに、データ処理部208を有する。
 そして、送信側LSI100の可変電流駆動送信ドライバ103と受信側LSI200の可変電流駆動受信ドライバ201とは、伝送路301及び302で接続されている。伝送路301及び302は、送信側LSI100のデータ送信路、言い換えれば、受信側LSI200のデータ受信路である。
 また、判定結果送信部206と判定結果受信部108とは、伝送路303で接続されている。伝送路303は、判定結果などの制御信号を伝送するための伝送路である。
 データ生成部101は、通常動作時に送信側LSI100から受信側LSI200へ送信するデータを生成する。そして、データ生成部101は、生成したデータをデータパターン生成部102へ出力する。
 通常動作時には、データパターン生成部102は、受信側LSI200へ送信するデータの入力をデータ生成部101から受ける。そして、データパターン生成部102は、受信したデータを可変電流駆動送信ドライバ103へ出力する。
 また、初期調整時には、データパターン生成部102は、駆動電流及び終端抵抗の調整用のデータパターン(以下では、単に「データパターン」と言う。)を生成する。ここで、データパターン生成部102は、例えば擬似ランダムパターンなどのように予め決められたデータパターンを生成する。そして、データパターン生成部102は、生成したデータパターンを可変電流駆動送信ドライバ103へ出力する。
 さらに、データパターン生成部102は、前回送信したデータパターンを用いた駆動電流及び終端抵抗の調整によっても未だ初期調整が終了していない場合、データパターンの再送信の指示を後述する電流/抵抗制御部107から受ける。この場合、データパターン生成部102は、再度データパターンを生成し、生成したデータパターンを可変電流駆動送信ドライバ103へ再出力する。ここで、本実施例では、データパターン生成部102が、都度データパターンを生成するように説明したが、これは他の方法でもよく、例えば、最初に生成したデータパターンを再利用しても良い。
 駆動電流調整部104は、電流/抵抗制御部107からの制御によりデータを送信する駆動電流の電流値が変更される。そして、駆動電流調整部104は、電流/抵抗制御部107から指定された電流値の駆動電流を可変電流駆動送信ドライバ103へ出力する。駆動電流調整部104における駆動電流の電流値の調整については後で詳細に説明する。
 可変電流駆動送信ドライバ103は、差動ドライバである。可変電流駆動送信ドライバ103は、伝送路301及び302により可変電流駆動受信ドライバ201と接続している。可変電流駆動送信ドライバ103は、送信するデータに応じて、相反するレベルの電流値を有する駆動電流を一対の差動信号として生成する。そして、可変電流駆動送信ドライバ103は、一対の差動信号である相反するレベルの電流値を有する駆動電流を伝送路301及び302を介して可変電流駆動受信ドライバ201へ送信することでデータ伝送を行う。
 さらに具体的に可変電流駆動送信ドライバ103の動作を説明する。可変電流駆動送信ドライバ103は、データを送信する駆動電流の入力を駆動電流調整部104から受ける。
 可変電流駆動送信ドライバ103は、受信側LSI200へ送信するデータの入力をデータパターン生成部102から受ける。例えば、初期調整時には、可変電流駆動送信ドライバ103は、データパターンの入力をデータパターン生成部102から受ける。また、通常動作時には、可変電流駆動送信ドライバ103は、データ生成部101により生成されたデータの入力をデータパターン生成部102から受ける。
 そして、可変電流駆動送信ドライバ103は、駆動電流調整部104から入力された駆動電流を用いて差動信号を生成し、生成した差動信号を伝送路301及び302を介して可変電流駆動受信ドライバ201へ送信する。これにより、可変電流駆動送信ドライバ103は、受信したデータを可変電流駆動受信ドライバ201へ送信する。この可変電流駆動送信ドライバ103が、「送信部」の一例にあたる。
 可変抵抗終端105は、伝送路301の可変電流駆動送信ドライバ103の出力側に設けられている。可変抵抗終端105の伝送路301とは反対側の端部は、基準電圧に繋がっている。また、可変抵抗終端106は、伝送路302の可変電流駆動送信ドライバ103の出力側に設けられている。可変抵抗終端106の伝送路302とは反対側の端部は、基準電圧に繋がっている。
 可変抵抗終端105及び106は、電流/抵抗制御部107からの制御により抵抗値が変更される。可変抵抗終端105及び106の抵抗値の変更については後で詳細に説明する。
 可変電流駆動送信ドライバ103から出力された駆動電流の半分が、可変抵抗終端105に流れ、残りの半分が伝送路301へ流れる。
 また、可変電流駆動送信ドライバ103から出力された伝送路301へ流れる駆動電流とは逆のレベルの電流値を有する駆動電流の半分が、可変抵抗終端106に流れ、残りの半分が伝送路302へ流れる。これは、可変電流駆動送信ドライバ103から伝送路301へ出力される電流を基準とすれば、伝送路301へ出力される電流値の半分の駆動電流が、伝送路302及び可変抵抗終端106のそれぞれから可変電流駆動送信ドライバ103に流れ込んでいるともいえる。
 判定結果受信部108は、ビットエラーレートが要求値よりも高いか否かの判定結果を判定結果送信部206から伝送路303を介して受信する。ビットエラーレートが要求値よりも高いか否かの判定については後で詳細に説明する。そして、判定結果受信部108は、受信した判定結果を電流/抵抗制御部107へ出力する。
 電流/抵抗制御部107は、初期調整開始時、予め決められた駆動電流の電流値及び終端抵抗の抵抗値の初期値を取得する。以下では、駆動電流の電流値の初期値を「電流初期値」といい、終端抵抗の抵抗値の初期値を「抵抗初期値」という。電流/抵抗制御部107は、電流初期値及び抵抗初期値を予め記憶しておき、その記憶してある値を初期調整開始時に取得してもよいし、また、他の装置から取得してもよい。ここで、抵抗初期値は、各伝送路の特性インピーダンスと等しい抵抗値である。また、電流初期値は、伝送損失が最大の伝送路を用いてデータを伝送した場合に、受信側LSI200が信号を正しく検知可能な電圧レベルを確保することができるように決定された電流値である。本実施例では、図1のCPU21とCPU22とを結ぶ伝送路がワーストケースであるので、電流/抵抗制御部107は、CPU21から送信された信号をCPU22が正しく検知可能な電圧レベルを電流初期値とする。
 そして、電流/抵抗制御部107は、駆動電流の電流値が電流初期値となるように駆動電流調整部104を制御する。また、電流/抵抗制御部107は、抵抗値が抵抗初期値となるように可変抵抗終端105及び106を制御する。
 次に、電流/抵抗制御部107は、データパターンが可変電流駆動送信ドライバ103から可変電流駆動受信ドライバ201へ送られた後、判定結果の入力を判定結果受信部108から受ける。ビットエラーレートが要求値以下という判定結果を受信した場合、電流/抵抗制御部107は、初期調整開始時から一度もビットエラーレートが要求値を超えていなければ、可変抵抗終端105及び106の抵抗値を予め決められた値だけ増加させる。この可変抵抗終端105及び106の抵抗値を増加させるときの予め決められた値が、「第1所定値」の一例にあたる。さらに、電流/抵抗制御部107は、駆動電流の電流値を予め決められた値だけ減少させる。この電流値を減少させるときの予め決められた値が、「第1所定量」の一例にあたる。そして、電流/抵抗制御部107は、データパターンの再送信をデータパターン生成部102に指示する。これに対して、既に一度ビットエラーレートが要求値を超えていれば、電流/抵抗制御部107は、初期調整を終了する。
 また、電流/抵抗制御部107は、ビットエラーレートが要求値を超えているという判定結果を受信した場合、可変抵抗終端105及び106の抵抗値を予め決められた値だけ減少させる。この可変抵抗終端105及び106の抵抗値を減少させるときの予め決められた値が、「第2所定値」の一例にあたる。さらに、電流/抵抗制御部107は、駆動電流の電流値を予め決められた値だけ増加させる。この電流値を増加させるときの予め決められた値が、「第2所定量」の一例にあたる。そして、電流/抵抗制御部107は、データパターンの再送信をデータパターン生成部102に指示する。
 ここで、本実施例では、電流/抵抗制御部107は、予め決められた値として例えば抵抗値及び電流値の5%を増減させるとする。すなわち、電流/抵抗制御部107は、ビットエラーレートが要求値以下の場合、抵抗値を5%増加させ、電流値を5%減少させる。また、ビットエラーレートが要求値を超えている場合、電流/抵抗制御部107は、抵抗値を5%減少させ、電流値を5%増加させる。ここで、本実施例では、予め決められた値として割合を用いたが、これは他の値でも良く、例えば、減らす電流値及び増やす抵抗値を直接指定してもよい。また、電流値と抵抗値の増減の割合は同じでなくても良い。さらに、減少させるときの値と増加させるときの値が異なっても良い。ここで、駆動電流の電流値の減少量及び終端抵抗の抵抗値の増加量は小さければ小さいほど調整の効果は高くなるが、調整時間は長くなってしまう。そこで、駆動電流の電流値の減少量及び終端抵抗の抵抗値の増加量は、調整時間と調整制度を考慮して最適な値を設定することが好ましい。この電流/抵抗制御部107が、「制御部」の一例にあたる。
 次に、受信側LSI200について説明する。可変抵抗終端202は、伝送路301の可変電流駆動受信ドライバ201の入力側に設けられている。可変抵抗終端202の伝送路301とは反対側の端部は、基準電圧に繋がっている。また、可変抵抗終端203は、伝送路302の可変電流駆動受信ドライバ201の入力側に設けられている。可変抵抗終端203の伝送路302とは反対側の端部は、基準電圧に繋がっている。
 可変抵抗終端202及び203は、抵抗制御部205からの制御により抵抗値が変更される。可変抵抗終端202及び203の抵抗値の変更については後で詳細に説明する。
 可変電流駆動送信ドライバ103から出力された駆動電流の半分が、伝送路301を経由して可変抵抗終端202に流れる。
 また、可変電流駆動送信ドライバ103から出力された伝送路301へ流れる駆動電流とは逆のレベルの電流値を有する駆動電流の半分が、伝送路302を経由して可変抵抗終端203に流れる。これは、可変電流駆動送信ドライバ103から伝送路301へ出力される電流を基準とすれば、伝送路301へ出力される電流値の半分の駆動電流が、可変抵抗終端203から伝送路302に流れ込んでいるともいえる。
 可変電流駆動受信ドライバ201は、差動ドライバである。可変電流駆動受信ドライバ201は、伝送路301及び302により可変電流駆動送信ドライバ103と接続している。可変電流駆動受信ドライバ201は、可変電流駆動送信ドライバ103により生成された一対の差動信号が送られたときの伝送路301と伝送路302との電位差を取得する。そして、可変電流駆動受信ドライバ201は、取得した電位差から送られてきたデータを取得する。
 具体的には、可変電流駆動受信ドライバ201は、初期調整時には、伝送路301と伝送路302との間の電位差から、送られてきたデータパターンを取得する。また、可変電流駆動受信ドライバ201は、実運用時には、伝送路301と伝送路302との間の電位差から、データ生成部101により生成されたデータを取得する。ここで、可変電流駆動受信ドライバ201が取得したデータは、駆動電流や終端抵抗の値によっては、エラーを含む場合がある。
 そして、初期調整時には、可変電流駆動受信ドライバ201は、取得したデータパターンを受信判定部204へ出力する。これに対して、実運用時には、可変電流駆動受信ドライバ201は、取得したデータをエラー訂正回路207へ出力する。この可変電流駆動受信ドライバ201が、「受信部」の一例にあたる。
 ここで、図3を参照して、可変電流駆動受信ドライバ201による伝送路301と伝送路302との間の電位差を用いた信号の検出について説明する。図3は、電流モード伝送の概念図である。ここでは、可変電流駆動送信ドライバ103がデータを送信する場合の駆動電流の電流初期値を“Id”として説明する。図3は、駆動電流が電流初期値であり可変抵抗終端105,106,202及び203の抵抗値が抵抗初期値の場合を表している。
 初期調整開始時における可変抵抗終端105,106,202及び203の抵抗値は、抵抗初期値が設定されている。抵抗初期値は、伝送路の特性インピーダンスと終端抵抗の抵抗値を一致させるように決定されるので、伝送路301及び302の抵抗をZとすると、可変抵抗終端105,106,202及び203の抵抗値もZである。
 可変電流駆動送信ドライバ103は、伝送路301を経由する伝送路に電流値がIdの駆動電流を流す。また、可変電流駆動送信ドライバ103は、伝送路302を経由する伝送路に電流値が-Idの駆動電流を流す。すなわち、可変電流駆動送信ドライバ103には、伝送路302側から電流値がIdの駆動電流が入力される。
 可変電流駆動送信ドライバ103から伝送路301側へ出力された電流は、0.5Idが可変抵抗終端105へ流れ、残りの0.5Idが伝送路301を経由して可変電流駆動受信ドライバ201側へ送られる。そして、伝送路301を流れてきた0.5Idの電流は、可変抵抗終端202へ流れる。
 また、可変抵抗終端203から0.5Idの電流が伝送路302へ流れ、伝送路302を経由して可変電流駆動送信ドライバ103側へ送られる。さらに、可変抵抗終端106から0.5Idの電流が伝送路302へ流れる。そして、可変抵抗終端203からの電流と可変抵抗終端106からの電流とが合わさり、電流値Idの電流となって可変電流駆動送信ドライバ103へ流れ込む。
 この場合の、可変抵抗終端105と伝送路301との接続点の電圧をVSPと表す。また、可変抵抗終端202と伝送路301との接続点の電圧をVTPと表す。また、可変抵抗終端106と伝送路302との接続点の電圧をVSNと表す。可変抵抗終端203と伝送路302との接続点の電圧をVTNと表す。
 このとき、可変電流駆動受信ドライバ201が検出する電圧レベル、すなわち伝送路301と伝送路302との電位差はId×Zである。
 そして、図3の状態から駆動電流の電流値を5%下げると、可変電流駆動送信ドライバ103から伝送路301側へ出力される駆動電流の電流値は0.95Idとなる。また、図3の状態から可変抵抗終端105,106,202及び203の抵抗値を5%上げると、各抵抗値は、1.05Zとなる。この場合、可変電流駆動受信ドライバ201が検出する電圧レベルは0.949Id×1.05Z=0.996(Id×Z)となる。
 これに対して、例えば、駆動電流の電流値のみを5%下げた場合、可変電流駆動受信ドライバ201が検出する電圧レベルは0.95Id×Z=0.95(Id×Z)となる。
 このように、単に電流のみを下げただけでは可変電流駆動受信ドライバ201が検出する電圧レベルが大きく低下することになり、可変電流駆動受信ドライバ201による信号の正確な検出が困難となる。これに対して、本実施例のように単に電流を下げるのではなく、併せて終端抵抗の抵抗値を増加させることで、可変電流駆動受信ドライバ201が検出する電圧レベルの低下を抑えることができ、可変電流駆動受信ドライバ201は信号の検出を正確に行える。
 受信判定部204は、初期調整時には、伝送路301及び302を介して受信側LSI200に送られてきたデータの入力を可変電流駆動受信ドライバ201から受ける。
 受信判定部204は、予め送られてくるテストパターンを記憶している。また、受信判定部204は、ビットエラーレートが認められる範囲内にあるか否かを判定するための閾値である要求値を予め記憶している。要求値は、例えば、10-12などである。例えば、本実施例では、受信したデータのビットエラーレートが10-12以下であれば、受信判定部204は、エラーの発生率が許容範囲内に入っていると判定する。すなわち、この場合、本実施例に係るデータ伝送装置は、駆動電流の電流値の減少、並びに、可変抵抗終端105,106,202及び203の抵抗値の増加をさらに行う。これに対して、受信したデータのビットエラーレートが10-12を超えていれば、受信判定部204は、エラーの発生率が許容範囲を超えていると判定する。この場合、本実施例に係るデータ伝送装置は、駆動電流の電流値の増加、並びに、可変抵抗終端105,106,202及び203の抵抗値の減少を行いビットエラーレートが要求値以下、すなわち許容範囲に収まるようにする。この要求値が、「閾値」の一例にあたる。
 そして、受信判定部204は、初期調整において、伝送路301及び302を介して受信側LSI200に送られてきたデータと記憶しているデータパターンとを比較する。そして、受信判定部204は、受信したデータ数に対するデータパターンと不一致であったデータ数の比率であるビットエラーレートを求める。さらに、受信判定部204は、求めたビットエラーレートが記憶している要求値以上か否かを判定する。
 受信判定部204は、判定結果を抵抗制御部205及び判定結果送信部206へ出力する。この受信判定部204が、「判定部」の一例にあたる。
 抵抗制御部205は、初期調整開始時、予め決められた駆動電流の電流値及び終端抵抗の抵抗値の初期値を取得する。そして、抵抗制御部205は、抵抗値が抵抗初期値となるように可変抵抗終端202及び203を制御する。
 次に、抵抗制御部205は、データパターンが可変電流駆動送信ドライバ103から可変電流駆動受信ドライバ201へ送られた後、ビットエラーレートが要求値以上か否かの判定結果の入力を受信判定部204から受ける。そして、ビットエラーレートが要求値以下という判定結果を受信した場合、抵抗制御部205は、可変抵抗終端202及び203の抵抗値を予め決められた値だけ増加させる。この可変抵抗終端202及び203の抵抗値を増加させるときの予め決められた値も、「第1所定値」の一例にあたる。
 また、抵抗制御部205は、ビットエラーレートが要求値を超えているという判定結果を受信した場合、可変抵抗終端202及び203の抵抗値を予め決められた値だけ減少させる。この可変抵抗終端202及び203の抵抗値を減少させるときの予め決められた値も、「第2所定値」の一例にあたる。また、抵抗制御部205が、「制御部」の一例にあたる。
 本実施例では、この場合も、抵抗値を変更する予め決められた値として5%を用いる。ここで、本実施例では、可変抵抗終端105,106の増減の値及び可変抵抗終端202,203の増減の値として同じ値を用いたが、この値は異なっても良い。
 判定結果送信部206は、ビットエラーレートが要求値以下か否かの判定結果の入力を受信判定部204から受ける。そして、判定結果送信部206は、ビットエラーレートが要求値よりも高いか否かの判定結果を、伝送路303を介して判定結果受信部108へ送信する。
 エラー訂正回路207は、実運用時に、データ生成部101が生成したデータの入力を可変電流駆動受信ドライバ201から受ける。そして、エラー訂正回路207は、受信したデータのエラー訂正を行う。その後、エラー訂正回路207は、エラー訂正を行ったデータをデータ処理部208へ出力する。
 データ処理部208は、エラー訂正が行われたデータの入力をエラー訂正回路207から受ける。そして、データ処理部208は、受信したデータを用いて処理を実行する。ここで、データを用いた処理とは、例えば、そのデータを用いた計算や、そのデータの他のLSIへの送信などといった処理であり、特に制限は無い。
 ここで、図4を参照して、電流/抵抗制御部107及び抵抗制御部205による可変抵抗終端105,106,202及び203の抵抗値の変更について詳細に説明する。図4は、初期調整における終端抵抗の抵抗値とビットエラーレートの関係を示す図である。図4の縦軸はビットエラーレートを表し、横軸は終端抵抗の抵抗値を表している。グラフ400は、終端抵抗の抵抗値とビットエラーレートの関係を表すグラフである。また、ビットエラーレート401がビットエラーレートの許容範囲の限界を示している。すなわち、ビットエラーレートがビットエラーレート401を超えると、データ伝送装置は、データ伝送を行うことができない。これに対して、ビットエラーレートがビットエラーレート401以下であれば、データ伝送装置は、データ伝送を行うことができる。ビットエラーレート401が、受信判定部204が記憶している要求値にあたる。
 点402においてビットエラーレートは最小となる。すなわち、点402に対応する終端抵抗の抵抗値において伝送路301の特性インピーダンスと可変抵抗終端105及び106の抵抗値が一致しており、インピーダンス整合が取れている。終端抵抗の抵抗値として抵抗初期値を用いた場合、ワーストケースとなる伝送路301及び302では、ビットエラーレートが最小となる点402に対応する抵抗値が終端抵抗の抵抗値となる。
 しかし、ビットエラーレート401以下であればデータ伝送を行うことができるので、点402の状態から終端抵抗を増加させても、点403までであれば、データ伝送装置は、データ伝送を行うことができる。そこで、電流/抵抗制御部107及び抵抗制御部205は、要求値以下の範囲で可変抵抗終端105,106,202及び203の抵抗値を大きくする。これにより、可変抵抗終端105,106,202及び203の抵抗値は、図4の点403の付近の値となる。
 このように、終端抵抗の抵抗値は、抵抗初期値よりも大きくすることができ、これにより、駆動電流の電流値を下げても、伝送路301と伝送路302との電位差の低下を抑えることができる。
 次に、図5A及び図5Bを参照して、本実施例に係るデータ伝送装置における終端抵抗の抵抗値及び駆動電流の電流値の変化の全体的な流れについて説明する。図5Aは、本実施例に係るデータ伝送装置における終端抵抗の抵抗値の調整を表す図である。図5Bは、本実施例に係るデータ伝送装置における駆動電流の電流値の調整を表す図である。図5A及び図5Bともに横軸は時間を表している。図5Aと図5Bとの横軸に表される時間は対応しており、同じ時間を表している。例えば、図5Aの時刻t1と図5Bの時刻t1は同じ時刻である。
 図5Aにおける線501は、伝送路301及び302の特性インピーダンスを表している。図5Aに示すように、可変抵抗終端105,106,202及び203の抵抗値は、初期調整開始時には線501と一致する抵抗初期値を有する。また、図5Bの線511は、電流初期値を表している。図5Bに示すように、駆動電流の電流値は、初期調整開始時には線511と一致する電流初期値を有する。
 そして、時刻t1で1回目の抵抗値及び電流値の変更が行われ、抵抗値は予め決められた値だけ増加し、電流値は予め決められた値だけ減少する。次に、時刻t2で2回目の抵抗値の増加及び電流値の減少が行われ、さらに、時刻t3~t5において抵抗値の増加及び電流値の減少が繰り返される。そして、時刻t5における5回目の抵抗値の増加及び電流値の減少によりビットエラーレートが要求値を超える。この時点で、可変電流駆動受信ドライバ201は、データパターンを正しく受信できなくなる。そこで、次の時刻t6で抵抗値の減少及び電流値の増加が行われ、ビットエラーレートが要求値以下の状態に戻る。この状態が、ビットエラーレートが要求値以下で最も電流値を低くできる状態であるので、電流/抵抗制御部107及び抵抗制御部205は、この状態の電流値及び抵抗値を通常動作における駆動電流の電流値及び可変抵抗終端105,106,202及び203の抵抗値とする。
 次に、図6を参照して、本実施例に係るデータ伝送装置における初期調整の流れについて説明する。図6は、実施例1に係るデータ伝送装置における初期調整のフローチャートである。
 電流/抵抗制御部107及び抵抗制御部205は、駆動電流調整部104、可変抵抗終端105,106,202及び203を初期値に設定する(ステップS1)。具体的には電流/抵抗制御部107は、駆動電流調整部104が出力する駆動電流が電流初期値になるように制御し、可変抵抗終端105及び106の抵抗値が抵抗初期値になるように制御する。また、抵抗制御部205は、可変抵抗終端202及び203の抵抗値が抵抗初期値になるように制御する。
 データパターン生成部102は、試験に用いるデータパターンを生成する。そして、可変電流駆動送信ドライバ103は、データパターンを可変電流駆動受信ドライバ201へ送信する(ステップS2)。
 可変電流駆動受信ドライバ201は、伝送路301と302との電位差を基に送られてきたデータを取得する。そして、可変電流駆動受信ドライバ201は、取得したデータを受信判定部204へ出力する。受信判定部204は、受信したデータ数に対するデータパターンと一致しなかったデータの比率を求めることでビットエラーレートを算出する。そして、受信判定部204は、ビットエラーレートが要求値以下か否かを判定する(ステップS3)。ビットエラーレートが要求値以下の場合(ステップS3:肯定)、電流/抵抗制御部107及び抵抗制御部205は、終端抵抗の抵抗値を5%増加させ、駆動電流の電流値を5%減少させる(ステップS4)。その後、処理はステップS2に戻る。
 これに対して、ビットエラーレートが要求値より大きい場合(ステップS3:否定)、終端抵抗の抵抗値を5%減少させ、駆動電流の電流値を5%増加させる(ステップS5)。
 受信判定部204は、ビットエラーレートが要求値以下か否かを判定する(ステップS6)。ビットエラーレートが要求値より大きい場合(ステップS6:否定)、電流/抵抗制御部107及び抵抗制御部205は、ステップS5に戻る。
 これに対して、ビットエラーレートが要求値以下の場合(ステップS6:肯定)、電流/抵抗制御部107及び抵抗制御部205は、現在の終端抵抗の抵抗値及び駆動電流の電流値を通常動作で用いる設定値とする(ステップS7)。
 送信側LSI100及び受信側LSI200は、通常動作を行う(ステップS8)。
 次に、図7A~図7Cを参照して、本実施例に係るデータ伝送装置の初期調整による効果について説明する。図7Aは、初期調整前の可変電流駆動受信ドライバが検出する電圧のシミュレーション波形を示す図である。図7Bは、伝送路が短くなった場合の初期調整前の可変電流駆動受信ドライバが検出する電圧のシミュレーション波形を示す図である。図7Cは、初期調整後の可変電流駆動受信ドライバが検出する電圧のシミュレーション波形を示す図である。図7A~図7Cのいずれも、縦軸で電圧を表し、横軸でサイクルタイムを表している。
 図7Aは、初期調整を行わない状態で、10Gbpsの擬似ランダムパターンを60cmのFR(Flame Retardant type)4プリント基板を通して伝送した場合の可変電流駆動受信ドライバ201が検出する電圧のシミュレーション波形である。ここでは、10Gbpsの擬似ランダムパターンを60cmのFR4プリント基板を通して伝送した場合の伝送路に合わせて駆動電流の電流値及び終端抵抗の抵抗値が決められている。
 この場合、アイマスク600よりアイ開口601を確保するために、駆動電流の電流値は16mAとなっている。
 そして、図7Aと同じ条件で、伝送路の長さを30cmとした場合に、16mAの電流値の駆動電流を流すと、図7Bのようになる。図7Bでは、アイマスク600に対して、アイ開口602は過剰な開口となっている。そのため、この状態では無駄な消費電力を使用してしまうことになる。
 そこで、図7Bの状態で、本実施例に係るデータ伝送装置を用いて駆動電流の電流値及び終端抵抗の抵抗値の調整を行うと、図7Cのようになる。この場合、駆動電流は4.8mA、終端抵抗値が85Ωとなる。そして、アイマスク600に対して、アイ開口603はほぼ同じ大きさとなっており、無駄な消費電力が抑えられている。この場合、駆動電流を70%減らすことができる。
 さらに、図8A及び図8Bを参照して、実施例1に係るデータ伝送装置による初期調整の効果の傾向について説明する。図8Aは、ワーストケースの半分の長さの伝送路において初期調整を行った場合のワーストケースの伝送ロスに応じた電流削減率を表す図である。図8Bは、初期調整実施例1に係るデータ伝送装置による初期調整の効果を説明するための図である。図8Bにおけるグラフ700は、ワーストケースの伝送損失の大きさに応じた終端抵抗調整効果を表している。ここで終端抵抗調整効果とは、ワーストケースに対し伝送路の長さが半分になった状態において、実施例1に係るデータ伝送装置による初期調整を行った場合の駆動電流削減率を単に電流量のみを減らした場合の駆動電流削減率で割った値である。すなわち、グラフ700は、図8Aにおける電流削減率701を電流削減率702で割った値をグラフとして表したものである。図8Bに示すように、伝送ロスが小さくなるほど終端抵抗調整の効果が顕著に表れる。すなわち、グラフ700で示すように、本実施例に係るデータ伝送装置においては、伝送損失が大きいときに比べて、伝送損失が小さい場合のほうが終端抵抗の調整効果は高くなっている。このことから、本実施例に係るデータ伝送装置は、伝送損失が小さい伝送路における消費電力を効率よく改善することができ、装置全体における消費電力を効果的に低減することができる。
 以上に説明したように、本実施例に係るデータ伝送装置は、伝送路の伝送損失や受信ドライバの性能などの伝送条件に応じて駆動電流の電流値及び終端抵抗の抵抗値を調整する。すなわち、本実施例に係るデータ伝送装置は、必要最低限の電流量で送信ドライバ及び受信ドライバを動作させることができる。また、電流量のみを減らす場合に比べて、伝送路における受信ドライバ側の電圧を高く維持することができ、受信ドライバで必要な電圧レベルをより少ない電流量で保証することができる。これにより、ワーストケースに合わせて駆動電流の電流値及び終端抵抗の抵抗値を決定した場合や単に電流量のみを減らした場合に比べて、消費電力をより削減することができる。
 図9は、実施例2に係るデータ伝送装置のブロック図である。本実施例に係るデータ伝送装置は、送信側では駆動電流の電流値のみを変更することが実施例1と異なるものである。以下の説明では、実施例1と同じ機能を有する各部については説明を省略する。
 電流/抵抗制御部107は、データパターンが可変電流駆動送信ドライバ103から可変電流駆動受信ドライバ201へ送られた後、ビットエラーレートが要求値以下か否かの判定結果の入力を判定結果受信部108から受ける。ビットエラーレートが要求値以下の場合、電流/抵抗制御部107は、初期調整開始時から一度もビットエラーレートが要求値を超えていなければ、可変抵抗終端105及び106の抵抗値を予め決められた値だけ増加させる。さらに、電流/抵抗制御部107は、駆動電流の電流値を予め決められた値だけ減少させる。そして、電流/抵抗制御部107は、データパターン生成部102にデータパターンの再送信を指示する。これに対して、既に一度ビットエラーレートが要求値を超えていれば、電流/抵抗制御部107は、初期調整を終了する。
 また、電流/抵抗制御部107は、ビットエラーレートが要求値を超えている場合、可変抵抗終端105及び106の抵抗値を予め決められた値だけ減少させる。さらに、電流/抵抗制御部107は、駆動電流の電流値を予め決められた値だけ増加させる。そして、電流/抵抗制御部107は、データパターン生成部102にデータパターンの再送信を指示する。
 ここで、図3の初期状態から本実施例のデータ伝送装置により駆動電流の電流値が5%下げられ及び終端抵抗の抵抗値が5%上げられた場合について説明する。図3の状態から駆動電流の電流値を5%下げ、可変抵抗終端202及び203の抵抗値を5%上げると、可変電流駆動送信ドライバ103から伝送路301側へ出力される駆動電流の電流値は0.927Idとなる。また、可変抵抗終端202及び203の抵抗値は、1.05Zとなる。この場合、可変電流駆動受信ドライバ201が検出する電圧レベルは0.927Id×1.05Z=0.973(Id×Z)となる。この場合も、電圧レベルの極端な低下は抑えられているので、本実施例に係るデータ伝送装置により電流値が低減されても、データ伝送が可能なことがわかる。
 このように、本実施例に係るデータ伝送装置は、送信側LSI100において、駆動電流の電流値を調整し、受信側LSI200において終端抵抗の抵抗値を調整する。これにより、実施例1に係るデータ伝送装置に比べて、本実施例にかかるデータ伝送装置は、送信側での信号反射を抑えることができる。
 図10は、実施例3に係るデータ伝送装置のブロック図である。本実施例に係るデータ伝送装置は、送信側でのみ駆動電流の電流値及び終端抵抗の抵抗値を調整することが実施例1と異なるものである。
 本実施例に係るデータ伝送装置では、図10に示すように、受信側LSI200に抵抗制御部205を設けなくてもよい。
 そして、本実施例に係る電流/抵抗制御部107は、実施例1と同様の動作を行う。
 ここで、図3の初期状態から本実施例のデータ伝送装置により駆動電流の電流値が5%下げられ及び終端抵抗の抵抗値が5%上げられた場合について説明する。図3の状態から駆動電流の電流値を5%下げ、可変抵抗終端105及び106の抵抗値を5%上げると、可変電流駆動送信ドライバ103から伝送路301側へ出力される駆動電流の電流値は0.973Idとなる。また、可変抵抗終端202及び203の抵抗値はZのままである。この場合、可変電流駆動受信ドライバ201が検出する電圧レベルは0.973Id×Z=0.973(Id×Z)となる。この場合も、電圧レベルの極端な低下は抑えられているので、本実施例に係るデータ伝送装置により電流値が低減されても、データ伝送が可能なことがわかる。
 このように、本実施例に係るデータ伝送装置は、送信側LSI100において、駆動電流の電流値及び終端抵抗の抵抗値を調整し、受信側LSI200での終端抵抗の抵抗値の調整を行わない。これにより、実施例1に係るデータ伝送装置に比べて、本実施例にかかるデータ伝送装置は、受信側での信号反射を抑えることができる。また、受信側LSIに抵抗制御部を搭載しなくても良いため、実施例1に比べて受信側LSIの構成を単純にすることができる。
 1 プリント基板
 21~24 CPU
 100 送信側LSI
 101 データ生成部
 102 データパターン生成部
 103 可変電流駆動受信ドライバ
 104 駆動電流調整部
 105,106 可変抵抗終端
 107 電流/抵抗制御部
 108 判定結果受信部
 200 受信側LSI
 201 可変電流駆動受信ドライバ
 202,203 可変抵抗終端
 204 受信判定部
 205 抵抗制御部
 206 判定結果送信部
 207 エラー訂正回路
 208 データ処理部
 301~303 伝送路

Claims (8)

  1.  入力されたデータに応じた電流値の信号を送信する送信部と、
     前記送信部により送信された信号が入力される受信端と電源との間に設けられた可変抵抗と、
     前記受信端の電圧値を基にデータを出力する受信部と、
     前記送信部にデータパターンを入力すると共に、前記受信部からの出力された前記データと前記データパターンとを基に前記可変抵抗の抵抗値及び前記送信部が送信する信号の電流値を制御する制御部と
     を備えたことを特徴とするデータ伝送装置。
  2.  前記受信部により出力された前記データパターンに応じたデータを取得し、取得したデータと前記データパターンとの不一致率が予め決められた閾値以下か否かを判定する判定部とをさらに備え、
     前記制御部は、前記可変抵抗の抵抗初期値及び前記電流値の電流初期値を設定し、前記判定部による判定結果を基に、前記不一致率が前記閾値以下に収まる限度で、前記電流値の電流量を前記電流初期値から減少させ、前記可変抵抗の抵抗値を前記抵抗初期値から増加させる
     ことを特徴とするデータ伝送装置。
  3.  前記制御部は、前記判定部により前記不一致率が前記閾値以下と判定された場合、前記不一致率が前記閾値を超えるまで、前記電流初期値から前記電流値の電流量を第1所定量ずつ減少させ且つ前記抵抗初期値から前記可変抵抗の抵抗値を第1所定値ずつ増加させていき、前記不一致率が前記閾値を超えると、前記不一致率が前記閾値以下になるまで、前記電流値の電流量を第2所定量ずつ増加させ且つ前記可変抵抗の抵抗値を第2所定値ずつ減少させることを特徴とする請求項2に記載のデータ伝送装置。
  4.  前記制御部は、前記送信部と前記受信部とを結ぶ伝送路の特性インピーダンスと前記抵抗初期値とを一致させることを特徴とする請求項2又は3に記載のデータ伝送装置。
  5.  前記受信部は複数有り、
     前記制御部は、前記送信部と各前記受信部とを結ぶ伝送路の中で伝送損失が最大の伝送路を選択し、選択した伝送路の前記伝送損失を基に前記電流初期値及び前記抵抗初期値を決定する
     ことを特徴とする請求項2又は3に記載のデータ伝送装置。
  6.  前記制御部は、前記送信部と前記受信部とを結ぶ伝送路の前記送信部側に配置された前記可変抵抗の抵抗値のみを変更することを特徴とする請求項1~3のいずれか一つに記載のデータ伝送装置。
  7.  前記制御部は、前記送信部と前記受信部とを結ぶ伝送路の前記受信部側に配置された前記可変抵抗の抵抗値のみを変更することを特徴とする請求項1~3のいずれか一つに記載のデータ伝送装置。
  8.  入力されたデータに応じた電流値の信号を送信する送信ドライバにデータパターンを入力し、
     前記送信ドライバにより送信された信号が入力される受信端の電圧値を基にデータを出力する受信ドライバから出力された前記データパターンに応じたデータを取得し、
     取得したデータと前記データパターンとを基に、前記受信端と電源との間に設けられた可変抵抗の抵抗値及び前記送信ドライバが送信する信号の電流値を制御する
     ことを特徴とするデータ伝送方法。
PCT/JP2012/074788 2012-09-26 2012-09-26 データ伝送装置及びデータ伝送方法 WO2014049752A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/074788 WO2014049752A1 (ja) 2012-09-26 2012-09-26 データ伝送装置及びデータ伝送方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/074788 WO2014049752A1 (ja) 2012-09-26 2012-09-26 データ伝送装置及びデータ伝送方法

Publications (1)

Publication Number Publication Date
WO2014049752A1 true WO2014049752A1 (ja) 2014-04-03

Family

ID=50387217

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/074788 WO2014049752A1 (ja) 2012-09-26 2012-09-26 データ伝送装置及びデータ伝送方法

Country Status (1)

Country Link
WO (1) WO2014049752A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148925A (ja) * 1988-08-04 1990-06-07 Motorola Inc 音声伝送周波数帯域より低い領域でのセルラー信号伝送方法
JP2015204543A (ja) * 2014-04-15 2015-11-16 古河電気工業株式会社 インピーダンス調整システム、及びインピーダンス調整方法
WO2015173946A1 (ja) * 2014-05-16 2015-11-19 株式会社日立製作所 ストレージシステム及び信号伝送方法
CN105099408A (zh) * 2014-05-16 2015-11-25 哉英电子股份有限公司 接收装置
JP2016192705A (ja) * 2015-03-31 2016-11-10 古河電気工業株式会社 伝送システム、および伝送方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000078209A (ja) * 1998-08-28 2000-03-14 Nec Eng Ltd デジタル信号伝送回路
JP2006148389A (ja) * 2004-11-18 2006-06-08 Sony Corp 信号伝送システム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000078209A (ja) * 1998-08-28 2000-03-14 Nec Eng Ltd デジタル信号伝送回路
JP2006148389A (ja) * 2004-11-18 2006-06-08 Sony Corp 信号伝送システム

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148925A (ja) * 1988-08-04 1990-06-07 Motorola Inc 音声伝送周波数帯域より低い領域でのセルラー信号伝送方法
JP2015204543A (ja) * 2014-04-15 2015-11-16 古河電気工業株式会社 インピーダンス調整システム、及びインピーダンス調整方法
WO2015173946A1 (ja) * 2014-05-16 2015-11-19 株式会社日立製作所 ストレージシステム及び信号伝送方法
CN105099408A (zh) * 2014-05-16 2015-11-25 哉英电子股份有限公司 接收装置
JP2015220579A (ja) * 2014-05-16 2015-12-07 ザインエレクトロニクス株式会社 受信装置
JPWO2015173946A1 (ja) * 2014-05-16 2017-04-20 株式会社日立製作所 ストレージシステム及び信号伝送方法
US10061720B2 (en) 2014-05-16 2018-08-28 Hitachi, Ltd. Storage system and signal transfer method
CN105099408B (zh) * 2014-05-16 2019-10-25 哉英电子股份有限公司 接收装置
JP2016192705A (ja) * 2015-03-31 2016-11-10 古河電気工業株式会社 伝送システム、および伝送方法

Similar Documents

Publication Publication Date Title
US10615996B2 (en) Apparatuses and methods for switching communication modes of a transceiver circuit
WO2014049752A1 (ja) データ伝送装置及びデータ伝送方法
JP4680255B2 (ja) 情報伝送装置、情報伝送方法
US9130695B1 (en) Adaptive rate control of 10GBASE-T data transport system
KR20060131883A (ko) 등화 제어를 위한 보드, 시스템, 방법 및 컴퓨터 판독가능매체
US20080022179A1 (en) Data transmitting and receiving system
US9483435B2 (en) USB transceiver
US8665933B2 (en) Data transmitting and receiving method and device for communication and system thereof
CN114365420B (zh) 双层自适应均衡器
JP6834721B2 (ja) 通信装置
TW200835185A (en) Common mode adaptive equalization
JP2007295021A (ja) 受信装置及び受信方法
JP2021027489A (ja) データ伝送装置およびその制御方法
JP7059860B2 (ja) パラメータ設定送受信システムおよびパラメータ設定方法
KR20110104860A (ko) 용량성 백플레인을 구동하기 위한 자동적인 디―엠퍼시스 세팅
CN105573393A (zh) 集成电路与其电流校正方法以及电子装置
JP2015204543A (ja) インピーダンス調整システム、及びインピーダンス調整方法
JP6299302B2 (ja) 通信装置および通信システム
JP6498919B2 (ja) 通信システムおよび通信方法
JP2010206267A (ja) 通信システム、及びノード
JP2008060768A (ja) 終端抵抗調整方法、及び終端抵抗調整回路
JP2000078209A (ja) デジタル信号伝送回路
US9484967B1 (en) Method for duty cycle distortion detection through decision feedback equalizer taps
US20240120956A1 (en) Transmitter circuit
JP2005347916A (ja) イコライザ装置、およびイコライザ回路の調整方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12885442

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12885442

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP