JP2007295021A - 受信装置及び受信方法 - Google Patents

Abstract

【課題】 正信号と負信号との間の位相差を低減できるようにすると共に、位相差を自動かつ最適に調整できるようにする。
【解決手段】 差動信号の正信号と負信号との間に発生する差動ペア内スキューのＤＣ電圧レベルＳａ３−２と当該ＤＣ電圧レベルＳａ３−２を判別するための閾値Ｓａ３−３とを比較し、比較後、位相を遅延させる制御信号Ｓａ４、及び遅延状態を表す制御信号Ｓｐ１に基づいて、正信号または負信号に対して所定の遅延量を設定する差動ペア内スキュー調整部８を備えるものである。
【選択図】 図２

Description

差動信号伝送線路を介して正信号と負信号を有した差動信号を受信する差動信号受信装置に適用可能な受信装置及び受信方法に関するものである。

詳しくは、差動信号の正信号と負信号との間に発生する位相差と当該位相差を判別するための閾値とを比較し、比較結果に基づいて、正信号または負信号の遅延量を設定する遅延量設定手段を備え、位相が進んでいる正信号または負信号を遅延させて位相差を低減できるようにすると共に、位相差を自動かつ最適に調整できるようにする。

近年、ツイストペアケーブルなどの差動伝送線路を介して高速デジタルデータを差動信号として伝送するデータ伝送方式が用いられている。この差動信号は、正信号とその逆相である負信号で構成され、これらの２信号は、同一の伝送速度、かつ、並行した状態で伝送される。差動信号は、シングルエンド信号よりも外来ノイズに強く放射雑音レベルが抑えられるので、高速データ伝送に広く用いられている。

このような従来例に関連して、特許文献１には、スキュー低減を可能とした通信ケーブルが開示されている。この通信ケーブルによれば、導体の径と絶縁被覆の静電容量と絶縁被覆の径が同一の製造ライン上の異なる位置で個別に連続的に測定され、異なる位置で測定された複数の測定パラメータが同一位置で測定された値と同じになる補正が行われ、伝搬遅延時間Ｔｄが算出されて形成されている。これにより、導体の径などが直接測定された値と同等な伝搬遅延時間Ｔｄで通信ケーブルを管理できるようになる。

また、特許文献２には、受信した差動信号を遅延させる差動信号遅延装置が開示されている。この差動信号遅延装置によれば、変更される差動信号の遅延時間差ごとに、カウント手段により所定時間当たりのエラー回数を計数し、遅延制御手段は、第１及び第２の遅延手段における遅延時間を、所定時間当たりのエラー回数が最少になった遅延時間差のときの遅延時間に固定する。これにより、差動信号のスキューが最も小さくなるため、差動信号のスキューを原因としたエラーの発生を極力抑制できる。

また更に、特許文献３には、高速のデジタルデータを差動ケーブルで伝送する際に生じる信号減衰と伝播スキューの影響を低減するデータ受信装置が開示されています。この受信装置によれば、基準クロック信号の伝送路である差動導電体対における減衰特性が推定された減衰特性に応じてＮＲＺ（Non-return to zero）信号の伝送路減衰を補償する補償手段を備える。これにより、差動伝送で生じる高周波減衰をＮＲＺデータの遷移パターンに左右されることなく安定して補償することができる。

特開２００５−１２３１１６号公報（第４頁、第１図） 特開２００２−３７４３１２号公報（第５頁、第２図） 特開２００５−８６３７９号公報（第４頁、第１図）

ところで、従来例に係る差動信号のデータ伝送方式によれば、差動信号は、正信号とその逆相である負信号は、同一の伝送速度、かつ、並行した状態で伝送されるが、これは理想的な場合であり、実際には、少なからず、正信号と負信号との間に位相差（以下、差動ペア内スキューという）が発生することが多い。

例えば、差動伝送ケーブルとして撚り線ケーブル（ツイストペアケーブル）を使用する場合、ケーブルの撚り方によって信号芯線周囲の誘電率が変化したり、ケーブル長が差動信号線路間で異なったりすることで差動ペア内スキューが発生することが考えられる。また、ケーブル端に付けられたプラグと信号芯線との接点、或いは嵌合相手のコネクタにおいて、差動信号間で差動ペア内スキューが発生することを避けることは難しい。また更に、プリント配線板上において、レイアウトやＬＳＩ（Large Scale Integration）ピンアサインによっては、差動信号伝送線路長が必ずしも等しいとは限らないので差動ペア内スキューが発生する可能性がある。

従来まで、信号伝送速度が低速であった為、上述した差動伝送ケーブルやコネクタ等で発生する差動ペア内スキューは、伝送信号のＮＲＺ符号のビット周期に対して微小であった。従って、差動ペア内スキューに注意する必要はなく、差動伝送ケーブルも安価に製造することができた。

例えば、ＨＤＭＩ（High-Definition Multimedia Interface）規格（Version 1.1）では、最大１．６５Ｇｂｐｓのビットレートで映像音声信号を伝送することが可能とされ、その場合のＮＲＺのビット周期は約６０６ｐｓである。一般的に、差動ペア内スキューはＮＲＺのビット周期２５％以内に収まることが望ましいとされているため、ＨＤＭＩ規格での差動ペア内スキューは、１５１ｐｓ以内に抑えられることになる。この１５１ｐｓという仕様は、量産時に十分低コストで製造可能な仕様となっている。

しかし、差動伝送ケーブルを介して１０Ｇｂｐｓのビットレートで高速デジタルデータを伝送する場合、ＮＲＺのビット周期が約１００ｐｓとなり、６０６ｐｓと比較して１／６程度に小さくなるために問題が発生する。例えば、差動ペア内スキューが及ぼす影響を１．６５Ｇｂｐｓのビットレートと同程度に抑えようとすると、差動ペア内スキューは、ＮＲＺのビット周期１００ｐｓの２５％以内に収まるように規定されて２５ｐｓ未満とされる。この２５ｐｓ未満という値を満たす差動伝送ケーブルを製造することは可能であるが、出荷検査で厳密な選別が必要となる結果、歩留まりが大きく低下すると考えられるため安価に量産することは難しい。

また、特許文献１によれば、ケーブルの信号芯線に起因する差動ペア内スキューを抑制しているが、ケーブル自体の差動ペア内スキューを抑えることができても、ケーブル端に取付けられたプラグと信号芯線との接点、嵌合相手のコネクタ、或いはプリント配線板などにおいても差動ペア内スキューは発生する可能性がある。従って、伝送系全体から見た場合、伝送ケーブル本体に起因する差動ペア内スキューだけを抑制しても、伝送系全体の差動ペア内スキューを抑えることができないので対策として不十分である。

また、特許文献２によれば、エラー信号をカウントするブロックを有していることから、この特許文献２に記載されているように、８Ｂ１０Ｂ符号のような予め決められた信号パターンが伝送される場合、或いは誤り検出符号や誤り訂正符号を使用する場合に、受信誤りが検出できる。しかし、誤り検出符号をわざわざ差動ペア内スキュー検出だけに用いることは、実装コストや回路規模を考えると非現実的であり、予め決められた信号パターンしか伝送できないシステムは一層非現実的である。また、受信信号の誤りは差動ペア内スキューにのみよるものではなく、伝送線路におけるノイズやインピーダンス不整合など、複数の要因が絡み合って発生するため、差動ペア内スキュー以外の要因で受信誤りが発生している場合、ビット誤り率（ＢＥＲ）測定による位相調整が正常に機能しないことが予想される。

また、特許文献３によれば、ＮＲＺのビット周期単位で差動ペア内スキューを調整している。従って、１ビット周期未満の微小な差動ペア内スキューを調整することが困難である。即ち、差動ペア内スキューを１ビット周期単位でダイナミックに調整することは可能であるものの、１ビット周期に満たない差動ペア内スキューに対しては効果を発揮することが難しい。

そこで、本発明はこのような従来例に係る課題を解決したものであって、正信号と負信号との間の位相差を低減できるようにすると共に、位相差を自動かつ最適に調整できるようにした受信装置及び受信方法を提供することを目的とする。

上述した課題を解決するために、本発明に係る請求項１に記載の受信装置は、正信号と負信号を有する差動信号を差動信号伝送線路を介して受信する装置であって、前記差動信号の正信号と負信号との間に発生する位相差を検出する検出手段と、前記検出手段により検出された前記位相差と当該位相差を判別するための閾値とを比較する比較手段と、比較結果に基づいて、前記正信号または負信号に対して所定の遅延量を設定する遅延量設定手段とを備えることを特徴とするものである。

本発明に係る受信装置によれば、差動信号伝送線路を介して正信号と負信号を有する差動信号を受信する場合であって、検出手段は、差動信号の正信号と負信号との間に発生する位相差を検出する。比較手段は、検出された位相差と当該位相差を判別するための閾値とを比較する。遅延量設定手段は、比較結果に基づいて、正信号または負信号の遅延量を設定する。これにより、位相が進んでいる正信号または負信号を遅延させて位相差を低減できるようになると共に、位相差を自動かつ最適に調整できるようになる。

上述した課題を解決するために、本発明に係る請求項６に記載の受信方法は、差動信号伝送線路を介して正信号と負信号を有する差動信号を受信する方法であって、前記差動信号の正信号と負信号との間に発生する位相差を検出するステップと、検出された前記位相差と当該位相差を判別するための閾値とを比較するステップと、比較結果に基づいて、前記正信号または負信号に対して所定の遅延量を設定するステップとを有することを特徴とするものである。

本発明に係る受信方法によれば、位相が進んでいる正信号または負信号を遅延させて位相差を低減できるようになると共に、位相差を自動かつ最適に調整できるようになる。従って、差動信号伝送の信頼性を向上できるようになる。

本発明に係る受信装置及び受信方法によれば、差動信号伝送線路を介して正信号と負信号を有する差動信号を受信する場合であって、差動信号の正信号と負信号との間に発生する位相差と当該位相差を判別するための閾値とを比較し、比較結果に基づいて、正信号または負信号の遅延量を設定する遅延量設定手段を備えるものである。

この構成によって、位相が進んでいる正信号または負信号を遅延させて位相差を低減できるようになると共に、位相差を自動かつ最適に調整できるようになる。これにより、差動信号伝送の信頼性を向上できるようになる。

続いて、本発明に係る受信装置及び受信方法について、図面を参照しながら説明をする。

図１は、本発明に係る第１の実施例としての差動信号受信装置１００の構成例を示すブロック図である。

この実施例では、初めて、差動信号送信装置と差動信号受信装置とを通信ケーブルで接続するとき、差動信号送信装置と差動信号受信装置とを接続する通信ケーブルが更新されたとき、差動ペア内スキュー調整モードを実行する。ここに差動ペア内スキュー調整モードとは、デジタルデータを送信側から受信側に伝送する前に、差動信号伝送系の接続状態等に起因する差動信号における正信号と負信号との間に発生する位相差を無くす動作をいう。当該調整モードを実行するときは、差動信号送信装置から差動信号受信装置へ差動ペア内スキュー調整モードを設定するための制御信号が通知され、当該モードが完了すると、差動信号受信装置から差動信号送信装置へ調整完了通知が返信される。

図１に示す差動信号受信装置１００は、受信装置の一例であり、図示しない差動信号送信装置から差動信号を受信する。例えば、差動信号受信装置１００は、位相遅延ブロック１、差動ペア内スキュー検出調整ブロック２、高速デジタルデータブロック３、入力端子３０ａ、３０ｂ、出力端子３１ａ、３１ｂ、制御信号入出力端子３２、及び制御部３３から構成される。差動ペア内スキュー（Intra-pair Skew）とは、差動信号における正信号と負信号との間に発生する位相差をいう。

制御信号入出力端子３２には、制御部３３が接続され、差動ペア内スキュー調整モード時、差動信号送信装置から差動ペア内スキュー調整モードを設定するための制御信号Ｓｂ１が入力され、当該モードが完了すると、差動信号送信装置へ調整完了を示す通知信号Ｓｎ１が出力される。制御信号Ｓｂ１は、差動信号Ｓｒ１ｐ、Ｓｒ１ｎを位相遅延ブロック１を介して差動ペア内スキュー検出調整ブロック２へ出力するように制御するための信号である。

入力端子３０ａ、３０ｂには、位相遅延ブロック１が接続され、差動ペア内スキュー調整モード時、入力端子３０ａ、３０ｂから差動ペア内スキュー検出調整用の差動信号Ｓｒ１ｐ、Ｓｒ１ｎを入力し、調整モード終了後の通常データ受信モードでは、高速デジタルデータＳｄ１ｐ、Ｓｄ１ｎを入力して位相遅延処理をする。通常データ受信モードとは、差動ペア内スキュー調整モード以外の動作モードをいう。

例えば、位相遅延ブロック１は、遅延器４ａ、４ｂを備え、この遅延器４ａ、４ｂは、差動ペア内スキュー調整モード時、差動ペア内スキュー検出調整ブロック２からこの差動信号Ｓｒ１ｐ、Ｓｒ１ｎの遅延量を制御するための制御信号Ｓａ５を入力し、この制御信号Ｓａ５に基づいて差動信号Ｓｒ１ｐ、Ｓｒ１ｎの位相を遅延する処理を実施し、遅延処理後、差動ペア内スキュー検出調整用の差動信号Ｓａ１ｐ、Ｓａ１ｎを差動ペア内スキュー検出調整ブロック２へ出力する。

また、遅延器４ａ、４ｂは、通常データ受信モード時、高速デジタルデータＳｄ１ｐ、Ｓｄ１ｎの位相を遅延する処理を所定の遅延量に基づいて実施し、遅延処理後、高速デジタルデータＳｄ１ｐ’、Ｓｄ１ｎ’を高速デジタルデータブロック３へ出力する。

差動ペア内スキュー検出調整ブロック２は、位相遅延ブロック１に接続され、差動ペア内スキューを検出して調整する。例えば、当該ブロック２は、差動ペア内スキュー検出調整用信号受信部５、位相関係検出部６、差動ペア内スキュー発生量検出部７、差動ペア内スキュー調整部８、及び調整完了通知部９を備える。

差動ペア内スキュー検出調整用信号受信部５は、遅延器４ａ、４ｂ及び制御部３３に接続され、制御部３３から制御信号Ｓｂ２を入力してデータ入力可能状態に切り換えられる。また、この受信部５は、遅延器４ａ、４ｂから差動信号Ｓａ１ｐ、Ｓａ１ｎを入力し、入力した差動信号Ｓａ１ｐ、Ｓａ１ｎを２Ｒ（Reshaping, Regenerating）波形整形するために、この差動信号Ｓａ１ｐ、Ｓａ１ｎを図示しないバッファに格納して２Ｒ波形整形し、バッファから２Ｒ波形整形後の差動信号Ｓａ２ｐ、Ｓａ２ｎを取得して位相関係検出部６へ出力する。

位相関係検出部６は、差動ペア内スキュー検出調整用信号受信部５に接続され、差動信号Ｓａ２ｐ、Ｓａ２ｎを入力する。位相関係検出部６は、差動信号の正信号Ｓａ２ｐと負信号Ｓａ２ｎのどちらが遅延しているかを検出する。

例えば、位相関係検出部６は、正信号Ｓａ２ｐと負信号Ｓａ２ｎのいずれか一方の信号遷移点をトリガにして他方の信号の遅延状態を検出し、この遅延状態を表す制御信号Ｓｐ１を差動ペア内スキュー調整部８へ出力し、差動信号Ｓａ３ｐ、Ｓａ３ｎを差動ペア内スキュー発生量検出部７へ出力する。

差動ペア内スキュー発生量検出部７は、検出手段及び比較手段の一例を構成し、位相関係検出部６に接続され、差動信号Ｓａ３ｐ、Ｓａ３ｎを入力する。差動ペア内スキュー発生量検出部７は、差動信号の正信号Ｓａ３ｐと負信号Ｓａ３ｎとの間に発生する差動ペア内スキューを検出し、検出された差動ペア内スキューと当該差動ペア内スキューを判別するための閾値とを比較して位相を遅延させる制御信号Ｓａ４を差動ペア内スキュー調整部８へ出力する。この閾値は、通常は外部から所定の値が設定されるが、内部で自動的に初期値を設定しても構わない。

差動ペア内スキュー調整部８は、遅延量設定手段の一例を構成し、位相関係検出部６、及び差動ペア内スキュー発生量検出部７に接続され、制御信号Ｓｐ１、Ｓａ４を入力する。差動ペア内スキュー調整部８は、入力した制御信号Ｓｐ１、Ｓａ４に基づいて、正の差動信号Ｓｒ１ｐ又は負の差動信号Ｓｒ１ｎに対して所定の遅延量を設定する。例えば、差動ペア内スキューが閾値より大きかった場合、所定の遅延量を設定し、設定した遅延量の情報を制御信号Ｓａ５として遅延器４ａ、４ｂに出力する。また、差動ペア内スキューが閾値より小さかった場合、遅延量を設定しない。このとき、遅延量を固定する制御信号Ｓａ５を遅延器４ａ、４ｂに出力し、調整完了通知部９に差動ペア内スキュー調整完了の通知信号Ｓｎ１を出力する。これにより、位相が進んでいる正信号Ｓｒ１ｐまたは負信号Ｓｒ１ｎを遅延させて差動ペア内スキューを低減できるようになると共に、差動ペア内スキューを自動かつ最適に調整できるようになる。

また、伝送線路上に配置された差動伝送ケーブル、プラグ、コネクタ、及びプリント配線板で発生するスキューを全て調整することができる。また更に、高速デジタルデータＳｄ１ｐ、Ｓｄ１ｎを受信する前に差動ペア内スキューを調整するため、差動ペア内スキュー検出調整ブロック２は、高速デジタルデータＳｄ１ｐ、Ｓｄ１ｎ受信時に動作しておらず、消費電力を抑えることができる。

調整完了通知部９は、差動ペア内スキュー調整部８に接続され、差動ペア内スキュー調整完了の通知信号Ｓｎ１を入力してこの通知信号Ｓｎ１を制御信号入出力端子３２および制御部３３へ出力する。制御信号入出力端子３２は図示しない送信部にこの通知信号Ｓｎ１を出力し、この送信部は差動信号送信装置へ通知信号Ｓｎ１を送信する。

制御部３３は、制御信号入出力端子３２および調整完了通知部９に接続され、通信経路を制御する。例えば、制御部３３は、制御信号入出力端子３２から制御信号Ｓｂ１を入力した場合、図示しないＲＯＭ（Read Only Memory）から初期設定情報を読み取り、通信経路を初期状態に設定する。すなわち、差動ペア内スキュー検出調整用信号受信部５をデータ入力可能状態とし、高速デジタルデータ信号受信部１０をデータ入力不可状態に制御する。これにより、高速デジタルデータの伝送に影響を与えることなく、独立して差動ペア内スキューを調整できるようになる。また、制御部３３は、調整完了通知部９から通知信号Ｓｎ１を入力した場合、差動ペア内スキュー検出調整用信号受信部５をデータ入力不可状態とし、高速デジタルデータ信号受信部１０をデータ入力可能状態に制御する。

高速デジタルデータブロック３は、位相遅延ブロック１に接続され、高速デジタルデータを処理する。例えば、当該ブロック３は、高速デジタルデータ信号受信部１０、及び高速デジタルデータ信号処理部１１を備える。高速デジタルデータ信号受信部１０は、制御部３３および遅延器４ａ、４ｂに接続され、制御部３３から制御信号Ｓｂ３を入力してデータ入力可能状態に切り換えられ、高速デジタルデータＳｄ１ｐ’、Ｓｄ１ｎ’を入力してこのデータＳｄ１ｐ’、Ｓｄ１ｎ’を高速デジタルデータ信号処理部１１へ出力する。高速デジタルデータ信号処理部１１は、高速デジタルデータ信号受信部１０に接続され、高速デジタルデータＳｄ１ｐ’、Ｓｄ１ｎ’を入力して所定の信号処理を実施して出力端子３１ａ、３１ｂへ処理後のデータを出力する。

図２は、差動ペア内スキュー発生量検出部７の構成例を示すブロック図である。図２に示す差動ペア内スキュー発生量検出部７は、積分回路２０、ピークホールド回路２１、ピークホールドレベル判定回路ブロック２２、スキュー調整判定部２３、及び差動ペア内スキュー検出部２６を備える。

差動ペア内スキュー検出部２６は、位相関係検出部６に接続され、差動信号の正信号Ｓａ３ｐと負信号Ｓａ３ｎを入力する。差動ペア内スキュー検出部２６は、正信号Ｓａ３ｐと負信号Ｓａ３ｎとの間に発生する差動ペア内スキューを検出する。例えば、正信号Ｓａ３ｐと負信号Ｓａ３ｎとの排他的論理和、論理積、論理和、又は否定論理を用いて差動ペア内スキューを検出する。差動ペア内スキュー検出部２６は、差動ペア内スキューをパルス信号Ｓａ３として積分回路２０へ出力する。

積分回路２０は、差動ペア内スキュー検出部２６に接続され、パルス信号Ｓａ３を入力する。積分回路２０は、時定数に基づいてパルス信号Ｓａ３を積分して信号Ｓａ３−１としてピークホールド回路２１へ出力する。

ピークホールド回路２１は変換手段の一例であり、積分回路２０に接続され、信号Ｓａ３−１を入力する。ピークホールド回路２１は、この信号Ｓａ３−１の最大値を保持したピークホールド波形を形成し、このピークホールド波形をＤＣ（Direct Current）電圧レベルＳａ３−２に変換してこのＤＣ電圧レベルＳａ３−２をピークホールドレベル判定回路ブロック２２へ出力する。ＤＣ電圧レベルＳａ３−２は、差動ペア内で発生したスキュー量に比例する。

積分回路２０の時定数が短い場合、僅かなパルス幅の信号に対しても積分回路２０が機能するため、差動ペア内スキューが小さくても、ピークホールド波形のＤＣ電圧レベルＳａ３−２は大きくなる。また、積分回路２０の時定数が長い場合、広いパルス幅の信号に対しても積分回路２０が機能するため、ピークホールド波形のＤＣ電圧レベルＳａ３−２が飽和することを抑制できるようになる。

ピークホールドレベル判定回路ブロック２２は、閾値設定部２４、及びコンパレータ２５を備える。閾値設定部２４には、外部又は内部から閾値Ｓａ３−３が設定されて保存されている。閾値設定部２４は、この閾値Ｓａ３−３をコンパレータ２５へ出力する。

コンパレータ２５は、閾値設定部２４に接続され、閾値Ｓａ３−３が入力される。また、コンパレータ２５は、ピークホールド回路２１に接続され、ＤＣ電圧レベルＳａ３−２を入力し、閾値Ｓａ３−３とＤＣ電圧レベルＳａ３−２とを比較して比較結果情報の信号Ｓａ３−４をスキュー調整判定部２３へ出力する。

スキュー調整判定部２３は、コンパレータ２５に接続され、信号Ｓａ３−４が入力される。スキュー調整判定部２３は、この信号Ｓａ３−４に基づいて、差動信号Ｓａ３ｐ、Ｓａ３ｎの位相調整が必要であるか否かを判定する。

例えば、スキュー調整判定部２３は、差動信号の正信号Ｓａ３ｐ、負信号Ｓａ３ｎの位相調整が必要であると判定した場合、位相が進んでいる正信号Ｓａ３ｐ又は負信号Ｓａ３ｎの位相を遅延させる制御信号Ｓａ４を差動ペア内スキュー調整部８へ出力する。また、正信号Ｓａ３ｐ、負信号Ｓａ３ｎの位相調整が不要であると判定した場合、位相遅延処理を実施しない旨の制御信号Ｓａ４を差動ペア内スキュー調整部８へ出力する。

具体的には、スキュー調整判定部２３が、ＤＣ電圧レベルＳａ３−２と閾値Ｓａ３−３とを比較した結果、ＤＣ電圧レベルＳａ３−２≧閾値Ｓａ３−３となった場合、差動ペア内スキューが大きいと判定し、位相が進んでいる正信号Ｓｒ１ｐ、又は負信号Ｓｒ１ｎの位相を遅延させる制御信号Ｓａ４を差動ペア内スキュー調整部８へ出力する。また、ＤＣ電圧レベルＳａ３−２＜閾値Ｓａ３−３となった場合、スキューが規定範囲に収まっていると判定し、位相遅延処理を実施しない旨の制御信号Ｓａ４を差動ペア内スキュー調整部８へ出力する。

差動ペア内スキュー調整部８は、入力した制御信号Ｓｐ１、Ｓａ４に基づいて、正の差動信号Ｓｒ１ｐ又は負の差動信号Ｓｒ１ｎに対して所定の遅延量を設定する。例えば、制御信号Ｓａ４がＤＣ電圧レベルＳａ３−２≧閾値Ｓａ３−３である場合、差動ペア内スキュー調整部８は、遅延状態を表す制御信号Ｓｐ１に基づいて正信号又は負信号の所定の遅延量を設定し、設定した遅延量の情報を制御信号Ｓａ５として遅延器４ａ、４ｂに出力する。また、制御信号Ｓａ４がＤＣ電圧レベルＳａ３−２＜閾値Ｓａ３−３である場合、遅延量を設定しない。このとき、差動ペア内スキュー調整部８は、遅延量を固定する制御信号Ｓａ５を遅延器４ａ、４ｂに出力し、調整完了通知部９に差動ペア内スキュー調整完了の通知信号Ｓｎ１を出力する。

これにより、位相が進んでいる正信号Ｓｒ１ｐまたは負信号Ｓｒ１ｎを遅延させて差動ペア内スキューを低減できるようになる。また、発生した差動ペア内スキューの大きさであるＤＣ電圧レベルＳａ３−２が分かるため、検出した大きさだけ遅延器４ａ、４ｂに対して位相をずらせば良いので効率的である。

図３（ａ）及び（ｂ）は、差動信号の正信号Ｓａ２ｐと負信号Ｓａ２ｎとの位相関係の例を示す説明図である。図３（ａ）に示す差動信号Ｓａ２ｐ、Ｓａ２ｎの位相関係は、位相関係検出部６によって検出される。検出後、位相関係検出部６は、遅延状態を表す制御信号Ｓｐ１を差動ペア内スキュー調整部８へ出力する。

例えば、位相関係検出部６は、正信号Ｓａ２ｐの立ち上がりエッジのタイミングで負信号Ｓａ２ｎの遅延状態を検出する。この例では、正信号Ｓａ２ｐの位相が負信号Ｓａ２ｎの位相に対して進んでいる。このとき、正信号Ｓａ２ｐの立ち上がりエッジのタイミングにおける負信号Ｓａ２ｎは「Ｈｉｇｈ」の状態である。

図３（ｂ）に示す差動信号Ｓａ２ｐ、Ｓａ２ｎは、正信号Ｓａ２ｐの位相が負信号Ｓａ２ｎの位相に対して遅れている。このとき、正信号Ｓａ２ｐの立ち上がりエッジのタイミングにおける負信号Ｓａ２ｎは「Ｌｏｗ」の状態である。このように、正信号Ｓａ２ｐの立ち上がりエッジのタイミングで負信号Ｓａ２ｎの状態を検出すれば、差動ペア内スキューが発生していることを検出できると共に、負信号のレベル（Ｈｉｇｈ、Ｌｏｗ）によって差動信号の位相関係を検出できるようになる。なお、正信号Ｓａ２ｐの立ち下がりエッジをトリガとした場合、或いは負信号Ｓａ２ｎの遷移点をトリガとした場合においても、同様にして差動信号の位相関係を検出できる。

図４（ａ）及び（ｂ）は、差動ペア内スキューＬ１の検出例を示す説明図である。図４（ａ）に示す差動信号Ｓａ３ｐ、Ｓａ３ｎは、位相関係検出部６から差動ペア内スキュー検出部２６へ出力される。

差動ペア内スキュー検出部２６は、差動信号の正信号Ｓａ３ｐと負信号Ｓａ３ｎとの間に発生する差動ペア内スキューＬ１を検出する。例えば、この検出部２６は、正信号Ｓａ３ｐと負信号Ｓａ３ｎの排他的論理和、論理積、論理和、又は否定論理を用いて差動ペア内スキューＬ１を検出する。

図４（ａ）の（１）は、正信号Ｓａ３ｐと負信号Ｓａ３ｎの排他的論理和（ＥＸＯＲ）である。例えば、正信号Ｓａ３ｐ及び負信号Ｓａ３ｎが「Ｈｉｇｈ」、正信号Ｓａ３ｐ及び負信号Ｓａ３ｎが「Ｌｏｗ」の場合は、「Ｌｏｗ」のパルス信号になる。また、正信号Ｓａ３ｐが「Ｈｉｇｈ」で負信号Ｓａ３ｎが「Ｌｏｗ」、正信号Ｓａ３ｐが「Ｌｏｗ」で負信号Ｓａ３ｎが「Ｈｉｇｈ」の場合は、「Ｈｉｇｈ」のパルス信号になる。これにより、位相がずれている部分が「Ｌｏｗ」のパルス信号になるので、この「Ｌｏｗ」のパルス信号から差動ペア内スキューＬ１を検出できるようになる。なお、排他的論理和の出力を反転させて「Ｈｉｇｈ」のパルス信号が出力されるようにしても構わない。

図４（ａ）の（２）は、正信号Ｓａ３ｐと負信号Ｓａ３ｎの論理積（ＡＮＤ）である。例えば、正信号Ｓａ３ｐ及び負信号Ｓａ３ｎが「Ｈｉｇｈ」の場合は、「Ｈｉｇｈ」のパルス信号Ｓａ３になる。また、正信号Ｓａ３ｐが「Ｈｉｇｈ」で負信号Ｓａ３ｎが「Ｌｏｗ」、正信号Ｓａ３ｐが「Ｌｏｗ」で負信号Ｓａ３ｎが「Ｈｉｇｈ」の場合は、「Ｌｏｗ」のパルス信号Ｓａ３になる。これにより、位相がずれている部分が「Ｈｉｇｈ」のパルス信号Ｓａ３になるので、この「Ｈｉｇｈ」のパルス信号Ｓａ３から差動ペア内スキューＬ１を検出できるようになる。なお、論理積の出力を反転させて「Ｌｏｗ」のパルス信号が出力されるようにしても構わない。

図４（ａ）の（３）は、正信号Ｓａ３ｐと負信号Ｓａ３ｎの論理和（ＯＲ）である。例えば、正信号Ｓａ３ｐ及び負信号Ｓａ３ｎが「Ｌｏｗ」の場合は、「Ｌｏｗ」のパルス信号になる。また、正信号Ｓａ３ｐ又は負信号Ｓａ３ｎのいずれかの信号が「Ｈｉｇｈ」、の場合は、「Ｈｉｇｈ」のパルス信号になる。これにより、位相がずれている部分が「Ｌｏｗ」のパルス信号になるので、この「Ｌｏｗ」のパルス信号から差動ペア内スキューＬ１を検出できるようになる。なお、論理和の出力を反転させて「Ｈｉｇｈ」のパルス信号が出力されるようにしても構わない。

図４（ａ）の（４）は、正信号Ｓａ３ｐと負信号Ｓａ３ｎの否定論理和（ＮＯＲ）である。例えば、正信号Ｓａ３ｐ及び負信号Ｓａ３ｎが「Ｌｏｗ」の場合は、「Ｈｉｇｈ」のパルス信号になる。また、正信号Ｓａ３ｐ又は負信号Ｓａ３ｎのいずれかの信号が「Ｌｏｗ」、の場合は、「Ｌｏｗ」のパルス信号になる。これにより、位相がずれている部分が「Ｈｉｇｈ」のパルス信号になるので、この「Ｈｉｇｈ」のパルス信号から差動ペア内スキューＬ１を検出できるようになる。

図４（ｂ）に示す差動信号Ｓａ３ｐ、Ｓａ３ｎの位相関係は、図３（ｂ）で位相関係検出部６によって、正信号Ｓａ３ｐの位相が負信号Ｓａ３ｎの位相に対して遅れていると検出されたものである。差動ペア内スキュー発生量検出部７は、差動信号の正信号Ｓａ３ｐと負信号Ｓａ３ｎとの間に発生する差動ペア内スキューＬ１を検出する。例えば、図４（ｂ）の（１）は、正信号Ｓａ３ｐと負信号Ｓａ３ｎの排他的論理和（ＥＸＯＲ）である。例えば、正信号Ｓａ３ｐ及び負信号Ｓａ３ｎが「Ｈｉｇｈ」、正信号Ｓａ３ｐ及び負信号Ｓａ３ｎが「Ｌｏｗ」の場合は、「Ｌｏｗ」のパルス信号になる。また、正信号Ｓａ３ｐが「Ｈｉｇｈ」で負信号Ｓａ３ｎが「Ｌｏｗ」、正信号Ｓａ３ｐが「Ｌｏｗ」で負信号Ｓａ３ｎが「Ｈｉｇｈ」の場合は、「Ｈｉｇｈ」のパルス信号になる。これにより、位相がずれている部分が「Ｌｏｗ」のパルス信号になるので、この「Ｌｏｗ」のパルス信号から差動ペア内スキューＬ１を検出できるようになる。

図４（ｂ）の（２）は、正信号Ｓａ３ｐと負信号Ｓａ３ｎの論理積（ＡＮＤ）である。例えば、正信号Ｓａ３ｐ及び負信号Ｓａ３ｎが「Ｈｉｇｈ」の場合は、「Ｈｉｇｈ」のパルス信号になる。また、正信号Ｓａ３ｐが「Ｈｉｇｈ」で負信号Ｓａ３ｎが「Ｌｏｗ」、正信号Ｓａ３ｐが「Ｌｏｗ」で負信号Ｓａ３ｎが「Ｈｉｇｈ」の場合は、「Ｌｏｗ」のパルス信号になる。これにより、位相がずれている部分が「Ｈｉｇｈ」のパルス信号になるので、この「Ｈｉｇｈ」のパルス信号から差動ペア内スキューＬ１を検出できるようになる。

図４（ｂ）の（３）は、正信号Ｓａ３ｐと負信号Ｓａ３ｎの論理和（ＯＲ）である。例えば、正信号Ｓａ３ｐ及び負信号Ｓａ３ｎが「Ｌｏｗ」の場合は、「Ｌｏｗ」のパルス信号になる。また、正信号Ｓａ３ｐ又は負信号Ｓａ３ｎのいずれかの信号が「Ｈｉｇｈ」、の場合は、「Ｈｉｇｈ」のパルス信号になる。これにより、位相がずれている部分が「Ｌｏｗ」のパルス信号になるので、この「Ｌｏｗ」のパルス信号から差動ペア内スキューＬ１を検出できるようになる。

図４（ｂ）の（４）は、正信号Ｓａ３ｐと負信号Ｓａ３ｎの否定論理和（ＮＯＲ）である。例えば、正信号Ｓａ３ｐ及び負信号Ｓａ３ｎが「Ｌｏｗ」の場合は、「Ｈｉｇｈ」のパルス信号になる。また、正信号Ｓａ３ｐ又は負信号Ｓａ３ｎのいずれかの信号が「Ｌｏｗ」、の場合は、「Ｌｏｗ」のパルス信号になる。これにより、位相がずれている部分が「Ｈｉｇｈ」のパルス信号になるので、この「Ｈｉｇｈ」のパルス信号から差動ペア内スキューＬ１を検出できるようになる。このように、ＢＥＲ測定による調整とは異なり、差動ペア内スキューＬ１を直接検出することができるため、伝送線路におけるノイズなどの要因に左右されずに正確に調整できるようになる。

図５は、（ａ）及び（ｂ）は、差動ペア内スキューＬ１の発生量の例（その１）を示す説明図である。図５（ａ）の（１）に示す信号は、例えば図４（ａ）の（２）に示した論理積（ＡＮＤ）のパルス信号Ｓａ３である。

図５（ａ）の（２）に示す信号波形Ｓａ３−１は、積分回路２０によりパルス信号Ｓａ３を時定数に基づいて積分して得られたものである。この信号波形Ｓａ３−１は、図６（ａ）の（２）に示す信号に比べて時定数が短いので信号の立ち上がりと立ち下りが急峻になる。これにより、僅かなパルス信号Ｓａ３でも信号のピークが検出できるので、より小さな差動ペア内スキューまで検出できるようになる。

図５（ａ）の（３）に示すピークホールド波形Ｐは、ピークホールド回路２１により信号Ｓａ３−１の最大値が保持された波形である。このピークホールド波形Ｐがピークホールド回路２１によりＤＣ電圧レベルＳａ３−２に変換され、このＤＣ電圧レベルＳａ３−２がコンパレータ２５へ出力される。

図５（ａ）の（３）に示す閾値Ｓａ３−３は、外部又は内部から閾値設定部２４に設定され、この閾値設定部２４によりコンパレータ２５へ出力されたものである。閾値Ｓａ３−３とＤＣ電圧レベルＳａ３−２とがコンパレータ２５により比較されて比較結果情報の信号Ｓａ３−４がスキュー調整判定部２３へ出力される。これにより、差動ペア内スキューＬ１の発生量を検出できるようになる。

なお、図５（ａ）の（３）に示した例では、電圧レベルＳａ３−２が閾値Ｓａ３−３よりも大きくなっている。従って、スキュー調整判定部２３は、正信号Ｓａ３ｐ又は負信号Ｓａ３ｎの位相調整が必要であると判定し、位相が進んでいる信号の位相を遅延させる制御信号Ｓａ４を差動ペア内スキュー調整部８へ出力する。

図５（ｂ）の（１）に示す信号は、図５（ａ）の（１）に示した論理積（ＡＮＤ）のパルス信号Ｓａ３よりもパルス幅が狭いパルス信号Ｓａ３’である。

図５（ｂ）の（２）に示す信号波形Ｓａ３−１’は、積分回路２０によりパルス信号Ｓａ３’を時定数に基づいて積分して得られたものである。この信号波形Ｓａ３−１’は、図６（ｂ）の（２）に示す信号に比べて時定数が短いので信号の立ち上がりと立ち下りが急峻になる。これにより、僅かなパルス信号Ｓａ３’でも信号のピークが検出できるので、より小さな差動ペア内スキューまで検出できるようになる。

図５（ｂ）の（３）に示すピークホールド波形Ｐ’は、ピークホールド回路２１により信号Ｓａ３−１’の最大値が保持された波形である。このピークホールド波形Ｐ’がピークホールド回路２１によりＤＣ電圧レベルＳａ３−２’に変換され、このＤＣ電圧レベルＳａ３−２’がコンパレータ２５へ出力される。

図５（ｂ）の（３）に示す閾値Ｓａ３−３は、外部又は内部から設定されたものである。コンパレータ２５により閾値Ｓａ３−３とＤＣ電圧レベルＳａ３−２とが比較されて比較結果情報の信号Ｓａ３−４がスキュー調整判定部２３へ出力される。これにより、差動ペア内スキューＬ１の発生量を検出できるようになる。

なお、図５（ｂ）の（３）に示した例では、ＤＣ電圧レベルＳａ３−２’が閾値Ｓａ３−３よりも小さくなっている。従って、スキュー調整判定部２３は、正信号Ｓａ３ｐ、負信号Ｓａ３ｎの位相調整が不要であると判定し、位相遅延処理を実施しない旨の制御信号Ｓａ４を差動ペア内スキュー調整部８へ出力する。

図６（ａ）及び（ｂ）は、差動ペア内スキューＬ１の発生量の例（その２）を示す説明図である。図６（ａ）の（１）に示す信号は、例えば図４（ａ）の（２）に示した論理積（ＡＮＤ）のパルス信号Ｓａ３である。

図６（ａ）の（２）に示す信号波形Ｓａ３−１は、積分回路２０によりパルス信号Ｓａ３を時定数に基づいて積分して得られたものである。この信号波形Ｓａ３−１は、図５（ａ）の（２）に示した信号波形Ｓａ３−１に比べて時定数が長いので、広いパルス幅の信号に対しても積分回路２０が機能するため、ピークホールド波形のＤＣ電圧レベルＳａ３−２が飽和することを抑制できるようになる。

図６（ａ）の（３）に示すピークホールド波形Ｐは、ピークホールド回路２１により信号Ｓａ３−１の最大値が保持された波形である。このピークホールド波形Ｐがピークホールド回路２１によりＤＣ電圧レベルＳａ３−２に変換され、このＤＣ電圧レベルＳａ３−２がコンパレータ２５へ出力される。

図６（ａ）の（３）に示す閾値Ｓａ３−３は、外部又は内部から設定されたものである。コンパレータ２５により閾値Ｓａ３−３とＤＣ電圧レベルＳａ３−２とが比較されて比較結果情報の信号Ｓａ３−４がスキュー調整判定部２３へ出力される。これにより、差動ペア内スキューＬ１の発生量を検出できるようになる。

なお、図６（ａ）の（３）に示した例では、電圧レベルＳａ３−２が閾値Ｓａ３−３よりも大きくなっている。従って、スキュー調整判定部２３は、正信号Ｓａ３ｐ又は負信号Ｓａ３ｎの位相調整が必要であると判定し、位相が進んでいる信号の位相を遅延させる制御信号Ｓａ４を差動ペア内スキュー調整部８へ出力する。

図６（ｂ）の（１）に示す信号は、図６（ａ）の（１）に示したパルス信号Ｓａ３よりもパルス幅が狭いパルス信号Ｓａ３’である。図６（ｂ）の（２）に示す信号波形Ｓａ３−１’は、積分回路２０によりパルス信号Ｓａ３’を時定数に基づいて積分して得られたものである。

図６（ｂ）の（３）に示すピークホールド波形Ｐ’は、ピークホールド回路２１により信号Ｓａ３−１’の最大値が保持された波形である。このピークホールド波形Ｐ’がピークホールド回路２１によりＤＣ電圧レベルＳａ３−２’に変換され、このＤＣ電圧レベルＳａ３−２’がコンパレータ２５へ出力される。

図６（ｂ）の（４）に示す閾値Ｓａ３−３は、外部又は内部から設定されたものである。コンパレータ２５により閾値Ｓａ３−３とＤＣ電圧レベルＳａ３−２’とが比較されて比較結果情報の信号Ｓａ３−４がスキュー調整判定部２３へ出力される。これにより、差動ペア内スキューＬ１の発生量を検出できるようになる。

なお、図６（ｂ）の（３）に示した例では、ＤＣ電圧レベルＳａ３−２’が閾値Ｓａ３−３よりも小さくなっている。従って、スキュー調整判定部２３は、正信号Ｓａ３ｐ、負信号Ｓａ３ｎの位相調整が不要であると判定し、位相遅延処理を実施しない旨の制御信号Ｓａ４を差動ペア内スキュー調整部８へ出力する。

図７は、差動信号の正信号Ｓａ２ｐと負信号Ｓａ２ｎとの位相関係の例を示す説明図である。図７に示す差動信号Ｓａ２ｐ、Ｓａ２ｎは、図３（ａ）又は（ｂ）の差動ペア内スキューが差動ペア内スキュー調整部８により制御信号Ｓｐ１、Ｓａ４に基づいて調整されたものである。

例えばこの調整過程は、図３（ａ）に示した差動信号Ｓａ２ｐ、Ｓａ２ｎを入力した位相関係検出部６により差動信号の正信号Ｓａ２ｐと負信号Ｓａ２ｎのどちらが遅延しているかが検出され、この遅延状態を表す制御信号Ｓｐ１が差動ペア内スキュー調整部８へ出力され、差動信号Ｓａ３ｐ、Ｓａ３ｎが差動ペア内スキュー発生量検出部７へ出力される。続いて、差動信号の正信号Ｓａ３ｐと負信号Ｓａ３ｎとの間に発生する差動ペア内スキューＬ１は差動ペア内スキュー発生量検出部７により検出され、検出された差動ペア内スキューＬ１のＤＣ電圧レベルＳａ３−２と当該差動ペア内スキューを判別するための閾値Ｓａ３−３とが比較され、ＤＣ電圧レベルＳａ３−２≧閾値Ｓａ３−３となった場合に位相を遅延させる制御信号Ｓａ４が差動ペア内スキュー調整部８へ出力される。

制御信号Ｓｐ１、Ｓａ４に基づいて差動ペア内スキュー８により差動ペア内スキューＬ１が調整され、図７に示した差動信号Ｓａ２ｐ、Ｓａ２ｎが形成される。形成された差動信号を入力した差動ペア内スキュー発生量検出部７により、再び、差動ペア内スキューＬ１のＤＣ電圧レベルＳａ３−２と閾値Ｓａ３−３とが比較され、ＤＣ電圧レベルＳａ３−２＜閾値Ｓａ３−３となった場合にスキューが規定範囲に収まっていると判定し、位相遅延処理を実施しない旨の制御信号Ｓａ４が差動ペア内スキュー調整部８へ出力される。

これにより、差動ペア内スキューＬ１を低減できるようになると共に、差動ペア内スキューＬ１を自動かつ最適に調整できるようになる。

図８は、差動信号受信装置１００の動作例を示すフローチャートである。このフローチャートでは、例えば、初めて差動信号送信装置と差動信号受信装置１００とを通信ケーブルで接続するときに指定する差動ペア内スキュー調整モードが実行され、差動信号送信装置から差動信号受信装置１００へ差動ペア内スキュー調整モードを設定するための制御信号Ｓｂ１が通知される。

これを差動信号を受信する条件として、図８に示すフローチャートのステップＳ１では、位相遅延ブロック１の遅延器４ａ、４ｂにて差動ペア内スキュー検出調整用の差動信号Ｓｒ１ｐ、Ｓｒ１ｎを入力する。

遅延器４ａ、４ｂは、差動ペア内スキュー調整モード時、入力端子３０ａ、３０ｂから差動ペア内スキュー検出調整用の差動信号Ｓｒ１ｐ、Ｓｒ１ｎを入力し、この差動信号Ｓｒ１ｐ、Ｓｒ１ｎに所定の遅延処理を実施し、差動信号Ｓａ１ｐ、Ｓａ１ｎを差動ペア内スキュー検出調整ブロック２の差動ペア内スキュー検出調整用信号受信部５へ出力してステップＳ２へ移行する。

ステップＳ２では、差動ペア内スキュー検出調整用信号受信部５にて差動ペア内スキュー検出調整用の差動信号Ｓａ１ｐ、Ｓａ１ｎを入力して２Ｒ波形整形し、２Ｒ波形整形後、差動信号Ｓａ２ｐ、Ｓａ２ｎを位相関係検出部６へ出力して、ステップＳ３へ移行する。

ステップＳ３では、位相関係検出部６にて差動ペア内スキュー検出調整用の差動信号Ｓａ２ｐ、Ｓａ２ｎを入力し、正信号Ｓａ２ｐまたは負信号Ｓａ２ｎのいずれが遅延しているかを検出する。例えば、位相関係検出部６は、正信号Ｓａ２ｐと負信号Ｓａ２ｎのいずれか一方の信号遷移点をトリガにして他方の信号の状態を検出する。

具体的には、位相関係検出部６が、正信号Ｓａ２ｐの立ち上がりエッジのタイミングで負信号Ｓａ２ｎの状態を検出する。図３（ａ）に示した例では、正信号Ｓａ２ｐの位相が負信号Ｓａ２ｎの位相に対して進んでいる。このとき、正信号Ｓａ２ｐの立ち上がりエッジのタイミングにおける負信号Ｓａ２ｎは「Ｈｉｇｈ」の状態である。位相関係検出部６は、この状態を表す制御信号Ｓｐ１を差動ペア内スキュー調整部８へ出力し、差動信号Ｓａ３ｐ、Ｓａ３ｎを差動ペア内スキュー発生量検出部７へ出力する。

ステップＳ４では、差動ペア内スキュー発生量検出部７にて差動ペア内スキュー検出調整用の差動信号Ｓａ３ｐ、Ｓａ３ｎを入力し、差動信号間に発生しているスキュー量を検出する。例えば、当該検出部７の差動ペア内スキュー検出部２６は、正信号Ｓａ３ｐと負信号Ｓａ３ｎの論理積を用いて差動ペア内スキューＬ１を検出し、この差動ペア内スキューＬ１をパルス信号Ｓａ３として積分回路２０へ出力する。

積分回路２０は、パルス信号Ｓａ３を時定数に基づいて積分して信号Ｓａ３−１としてピークホールド回路２１へ出力する。ピークホールド回路２１は、例えば図５（ａ）の（３）に示したように、信号Ｓａ３−１の最大値を保持したピークホールド波形Ｐを形成し、このピークホールド波形ＰをＤＣ電圧レベルＳａ３−２に変換してこのＤＣ電圧レベルＳａ３−２をコンパレータ２５へ出力してステップＳ５へ移行する。

ステップＳ５では、差動ペア内スキュー発生量検出部７にて差動ペア内スキューのＤＣ電圧レベルＳａ３−２と閾値Ｓａ３−３とを比較して判定する。例えば、当該検出部７のコンパレータ２５は、ＤＣ電圧レベルＳａ３−２と閾値Ｓａ３−３とを比較する。図５（ａ）の（３）に示した例では、ＤＣ電圧レベルＳａ３−２≧閾値Ｓａ３−３となっており、図５（ｂ）の（３）に示した例では、ＤＣ電圧レベルＳａ３−２＜閾値Ｓａ３−３となっている。コンパレータ２５は、比較結果情報の信号Ｓａ３−４をスキュー調整判定部２３へ出力する。

スキュー調整判定部２３は、信号Ｓａ３−４に基づいて、差動信号Ｓａ３ｐ、Ｓａ３ｎの位相調整が必要であるか否かを判定する。差動信号の正信号Ｓａ３ｐ、負信号Ｓａ３ｎの位相調整が必要である場合、すなわち、ＤＣ電圧レベルＳａ３−２≧閾値Ｓａ３−３の場合、位相が進んでいる正信号Ｓａ３ｐ、又は負信号Ｓａ３ｎの位相を遅延させる制御信号Ｓａ４を差動ペア内スキュー調整部８へ出力してステップＳ６へ移行する。正信号Ｓａ３ｐ、負信号Ｓａ３ｎの位相調整が不要である場合、すなわち、ＤＣ電圧レベルＳａ３−２＜閾値Ｓａ３−３の場合、位相遅延処理を実施しない旨の制御信号Ｓａ４を差動ペア内スキュー調整部８へ出力してステップＳ８、９へ移行する。

ステップＳ６では、差動ペア内スキュー調整部８にて遅延量を調整する。例えば、差動ペア内スキュー調整部８は、位相が進んでいる信号の位相を遅延させる制御信号Ｓａ４、及び遅延状態を表す制御信号Ｓｐ１に基づいて遅延量を設定する。

差動ペア内スキュー調整部８は、制御信号Ｓａ４がＤＣ電圧レベルＳａ３−２≧閾値Ｓａ３−３、制御信号Ｓｐ１が「Ｈｉｇｈ」の場合、差動ペア内スキューが発生し、正信号Ｓａ３ｐの位相が進んでいると判定し、正信号Ｓａ３ｐに対する所定の遅延量を設定し、設定した遅延量の情報を制御信号Ｓａ５として遅延器４ａ、４ｂに出力してステップＳ７へ移行する。

ステップＳ７では、位相遅延ブロック１にて遅延量の制御信号Ｓａ５に基づき、遅延器４ａ、４ｂの位相を調整してステップＳ２へ戻る。ステップＳ２では、差動ペア内スキュー検出調整用信号受信部５にて遅延器４ａ、４ｂから出力された差動信号Ｓａ１ｐ、Ｓａ１ｎを入力して２Ｒ波形整形し、２Ｒ波形整形後、差動信号Ｓａ２ｐ、Ｓａ２ｎを位相関係検出部６へ出力する。

ステップＳ８、Ｓ９では、差動ペア内スキュー調整部８にて位相調整が完了したと判断して位相遅延ブロック１の遅延量を固定する。例えば、差動ペア内スキュー調整部８は、ＤＣ電圧レベルＳａ３−２＜閾値Ｓａ３−３の場合、遅延量を固定する制御信号Ｓａ５を遅延器４ａ、４ｂに出力してステップＳ１０へ移行する。

ステップＳ１０では、差動信号送信装置へ差動ペア内スキュー調整完了の通知信号Ｓｎ１を送信する。例えば、差動ペア内スキュー調整部８は、調整完了通知部９に差動ペア内スキュー調整完了通知信号Ｓｎ１を出力し、この調整完了通知部９は、この通知信号Ｓｎ１を制御信号入出力端子３２および制御部３３へ出力する。

制御部３３は、この通知信号Ｓｎ１を入力して差動ペア内スキュー検出調整用信号受信部５をデータ入力不可状態とし、高速デジタルデータ信号受信部１０をデータ入力可能状態に制御する。

制御信号入出力端子３２は図示しない送信部にこの通知信号Ｓｎ１を出力し、この送信部は差動信号送信装置へ通知信号Ｓｎ１を送信する。差動信号送信装置は、通知信号Ｓｎ１を受信して必要なプロトコルが全て確立した後に、高速デジタルデータＳｄ１ｐ、Ｓｄ１ｎを差動信号受信装置１００へ送信する。

差動信号受信装置１００の遅延器４ａ、４ｂは、高速デジタルデータＳｄ１ｐ、Ｓｄ１ｎを受信して所定の遅延処理を実施し、処理後、高速デジタルデータＳｄ１ｐ’、Ｓｄ１ｎ’を高速デジタルデータ信号受信部１０へ出力する。高速デジタルデータ信号受信部１０は、高速デジタルデータＳｄ１ｐ’、Ｓｄ１ｎ’を入力して高速デジタルデータ信号処理部１１へこのデータＳｄ１ｐ’、Ｓｄ１ｎ’を出力する。高速デジタルデータ信号処理部１１は、このデータＳｄ１ｐ’、Ｓｄ１ｎ’を入力して所定の信号処理を実施する。

このように、本発明の第１の実施例に係る差動信号受信装置１００及び差動信号受信方法によれば、差動信号伝送線路を介して正信号Ｓｒ１ｐと負信号Ｓｒ１ｎを有する差動信号を受信する場合であって、差動信号の正信号Ｓｒ１ｐと負信号Ｓｒ１ｎとの間に発生する差動ペア内スキューＬ１のＤＣ電圧レベルＳａ３−２と当該ＤＣ電圧レベルＳａ３−２を判別するための閾値Ｓａ３−３とを比較し、比較後、位相を遅延させる制御信号Ｓａ４、及び遅延状態を表す制御信号Ｓｐ１に基づいて、正信号Ｓｒ１ｐまたは負信号Ｓｒ１ｎに対して所定の遅延量を設定する差動ペア内スキュー調整部８を備えるものである。

従って、位相が進んでいる正信号Ｓｒ１ｐまたは負信号Ｓｒ１ｎを遅延させて差動ペア内スキューＬ１を低減できるようになると共に、差動ペア内スキューＬ１を自動かつ最適に調整できるようになる。これにより、差動信号伝送の信頼性を向上できるようになる。

図９は、本発明に係る第２の実施例としての差動信号受信装置２００の構成例を示すブロック図である。第１の実施例と同様にして、この実施例でも、差動ペア内スキュー調整モードを有している。第１の実施例と同じ構成要素には、同じ番号を付している。図９に示す差動信号受信装置２００は、受信装置の一例であり、図示しない差動信号送信装置から差動信号を受信する。例えば、差動信号受信装置２００は、位相遅延ブロック１、差動ペア内スキュー検出調整ブロック２、高速デジタルデータブロック３、入力端子３０ａ、３０ｂ、出力端子３１ａ、３１ｂ、制御信号入出力端子３２、及び制御部３３から構成される。

制御信号入出力端子３２には制御部３３が接続され、差動ペア内スキュー調整モード時、差動信号送信装置から差動ペア内スキュー調整モードを設定するための制御信号Ｓｂ１が入力され、当該モードが完了すると、差動信号送信装置へ調整完了を示す通知信号Ｓｎ１を出力するようになされる。制御信号Ｓｂ１は、差動信号Ｓｒ１ｐ、Ｓｒ１ｎを位相遅延ブロック１を介して差動ペア内スキュー検出調整ブロック２へ出力するように制御するための信号である。

入力端子３０ａ、３０ｂには、位相遅延ブロック１が接続される。差動ペア内スキュー調整モード時、この入力端子３０ａ、３０ｂから差動ペア内スキュー検出調整用の差動信号Ｓｒ１ｐ、Ｓｒ１ｎを入力し、調整モード終了後の通常データ受信モードでは、高速デジタルデータＳｄ１ｐ、Ｓｄ１ｎを入力して位相遅延処理をする。通常データ受信モードとは、差動ペア内スキュー調整モード以外の動作モードをいう。

例えば、位相遅延ブロック１は、遅延器４ａ、４ｂを備え、この遅延器４ａ、４ｂは、差動ペア内スキュー調整モード時、差動ペア内スキュー検出調整ブロック２からこの差動信号Ｓｒ１ｐ、Ｓｒ１ｎの遅延量を制御するための制御信号Ｓａ５を入力し、この制御信号Ｓａ５に基づいて差動信号Ｓｒ１ｐ、Ｓｒ１ｎの位相を遅延する処理を実施し、遅延処理後、差動ペア内スキュー検出調整用の差動信号Ｓａ１ｐ、Ｓａ１ｎを差動ペア内スキュー検出調整ブロック２へ出力する。

また、遅延器４ａ、４ｂは、通常データ受信モード時、高速デジタルデータＳｄ１ｐ、Ｓｄ１ｎの位相を遅延する処理を所定の遅延量に基づいて実施し、遅延処理後、高速デジタルデータＳｄ１ｐ’、Ｓｄ１ｎ’を高速デジタルデータブロック３へ出力する。

差動ペア内スキュー検出調整ブロック２は、位相遅延ブロック１に接続され、差動ペア内スキューを検出して調整する。例えば、当該ブロック２は、差動ペア内スキュー検出調整用信号受信部５、位相関係検出部６、差動ペア内スキュー調整部８’、及び調整完了通知部９を備える。

差動ペア内スキュー検出調整用信号受信部５は、遅延器４ａ、４ｂ及び制御部３３に接続され、制御部３３から制御信号Ｓｂ２を入力してデータ入力可能状態に切り換えられる。また、この受信部５は、遅延器４ａ、４ｂから差動信号Ｓａ１ｐ、Ｓａ１ｎを入力し、入力した差動信号Ｓａ１ｐ、Ｓａ１ｎを２Ｒ波形整形するために、この差動信号Ｓａ１ｐ、Ｓａ１ｎを図示しないバッファに格納して２Ｒ波形整形し、バッファから２Ｒ波形整形後の差動信号Ｓａ２ｐ、Ｓａ２ｎを取得して位相関係検出部６へ出力する。

位相関係検出部６は、差動ペア内スキュー検出調整用信号受信部５に接続され、差動信号Ｓａ２ｐ、Ｓａ２ｎを入力する。位相関係検出部６は、差動信号の正信号Ｓａ２ｐと負信号Ｓａ２ｎのどちらが遅延しているかを検出する。

例えば、位相関係検出部６は、正信号Ｓａ２ｐと負信号Ｓａ２ｎのいずれか一方の信号遷移点をトリガにして他方の信号の遅延状態を検出する。図３（ａ）に示した例では、正信号Ｓａ２ｐの位相が負信号Ｓａ２ｎの位相に対して進んでいる。このとき、正信号Ｓａ２ｐの立ち上がりエッジのタイミングにおける負信号Ｓａ２ｎは「Ｈｉｇｈ」の状態である。位相関係検出部６は、この遅延状態を表す制御信号Ｓｐ１を差動ペア内スキュー調整部８’へ出力される。

差動ペア内スキュー調整部８’は、位相関係検出部６に接続され、制御信号Ｓｐ１を入力する。差動ペア内スキュー調整部８’は、入力した制御信号Ｓｐ１に基づいて、正信号Ｓｒ１ｐ又は負信号Ｓｒ１ｎに対して所定の遅延量を設定する。

例えば、入力した制御信号Ｓｐ１が差動ペア内スキューを表す「Ｈｉｇｈ」又は「Ｌｏｗ」の情報を含んでいる場合、所定の遅延量を設定し、設定した遅延量の情報を制御信号Ｓａ５として遅延器４ａ、４ｂに出力する。制御信号Ｓｐ１が「Ｈｉｇｈ」又は「Ｌｏｗ」の情報を含んでいない場合、遅延量を設定しない。このとき、遅延量を固定する制御信号Ｓａ５を遅延器４ａ、４ｂに出力し、調整完了通知部９に差動ペア内スキュー調整完了の通知信号Ｓｎ１を出力する。なお、差動ペア内スキューが解消された基準を制御信号Ｓｐ１が「Ｈｉｇｈ」から「Ｌｏｗ」へ、又は、その逆へ遷移した場合に設定することも考えられる。

調整完了通知部９は、差動ペア内スキュー調整部８’に接続され、差動ペア内スキュー調整完了の通知信号Ｓｎ１を入力してこの通知信号Ｓｎ１を制御信号入出力端子３２および制御部３３へ出力する。制御信号入出力端子３２は図示しない送信部にこの通知信号Ｓｎ１を出力し、この送信部は差動信号送信装置へ通知信号Ｓｎ１を送信する。

制御部３３は、制御信号入出力端子３２および調整完了通知部９に接続され、通信経路を制御する。例えば、制御部３３は、制御信号入出力端子３２から制御信号Ｓｂ１を入力した場合、図示しないＲＯＭから初期設定情報を読み取り、通信経路を初期状態に設定する。すなわち、差動ペア内スキュー検出調整用信号受信部５をデータ入力可能状態とし、高速デジタルデータ信号受信部１０をデータ入力不可状態に制御する。また、制御部３３は、調整完了通知部９から通知信号Ｓｎ１を入力した場合、差動ペア内スキュー検出調整用信号受信部５をデータ入力不可状態とし、高速デジタルデータ信号受信部１０をデータ入力可能状態に制御する。

高速デジタルデータブロック３は、位相遅延ブロック１に接続され、高速デジタルデータを処理する。例えば、当該ブロック３は、高速デジタルデータ信号受信部１０、及び高速デジタルデータ信号処理部１１を備える。高速デジタルデータ信号受信部１０は、制御部３３および遅延器４ａ、４ｂに接続され、制御部３３から制御信号Ｓｂ３を入力してデータ入力可能状態に切り換えられ、高速デジタルデータＳｄ１ｐ’、Ｓｄ１ｎ’を入力してこのデータＳｄ１ｐ’、Ｓｄ１ｎ’を高速デジタルデータ信号処理部１１へ出力する。高速デジタルデータ信号処理部１１は、高速デジタルデータ信号受信部１０に接続され、高速デジタルデータＳｄ１ｐ’、Ｓｄ１ｎ’を入力して所定の信号処理を実施して出力端子３１ａ、３１ｂへ処理後のデータを出力する。

第２の実施例の差動信号受信装置２００は、位相関係検出部６により差動ペア内スキューの発生（Ｈｉｇｈ／Ｌｏｗ）を検出し、このスキューの発生に基づいて所定の遅延量を差動ペア内スキュー調整部８’により設定するので、スキューの発生量を検出する差動ペア内スキュー発生量検出部７が不必要になる。従って、第１の実施例の差動信号受信装置１００に比べて機器の構成がシンプルになる。

このように、本発明の第２の実施例に係る差動信号受信装置２００及び差動信号受信方法によれば、差動信号伝送線路を介して正信号Ｓｒ１ｐと負信号Ｓｒ１ｎを有する差動信号を受信する場合であって、差動信号の正信号Ｓｒ１ｐと負信号Ｓｒ１ｎとの間に発生する遅延状態を表す制御信号Ｓｐ１に基づいて、正信号Ｓｒ１ｐまたは負信号Ｓｒ１ｎに対して所定の遅延量を設定する差動ペア内スキュー調整部８’を備えるものである。

従って、位相が進んでいる正信号Ｓｒ１ｐまたは負信号Ｓｒ１ｎを遅延させて差動ペア内スキューＬ１を低減できるようになると共に、差動ペア内スキューＬ１を自動かつ最適に調整できるようになる。これにより、差動信号伝送の信頼性を向上できるようになる。

なお、差動信号送信装置から差動信号受信装置へ差動ペア内スキュー検出調整用の差動信号Ｓｒ１ｐ、Ｓｒ１ｎを送信して差動信号Ｓｒ１ｐ、Ｓｒ１ｎの差動ペア内スキューを調整する作業は、差動信号伝送線路の構成が変わらない限り、最初に一度実施すればよい。例えば、ツイストペアケーブルが抜かれたり、装置の電源が切られたりして送信機器と受信機器との間で接続が切断された場合、再度接続された後に、差動ペア内スキュー調整を実施する。また、差動信号受信装置１００、２００には、入力端子３０ａ、３０ｂと制御信号入出力端子３２とが別々に具備されているが、同一の端子にしてもよい。

差動信号伝送線路を介して正信号と負信号を有した差動信号を受信する差動信号受信装置に適用して好適である。

本発明に係る第１の実施例としての差動信号受信装置１００の構成例を示すブロック図である。 差動ペア内スキュー発生量検出部７の構成例を示すブロック図である。 （ａ）及び（ｂ）は、差動信号の正信号Ｓａ２ｐと負信号Ｓａ２ｎとの位相関係の例を示す説明図である。 （ａ）及び（ｂ）は、差動ペア内スキューＬ１の検出例を示す説明図である。 （ａ）及び（ｂ）は、差動ペア内スキューＬ１の発生量の例（その１）を示す説明図である。 （ａ）及び（ｂ）は、差動ペア内スキューＬ１の発生量の例（その２）を示す説明図である。 差動信号の正信号Ｓａ２ｐと負信号Ｓａ２ｎとの位相関係の例を示す説明図である。 差動信号受信装置１００の動作例を示すフローチャートである。 本発明に係る第２の実施例としての差動信号受信装置２００の構成例を示すブロック図である。

符号の説明

１・・・位相遅延ブロック、２・・・差動ペア内スキュー検出調整ブロック、４ａ、４ｂ・・・遅延器、５・・・差動ペア内スキュー検出調整用信号受信部、６・・・位相関係検出部、７・・・差動ペア内スキュー発生量検出部（検出手段、比較手段）、８・・・差動ペア内スキュー調整部（遅延量設定手段）、９・・・調整完了通知部、２０・・・積分回路、２１・・・ピークホールド回路（変換手段）、２２・・・ピークホールドレベル判定回路、２３・・・スキュー調整判定部、２４・・・閾値設定部、２５・・・コンパレータ、２６・・・差動ペア内スキュー検出部、１００、２００・・・差動信号受信装置

Claims (6)

1. 正信号と負信号を有する差動信号を差動信号伝送線路を介して受信する装置であって、
   前記差動信号の正信号と負信号との間に発生する位相差を検出する検出手段と、
   前記検出手段により検出された前記位相差と当該位相差を判別するための閾値とを比較する比較手段と、
   比較結果に基づいて、前記正信号または負信号に対して所定の遅延量を設定する遅延量設定手段と
   を備えることを特徴とする受信装置。
2. 前記遅延量設定手段は、
   前記位相差が前記閾値より大きい場合、前記遅延量を設定し、
   前記位相差が前記閾値より小さい場合、前記遅延量を設定しないことを特徴とする請求項１に記載の受信装置。
3. 前記検出手段は、
   前記正信号と負信号の排他的論理和、論理積、論理和、又は否定論理を用いて前記位相差を検出することを特徴とする請求項１に記載の受信装置。
4. 前記位相差の情報を直流電圧信号に変換する変換手段を備えることを特徴とする請求項１に記載の受信装置。
5. 前記差動信号の位相差を無くすための位相差調整モードを有していることを特徴とする請求項１に記載の受信装置。
6. 差動信号伝送線路を介して正信号と負信号を有する差動信号を受信する方法であって、
   前記差動信号の正信号と負信号との間に発生する位相差を検出するステップと、
   検出された前記位相差と当該位相差を判別するための閾値とを比較するステップと、
   比較結果に基づいて、前記正信号または負信号に対して所定の遅延量を設定するステップと
   を有することを特徴とする受信方法。

Images