JP5528733B2 - ドライバ回路及びドライバ回路の調整方法 - Google Patents
ドライバ回路及びドライバ回路の調整方法 Download PDFInfo
- Publication number
- JP5528733B2 JP5528733B2 JP2009162024A JP2009162024A JP5528733B2 JP 5528733 B2 JP5528733 B2 JP 5528733B2 JP 2009162024 A JP2009162024 A JP 2009162024A JP 2009162024 A JP2009162024 A JP 2009162024A JP 5528733 B2 JP5528733 B2 JP 5528733B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- unit
- value
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 14
- 230000005540 biological transmission Effects 0.000 claims description 49
- 230000007423 decrease Effects 0.000 claims description 2
- 238000001514 detection method Methods 0.000 description 93
- 238000004891 communication Methods 0.000 description 15
- 230000003247 decreasing effect Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 238000012935 Averaging Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Logic Circuits (AREA)
Description
図1に示すように、通信システムは複数(図1では2つ)の電子機器11a,11bを含み、2つの電子機器11a,11bは、伝送線路12を介して相互通信可能に接続されている。
出力部31は、送信データTDに基づいて、送信データTDに応じた電圧の信号Txを出力する。例えば、送信データTDは2値のデータであり、出力部31は、送信データTDが「0」の場合にグランドレベルの信号Txを出力し、送信データTDが「1」の場合に第1の電圧レベルの信号Txを出力する。
分圧部32は、固定抵抗器R2と可変抵抗器VR3とを含み、これらの抵抗器R2,VR3はノードN1とグランドとの間に直列接続されている。この可変抵抗器VR3は、第1の端子と第2の端子との間の抵抗値が、制御端子に供給される制御信号SC3に応じて変化するものである。固定抵抗器R2と可変抵抗器VR3との間のノードN3は入力部33に接続されている。分圧部32は、ノードN1の電圧(以下、第1電圧V1という)を、固定抵抗器R2の抵抗値と可変抵抗器VR3の抵抗値に応じた分圧比にて第1電圧V1を分圧した電圧をノードN3に生じさせる。このノードN3における電圧、即ち分圧電圧を第3電圧V3とする。ノードN1は、出力部31と可変抵抗器VR1との間であるため、ノードN1の電圧V1は、出力部31が出力する信号Txの電圧である。即ち、分圧部32は、固定抵抗器R2の抵抗値と可変抵抗器VR3の抵抗値に基づく分圧比にて出力部31の出力信号Txの電圧を分圧して第3電圧V3を生成する。
制御部34は、極性検出回路35、振幅検出回路36、調整回路37を含む。
図3には、図1に示すドライバ回路22aのうち、送信信号と受信信号に係わる構成を示している。尚、図2における可変抵抗器VR1,VR3を、それぞれ固定抵抗器R1,R3として示している。また、通信相手のドライバ回路22bは、ドライバ回路22aと同様に構成されているため、ドライバ回路22bの回路部に対して同じ符号を付している。
図4に示すように、極性検出回路35は、コンパレータ41〜44、ローパスフィルタ(LPF)45,46、論理回路47〜50を含む。
LPF46は、信号S13のレベルを平均化した電圧V12を出力する。
図5に示すように、振幅検出回路36は、整流回路51、ローパスフィルタ(LPF)52、A/D変換器53、前値保持レジスタ54、比較器55を含む。
LPF52は、電圧V21を平均化した電圧V22を出力する。
A/D変換器53は、電圧V22をデジタル値に変換し、そのデジタル値(信号)D1を出力する。前値保持レジスタ54は、A/D変換器53から出力される値D1を保持し、その保持した値と等しい値(信号)D2を出力する。
図8に示すように、制御部34は、差電圧V4の極性を検出し(ステップ61)、H検出(検出信号SHがHレベル)の場合には可変抵抗器VR3の抵抗値を設定値A1(例えば、可変抵抗器VR3の最大抵抗値の10パーセント)低下させる(ステップ62)。
次に、制御部34は、差電圧V4の極性を検出し(ステップ70)、L検出の場合には可変抵抗器VR3の抵抗値を設定値A2(5パーセント)増加させ(ステップ71)、再度極性を検出する(ステップ70)。一方、H検出の場合には可変抵抗器VR3の抵抗値を設定値A2(5パーセント)減少させる(ステップ72)。
VR1=VRa×(1−A4×n)
により算出する。上記の式では1から所定値A4×カウント値nを減算しているため、抵抗値を減少させている。尚、実際には、上記の式により算出する値は制御信号SC1の値である。
検出信号SDが小を示す、即ち、調整後のデジタル値D1がレジスタ54に保持した値よりも小さい場合、そのデジタル値D1をレジスタ54に保持させ、カウント値をカウントアップ(n=n+1)し(ステップ86)、可変抵抗器VR1の抵抗値を変更する(ステップ83)。
VR1=VRa×(1+A4×n)
により算出し、可変抵抗器VR1の抵抗値を調整する(ステップ89)。
一致と判定した場合、処理を終了する。
(1)分圧部32は、出力部31に接続された可変抵抗器VR1と出力部31との間の第1電圧V1を、固定抵抗器R2と可変抵抗器VR3とによる分圧比にて分圧して第3電圧V3を生成する。入力部33は、第2電圧V2から第3電圧V3を減算して第4電圧V4を生成する。極性検出回路35は、第4電圧V4の極性と第3電圧V3の極性を比較し、比較結果に応じた検出信号SR1を出力する。そして、調整回路37は、極性検出回路36から出力される検出信号SR1に基づいて、極性が一致するように分圧部32に含まれる可変抵抗器VR3を調整するようにした。その結果、受信電圧から送信電圧を除去するために生成する分圧電圧V3の調整を容易に行うことができ、受信状態の劣化を抑制することができる。
・上記実施形態では、極性検出回路35のコンパレータ41に第3電圧V3を供給して、第4電圧V4の極性を判定するようにしたが、第2電圧V2を用いて第4電圧V4の極性を判定するようにしてもよい。
・上記実施形態では、分圧部32に含まれる固定抵抗器R2をノードN1に接続したが、可変抵抗器VR3をノードN1に接続してもよい。
22a,22b ドライバ回路
31 出力部
32 分圧部
33 入力部
34 制御部
35 極性検出回路(比較部)
36 振幅検出回路(整流部)
37 調整回路(調整部,終端抵抗調整部)
VR1 可変抵抗器(終端抵抗)
R2 固定抵抗器
VR3 可変抵抗器
V1〜V4 第1〜第4電圧
SR1,SR2 検出信号
Claims (6)
- 出力部と、
前記出力部に接続された可変終端抵抗と前記出力部との間の第1電圧を分圧する分圧部と、
前記可変終端抵抗と伝送路との間の第2電圧、及び前記分圧部から出力される第3電圧の差分を、前記第2電圧又は前記第3電圧と比較する比較部と、
前記差分の振幅を最小にするために前記可変終端抵抗の抵抗値を調整し、前記比較部による比較結果に基づいて、前記分圧部の分圧比を調整する調整部と、
を有し、
前記調整部は、調整回数が増加すると前記分圧比の変化幅を小さくすることを特徴とするドライバ回路。 - 前記比較部は、前記差分の極性と前記第2電圧の極性又は前記第3電圧の極性とを比較することを特徴とする請求項1に記載のドライバ回路。
- 前記調整部は、前記差分と前記第2電圧又は前記第3電圧との差が減少するように、前記分圧比を調整することを特徴とする請求項2に記載のドライバ回路。
- 前記差分の電圧を整流する整流部と、
前記整流部による結果に応じて、前記可変終端抵抗の抵抗値を調整する終端抵抗調整部と
を有することを特徴とする請求項1〜3の何れか1項に記載のドライバ回路。 - 前記終端抵抗調整部は、調整回数が増加すると前記可変終端抵抗の抵抗値の変化幅を小さくすることを特徴とする請求項4に記載のドライバ回路。
- 出力部に接続された可変終端抵抗と前記出力部との間の第1電圧を分圧した第3電圧と、前記可変終端抵抗と伝送路との間の第2電圧との差分を、前記第2電圧又は前記第3電圧と比較し、
前記差分の振幅を最小にするために前記可変終端抵抗の抵抗値を調整し、前記比較結果に基づいて、前記第3電圧を生成する分圧比を調整し、
前記分圧比の調整回数が増加すると前記分圧比の変化幅を小さくする
ことを特徴とするドライバ回路の調整方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009162024A JP5528733B2 (ja) | 2009-07-08 | 2009-07-08 | ドライバ回路及びドライバ回路の調整方法 |
US12/826,317 US8149026B2 (en) | 2009-07-08 | 2010-06-29 | Driver circuit and adjustment method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009162024A JP5528733B2 (ja) | 2009-07-08 | 2009-07-08 | ドライバ回路及びドライバ回路の調整方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014033973A Division JP5686913B2 (ja) | 2014-02-25 | 2014-02-25 | ドライバ回路及びドライバ回路の調整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011019064A JP2011019064A (ja) | 2011-01-27 |
JP5528733B2 true JP5528733B2 (ja) | 2014-06-25 |
Family
ID=43426991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009162024A Active JP5528733B2 (ja) | 2009-07-08 | 2009-07-08 | ドライバ回路及びドライバ回路の調整方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8149026B2 (ja) |
JP (1) | JP5528733B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020167634A (ja) * | 2019-03-29 | 2020-10-08 | ソニーセミコンダクタソリューションズ株式会社 | 送信装置、受信装置、及び伝送システム |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02200017A (ja) * | 1989-01-30 | 1990-08-08 | Nec Corp | エコーキャンセラ形加入者伝送のためのハイブリッド回路 |
JPH04369127A (ja) * | 1991-06-18 | 1992-12-21 | Ricoh Co Ltd | 2線4線変換回路 |
JPH07303100A (ja) * | 1994-05-10 | 1995-11-14 | Fuji Electric Co Ltd | 信号同期制御回路 |
JP3948944B2 (ja) * | 2001-11-27 | 2007-07-25 | ローム株式会社 | 電源装置 |
CN1618180A (zh) | 2001-12-26 | 2005-05-18 | 格鲁斯番维拉塔公司 | 简易自适应混合电路 |
DE10245133B4 (de) * | 2002-09-27 | 2007-12-13 | Infineon Technologies Ag | Kalibrierungsanordnung |
-
2009
- 2009-07-08 JP JP2009162024A patent/JP5528733B2/ja active Active
-
2010
- 2010-06-29 US US12/826,317 patent/US8149026B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011019064A (ja) | 2011-01-27 |
US20110006812A1 (en) | 2011-01-13 |
US8149026B2 (en) | 2012-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI572153B (zh) | 單傳輸線傳輸介面與單傳輸線傳輸方法以及使用單傳輸線傳輸方法之電源供應系統 | |
US20100142606A1 (en) | Transmission line loss compensation circuit and transmission line loss compensation method | |
CN107527588B (zh) | 一种显示驱动电路、其驱动方法及显示装置 | |
US8390614B2 (en) | Timing controller and clock signal detection circuit thereof | |
US10320371B2 (en) | Method and apparatus for reducing impact of transistor random mismatch in circuits | |
US9007436B2 (en) | Image data receiving apparatus and image data transmission system | |
EP2352133B1 (en) | Transmission input circuit | |
KR20170035027A (ko) | 데이터 송신장치, 데이터 수신장치, 데이터 송수신 시스템 | |
JP5686913B2 (ja) | ドライバ回路及びドライバ回路の調整方法 | |
JP5528733B2 (ja) | ドライバ回路及びドライバ回路の調整方法 | |
WO2011128956A1 (ja) | インターフェイス装置 | |
JP5202118B2 (ja) | 通信システム、受信器、及び適応等化器 | |
JP2007295021A (ja) | 受信装置及び受信方法 | |
US8963578B2 (en) | Receiver | |
US9454162B2 (en) | Calibration circuit and semiconductor device including the same | |
JP7103836B2 (ja) | ゼロクロス検出回路およびセンサ装置 | |
US10084471B1 (en) | Analog to digital converter and wireless communication device | |
JPH10308655A (ja) | クロックパルス伝送回路 | |
US9843438B2 (en) | Transmission device, reception device, and transceiver system | |
US20180074125A1 (en) | Circuit and Method for Differential Signal Skew Detection | |
CN107846207B (zh) | 差动信号偏斜检测电路 | |
JP6371111B2 (ja) | 受信装置 | |
US11979122B2 (en) | Isolation amplifier and anomaly state detection device | |
US10601572B2 (en) | Image processing apparatus with an improved image distortion control | |
CN116594940A (zh) | Soc芯片、电子设备、检测电路、时钟信号恢复方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130604 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130717 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130822 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140225 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140318 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140416 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5528733 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |