JP3948944B2 - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP3948944B2 JP3948944B2 JP2001361205A JP2001361205A JP3948944B2 JP 3948944 B2 JP3948944 B2 JP 3948944B2 JP 2001361205 A JP2001361205 A JP 2001361205A JP 2001361205 A JP2001361205 A JP 2001361205A JP 3948944 B2 JP3948944 B2 JP 3948944B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reference voltage
- output
- power supply
- supply device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
Description
【０００１】
【発明の属する技術分野】
本発明は、出力電圧に応じて変動する参照電圧が基準電圧と一致するように、入力電圧から所定の出力電圧を生成して負荷に供給する電源装置に関する。
【０００２】
【従来の技術】
出力電圧に応じて変動する参照電圧が基準電圧と一致するように、入力電圧から所定の出力電圧を生成して負荷に供給する電源装置では、入力電圧や負荷に流れる電流（以下、負荷電流と呼ぶ）がある程度変動しても出力電圧を所定値に維持しようとするフィードバック制御が行われる。
【０００３】
ただし、上記のフィードバック制御が行われていても、電源装置の出力電圧は通常、入力電圧の増大に伴って上昇し、負荷電流の増大に伴って低下する傾向を示す。そのため、上記構成から成る電源装置では、入力電圧や負荷電流が大きく変動した場合、出力電圧を所定値に維持できなくなるという課題があった。
【０００４】
そこで、従来の電源装置では、出力制御手段であるレギュレータＩＣのゲインを負荷電流に応じて調整することにより、電源変動や負荷変動に伴う出力電圧変動の抑制が図られていた（特開２０００−４７７３８号公報等を参照）。
【０００５】
【発明が解決しようとする課題】
確かに、上記構成から成る電源装置であれば、電源変動や負荷変動に伴う出力電圧変動を抑制して、出力電圧を所定範囲内（負荷の電源規格内）に収めることが可能である。
【０００６】
しかしながら、上記課題をレギュレータＩＣのゲイン調整によって解決しようとする場合、電源変動や負荷変動に伴う出力電圧変動の低減（すなわちレギュレータＩＣのゲインアップ）と発振がトレードオフの関係にあるため、両者のバランスを取るのが非常に難しかった。
【０００７】
特に、近年では、負荷の電源規格の厳格化に伴って、大きな入力変動や負荷変動が生じても出力電圧が変動しにくい高精度な電源装置が求められている。このような電源装置を実現するためには、入力電圧や負荷電流に応じてゲインを幅広く変化させることで出力電圧変動を最小限に抑えながらも、全ゲイン範囲で発振を回避するための位相余裕を持たせる必要があり、電源装置の設計が非常に困難となっていた。
【０００８】
本発明は、上記の問題点に鑑み、電源変動や負荷変動に伴う出力電圧変動を簡易な構成で低減することが可能な電源装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る電源装置は、出力電圧に応じて変動する参照電圧を基準電圧と一致させるように、入力電圧から前記出力電圧を生成して負荷に供給する電源装置において、前記参照電圧に応じて前記基準電圧を変化させる基準電圧可変手段を有して成る構成としている。
【００１０】
なお、上記構成から成る電源装置において、前記基準電圧可変手段は、前記基準電圧を分圧することでｎ段階の電圧レベルを生成する電圧レベル生成部と、各電圧レベルと前記参照電圧とをそれぞれ比較するｎ個のコンパレータと、各コンパレータの出力に応じて前記基準電圧を生成する基準電圧生成部と、を有して成る構成にするとよい。
【００１１】
また、上記構成から成る電源装置において、前記基準電圧生成部は、固定電圧が印加される電源ラインに直列接続されたｎ個の抵抗と、各抵抗に並列接続されたｎ個のスイッチと、同じく各抵抗に並列接続されたｎ個のコンデンサと、を有して成り、前記コンパレータの出力に応じた各スイッチのオン／オフ制御によって、前記固定電圧の分圧比をｎ段階に変化させる構成にするとよい。
【００１２】
【発明の実施の形態】
図１は本発明に係る電源装置の一実施形態を示す回路図である。本図に示すレギュレータ出力回路ＲＥＧ１は、固定電圧Ｖｒｅｆを分圧することで得られた基準電圧Ｖａと、出力電圧Ｖｏを分圧することで得られた参照電圧Ｖｂを比較し、Ｖａ＞Ｖｂならば出力電圧Ｖｏを上げるように、Ｖａ＜Ｖｂならば出力電圧Ｖｏを下げるように、入力電圧Ｖｉｎから出力電圧Ｖｏを生成して負荷Ｚに供給する出力制御手段である。
【００１３】
すなわち、レギュレータ出力回路ＲＥＧ１では、入力電圧Ｖｉｎや負荷Ｚに流れる電流Ｉｏ（以下、負荷電流Ｉｏと呼ぶ）が変動しても、出力電圧Ｖｏを所定値に維持しようとするフィードバック制御が行われる。なお、レギュレータ出力回路ＲＥＧ１としては、種々のシリーズレギュレータＩＣやスイッチングレギュレータＩＣ等の出力回路を適用することができる。
【００１４】
固定電圧Ｖｒｅｆを分圧することで基準電圧Ｖａを得る基準電圧生成部は、固定電圧Ｖｒｅｆが印加される電源ラインとグランドとの間に直列接続されたｎ個の抵抗Ｒ１１〜Ｒ１ｎ及び抵抗Ｒ２、Ｒ３と、抵抗Ｒ１１〜Ｒ１ｎに並列接続されたｎ個のスイッチＳ１〜Ｓｎと、同じく抵抗Ｒ１〜Ｒ１ｎに並列接続されたｎ個のコンデンサＣ１〜Ｃｎと、を有して成る。該基準電圧生成部の出力端に相当する抵抗Ｒ２、Ｒ３の接続ノードは、バッファＢＵＦ１を介して、レギュレータ出力回路ＲＥＧ１の非反転入力端子に接続されている。従って、基準電圧生成部では、スイッチＳ１〜Ｓｎのオン／オフ制御を行うことで、固定電圧Ｖｒｅｆの分圧比をｎ段階に変化させ、基準電圧Ｖａを段階的に変化させることができる。
【００１５】
なお、スイッチＳ１〜Ｓｎは、基準電圧Ｖａを分圧することで得られる電圧レベルＶａ１〜Ｖａｎと参照電圧Ｖｂを各々比較するｎ個のコンパレータＣＯＭＰ１〜ＣＯＭＰｎの出力に応じてオン／オフ制御される。より具体的に言うと、スイッチＳ１〜Ｓｎは、各々を制御するコンパレータＣＯＭＰ１〜ＣＯＭＰｎの出力がＨレベルであればオン状態となり、Ｌレベルであればオフ状態となる。
【００１６】
また、前述した通り、本実施形態の基準電圧生成部は、各抵抗Ｒ１１〜Ｒ１ｎに対して、スイッチＳ１〜Ｓｎだけでなく、コンデンサＣ１〜Ｃｎを並列接続した構成である。このような構成とすることにより、スイッチＳ１〜Ｓｎを切り換える際、基準電圧Ｖａに重畳するスイッチングノイズを低減することができる。
【００１７】
基準電圧Ｖａを分圧することでｎ段階の電圧レベルＶａ１〜Ｖａｎを得る電圧レベル生成部は、バッファＢＵＦ１の出力端子とグランドとの間に直列接続されたｎ個の抵抗Ｒ４１〜Ｒ４ｎ及び抵抗Ｒ５から成る。なお、電圧レベル生成部の出力端に相当する各抵抗間の接続ノードは、それぞれコンパレータＣＯＭＰ１〜ＣＯＭＰｎの非反転入力端子に接続されている。
【００１８】
出力電圧Ｖｏを分圧することで参照電圧Ｖｂを得る参照電圧生成部は、レギュレータ出力回路ＲＥＧ１の出力端子とグランドの間に直列接続された抵抗Ｒ６、Ｒ７から成る。なお、該参照電圧生成部の出力端に相当する抵抗Ｒ６、Ｒ７の接続ノードは、レギュレータ出力回路ＲＥＧ１及びコンパレータＣＯＭＰ１〜ＣＯＭＰｎの各反転入力端子にそれぞれ接続されている。
【００１９】
従って、コンパレータＣＯＭＰ１〜ＣＯＭＰｎは、参照電圧Ｖｂがそれぞれの電圧レベルＶａ１〜Ｖａｎを下回ったときにＨレベルを出力し、それ以外のときはＬレベルを出力する。
【００２０】
次に、上記構成から成る電源装置の動作について、図２を参照しながら詳細に説明する。図２は負荷電流Ｉｏと出力電圧Ｖｏの関係を示す図である。図中の実線は、本実施形態の電源装置における負荷電流Ｉｏと出力電圧Ｖｏの関係を示しており、一点鎖線は、基準電圧Ｖａを固定した場合における負荷電流Ｉｏと出力電圧Ｖｏの関係を参考までに示している。なお、本図左端では、スイッチＳ１〜Ｓｎが全てオフされて、基準電圧Ｖａが最低値に設定されているものとする。
【００２１】
上記状態から負荷電流Ｉｏが増大すると、出力電圧Ｖｏは負荷電流Ｉｏの増大に伴って低下する。このとき、参照電圧Ｖｂも出力電圧Ｖｏに応じて低下する。参照電圧Ｖｂが電圧レベルＶａ１を下回ると、コンパレータＣＯＭＰ１の出力がＬレベルからＨレベルに変遷してスイッチＳ１がオンされ、基準電圧Ｖａが現状から１段階持ち上げられる。従って、レギュレータ出力回路ＲＥＧ１は、参照電圧Ｖｂが１段上がった基準電圧Ｖａと一致するまで出力電圧Ｖｏを上昇させる。
【００２２】
なお、本実施形態の電圧レベル生成部は、基準電圧Ｖａを分圧することで電圧レベルＶａ１〜Ｖａｎを生成する構成であるため、基準電圧Ｖａが持ち上げられると電圧レベルＶａ１〜Ｖａｎも持ち上げられる。従って、基準電圧生成部及び電圧レベル生成部の分圧比を適宜設定しておけば、上記した出力電圧Ｖｏの上昇によってコンパレータＣＯＭＰ１の出力がＬレベルに戻ってしまうことはない。
【００２３】
負荷電流Ｉｏがさらに増大した場合も同様であり、出力電圧Ｖｏの低下に伴って参照電圧Ｖｂが電圧レベルＶａ２〜Ｖａｎを各々下回る度に、コンパレータＣＯＭＰ２〜ＣＯＭＰｎの出力がＬレベルからＨレベルに変遷して、基準電圧Ｖａが１段階ずつ持ち上げられる。従って、レギュレータ出力回路ＲＥＧ１は、参照電圧Ｖｂが各段階の基準電圧Ｖａと一致するまで出力電圧Ｖｏを上昇させる。
【００２４】
このように、参照電圧Ｖｂに応じて基準電圧Ｖａを変化させる構成とすれば、負荷変動に伴う出力電圧Ｖｏの変動量を、基準電圧Ｖａが固定された場合における変動量ΔＶの１／ｎにまで低減することができる。また、負荷Ｚの電源規格が変更されても、制御ビット数ｎを変更するだけで即座に対応することが可能である。さらに、本実施形態の電源装置では、レギュレータ出力回路ＲＥＧ１のゲインを固定できるので、所定ゲインで発振を回避するための位相余裕を持たせれば足りる。従って、電源装置の設計が非常に容易となる。
【００２５】
なお、上記の実施形態では、負荷変動に伴う出力電圧変動を抑制する動作を例に挙げて説明を行ったが、電源変動に伴う出力電圧変動についても、同様の動作で抑制することが可能であることは言うまでもない。また、上記の説明では、電源装置としてのみ説明したが、本装置の回路をＩＣ内の電源回路として用い、様々な装置を形成するようにしても構わないし、レギュレータ出力回路ＲＥＧ１に従来例で示した出力回路の構成を用いても構わない。
【００２６】
【発明の効果】
上記で説明した通り、本発明に係る電源装置は、出力電圧に応じて変動する参照電圧を基準電圧と一致させるように、入力電圧から前記出力電圧を生成して負荷に供給する電源装置において、前記参照電圧に応じて前記基準電圧を変化させる基準電圧可変手段を有して成る構成としている。
【００２７】
このような構成とすることにより、電源装置の出力制御手段であるレギュレータのゲインを変化させることなく、電源変動や負荷変動に伴う出力電圧の変動量を低減することができる。従って、レギュレータには所定ゲインで発振を回避するための位相余裕を持たせれば足りるので、電源装置の設計が容易となる。
【００２８】
なお、上記構成から成る電源装置において、前記基準電圧可変手段は、前記基準電圧を分圧することでｎ段階の電圧レベルを生成する電圧レベル生成部と、各電圧レベルと前記参照電圧とをそれぞれ比較するｎ個のコンパレータと、各コンパレータの出力に応じて前記基準電圧を生成する基準電圧生成部と、を有して成る構成にするとよい。
【００２９】
このような構成とすることにより、電源変動や負荷変動に伴う出力電圧の変動量を、基準電圧が固定された場合における変動量の１／ｎにまで低減することができる。また、負荷の電源規格が変更されても、制御ビット数ｎを変更するだけで即座に対応することが可能である。
【００３０】
また、上記構成から成る電源装置において、前記基準電圧生成部は、固定電圧が印加される電源ラインに直列接続されたｎ個の抵抗と、各抵抗に並列接続されたｎ個のスイッチと、同じく各抵抗に並列接続されたｎ個のコンデンサと、を有して成り、前記コンパレータの出力に応じた各スイッチのオン／オフ制御によって、前記固定電圧の分圧比をｎ段階に変化させる構成にするとよい。
【００３１】
このような構成とすることにより、基準電圧を切り換える際、該基準電圧に重畳するスイッチングノイズを低減することができる。
【図面の簡単な説明】
【図１】 本発明に係る電源装置の一実施形態を示す回路図である。
【図２】 負荷電流Ｉｏと出力電圧Ｖｏの関係を示す図である。
【符号の説明】
ＲＥＧ１ レギュレータ出力回路
ＣＯＭＰ１〜ＣＯＭＰｎ コンパレータ
ＢＵＦ１ バッファ
Ｒ１１〜Ｒ１ｎ、Ｒ２、Ｒ３、Ｒ４１〜Ｒ４ｎ、Ｒ５、Ｒ６、Ｒ７ 抵抗
Ｓ１〜Ｓｎ スイッチ
Ｃ１〜Ｃｎ コンデンサ
Ｚ 負荷
Ｖｉｎ 入力電圧
Ｖｏ 出力電圧
Ｉｏ 負荷電流
Ｖｒｅｆ 固定電圧
Ｖａ 基準電圧
Ｖａ１〜Ｖａｎ 電圧レベル
Ｖｂ 参照電圧
【発明の属する技術分野】
本発明は、出力電圧に応じて変動する参照電圧が基準電圧と一致するように、入力電圧から所定の出力電圧を生成して負荷に供給する電源装置に関する。
【０００２】
【従来の技術】
出力電圧に応じて変動する参照電圧が基準電圧と一致するように、入力電圧から所定の出力電圧を生成して負荷に供給する電源装置では、入力電圧や負荷に流れる電流（以下、負荷電流と呼ぶ）がある程度変動しても出力電圧を所定値に維持しようとするフィードバック制御が行われる。
【０００３】
ただし、上記のフィードバック制御が行われていても、電源装置の出力電圧は通常、入力電圧の増大に伴って上昇し、負荷電流の増大に伴って低下する傾向を示す。そのため、上記構成から成る電源装置では、入力電圧や負荷電流が大きく変動した場合、出力電圧を所定値に維持できなくなるという課題があった。
【０００４】
そこで、従来の電源装置では、出力制御手段であるレギュレータＩＣのゲインを負荷電流に応じて調整することにより、電源変動や負荷変動に伴う出力電圧変動の抑制が図られていた（特開２０００−４７７３８号公報等を参照）。
【０００５】
【発明が解決しようとする課題】
確かに、上記構成から成る電源装置であれば、電源変動や負荷変動に伴う出力電圧変動を抑制して、出力電圧を所定範囲内（負荷の電源規格内）に収めることが可能である。
【０００６】
しかしながら、上記課題をレギュレータＩＣのゲイン調整によって解決しようとする場合、電源変動や負荷変動に伴う出力電圧変動の低減（すなわちレギュレータＩＣのゲインアップ）と発振がトレードオフの関係にあるため、両者のバランスを取るのが非常に難しかった。
【０００７】
特に、近年では、負荷の電源規格の厳格化に伴って、大きな入力変動や負荷変動が生じても出力電圧が変動しにくい高精度な電源装置が求められている。このような電源装置を実現するためには、入力電圧や負荷電流に応じてゲインを幅広く変化させることで出力電圧変動を最小限に抑えながらも、全ゲイン範囲で発振を回避するための位相余裕を持たせる必要があり、電源装置の設計が非常に困難となっていた。
【０００８】
本発明は、上記の問題点に鑑み、電源変動や負荷変動に伴う出力電圧変動を簡易な構成で低減することが可能な電源装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る電源装置は、出力電圧に応じて変動する参照電圧を基準電圧と一致させるように、入力電圧から前記出力電圧を生成して負荷に供給する電源装置において、前記参照電圧に応じて前記基準電圧を変化させる基準電圧可変手段を有して成る構成としている。
【００１０】
なお、上記構成から成る電源装置において、前記基準電圧可変手段は、前記基準電圧を分圧することでｎ段階の電圧レベルを生成する電圧レベル生成部と、各電圧レベルと前記参照電圧とをそれぞれ比較するｎ個のコンパレータと、各コンパレータの出力に応じて前記基準電圧を生成する基準電圧生成部と、を有して成る構成にするとよい。
【００１１】
また、上記構成から成る電源装置において、前記基準電圧生成部は、固定電圧が印加される電源ラインに直列接続されたｎ個の抵抗と、各抵抗に並列接続されたｎ個のスイッチと、同じく各抵抗に並列接続されたｎ個のコンデンサと、を有して成り、前記コンパレータの出力に応じた各スイッチのオン／オフ制御によって、前記固定電圧の分圧比をｎ段階に変化させる構成にするとよい。
【００１２】
【発明の実施の形態】
図１は本発明に係る電源装置の一実施形態を示す回路図である。本図に示すレギュレータ出力回路ＲＥＧ１は、固定電圧Ｖｒｅｆを分圧することで得られた基準電圧Ｖａと、出力電圧Ｖｏを分圧することで得られた参照電圧Ｖｂを比較し、Ｖａ＞Ｖｂならば出力電圧Ｖｏを上げるように、Ｖａ＜Ｖｂならば出力電圧Ｖｏを下げるように、入力電圧Ｖｉｎから出力電圧Ｖｏを生成して負荷Ｚに供給する出力制御手段である。
【００１３】
すなわち、レギュレータ出力回路ＲＥＧ１では、入力電圧Ｖｉｎや負荷Ｚに流れる電流Ｉｏ（以下、負荷電流Ｉｏと呼ぶ）が変動しても、出力電圧Ｖｏを所定値に維持しようとするフィードバック制御が行われる。なお、レギュレータ出力回路ＲＥＧ１としては、種々のシリーズレギュレータＩＣやスイッチングレギュレータＩＣ等の出力回路を適用することができる。
【００１４】
固定電圧Ｖｒｅｆを分圧することで基準電圧Ｖａを得る基準電圧生成部は、固定電圧Ｖｒｅｆが印加される電源ラインとグランドとの間に直列接続されたｎ個の抵抗Ｒ１１〜Ｒ１ｎ及び抵抗Ｒ２、Ｒ３と、抵抗Ｒ１１〜Ｒ１ｎに並列接続されたｎ個のスイッチＳ１〜Ｓｎと、同じく抵抗Ｒ１〜Ｒ１ｎに並列接続されたｎ個のコンデンサＣ１〜Ｃｎと、を有して成る。該基準電圧生成部の出力端に相当する抵抗Ｒ２、Ｒ３の接続ノードは、バッファＢＵＦ１を介して、レギュレータ出力回路ＲＥＧ１の非反転入力端子に接続されている。従って、基準電圧生成部では、スイッチＳ１〜Ｓｎのオン／オフ制御を行うことで、固定電圧Ｖｒｅｆの分圧比をｎ段階に変化させ、基準電圧Ｖａを段階的に変化させることができる。
【００１５】
なお、スイッチＳ１〜Ｓｎは、基準電圧Ｖａを分圧することで得られる電圧レベルＶａ１〜Ｖａｎと参照電圧Ｖｂを各々比較するｎ個のコンパレータＣＯＭＰ１〜ＣＯＭＰｎの出力に応じてオン／オフ制御される。より具体的に言うと、スイッチＳ１〜Ｓｎは、各々を制御するコンパレータＣＯＭＰ１〜ＣＯＭＰｎの出力がＨレベルであればオン状態となり、Ｌレベルであればオフ状態となる。
【００１６】
また、前述した通り、本実施形態の基準電圧生成部は、各抵抗Ｒ１１〜Ｒ１ｎに対して、スイッチＳ１〜Ｓｎだけでなく、コンデンサＣ１〜Ｃｎを並列接続した構成である。このような構成とすることにより、スイッチＳ１〜Ｓｎを切り換える際、基準電圧Ｖａに重畳するスイッチングノイズを低減することができる。
【００１７】
基準電圧Ｖａを分圧することでｎ段階の電圧レベルＶａ１〜Ｖａｎを得る電圧レベル生成部は、バッファＢＵＦ１の出力端子とグランドとの間に直列接続されたｎ個の抵抗Ｒ４１〜Ｒ４ｎ及び抵抗Ｒ５から成る。なお、電圧レベル生成部の出力端に相当する各抵抗間の接続ノードは、それぞれコンパレータＣＯＭＰ１〜ＣＯＭＰｎの非反転入力端子に接続されている。
【００１８】
出力電圧Ｖｏを分圧することで参照電圧Ｖｂを得る参照電圧生成部は、レギュレータ出力回路ＲＥＧ１の出力端子とグランドの間に直列接続された抵抗Ｒ６、Ｒ７から成る。なお、該参照電圧生成部の出力端に相当する抵抗Ｒ６、Ｒ７の接続ノードは、レギュレータ出力回路ＲＥＧ１及びコンパレータＣＯＭＰ１〜ＣＯＭＰｎの各反転入力端子にそれぞれ接続されている。
【００１９】
従って、コンパレータＣＯＭＰ１〜ＣＯＭＰｎは、参照電圧Ｖｂがそれぞれの電圧レベルＶａ１〜Ｖａｎを下回ったときにＨレベルを出力し、それ以外のときはＬレベルを出力する。
【００２０】
次に、上記構成から成る電源装置の動作について、図２を参照しながら詳細に説明する。図２は負荷電流Ｉｏと出力電圧Ｖｏの関係を示す図である。図中の実線は、本実施形態の電源装置における負荷電流Ｉｏと出力電圧Ｖｏの関係を示しており、一点鎖線は、基準電圧Ｖａを固定した場合における負荷電流Ｉｏと出力電圧Ｖｏの関係を参考までに示している。なお、本図左端では、スイッチＳ１〜Ｓｎが全てオフされて、基準電圧Ｖａが最低値に設定されているものとする。
【００２１】
上記状態から負荷電流Ｉｏが増大すると、出力電圧Ｖｏは負荷電流Ｉｏの増大に伴って低下する。このとき、参照電圧Ｖｂも出力電圧Ｖｏに応じて低下する。参照電圧Ｖｂが電圧レベルＶａ１を下回ると、コンパレータＣＯＭＰ１の出力がＬレベルからＨレベルに変遷してスイッチＳ１がオンされ、基準電圧Ｖａが現状から１段階持ち上げられる。従って、レギュレータ出力回路ＲＥＧ１は、参照電圧Ｖｂが１段上がった基準電圧Ｖａと一致するまで出力電圧Ｖｏを上昇させる。
【００２２】
なお、本実施形態の電圧レベル生成部は、基準電圧Ｖａを分圧することで電圧レベルＶａ１〜Ｖａｎを生成する構成であるため、基準電圧Ｖａが持ち上げられると電圧レベルＶａ１〜Ｖａｎも持ち上げられる。従って、基準電圧生成部及び電圧レベル生成部の分圧比を適宜設定しておけば、上記した出力電圧Ｖｏの上昇によってコンパレータＣＯＭＰ１の出力がＬレベルに戻ってしまうことはない。
【００２３】
負荷電流Ｉｏがさらに増大した場合も同様であり、出力電圧Ｖｏの低下に伴って参照電圧Ｖｂが電圧レベルＶａ２〜Ｖａｎを各々下回る度に、コンパレータＣＯＭＰ２〜ＣＯＭＰｎの出力がＬレベルからＨレベルに変遷して、基準電圧Ｖａが１段階ずつ持ち上げられる。従って、レギュレータ出力回路ＲＥＧ１は、参照電圧Ｖｂが各段階の基準電圧Ｖａと一致するまで出力電圧Ｖｏを上昇させる。
【００２４】
このように、参照電圧Ｖｂに応じて基準電圧Ｖａを変化させる構成とすれば、負荷変動に伴う出力電圧Ｖｏの変動量を、基準電圧Ｖａが固定された場合における変動量ΔＶの１／ｎにまで低減することができる。また、負荷Ｚの電源規格が変更されても、制御ビット数ｎを変更するだけで即座に対応することが可能である。さらに、本実施形態の電源装置では、レギュレータ出力回路ＲＥＧ１のゲインを固定できるので、所定ゲインで発振を回避するための位相余裕を持たせれば足りる。従って、電源装置の設計が非常に容易となる。
【００２５】
なお、上記の実施形態では、負荷変動に伴う出力電圧変動を抑制する動作を例に挙げて説明を行ったが、電源変動に伴う出力電圧変動についても、同様の動作で抑制することが可能であることは言うまでもない。また、上記の説明では、電源装置としてのみ説明したが、本装置の回路をＩＣ内の電源回路として用い、様々な装置を形成するようにしても構わないし、レギュレータ出力回路ＲＥＧ１に従来例で示した出力回路の構成を用いても構わない。
【００２６】
【発明の効果】
上記で説明した通り、本発明に係る電源装置は、出力電圧に応じて変動する参照電圧を基準電圧と一致させるように、入力電圧から前記出力電圧を生成して負荷に供給する電源装置において、前記参照電圧に応じて前記基準電圧を変化させる基準電圧可変手段を有して成る構成としている。
【００２７】
このような構成とすることにより、電源装置の出力制御手段であるレギュレータのゲインを変化させることなく、電源変動や負荷変動に伴う出力電圧の変動量を低減することができる。従って、レギュレータには所定ゲインで発振を回避するための位相余裕を持たせれば足りるので、電源装置の設計が容易となる。
【００２８】
なお、上記構成から成る電源装置において、前記基準電圧可変手段は、前記基準電圧を分圧することでｎ段階の電圧レベルを生成する電圧レベル生成部と、各電圧レベルと前記参照電圧とをそれぞれ比較するｎ個のコンパレータと、各コンパレータの出力に応じて前記基準電圧を生成する基準電圧生成部と、を有して成る構成にするとよい。
【００２９】
このような構成とすることにより、電源変動や負荷変動に伴う出力電圧の変動量を、基準電圧が固定された場合における変動量の１／ｎにまで低減することができる。また、負荷の電源規格が変更されても、制御ビット数ｎを変更するだけで即座に対応することが可能である。
【００３０】
また、上記構成から成る電源装置において、前記基準電圧生成部は、固定電圧が印加される電源ラインに直列接続されたｎ個の抵抗と、各抵抗に並列接続されたｎ個のスイッチと、同じく各抵抗に並列接続されたｎ個のコンデンサと、を有して成り、前記コンパレータの出力に応じた各スイッチのオン／オフ制御によって、前記固定電圧の分圧比をｎ段階に変化させる構成にするとよい。
【００３１】
このような構成とすることにより、基準電圧を切り換える際、該基準電圧に重畳するスイッチングノイズを低減することができる。
【図面の簡単な説明】
【図１】 本発明に係る電源装置の一実施形態を示す回路図である。
【図２】 負荷電流Ｉｏと出力電圧Ｖｏの関係を示す図である。
【符号の説明】
ＲＥＧ１ レギュレータ出力回路
ＣＯＭＰ１〜ＣＯＭＰｎ コンパレータ
ＢＵＦ１ バッファ
Ｒ１１〜Ｒ１ｎ、Ｒ２、Ｒ３、Ｒ４１〜Ｒ４ｎ、Ｒ５、Ｒ６、Ｒ７ 抵抗
Ｓ１〜Ｓｎ スイッチ
Ｃ１〜Ｃｎ コンデンサ
Ｚ 負荷
Ｖｉｎ 入力電圧
Ｖｏ 出力電圧
Ｉｏ 負荷電流
Ｖｒｅｆ 固定電圧
Ｖａ 基準電圧
Ｖａ１〜Ｖａｎ 電圧レベル
Ｖｂ 参照電圧
Claims (2)
- 出力電圧に応じて変動する参照電圧を基準電圧と一致させるように、入力電圧から前記出力電圧を生成して負荷に供給する電源装置において、
前記参照電圧に応じて前記基準電圧を変化させる基準電圧可変手段を有して成り、
前記基準電圧可変手段は、前記基準電圧を分圧することでｎ段階の電圧レベルを生成する電圧レベル生成部と、各電圧レベルと前記参照電圧とをそれぞれ比較するｎ個のコンパレータと、各コンパレータの出力に応じて前記基準電圧を生成する基準電圧生成部と、を有して成ることを特徴とする電源装置。 - 前記基準電圧生成部は、固定電圧が印加される電源ラインに直列接続されたｎ個の抵抗と、各抵抗に並列接続されたｎ個のスイッチと、同じく各抵抗に並列接続されたｎ個のコンデンサと、を有して成り、前記コンパレータの出力に応じた各スイッチのオン／オフ制御によって、前記固定電圧の分圧比をｎ段階に変化させることを特徴とする請求項１に記載の電源装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001361205A JP3948944B2 (ja) | 2001-11-27 | 2001-11-27 | 電源装置 |
| US10/298,980 US6894470B2 (en) | 2001-11-27 | 2002-11-19 | Power supply device and electric appliance employing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001361205A JP3948944B2 (ja) | 2001-11-27 | 2001-11-27 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003162335A JP2003162335A (ja) | 2003-06-06 |
| JP3948944B2 true JP3948944B2 (ja) | 2007-07-25 |
Family
ID=19171904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001361205A Expired - Fee Related JP3948944B2 (ja) | 2001-11-27 | 2001-11-27 | 電源装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6894470B2 (ja) |
| JP (1) | JP3948944B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7276885B1 (en) * | 2005-05-09 | 2007-10-02 | National Semiconductor Corporation | Apparatus and method for power sequencing for a power management unit |
| KR20060119410A (ko) * | 2005-05-20 | 2006-11-24 | 한국전자통신연구원 | 가변 정전압을 발생하는 장치 및 방법 |
| EP1929391B1 (en) * | 2005-09-21 | 2010-06-23 | Freescale Semiconductor, Inc. | An integrated circuit and a method for selecting a voltage in an integrated circuit |
| JP4805643B2 (ja) * | 2005-09-21 | 2011-11-02 | 株式会社リコー | 定電圧回路 |
| JP2008178226A (ja) * | 2007-01-18 | 2008-07-31 | Fujitsu Ltd | 電源装置および負荷装置への電源電圧の供給方法 |
| JP5528733B2 (ja) * | 2009-07-08 | 2014-06-25 | スパンション エルエルシー | ドライバ回路及びドライバ回路の調整方法 |
| EP2337203B1 (en) * | 2009-12-15 | 2013-05-22 | Nxp B.V. | Circuit for a switch mode power supply |
| EP2997433B1 (en) | 2013-05-17 | 2020-07-15 | Intel Corporation | On-chip supply generator using dynamic circuit reference |
| IT201900003331A1 (it) * | 2019-03-07 | 2020-09-07 | St Microelectronics Srl | Circuito regolatore di tensione e corrispondente procedimento |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4489270A (en) * | 1983-02-07 | 1984-12-18 | Tektronix, Inc. | Compensation of a high voltage attenuator |
| JPH0619319Y2 (ja) * | 1987-11-09 | 1994-05-18 | 日本電気株式会社 | Ｄｃ／ｄｃコンバータ |
| US5231316A (en) * | 1991-10-29 | 1993-07-27 | Lattice Semiconductor Corporation | Temperature compensated cmos voltage to current converter |
| JPH10214122A (ja) * | 1996-11-27 | 1998-08-11 | Yamaha Corp | 降圧回路および集積回路 |
| JP2000047738A (ja) | 1998-08-03 | 2000-02-18 | Fuji Electric Co Ltd | シリーズレギュレータ回路 |
| JP2000116120A (ja) * | 1998-10-07 | 2000-04-21 | Fuji Electric Co Ltd | 電力変換装置 |
| US6237069B1 (en) * | 1998-12-29 | 2001-05-22 | Oak Technology, Inc. | Apparatus and method for transferring data between memories having different word widths |
| EP1120828B1 (en) * | 2000-01-28 | 2005-04-06 | STMicroelectronics S.r.l. | Method and circuit to perform a trimming phase on electronic circuits |
-
2001
- 2001-11-27 JP JP2001361205A patent/JP3948944B2/ja not_active Expired - Fee Related
-
2002
- 2002-11-19 US US10/298,980 patent/US6894470B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003162335A (ja) | 2003-06-06 |
| US20030098680A1 (en) | 2003-05-29 |
| US6894470B2 (en) | 2005-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110011535B (zh) | 一种自适应电压定位直流稳压器及其控制电路和控制方法 | |
| JP5703671B2 (ja) | 電源コントローラ、および電子機器 | |
| US7923977B2 (en) | DC-DC converters with transient response control | |
| JP4212560B2 (ja) | 電源回路 | |
| JP5749483B2 (ja) | ヒステリシス制御型スイッチングレギュレータの制御回路およびそれを利用したヒステリシス制御型スイッチングレギュレータ、電子機器 | |
| JP5812777B2 (ja) | Ｄｃ／ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータ | |
| JP2009303317A (ja) | 基準電圧発生回路及びその基準電圧発生回路を備えたｄｃ−ｄｃコンバータ | |
| US10185338B1 (en) | Digital low drop-out (LDO) voltage regulator with analog-assisted dynamic reference correction | |
| JP3974477B2 (ja) | スイッチングレギュレータ及びスロープ補正回路 | |
| JP2005045993A (ja) | Ｐｗｍスイッチングレギュレータ制御回路 | |
| US7078884B2 (en) | Power supply apparatus and control circuit therefor | |
| JP3948944B2 (ja) | 電源装置 | |
| JP4005481B2 (ja) | ボルテージ・レギュレータ及び電子機器 | |
| JP2007089278A (ja) | Ｄｃ−ｄｃコンバータ | |
| KR101039906B1 (ko) | 어댑티브 온 타임 컨트롤러 및 이를 이용한 ｐｆｍ 벅 변환기 | |
| CN111953202A (zh) | 切换电容式电源转换装置及其运作方法 | |
| CN108183596B (zh) | 直流变换器及其方法 | |
| JP4922882B2 (ja) | 電圧可変レギュレータ | |
| JP2006311728A (ja) | 直流電源制御装置 | |
| JP2010015471A (ja) | レギュレータ装置およびそれを備える電子機器 | |
| JP2004318339A (ja) | ドロッパ型レギュレータ及びそれを用いた電源装置 | |
| US7436224B2 (en) | Low variation voltage output differential for differential drivers | |
| JP3623934B2 (ja) | 昇降圧コンバータ | |
| JP5499431B2 (ja) | 三角波発生回路 | |
| JP3607319B2 (ja) | 発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040520 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061005 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070417 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |