JP3974477B2 - スイッチングレギュレータ及びスロープ補正回路 - Google Patents
スイッチングレギュレータ及びスロープ補正回路 Download PDFInfo
- Publication number
- JP3974477B2 JP3974477B2 JP2002234388A JP2002234388A JP3974477B2 JP 3974477 B2 JP3974477 B2 JP 3974477B2 JP 2002234388 A JP2002234388 A JP 2002234388A JP 2002234388 A JP2002234388 A JP 2002234388A JP 3974477 B2 JP3974477 B2 JP 3974477B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- slope correction
- signal
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、出力電圧に追従してスロープ補正の量を変化させるスイッチングレギュレータに関するものである。
【０００２】
【従来の技術】
例えば、従来の電流モード降圧型スイッチングレギュレータとしては、図３のブロック図に示されるような回路が知られている。
【０００３】
スイッチ１０７は入力電圧ＶＩＮをコイル１０９に供給するためのものである。エラーアンプ１０１は、出力電圧ＶＯＵＴを抵抗１１０と抵抗１１１で分圧した電圧と、基準電圧源１００から供給される基準電圧ＶＲＥＦとの差を増幅する。
【０００４】
減算器１０３にて、エラーアンプ１０１の出力信号から、スロープ補正回路１０２から出力される補正ランプ波を減じたものがコンパレータ１０４の反転入力端子に入力される。スロープ補正回路１０２から出力される補正ランプ波は、図中に示したように発振器１０５の周期と同期した、のこぎり波状をしている。
【０００５】
コンパレータ１０４の非反転入力端子には、スイッチ１０７に流れる電流の情報、あるいはコイル１０９に流れる電流の情報を電圧に変換したものが入力される。通常はスイッチ１０７、あるいはコイル１０９と直列に接続したセンス抵抗を用いて各素子に流れる電流を検出する。スイッチ１０７あるいはコイル１０９に流れる電流に比例した値が電圧情報としてコンパレータ１０４の非反転入力端子に入力されることとなる。
【０００６】
出力電圧ＶＯＵＴが低いと、エラーアンプ１０１の出力は上昇するので、コンパレータ１０４の状態がＬからＨに遷移するには、より大きな値をコンパレータ１０４の非反転入力端子に印加する必要がある。すなわち出力電圧ＶＯＵＴが低いと、スイッチ１０７あるいはコイル１０９により多くの電流を流すことでコンパレータ１０４の出力が反転する。コンパレータ１０４の出力は、ＳＲ−ラッチ１０６のリセット端子Ｒに入力される。
【０００７】
ＳＲ−ラッチ１０６のセット端子Ｓには、発振器１０５が接続されており、発振器１０５からは図中に示したように一定周期のパルスが出力されている。ＳＲ−ラッチ１０６の出力端子Ｑはスイッチ１０７に接続されており、ＳＲ−ラッチ１０６の出力端子ＱがＨのとき、スイッチ１０７がＯＮする。
【０００８】
【発明が解決しようとする課題】
例えば、上述の電流モード降圧型スイッチングレギュレータでは、電圧の入力端子と出力端子の間に接続されたコイルに流れる電流発振が生じえる。この電流発振を防止するため、スロープ補正が必要となる。適切に電流発振を防止するためには、コイル電流の減少率（傾き）に対して、適切な量のスロープ補正を行う必要がある。
【０００９】
しかし、電流モード降圧型スイッチングレギュレータの出力電圧ＶＯＵＴを可変とした場合、図３の従来の電流モード降圧型スイッチングレギュレータでは、出力電圧ＶＯＵＴの変化と共に、コイル１０９のコイル電流の減少率も変化するのに対し、スロープ補正回路から出力されるスロープ補正の量である補正ランプ波の増加率（傾き）は一定のため、スロープ補正の量が適切でなくなるという問題点があった。
【００１０】
【課題を解決するための手段】
上記問題点を解決するために、本発明においては出力電圧ＶＯＵＴに応じてスロープ補正回路から出力されるスロープ補正の量である補正ランプ波の増加率を変化させる。
【００１１】
本願発明において、入力電圧が入力される入力端子と、出力電圧を出力する出力端子と、前記入力端子と前記出力端子の間に接続されたコイルと、電流発振を防止するスロープ補正を行う信号を出力するスロープ補正回路と、基準電圧と、前記出力電圧又は前記出力電圧の分圧値を比較して信号を出力するエラーアンプと、前記スロープ補正の出力信号と前記エラーアンプの出力信号とを演算し、得られた結果を用いて生成された信号により前記出力電圧を制御するスイッチと、を有し、前記出力電圧に対応して、前記スロープ補正を行う信号を調整することを特徴とする。
【００１２】
また、本願発明において、前記スロープ補正回路は、前記スロープ補正を行う信号の増加率又は減少率を前記コイルに流れる電流の減少率と比例するように調整した信号を出力することを特徴とする。
【００１３】
また、本願発明において、前記スロープ補正回路は、前記スロープ補正を行う信号の増加率又は減少率を前記基準電圧と比例するように調整した信号を出力することを特徴とする。
【００１４】
また、スイッチングレギュレータの電流発振を防止するスロープ補正を行う信号を出力するスロープ補正回路であって、基準電圧と電源電圧の分圧値とを比較して信号を出力するオペアンプと、前記オペアンプからの信号が入力されるスイッチと、電源と接地電位の間に、前記スイッチに直列に接続されたミラー回路と、前記ミラー回路と接地電位の間に接続されたコンデンサと、を有し、前記コンデンサと前記ミラー回路の間の電圧を、スロープ補正を行う信号として出力することを特徴とする。
【００１５】
【発明の実施の形態】
スロープ補正回路から出力されるスロープ補正の量である補正ランプ波の増加率を、出力電圧ＶＯＵＴを変化させる目的で変動させる基準電圧ＶＲＥＦに応じて変化させる。これにより、出力電圧が変化しても、適正なスロープ補正の量が保たれるようにスイッチングレギュレータを構成することができる。
【００１６】
【実施例】
以下に、本発明の実施例を図面に基づいて説明する。図１に、本発明の実施例であるスイッチングレギュレータのブロック図を一例として示す。
【００１７】
スイッチ１０７は入力電圧ＶＩＮをコイル１０９に供給するためのものである。エラーアンプ１０１は、出力電圧ＶＯＵＴを抵抗１１０と抵抗１１１で分圧した電圧と、基準電圧源２００から供給される基準電圧ＶＲＥＦとの差を増幅する。
【００１８】
減算器１０３にて、エラーアンプ１０１の出力信号から、スロープ補正回路１０２から出力される補正ランプ波を減じたものがコンパレータ１０４の反転入力端子に入力される。スロープ補正回路１０２から出力される補正ランプ波は、図中に示したように発振器１０５の周期と同期した、のこぎり波状をしている。
【００１９】
コンパレータ１０４の非反転入力端子には、スイッチ１０７に流れる電流の情報、あるいはコイル１０９に流れる電流の情報を電圧に変換したものが入力される。通常はスイッチ１０７、あるいはコイル１０９と直列に接続したセンス抵抗を用いて各素子に流れる電流を検出する。スイッチ１０７あるいはコイル１０９に流れる電流に比例した値が電圧情報としてコンパレータ１０４の非反転入力端子に入力されることとなる。
【００２０】
コンパレータ１０４の出力は、ＳＲ−ラッチ１０６のリセット端子Ｒに入力される。
【００２１】
ＳＲ−ラッチ１０６のセット端子Ｓには、発振器１０５が接続されており、発振器１０５からは図中に示したように一定周期のパルスが出力されている。ＳＲ−ラッチ１０６の出力端子Ｑはスイッチ１０７に接続されており、ＳＲ−ラッチ１０６の出力端子ＱがＨのとき、スイッチ１０７がＯＮする。
【００２２】
図３に示した従来の電流モード降圧型スイッチングレギュレータと比較し、基準電圧源２００を変化させることで出力電圧ＶＯＵＴを可変にしている。さらに、この基準電圧源２００の出力である基準電圧ＶＲＥＦをスロープ補正回路に入力して、スロープ補正の量である補正ランプ波の増加率を基準電圧ＶＲＥＦに応じて可変するようにしたものである。
【００２３】
すなわち、出力電圧ＶＯＵＴを変化させたときでもスイッチングレギュレータのスロープ補正の量を適切に保つには、出力電圧ＶＯＵＴを変化させたことにより生じるコイル電流の減少率の変動に追従するようスロープ補正の量である補正ランプ波の増加率を変化させるものである。
【００２４】
以下はスロープ補正の量である補正ランプ波の増加率を基準電圧ＶＲＥＦに比例して変化させた場合について詳細に説明する。
【００２５】
例えば、降圧型スイッチングレギュレータの場合、スイッチ１０７がＯＮしているときのコイル電流の増加率（傾き）ＭＵは、コイル１０９のインダクタンスをＬとすると、
ＭＵ＝（ＶＩＮ−ＶＯＵＴ）／Ｌ （１）
でおおよそ与えられ、スイッチ１０７がＯＦＦしているときのコイル電流の減少率（傾き)ＭＤは、およそ
ＭＤ＝ＶＯＵＴ／Ｌ （２）
となる。
【００２６】
特に、電流モード降圧型スイッチングレギュレータの電流発振に関しては、コイル電流の増加率ＭＵは無関係であり、コイル電流の減少率ＭＤのみを考慮すればよいので、以下はコイル電流の減少率についてのみ記述する。
【００２７】
出力電圧ＶＯＵＴは、基準電圧源１００の出力電圧である基準電圧をＶＲＥＦとし、抵抗１１０、１１１の抵抗値をそれぞれＲ１１０、Ｒ１１１とすると、
ＶＯＵＴ＝（１＋Ｒ１１０／Ｒ１１１）×ＶＲＥＦ （３）
となるので、（３）式を（２）式に代入すると、
ＭＤ＝（１＋Ｒ１１０／Ｒ１１１）×ＶＲＥＦ／Ｌ （４）
となる。一方スロープ補正回路から出力されるスロープ補正の量である補正ランプ波の増加率（傾き）ＭＣを、
ＭＣ＝Ｋ×ＶＲＥＦ （Ｋは比例定数） （５）
と、基準電圧ＶＲＥＦに比例するようにすると、（４）式と（５）式から、
ＭＣ／ＭＤ＝Ｋ×Ｌ／（１＋Ｒ１１０／Ｒ１１１） （６）
となり、スロープ補正の量である補正ランプ波の増加率ＭＣとコイル電流の減少率ＭＤの比は一定となることが分かる。
【００２８】
これより、スロープ補正の量である補正ランプ波の増加率ＭＣを、出力電圧ＶＯＵＴを変化させる目的で変動させる基準電圧ＶＲＥＦに比例させることで、出力電圧ＶＯＵＴに対して、スロープ補正の量である補正ランプ波の増加率ＭＣとコイル電流の減少率ＭＤの比を一定にすることが可能となる。結果として、出力電圧ＶＯＵＴに対して、適切なスロープ補正の量を保った電流モード降圧型スイッチングレギュレータを構成できる。
【００２９】
以上では、スロープ補正の量である補正ランプ波の増加率を基準電圧ＶＲＥＦに比例して変化させた場合について詳細に説明したが、必ずしもスロープ補正の量である補正ランプ波の増加率ＭＤの変化が基準電圧ＶＲＥＦに比例していなくとも、補正ランプとコイル電流の減少率との関係が、比例関係であれば本発明の効果は奏される。
【００３０】
すなわち、電流モード降圧型スイッチングレギュレータの発振を防止するためにはスロープ補正の量である補正ランプ波の増加率ＭＣとコイル電流の減少率ＭＤの比の値が重要である。
【００３１】
図１に示した実施例では補正ランプ波が増加する場合について説明しているが、補正ランプ波を減少するようにして減算器１０３を加算器としても同様な効果をえることができる。この場合は、スロープ補正の量は補正ランプ波の減少率となる。
【００３２】
このように、図１に示した実施例とは異なる回路構成でも本発明の図１の回路構成と同等の効果を得ることは可能である。
【００３３】
次に、スロープ補正回路の具体的な回路構成について説明する。図２に基準電圧ＶＲＥＦの変化に対して比例した補正ランプ波を発生させる回路の１つの例を示す。
【００３４】
ミラー回路を構成するトランジスタ１５３、１５４のゲート電極は共通に接続されており、電圧源等と接地電位の間に並列に接続されている。オペアンプ１５０に基準電圧源２００と抵抗１５１の電圧が入力され、トランジスタ１５２のゲート電極に信号を出力する。トランジスタ１５４とコンデンサ１５５とが直列に接続されており、トランジスタ１５４とコンデンサ１５５の接続点から、のこぎり波である補正ランプ波が出力される。
【００３５】
ここで、基準電圧源２００の出力電圧をＶＲＥＦとし、抵抗１５１の抵抗値をＲ１５１とすると、抵抗１５１に流れる電流Ｉ１５１は、
Ｉ１５１＝ＶＲＥＦ／Ｒ１５１ （７）
となる。
【００３６】
簡単のためにＰチャネル・エンハンスメント型ＭＯＳトランジスタ１５３と１５４のサイズが同じとすると、 Ｐチャネル・エンハンスメント型ＭＯＳトランジスタ１５４に流れる電流Ｉ１５４は抵抗１５１に流れる電流Ｉ１５１と等しくなる。
【００３７】
すなわち、
Ｉ１５４＝ＶＲＥＦ／Ｒ１５１ （８）
となる。
【００３８】
この電流がコンデンサ１５５に流入するので、コンデンサ１５５の端子電圧ＶＲＡＭＰの増加率ＭＲは、コンデンサ１５５の容量値をＣ１５５とすると、
ＭＲ＝Ｉ１５４／Ｃ１５５＝ＶＲＥＦ／Ｒ１５１／Ｃ１５５ （９）
となる。抵抗１５１の抵抗値Ｒ１５１とコンデンサ１５５の容量値Ｃ１５５は固定値であるから、コンデンサ１５５の端子電圧ＶＲＡＭＰの増加率ＭＲは基準電圧ＶＲＥＦに比例することが（９）式より分かる。
【００３９】
すなわち、コンデンサ１５５の端子電圧ＶＲＡＭＰを補正ランプ波に利用すれば、基準電圧ＶＲＥＦの変化に対して比例した補正ランプ波が得られる。なお、他の回路構成でも本発明の図２の回路構成と同等の結果を得ることは可能であり、本発明は図２の回路構成のみに言及したものではない。
【００４０】
【発明の効果】
出力電圧ＶＯＵＴを変更するために、基準電圧ＶＲＥＦを可変すると共に、それに比例するようにスロープ補正回路から出力されるスロープ補正の量である補正ランプ波の増加率も可変することで、出力電圧ＶＯＵＴが変化しても、適切なスロープ補正の量を保ったスイッチングレギュレータを構成することができる。
【図面の簡単な説明】
【図１】本発明の電流モード降圧型スイッチングレギュレータのブロック図である。
【図２】基準電圧ＶＲＥＦの変化に対して比例した補正ランプ波を発生させるスロープ補正回路である。
【図３】従来の電流モード降圧型スイッチングレギュレータのブロック図である。
【符号の説明】
１００ 基準電圧源
１０１ エラーアンプ
１０２ スロープ補正回路
１０３ 減算器
１０４ コンパレータ
１０５ 発振器
１０６ ＳＲ−ラッチ
１０７ スイッチ
１０８ ダイオード
１０９ コイル
１１０、１１１ 抵抗
１１２ コンデンサ
１５０ オペアンプ
１５１ 抵抗
１５２ Ｎチャネル・エンハンスメント型ＭＯＳトランジスタ
１５３、１５４ Ｐチャネル・エンハンスメント型ＭＯＳトランジスタ
１５５ コンデンサ
【発明の属する技術分野】
この発明は、出力電圧に追従してスロープ補正の量を変化させるスイッチングレギュレータに関するものである。
【０００２】
【従来の技術】
例えば、従来の電流モード降圧型スイッチングレギュレータとしては、図３のブロック図に示されるような回路が知られている。
【０００３】
スイッチ１０７は入力電圧ＶＩＮをコイル１０９に供給するためのものである。エラーアンプ１０１は、出力電圧ＶＯＵＴを抵抗１１０と抵抗１１１で分圧した電圧と、基準電圧源１００から供給される基準電圧ＶＲＥＦとの差を増幅する。
【０００４】
減算器１０３にて、エラーアンプ１０１の出力信号から、スロープ補正回路１０２から出力される補正ランプ波を減じたものがコンパレータ１０４の反転入力端子に入力される。スロープ補正回路１０２から出力される補正ランプ波は、図中に示したように発振器１０５の周期と同期した、のこぎり波状をしている。
【０００５】
コンパレータ１０４の非反転入力端子には、スイッチ１０７に流れる電流の情報、あるいはコイル１０９に流れる電流の情報を電圧に変換したものが入力される。通常はスイッチ１０７、あるいはコイル１０９と直列に接続したセンス抵抗を用いて各素子に流れる電流を検出する。スイッチ１０７あるいはコイル１０９に流れる電流に比例した値が電圧情報としてコンパレータ１０４の非反転入力端子に入力されることとなる。
【０００６】
出力電圧ＶＯＵＴが低いと、エラーアンプ１０１の出力は上昇するので、コンパレータ１０４の状態がＬからＨに遷移するには、より大きな値をコンパレータ１０４の非反転入力端子に印加する必要がある。すなわち出力電圧ＶＯＵＴが低いと、スイッチ１０７あるいはコイル１０９により多くの電流を流すことでコンパレータ１０４の出力が反転する。コンパレータ１０４の出力は、ＳＲ−ラッチ１０６のリセット端子Ｒに入力される。
【０００７】
ＳＲ−ラッチ１０６のセット端子Ｓには、発振器１０５が接続されており、発振器１０５からは図中に示したように一定周期のパルスが出力されている。ＳＲ−ラッチ１０６の出力端子Ｑはスイッチ１０７に接続されており、ＳＲ−ラッチ１０６の出力端子ＱがＨのとき、スイッチ１０７がＯＮする。
【０００８】
【発明が解決しようとする課題】
例えば、上述の電流モード降圧型スイッチングレギュレータでは、電圧の入力端子と出力端子の間に接続されたコイルに流れる電流発振が生じえる。この電流発振を防止するため、スロープ補正が必要となる。適切に電流発振を防止するためには、コイル電流の減少率（傾き）に対して、適切な量のスロープ補正を行う必要がある。
【０００９】
しかし、電流モード降圧型スイッチングレギュレータの出力電圧ＶＯＵＴを可変とした場合、図３の従来の電流モード降圧型スイッチングレギュレータでは、出力電圧ＶＯＵＴの変化と共に、コイル１０９のコイル電流の減少率も変化するのに対し、スロープ補正回路から出力されるスロープ補正の量である補正ランプ波の増加率（傾き）は一定のため、スロープ補正の量が適切でなくなるという問題点があった。
【００１０】
【課題を解決するための手段】
上記問題点を解決するために、本発明においては出力電圧ＶＯＵＴに応じてスロープ補正回路から出力されるスロープ補正の量である補正ランプ波の増加率を変化させる。
【００１１】
本願発明において、入力電圧が入力される入力端子と、出力電圧を出力する出力端子と、前記入力端子と前記出力端子の間に接続されたコイルと、電流発振を防止するスロープ補正を行う信号を出力するスロープ補正回路と、基準電圧と、前記出力電圧又は前記出力電圧の分圧値を比較して信号を出力するエラーアンプと、前記スロープ補正の出力信号と前記エラーアンプの出力信号とを演算し、得られた結果を用いて生成された信号により前記出力電圧を制御するスイッチと、を有し、前記出力電圧に対応して、前記スロープ補正を行う信号を調整することを特徴とする。
【００１２】
また、本願発明において、前記スロープ補正回路は、前記スロープ補正を行う信号の増加率又は減少率を前記コイルに流れる電流の減少率と比例するように調整した信号を出力することを特徴とする。
【００１３】
また、本願発明において、前記スロープ補正回路は、前記スロープ補正を行う信号の増加率又は減少率を前記基準電圧と比例するように調整した信号を出力することを特徴とする。
【００１４】
また、スイッチングレギュレータの電流発振を防止するスロープ補正を行う信号を出力するスロープ補正回路であって、基準電圧と電源電圧の分圧値とを比較して信号を出力するオペアンプと、前記オペアンプからの信号が入力されるスイッチと、電源と接地電位の間に、前記スイッチに直列に接続されたミラー回路と、前記ミラー回路と接地電位の間に接続されたコンデンサと、を有し、前記コンデンサと前記ミラー回路の間の電圧を、スロープ補正を行う信号として出力することを特徴とする。
【００１５】
【発明の実施の形態】
スロープ補正回路から出力されるスロープ補正の量である補正ランプ波の増加率を、出力電圧ＶＯＵＴを変化させる目的で変動させる基準電圧ＶＲＥＦに応じて変化させる。これにより、出力電圧が変化しても、適正なスロープ補正の量が保たれるようにスイッチングレギュレータを構成することができる。
【００１６】
【実施例】
以下に、本発明の実施例を図面に基づいて説明する。図１に、本発明の実施例であるスイッチングレギュレータのブロック図を一例として示す。
【００１７】
スイッチ１０７は入力電圧ＶＩＮをコイル１０９に供給するためのものである。エラーアンプ１０１は、出力電圧ＶＯＵＴを抵抗１１０と抵抗１１１で分圧した電圧と、基準電圧源２００から供給される基準電圧ＶＲＥＦとの差を増幅する。
【００１８】
減算器１０３にて、エラーアンプ１０１の出力信号から、スロープ補正回路１０２から出力される補正ランプ波を減じたものがコンパレータ１０４の反転入力端子に入力される。スロープ補正回路１０２から出力される補正ランプ波は、図中に示したように発振器１０５の周期と同期した、のこぎり波状をしている。
【００１９】
コンパレータ１０４の非反転入力端子には、スイッチ１０７に流れる電流の情報、あるいはコイル１０９に流れる電流の情報を電圧に変換したものが入力される。通常はスイッチ１０７、あるいはコイル１０９と直列に接続したセンス抵抗を用いて各素子に流れる電流を検出する。スイッチ１０７あるいはコイル１０９に流れる電流に比例した値が電圧情報としてコンパレータ１０４の非反転入力端子に入力されることとなる。
【００２０】
コンパレータ１０４の出力は、ＳＲ−ラッチ１０６のリセット端子Ｒに入力される。
【００２１】
ＳＲ−ラッチ１０６のセット端子Ｓには、発振器１０５が接続されており、発振器１０５からは図中に示したように一定周期のパルスが出力されている。ＳＲ−ラッチ１０６の出力端子Ｑはスイッチ１０７に接続されており、ＳＲ−ラッチ１０６の出力端子ＱがＨのとき、スイッチ１０７がＯＮする。
【００２２】
図３に示した従来の電流モード降圧型スイッチングレギュレータと比較し、基準電圧源２００を変化させることで出力電圧ＶＯＵＴを可変にしている。さらに、この基準電圧源２００の出力である基準電圧ＶＲＥＦをスロープ補正回路に入力して、スロープ補正の量である補正ランプ波の増加率を基準電圧ＶＲＥＦに応じて可変するようにしたものである。
【００２３】
すなわち、出力電圧ＶＯＵＴを変化させたときでもスイッチングレギュレータのスロープ補正の量を適切に保つには、出力電圧ＶＯＵＴを変化させたことにより生じるコイル電流の減少率の変動に追従するようスロープ補正の量である補正ランプ波の増加率を変化させるものである。
【００２４】
以下はスロープ補正の量である補正ランプ波の増加率を基準電圧ＶＲＥＦに比例して変化させた場合について詳細に説明する。
【００２５】
例えば、降圧型スイッチングレギュレータの場合、スイッチ１０７がＯＮしているときのコイル電流の増加率（傾き）ＭＵは、コイル１０９のインダクタンスをＬとすると、
ＭＵ＝（ＶＩＮ−ＶＯＵＴ）／Ｌ （１）
でおおよそ与えられ、スイッチ１０７がＯＦＦしているときのコイル電流の減少率（傾き)ＭＤは、およそ
ＭＤ＝ＶＯＵＴ／Ｌ （２）
となる。
【００２６】
特に、電流モード降圧型スイッチングレギュレータの電流発振に関しては、コイル電流の増加率ＭＵは無関係であり、コイル電流の減少率ＭＤのみを考慮すればよいので、以下はコイル電流の減少率についてのみ記述する。
【００２７】
出力電圧ＶＯＵＴは、基準電圧源１００の出力電圧である基準電圧をＶＲＥＦとし、抵抗１１０、１１１の抵抗値をそれぞれＲ１１０、Ｒ１１１とすると、
ＶＯＵＴ＝（１＋Ｒ１１０／Ｒ１１１）×ＶＲＥＦ （３）
となるので、（３）式を（２）式に代入すると、
ＭＤ＝（１＋Ｒ１１０／Ｒ１１１）×ＶＲＥＦ／Ｌ （４）
となる。一方スロープ補正回路から出力されるスロープ補正の量である補正ランプ波の増加率（傾き）ＭＣを、
ＭＣ＝Ｋ×ＶＲＥＦ （Ｋは比例定数） （５）
と、基準電圧ＶＲＥＦに比例するようにすると、（４）式と（５）式から、
ＭＣ／ＭＤ＝Ｋ×Ｌ／（１＋Ｒ１１０／Ｒ１１１） （６）
となり、スロープ補正の量である補正ランプ波の増加率ＭＣとコイル電流の減少率ＭＤの比は一定となることが分かる。
【００２８】
これより、スロープ補正の量である補正ランプ波の増加率ＭＣを、出力電圧ＶＯＵＴを変化させる目的で変動させる基準電圧ＶＲＥＦに比例させることで、出力電圧ＶＯＵＴに対して、スロープ補正の量である補正ランプ波の増加率ＭＣとコイル電流の減少率ＭＤの比を一定にすることが可能となる。結果として、出力電圧ＶＯＵＴに対して、適切なスロープ補正の量を保った電流モード降圧型スイッチングレギュレータを構成できる。
【００２９】
以上では、スロープ補正の量である補正ランプ波の増加率を基準電圧ＶＲＥＦに比例して変化させた場合について詳細に説明したが、必ずしもスロープ補正の量である補正ランプ波の増加率ＭＤの変化が基準電圧ＶＲＥＦに比例していなくとも、補正ランプとコイル電流の減少率との関係が、比例関係であれば本発明の効果は奏される。
【００３０】
すなわち、電流モード降圧型スイッチングレギュレータの発振を防止するためにはスロープ補正の量である補正ランプ波の増加率ＭＣとコイル電流の減少率ＭＤの比の値が重要である。
【００３１】
図１に示した実施例では補正ランプ波が増加する場合について説明しているが、補正ランプ波を減少するようにして減算器１０３を加算器としても同様な効果をえることができる。この場合は、スロープ補正の量は補正ランプ波の減少率となる。
【００３２】
このように、図１に示した実施例とは異なる回路構成でも本発明の図１の回路構成と同等の効果を得ることは可能である。
【００３３】
次に、スロープ補正回路の具体的な回路構成について説明する。図２に基準電圧ＶＲＥＦの変化に対して比例した補正ランプ波を発生させる回路の１つの例を示す。
【００３４】
ミラー回路を構成するトランジスタ１５３、１５４のゲート電極は共通に接続されており、電圧源等と接地電位の間に並列に接続されている。オペアンプ１５０に基準電圧源２００と抵抗１５１の電圧が入力され、トランジスタ１５２のゲート電極に信号を出力する。トランジスタ１５４とコンデンサ１５５とが直列に接続されており、トランジスタ１５４とコンデンサ１５５の接続点から、のこぎり波である補正ランプ波が出力される。
【００３５】
ここで、基準電圧源２００の出力電圧をＶＲＥＦとし、抵抗１５１の抵抗値をＲ１５１とすると、抵抗１５１に流れる電流Ｉ１５１は、
Ｉ１５１＝ＶＲＥＦ／Ｒ１５１ （７）
となる。
【００３６】
簡単のためにＰチャネル・エンハンスメント型ＭＯＳトランジスタ１５３と１５４のサイズが同じとすると、 Ｐチャネル・エンハンスメント型ＭＯＳトランジスタ１５４に流れる電流Ｉ１５４は抵抗１５１に流れる電流Ｉ１５１と等しくなる。
【００３７】
すなわち、
Ｉ１５４＝ＶＲＥＦ／Ｒ１５１ （８）
となる。
【００３８】
この電流がコンデンサ１５５に流入するので、コンデンサ１５５の端子電圧ＶＲＡＭＰの増加率ＭＲは、コンデンサ１５５の容量値をＣ１５５とすると、
ＭＲ＝Ｉ１５４／Ｃ１５５＝ＶＲＥＦ／Ｒ１５１／Ｃ１５５ （９）
となる。抵抗１５１の抵抗値Ｒ１５１とコンデンサ１５５の容量値Ｃ１５５は固定値であるから、コンデンサ１５５の端子電圧ＶＲＡＭＰの増加率ＭＲは基準電圧ＶＲＥＦに比例することが（９）式より分かる。
【００３９】
すなわち、コンデンサ１５５の端子電圧ＶＲＡＭＰを補正ランプ波に利用すれば、基準電圧ＶＲＥＦの変化に対して比例した補正ランプ波が得られる。なお、他の回路構成でも本発明の図２の回路構成と同等の結果を得ることは可能であり、本発明は図２の回路構成のみに言及したものではない。
【００４０】
【発明の効果】
出力電圧ＶＯＵＴを変更するために、基準電圧ＶＲＥＦを可変すると共に、それに比例するようにスロープ補正回路から出力されるスロープ補正の量である補正ランプ波の増加率も可変することで、出力電圧ＶＯＵＴが変化しても、適切なスロープ補正の量を保ったスイッチングレギュレータを構成することができる。
【図面の簡単な説明】
【図１】本発明の電流モード降圧型スイッチングレギュレータのブロック図である。
【図２】基準電圧ＶＲＥＦの変化に対して比例した補正ランプ波を発生させるスロープ補正回路である。
【図３】従来の電流モード降圧型スイッチングレギュレータのブロック図である。
【符号の説明】
１００ 基準電圧源
１０１ エラーアンプ
１０２ スロープ補正回路
１０３ 減算器
１０４ コンパレータ
１０５ 発振器
１０６ ＳＲ−ラッチ
１０７ スイッチ
１０８ ダイオード
１０９ コイル
１１０、１１１ 抵抗
１１２ コンデンサ
１５０ オペアンプ
１５１ 抵抗
１５２ Ｎチャネル・エンハンスメント型ＭＯＳトランジスタ
１５３、１５４ Ｐチャネル・エンハンスメント型ＭＯＳトランジスタ
１５５ コンデンサ
Claims (2)
- 入力電圧が入力される入力端子と、
出力電圧を出力する出力端子と、
前記入力端子と前記出力端子の間に接続されたコイルと、
電流発振を防止するスロープ補正を行う信号を出力するスロープ補正回路と、
基準電圧と、前記出力電圧又は前記出力電圧の分圧値を比較して信号を出力するエラーアンプと、
前記スロープ補正の出力信号と前記エラーアンプの出力信号とを演算し、得られた結果を用いて生成された信号により前記出力電圧を制御するスイッチと、を有し、
前記スロープ補正回路は、前記スロープ補正を行う信号の増加率又は減少率を前記基準電圧と比例するように調整した信号を出力することを特徴とするスイッチングレギュレータ。 - 前記スロープ補正回路は、
電源電圧と接地電位の間に直列に接続され、前記電源電圧を分圧する分圧回路であるトランジスタ及び抵抗と、
前記分圧回路の電圧と前記基準電圧とを比較して前記トランジスタに制御信号を出力するオペアンプと、
前記分圧回路と入力端子を接続されたミラー回路と、
前記ミラー回路の出力端子に接続されたコンデンサと、を有し、
前記ミラー回路の出力端子と前記コンデンサとの間の電圧を、前記スロープ補正を行う信号として出力する、
ことを特徴とする請求項１に記載のスイッチングレギュレータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002234388A JP3974477B2 (ja) | 2002-08-12 | 2002-08-12 | スイッチングレギュレータ及びスロープ補正回路 |
| US10/626,449 US6885177B2 (en) | 2002-08-12 | 2003-07-24 | Switching regulator and slope correcting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002234388A JP3974477B2 (ja) | 2002-08-12 | 2002-08-12 | スイッチングレギュレータ及びスロープ補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004078332A JP2004078332A (ja) | 2004-03-11 |
| JP3974477B2 true JP3974477B2 (ja) | 2007-09-12 |
Family
ID=32019212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002234388A Expired - Fee Related JP3974477B2 (ja) | 2002-08-12 | 2002-08-12 | スイッチングレギュレータ及びスロープ補正回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6885177B2 (ja) |
| JP (1) | JP3974477B2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7126318B2 (en) * | 2004-08-25 | 2006-10-24 | Matsushita Electric Industrial Co., Ltd. | Higher order slope compensation for fixed frequency current mode switching regulators |
| TWI253234B (en) * | 2004-08-26 | 2006-04-11 | Richtek Techohnology Corp | PWM controller for voltage regulator |
| JP2006166667A (ja) * | 2004-12-10 | 2006-06-22 | Ricoh Co Ltd | スイッチングレギュレータ |
| JP4619822B2 (ja) * | 2005-03-03 | 2011-01-26 | 株式会社リコー | スイッチングレギュレータ及びその電圧制御方法 |
| TWI307203B (en) * | 2005-06-03 | 2009-03-01 | Richtek Technology Corp | A pulse width modulation system with nonlinear ramp |
| US7489119B2 (en) * | 2005-08-17 | 2009-02-10 | Nexem, Inc. | DC to DC converter with reference voltage loop disturbance compensation |
| JP2007209103A (ja) * | 2006-02-01 | 2007-08-16 | Ricoh Co Ltd | 電流モード制御ｄｃ−ｄｃコンバータ |
| JP5014772B2 (ja) * | 2006-12-26 | 2012-08-29 | 株式会社リコー | 電流モード制御型スイッチングレギュレータ |
| JP4386113B2 (ja) | 2007-08-03 | 2009-12-16 | ソニー株式会社 | 参照電圧回路および撮像回路 |
| JP5493296B2 (ja) * | 2008-06-10 | 2014-05-14 | 株式会社リコー | スイッチングレギュレータ |
| JP5083117B2 (ja) * | 2008-08-20 | 2012-11-28 | 富士通セミコンダクター株式会社 | Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御回路 |
| US8441244B2 (en) * | 2008-09-15 | 2013-05-14 | Stmicroelectronics S.R.L. | Control system for switching DC-DC converters |
| US8294447B2 (en) * | 2008-10-08 | 2012-10-23 | Intersil Americas Inc. | Advanced slope injection for input current limiting of switch-mode DC/DC converter |
| JP5405891B2 (ja) * | 2009-05-08 | 2014-02-05 | スパンション エルエルシー | 電源装置、制御回路、電源装置の制御方法 |
| US9083237B2 (en) * | 2010-07-13 | 2015-07-14 | O2Micro, Inc. | Circuits and methods for controlling a DC/DC converter |
| US20120049826A1 (en) * | 2010-08-31 | 2012-03-01 | Intersil Americas Inc. | System and method of adaptive slope compensation for voltage regulator with constant on-time control |
| JP5902401B2 (ja) * | 2011-05-31 | 2016-04-13 | サイプレス セミコンダクター コーポレーション | 電源装置、制御回路、電子機器及び電源の制御方法 |
| KR101796811B1 (ko) * | 2013-05-23 | 2017-11-13 | 매그나칩 반도체 유한회사 | 램프 회로 및 그의 dc-dc 컨버터 |
| CN105612686B (zh) | 2014-01-14 | 2018-10-19 | 联发科技股份有限公司 | 电压供给电路及其控制方法 |
| JP2017038482A (ja) * | 2015-08-11 | 2017-02-16 | 富士通株式会社 | 電源装置、及び電源制御方法 |
| US10224811B2 (en) * | 2017-02-01 | 2019-03-05 | Texas Instruments Incorporated | Methods and apparatus to reduce electromagnetic interference in a power converter using phase hopping in conjunction with pulse width modulation |
| US10044257B1 (en) | 2017-02-03 | 2018-08-07 | Texas Instruments Incorporated | Methods and apparatus to provide adaptive electromagnetic interference control in a power converter |
| CN112803770B (zh) * | 2021-03-17 | 2022-01-11 | 电子科技大学 | 一种自适应斜坡补偿电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6177787B1 (en) * | 1998-09-11 | 2001-01-23 | Linear Technology Corporation | Circuits and methods for controlling timing and slope compensation in switching regulators |
| US6650092B1 (en) * | 2002-05-24 | 2003-11-18 | Motorola, Inc. | System and method for regulating a power system with feedback using current sensing |
| DE10225406B4 (de) * | 2002-06-07 | 2005-07-14 | Infineon Technologies Ag | Verfahren zur Ansteuerung eines Schalters in einem Schaltwandler und Ansteuerschaltung zur Ansteuerung eines Schalters |
-
2002
- 2002-08-12 JP JP2002234388A patent/JP3974477B2/ja not_active Expired - Fee Related
-
2003
- 2003-07-24 US US10/626,449 patent/US6885177B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004078332A (ja) | 2004-03-11 |
| US6885177B2 (en) | 2005-04-26 |
| US20040135567A1 (en) | 2004-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3974477B2 (ja) | スイッチングレギュレータ及びスロープ補正回路 | |
| US7362083B2 (en) | DC-DC converter with modulator circuit having a feed forward structure | |
| US7323850B2 (en) | Current detection circuit and switching power supply using the same | |
| JP5481926B2 (ja) | 電源制御装置、電源装置、及び電源制御方法 | |
| US7965070B2 (en) | Switching power supply with slope compensation circuit and added slope circuit | |
| US8665020B2 (en) | Differential amplifier circuit that can change current flowing through a constant-current source according to load variation, and series regulator including the same | |
| CN109391147B (zh) | 降压电压转换器 | |
| US7545129B2 (en) | Switching power supply circuit | |
| JP2005045993A (ja) | Ｐｗｍスイッチングレギュレータ制御回路 | |
| JP5405891B2 (ja) | 電源装置、制御回路、電源装置の制御方法 | |
| CN101009466A (zh) | 用于快速实现参考电压跃迁的补偿偏移校正方法 | |
| JP2009303317A (ja) | 基準電圧発生回路及びその基準電圧発生回路を備えたｄｃ−ｄｃコンバータ | |
| WO2003058798A1 (en) | Pwm controller with single-cycle response | |
| JP2006033958A (ja) | スイッチングレギュレータ | |
| JP4611040B2 (ja) | スイッチングレギュレータ制御回路およびスイッチングレギュレータ。 | |
| US20080079403A1 (en) | Switching resistance linear regulator architecture | |
| US20010022512A1 (en) | Dc/dc converter for suppressing effects of spike noise | |
| US7023191B2 (en) | Voltage regulator with adjustable output impedance | |
| JP2004164411A (ja) | ボルテージ・レギュレータ及び電子機器 | |
| JP2005012993A (ja) | スイッチング・モード電源の電圧調整回路のコストを削減するための方法 | |
| JP2005115659A (ja) | ボルテージ・レギュレータ | |
| JP2015012694A (ja) | 電源回路 | |
| KR101206300B1 (ko) | 디지털 직류-직류 변환기 | |
| US20220416657A1 (en) | Control device of a switching voltage regulator and switching voltage regulator | |
| JP4784139B2 (ja) | スイッチングレギュレータおよび電源システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040304 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050517 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070511 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070612 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070614 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3974477 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |