JP5083117B2 - Dc−dcコンバータ及びdc−dcコンバータの制御回路 - Google Patents
Dc−dcコンバータ及びdc−dcコンバータの制御回路 Download PDFInfo
- Publication number
- JP5083117B2 JP5083117B2 JP2008211617A JP2008211617A JP5083117B2 JP 5083117 B2 JP5083117 B2 JP 5083117B2 JP 2008211617 A JP2008211617 A JP 2008211617A JP 2008211617 A JP2008211617 A JP 2008211617A JP 5083117 B2 JP5083117 B2 JP 5083117B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- output
- reference voltage
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は上記問題点を解決するためになされたものであって、その目的は、負荷急変に対して高速に応答が可能で、且つ出力電圧が目標電圧以上に上昇するオーバーシュートの発生を抑制することのできる周波数固定のDC−DCコンバータ及びDC−DCコンバータの制御回路を提供することにある。
従来のPFM方式のDC−DCコンバータでは、負荷急変に対して高速応答が行われるものの、負荷急変に伴う過渡応答が収束する段階においても高速応答の状態が継続されてしまう。このため、DC−DCコンバータの出力電圧が目標電圧を超えてオーバーシュートし、その後にリンギング現象が生じてしまうおそれがある。このようなリンギング現象が発生すると、一旦変動した出力電圧が目標電圧に収束するまでに多大な時間を要し、また、負荷に対して過電圧を発生することになる。
以下、本発明を具体化した第1実施形態を図1及び図2に従って説明する。なお、本実施形態において、先の図7で示した従来と同様な構成部分については同一符号を付して説明する。
図2に示すように、制御回路10aでは、発振器15から出力されるクロック信号CLKの立ち下がりに基づいて、RS−FF回路16が一定周期でセット状態に遷移され、Hレベルの出力信号SG1が出力される(時刻t1)。このHレベルの出力信号SG1に応答して出力トランジスタQ1がオンされる。すると、入力電圧VinからチョークコイルL1を介して出力端子Toに至る電流経路が形成され、チョークコイルL1に流れるコイル電流ILが増大してチョークコイルL1に電磁エネルギーが蓄積される。これにより、出力電圧Voが徐々に上昇する(時刻t1〜t2)。なお、参照電圧Vrは、クロック信号CLKの立ち下がりに基づいて生成されるスロープ信号Vsが基準電圧Vrefに加算されることにより、基準電圧Vrefから傾き−mで徐々に減少する。
負荷電流Ioが急激に上昇すると、出力電圧Voが急激に低下し、その出力電圧Voが目標電圧(分圧電圧V1が基準電圧Vref)よりも極端に低い値となる(図2の時刻t4〜t5参照)。このように一旦出力電圧Voが目標電圧よりも極端に低い値になってしまうと、従来のPFM方式のDC−DCコンバータでは、その出力電圧Voを再び目標電圧に収束させるまでに多大な時間を要する。
(1)出力トランジスタQ1を一定周期でオンし、分圧電圧V1と参照電圧Vrとの比較結果に基づいてオフタイミングを変化させるようにした。これにより、エラーアンプを介さずに、出力電圧Voと参照電圧Vrとを比較器11にて直接に比較し、即時に出力トランジスタQ1をオンさせることができるため、従来のPFM方式と同様に、負荷急変に対して高速応答が可能である。また、出力トランジスタQ1が一定周期でオンされるため、スイッチング周波数の変動が抑制される。これにより、ノイズ対策を容易に行うことができる。
以下、本発明を具体化した第2実施形態について、図4に従って説明する。この実施形態のDC−DCコンバータ2は、第1実施形態のDC−DCコンバータ1に抵抗R3,R4及びコンデンサC3を追加したものである。以下、第1実施形態との相違点を中心に説明する。先の図1に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
(1)従来のPFM方式のDC−DCコンバータでは、負荷急変に対して高速応答が行われるものの、負荷急変に伴う過渡応答が収束する段階においても高速応答の状態が継続されてしまう。このため、DC−DCコンバータの出力電圧Voが目標電圧を超えてオーバーシュートし、その後にリンギング現象が生じてしまう。このようなリンギング現象が発生すると、一旦変動した出力電圧Voが目標電圧に収束するまでに多大な時間を要することになる。
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態におけるハイパス容量C2を省略してもよい。
・上記各実施形態におけるRS−FF回路16の内部構成はとくに制限されない。
・上記各実施形態では、スロープ信号Vsをランプ波形の信号としたが、例えば三角波形の信号にしてもよい。なお、このスロープ信号Vsの傾斜は、入力電圧Vinや出力電圧Voに基づいて設定すればよい。
(付記1)
スイッチング素子をオン・オフ制御することにより、入力電圧から基準電圧に応じた出力電圧を生成するための制御回路を備えるDC−DCコンバータにおいて、
前記制御回路は、
前記出力電圧に比例したフィードバック信号と参照電圧とを比較し、前記フィードバック信号が前記参照電圧を横切る場合を検出して検出信号を生成する比較器と、
一定周期のパルス信号を生成する発振器と、
前記パルス信号により第1状態から第2状態に遷移し、前記検出信号に応答して前記第2状態から前記第1状態に遷移するとともに、前記第1及び第2状態に応じて前記スイッチング素子をオン・オフ制御する制御信号を生成するフリップフロップ回路と、を備え、
前記参照電圧は、前記基準電圧に所定の傾斜を有するスロープ信号が加算された電圧であることを特徴とするDC−DCコンバータ。
(付記2)
スイッチング素子をオン・オフ制御することにより、入力電圧を所定の電圧に変換して出力電圧を生成するための制御回路を備えるDC−DCコンバータにおいて、
前記制御回路は、
前記出力電圧に比例したフィードバック信号に所定の傾斜を有するスロープ信号が加算された比較電圧と、参照電圧とを比較し、前記比較電圧が前記参照電圧を横切る場合を検出して検出信号を生成する比較器と、
一定周期のパルス信号を生成する発振器と、
前記パルス信号により第1状態から第2状態に遷移し、前記検出信号に応答して前記第2状態から前記第1状態に遷移するとともに、前記第1及び第2状態に応じて前記スイッチング素子をオン・オフ制御する制御信号を生成するフリップフロップ回路と、
を備えることを特徴とするDC−DCコンバータ。
(付記3)
前記所定の傾斜は、前記出力電圧の変動の傾斜とは逆方向の傾斜であることを特徴とする付記1に記載のDC−DCコンバータ。
(付記4)
前記所定の傾斜は、前記フィードバック信号の変動の傾斜角を大きくする傾斜であることを特徴とする付記2に記載のDC−DCコンバータ。
(付記5)
前記参照電圧は、当該参照電圧に前記フィードバック信号がローパスフィルタを介して加算された上で前記比較器に入力されることを特徴とする付記1〜4のいずれか1つに記載のDC−DCコンバータ。
(付記6)
スイッチング素子をオン・オフ制御することにより、入力電圧から基準電圧に応じた出力電圧を生成するための制御回路を備えるDC−DCコンバータにおいて、
前記制御回路は、
前記出力電圧に比例したフィードバック信号と参照電圧とを比較し、前記フィードバック信号が前記参照電圧を横切る場合を検出して検出信号を生成する比較器と、
一定周期のパルス信号を生成する発振器と、
前記パルス信号により第1状態から第2状態に遷移し、前記検出信号に応答して前記第2状態から前記第1状態に遷移するとともに、前記第1及び第2状態に応じて前記スイッチング素子をオン・オフ制御する制御信号を生成するフリップフロップ回路と、を備え、
前記参照電圧は、前記基準電圧に前記フィードバック信号がローパスフィルタを介して加算された電圧であることを特徴とするDC−DCコンバータ。
(付記7)
前記ローパスフィルタのカットオフ周波数は、前記スイッチング素子のスイッチング周波数よりも低く設定されることを特徴とする付記5又は6に記載のDC−DCコンバータ。
(付記8)
前記制御回路は、
前記検出信号が出力されているときに、前記パルス信号を無効にする無効回路を備えることを特徴とする付記1〜7のいずれか1つに記載のDC−DCコンバータ。
(付記9)
前記制御回路は、
前記出力電圧が入力される前記制御回路の入力端子に接続される第1抵抗と、該第1抵抗に直列に接続される第2抵抗とを含む分圧回路と、
前記第1抵抗に並列に接続されるハイパス容量と、を備え、
前記出力電圧が前記分圧回路及び前記ハイパス容量に入力されて前記フィードバック信号が生成されることを特徴とする付記1〜8のいずれか1つに記載のDC−DCコンバータ。
(付記10)
マイクロプロセッサを利用した電子機器に搭載されることを特徴とする付記1〜9のいずれか1つに記載のDC−DCコンバータ。
(付記11)
スイッチング素子をオン・オフ制御することにより、入力電圧から基準電圧に応じた出力電圧を生成するための制御回路を備えるDC−DCコンバータにおいて、
前記制御回路は、
前記出力電圧に比例したフィードバック信号と参照電圧とを比較し、前記フィードバック信号が前記参照電圧を横切る場合を検出して検出信号を生成する比較器と、
前記検出信号に応答して所定期間、第1状態から第2状態に遷移するとともに、前記第1及び第2状態に応じて前記スイッチング素子をオン・オフ制御する制御信号を生成するフリップフロップ回路と、を備え、
前記参照電圧は、前記基準電圧に前記フィードバック信号がローパスフィルタを介して加算された電圧であることを特徴とするDC−DCコンバータ。
(付記12)
スイッチング素子をオン・オフ制御することにより、入力電圧から基準電圧に応じた出力電圧を生成するDC−DCコンバータの制御回路において、
前記出力電圧に比例したフィードバック信号と参照電圧とを比較し、前記フィードバック信号が前記参照電圧を横切る場合を検出して検出信号を生成する比較器と、
一定周期のパルス信号を生成する発振器と、
前記パルス信号により第1状態から第2状態に遷移し、前記検出信号に応答して前記第2状態から前記第1状態に遷移するとともに、前記第1及び第2状態に応じて前記スイッチング素子をオン・オフ制御する制御信号を生成するフリップフロップ回路と、を備え、
前記参照電圧は、前記基準電圧に所定の傾斜を有するスロープ信号が加算された電圧であることを特徴とするDC−DCコンバータの制御回路。
10a,10b,30,50 DC−DCコンバータ制御回路
11,31,61 比較器
12 スロープ補償回路
13 インバータ回路(無効回路)
14 オア回路(無効回路)
15 発振器
16 RS−フリップフロップ回路
62 ワンショットフリップフロップ回路
Q1,Q11 出力トランジスタ(スイッチング素子)
R1 第1抵抗
R2 第2抵抗
R3,R4 抵抗
C2 ハイパス容量
C3 コンデンサ
Claims (7)
- スイッチング素子をオン・オフ制御することにより、入力電圧から基準電圧に応じた出力電圧を生成するための制御回路を備えるDC−DCコンバータにおいて、
前記制御回路は、
前記出力電圧に比例したフィードバック信号と参照電圧とを比較し、前記フィードバック信号が前記参照電圧を横切る場合を検出して検出信号を生成する比較器と、
一定周期のパルス信号を生成する発振器と、
前記パルス信号により第1状態から第2状態に遷移し、前記検出信号に応答して前記第2状態から前記第1状態に遷移するとともに、前記第1及び第2状態に応じて前記スイッチング素子をオン・オフ制御する制御信号を生成するフリップフロップ回路と、を備え、
前記参照電圧は、前記基準電圧に所定の傾斜を有するスロープ信号が加算された電圧であることを特徴とするDC−DCコンバータ。 - 前記参照電圧は、当該参照電圧に前記フィードバック信号がローパスフィルタを介して加算された上で前記比較器に入力されることを特徴とする請求項1に記載のDC−DCコンバータ。
- 前記ローパスフィルタのカットオフ周波数は、前記スイッチング素子のスイッチング周波数よりも低く設定されることを特徴とする請求項2に記載のDC−DCコンバータ。
- 前記制御回路は、
前記検出信号が出力されているときに、前記パルス信号を無効にする無効回路を備えることを特徴とする請求項1〜3のいずれか1つに記載のDC−DCコンバータ。 - 前記制御回路は、
前記出力電圧が入力される前記制御回路の入力端子に接続される第1抵抗と、該第1抵抗に直列に接続される第2抵抗とを含む分圧回路と、
前記第1抵抗に並列に接続されるハイパス容量と、を備え、
前記出力電圧が前記分圧回路及び前記ハイパス容量に入力されて前記フィードバック信号が生成されることを特徴とする請求項1〜4のいずれか1つに記載のDC−DCコンバータ。 - スイッチング素子をオン・オフ制御することにより、入力電圧から基準電圧に応じた出力電圧を生成するための制御回路を備えるDC−DCコンバータにおいて、
前記制御回路は、
前記出力電圧に比例したフィードバック信号と参照電圧とを比較し、前記フィードバック信号が前記参照電圧を横切る場合を検出して検出信号を生成する比較器と、
前記検出信号に応答して所定期間、第1状態から第2状態に遷移するとともに、前記第1及び第2状態に応じて前記スイッチング素子をオン・オフ制御する制御信号を生成するフリップフロップ回路と、を備え、
前記参照電圧は、前記基準電圧に前記フィードバック信号がローパスフィルタを介して加算された電圧であることを特徴とするDC−DCコンバータ。 - スイッチング素子をオン・オフ制御することにより、入力電圧から基準電圧に応じた出力電圧を生成するDC−DCコンバータの制御回路において、
前記出力電圧に比例したフィードバック信号と参照電圧とを比較し、前記フィードバック信号が前記参照電圧を横切る場合を検出して検出信号を生成する比較器と、
一定周期のパルス信号を生成する発振器と、
前記パルス信号により第1状態から第2状態に遷移し、前記検出信号に応答して前記第2状態から前記第1状態に遷移するとともに、前記第1及び第2状態に応じて前記スイッチング素子をオン・オフ制御する制御信号を生成するフリップフロップ回路と、を備え、
前記参照電圧は、前記基準電圧に所定の傾斜を有するスロープ信号が加算された電圧であることを特徴とするDC−DCコンバータの制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008211617A JP5083117B2 (ja) | 2008-08-20 | 2008-08-20 | Dc−dcコンバータ及びdc−dcコンバータの制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008211617A JP5083117B2 (ja) | 2008-08-20 | 2008-08-20 | Dc−dcコンバータ及びdc−dcコンバータの制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010051073A JP2010051073A (ja) | 2010-03-04 |
JP5083117B2 true JP5083117B2 (ja) | 2012-11-28 |
Family
ID=42067687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008211617A Expired - Fee Related JP5083117B2 (ja) | 2008-08-20 | 2008-08-20 | Dc−dcコンバータ及びdc−dcコンバータの制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5083117B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5609210B2 (ja) * | 2010-03-31 | 2014-10-22 | 富士通セミコンダクター株式会社 | 電源装置、制御回路及び電源装置の制御方法 |
WO2012090449A1 (ja) | 2010-12-28 | 2012-07-05 | 旭化成エレクトロニクス株式会社 | 電源回路 |
JP5902401B2 (ja) | 2011-05-31 | 2016-04-13 | サイプレス セミコンダクター コーポレーション | 電源装置、制御回路、電子機器及び電源の制御方法 |
JP2013046496A (ja) * | 2011-08-24 | 2013-03-04 | Fujitsu Semiconductor Ltd | 制御回路、電源装置及び電源の制御方法 |
JP2013192422A (ja) * | 2012-03-15 | 2013-09-26 | Ricoh Co Ltd | スイッチングレギュレータ |
CN111060837B (zh) * | 2019-12-30 | 2023-08-22 | 联合汽车电子有限公司 | Dcdc变换器的输出电压合理性校验电路及方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3974477B2 (ja) * | 2002-08-12 | 2007-09-12 | セイコーインスツル株式会社 | スイッチングレギュレータ及びスロープ補正回路 |
JP4638856B2 (ja) * | 2006-10-04 | 2011-02-23 | ザインエレクトロニクス株式会社 | コンパレータ方式dc−dcコンバータ |
JP4934403B2 (ja) * | 2006-10-31 | 2012-05-16 | ローム株式会社 | 電源制御回路 |
-
2008
- 2008-08-20 JP JP2008211617A patent/JP5083117B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010051073A (ja) | 2010-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4708976B2 (ja) | 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法 | |
JP5277952B2 (ja) | スイッチング電源回路 | |
US8198880B2 (en) | Constant on-time converter and the method of operation | |
US8994352B2 (en) | Switching regulator and control method for same | |
TWI513152B (zh) | 時間信號產生器及時間信號產生方法 | |
JP5083117B2 (ja) | Dc−dcコンバータ及びdc−dcコンバータの制御回路 | |
JP6009742B2 (ja) | スイッチング電源装置 | |
US8148966B2 (en) | Power supply control circuits including enhanced ramp pulse modulation | |
JP2008131746A (ja) | 昇降圧型スイッチングレギュレータ | |
US9467044B2 (en) | Timing generator and timing signal generation method for power converter | |
JP5091024B2 (ja) | スイッチングレギュレータ及びその動作制御方法 | |
JP6932056B2 (ja) | スイッチングレギュレータ | |
JP2008295276A (ja) | スイッチング電源とその制御回路及び制御方法 | |
JP2018133915A (ja) | ソフトスタート回路 | |
JP2004208448A (ja) | 昇降圧dc−dcコンバータ | |
JP2011139597A (ja) | スイッチング電源 | |
US20130002218A1 (en) | Low Noise Voltage Regulator | |
JP6046999B2 (ja) | スイッチング電源装置 | |
JP5423060B2 (ja) | 昇圧型スイッチングレギュレータ | |
KR102506229B1 (ko) | 스위칭 레귤레이터 | |
JP4464263B2 (ja) | スイッチング電源装置 | |
JP2010063231A (ja) | スイッチングレギュレータ | |
JP2010063290A (ja) | 電源制御回路 | |
JP2006325281A (ja) | スイッチング電源回路とスイッチング電源制御方法 | |
JP6940384B2 (ja) | スイッチングレギュレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110407 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120820 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |