JP4934403B2

JP4934403B2 - 電源制御回路

Info

Publication number: JP4934403B2
Application number: JP2006297119A
Authority: JP
Inventors: 享一郎荒木; 宏徳中原; 義徳今中; 勲山本
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2006-10-31
Filing date: 2006-10-31
Publication date: 2012-05-16
Anticipated expiration: 2026-10-31
Also published as: WO2008053850A1; CN101529706B; CN101529706A; US8093876B2; US20100066336A1; JP2008118734A; KR20090077057A

Description

本発明は、ＤＣ-ＤＣコンバータ回路の構成要素であるＣＭＯＳスイッチを駆動するスイッチ駆動回路に対して制御信号を送信する制御回路に関する。

従来のＤＣ-ＤＣコンバータ回路では、当該ＤＣ-ＤＣコンバータ回路の出力端子に接続される負荷が、過電圧や過電流によって破壊されることを防止するために、保護回路が設けられている。

図８に、かかる従来のＤＣ-ＤＣコンバータ回路の一例を示す。図８に示すように、従来のＤＣ-ＤＣコンバータ回路には、出力端子Ｏに接続される負荷２０が過電圧や過電流によって破壊されることを防止するために、スイッチ駆動回路１２及びＣＭＯＳスイッチ１３を具備する保護回路が設けられている。
特開平１１-２８９７５４号公報

しかしながら、従来のＤＣ-ＤＣコンバータ回路では、上述の保護回路の誤動作を、ＣＲフィルタ３０乃至３２を用いて防止するように構成されているが、かかる構成では、スイッチングノイズを十分に除去できない場合があるという問題点があった。

そこで、本発明は、以上の点に鑑みてなされたもので、ＤＣ-ＤＣコンバータ回路において、外部からの制御無しに、保護回路の誤動作を防止すると共に、低消費動作を実現することが可能な制御回路を提供することを目的とする。

本発明の第１の特徴は、ＤＣ−ＤＣコンバータ回路の構成要素であるＣＭＯＳスイッチを駆動するスイッチ駆動回路に対して制御信号を送信する制御回路であって、前記ＣＭＯＳスイッチは、直流電圧源に接続されているＰＭＯＳトランジスタと、グランドに接続されているＮＭＯＳトランジスタとによって構成されており、通常モードにおいて、前記ＤＣ−ＤＣコンバータ回路の前記ＰＭＯＳトランジスタと前記ＮＭＯＳトランジスタの接続点である端子を流れる出力電流が上限電流以上となった場合に、第１のカレントリミッタモードに遷移し、前記第１のカレントリミッタモードにおいて、前記出力電流が前記上限電流を下回った場合に、前記通常モードに遷移し、前記第１のカレントリミッタモードにおいて、前記通常モードに遷移することなく第１の所定期間が経過した場合に、第２のカレントリミッタモードに遷移し、前記第２のカレントリミッタモードにおいて、第２の所定期間が経過した場合に、前記通常モードに遷移し、前記第１のカレントリミッタモードに遷移した場合、前記スイッチ駆動回路に対して、前記ＰＭＯＳトランジスタを断続的にＯＦＦ状態にするように指示する制御信号を送信し、前記第２のカレントリミッタモードに遷移した場合、前記スイッチ駆動回路に対して、前記ＰＭＯＳトランジスタを連続的にＯＦＦ状態にするように指示する制御信号を送信することを要旨とする。

本発明の第１の特徴において、前記第１のカレントリミッタモードにおいて、前記ＤＣ−ＤＣコンバータ回路の前記ＰＭＯＳトランジスタと前記ＮＭＯＳトランジスタの接続点である端子から出力される出力電圧が所定の傾き以上で上昇した場合に、オーバーシュートモードに遷移し、前記オーバーシュートモードに遷移した場合、前記スイッチ駆動回路に対して、前記ＰＭＯＳトランジスタ及び前記ＮＭＯＳトランジスタについてＯＮ状態とＯＦＦ状態とを交互に切り替えるように指示する制御信号を送信してもよい。

本発明の第２の特徴は、ＤＣ−ＤＣコンバータ回路の構成要素であるＣＭＯＳスイッチを駆動するスイッチ駆動回路に対して制御信号を送信する制御回路であって、前記ＣＭＯＳスイッチは、直流電圧源に接続されているＰＭＯＳトランジスタと、グランドに接続されているＮＭＯＳトランジスタとによって構成されており、通常モードにおいて、前記ＮＭＯＳトランジスタがＯＮ状態である際に、前記ＤＣ−ＤＣコンバータ回路の前記ＰＭＯＳトランジスタと前記ＮＭＯＳトランジスタの接続点である端子から出力される出力電圧が基準電圧以上となった場合に、第１のバーストモードに遷移し、前記第１のバーストモードにおいて、前記通常モードに遷移することなく第３の所定期間が経過した場合に、第２のバーストモードに遷移し、前記第１のバーストモード及び前記第２のバーストモードにおいて、前記出力電圧が入力されるヒステリシスコンパレータの出力の遷移を検知した場合に、通常モードに遷移し、前記第１のバーストモードに遷移した場合、前記スイッチ駆動回路に対して、前記ＰＭＯＳトランジスタ及び前記ＮＭＯＳトランジスタを連続的にＯＦＦ状態にするように指示する制御信号を送信し、前記第２のバーストモードに遷移した場合、前記スイッチ駆動回路に対して、前記ＰＭＯＳトランジスタ及び前記ＮＭＯＳトランジスタを連続的にＯＦＦ状態にすると共に、前記ヒステリシスコンパレータにおけるヒステリシス幅を狭めるように指示する制御信号を送信することを要旨とする。

本発明の第２の特徴において、前記第１のバーストモードにおいて、前記ＤＣ−ＤＣコンバータ回路の前記ＰＭＯＳトランジスタと前記ＮＭＯＳトランジスタの接続点である端子から出力される出力電圧が所定の傾き以上で上昇した場合に、オーバーシュートモードに遷移し、前記オーバーシュートモードに遷移した場合、前記スイッチ駆動回路に対して、前記ＰＭＯＳトランジスタ及び前記ＮＭＯＳトランジスタについてＯＮ状態とＯＦＦ状態とを交互に切り替えるように指示する制御信号を送信してもよい。

本発明の第３の特徴は、ＤＣ−ＤＣコンバータ回路の構成要素であるＣＭＯＳスイッチを駆動するスイッチ駆動回路に対して制御信号を送信する制御回路であって、前記ＣＭＯＳスイッチは、直流電圧源に接続されているＰＭＯＳトランジスタと、グランドに接続されているＮＭＯＳトランジスタとによって構成されており、通常モードにおいて、前記ＤＣ−ＤＣコンバータ回路の前記ＰＭＯＳトランジスタと前記ＮＭＯＳトランジスタの接続点である端子から出力される出力電圧が所定の傾き以上で上昇した場合に、オーバーシュートモードに遷移し、前記オーバーシュートモードにおいて、第４の所定期間が経過した後に、前記ＤＣ−ＤＣコンバータ回路の前記ＰＭＯＳトランジスタと前記ＮＭＯＳトランジスタの接続点である端子を流れる出力電流が上限電流以上となった場合に、第１のカレントリミッタモードに遷移し、前記オーバーシュートモードにおいて、前記第４の所定期間が経過した後に、前記ＮＭＯＳトランジスタがＯＮ状態である際に、前記ＤＣ−ＤＣコンバータ回路の前記ＰＭＯＳトランジスタと前記ＮＭＯＳトランジスタの接続点である端子から出力される出力電圧が基準電圧以上となった場合に、第１のバーストモードに遷移し、前記オーバーシュートモードにおいて、前記第４の所定期間が経過した後に、第１のカレントリミッタモード又は第１のバーストモードに遷移しない場合に、前記通常モードに遷移し、前記オーバーシュートモードに遷移した場合、前記スイッチ駆動回路に対して、前記ＰＭＯＳトランジスタ及び前記ＮＭＯＳトランジスタについてＯＮ状態とＯＦＦ状態とを交互に切り替えるように指示する制御信号を送信し、前記第１のカレントリミッタモードに遷移した場合、前記スイッチ駆動回路に対して、前記ＰＭＯＳトランジスタを断続的にＯＦＦ状態にするように指示する制御信号を送信し、前記第１のバーストモードに遷移した場合、前記スイッチ駆動回路に対して、前記ＰＭＯＳトランジスタ及び前記ＮＭＯＳトランジスタを連続的にＯＦＦ状態にするように指示する制御信号を送信することを要旨とする。

本発明の第３の特徴において、前記第１のカレントリミッタモードにおいて、前記ＤＣ−ＤＣコンバータ回路の前記ＰＭＯＳトランジスタと前記ＮＭＯＳトランジスタの接続点である端子から出力される出力電圧が所定の傾き以上で上昇した場合に、前記オーバーシュートモードに遷移してもよい。

本発明の第３の特徴において、前記第１のバーストモードにおいて、前記ＤＣ−ＤＣコンバータ回路の前記ＰＭＯＳトランジスタと前記ＮＭＯＳトランジスタの接続点である端子から出力される出力電圧が所定の傾き以上で上昇した場合に、前記オーバーシュートモードに遷移してもよい。

以上説明したように、本発明によれば、ＤＣ-ＤＣコンバータ回路において、外部からの制御無しに、保護回路の誤動作を防止すると共に、低消費動作を実現することが可能な制御回路を提供することができる。

（本発明の第１の実施形態に係る制御回路を備えたＤＣ-ＤＣコンバータ回路の構成）
図１を参照して、本発明の第１の実施形態に係る制御回路（ステートマシン）を備えたＤＣ-ＤＣコンバータ回路の構成について説明する。

図１に示すように、本実施形態に係るＤＣ-ＤＣコンバータ回路は、主な構成要素として、制御回路１０と、クロック発振器（ＯＳＣ）１１と、スイッチ駆動回路１２と、ＣＭＯＳスイッチ１３と、コンパレータ（ＣＵＲＲＬＭＴ）１４と、積分器１５と、コンパレータ（ＯＶＤＥＴ）１６と、ヒステリシスコンパレータ（ＨＹＳＴＣＯＭＰ）１７と、コンパレータ（ＮＳＥＮＳ）１８とを具備している。

なお、図８に示す従来のＤＣ-ＤＣコンバータ回路の場合と同様に、ＣＭＯＳスイッチ１３は、直流電圧源Ｖ_ＤＤに接続されているＰＭＯＳトランジスタ１３Ａと、グランドに接続されているＮＭＯＳトランジスタ１３Ｂとによって構成されている。

コンパレータ１４は、ＤＣ-ＤＣコンバータ回路の出力電流が、上限電流以上となったか否かについて判定するように構成されている。

図１の例では、コンパレータ１４は、電流Ｉ_１とコンパレータ１４における基準電流とを比較することによって、ＤＣ-ＤＣコンバータ回路の出力電流が、上限電流以上となったか否かについて判定するように構成されている。

具体的には、コンパレータ１４は、電流Ｉ_１が、コンパレータ１４における基準電流以上となった場合に、ＤＣ-ＤＣコンバータ回路の出力電流が、上限電流以上となったと判定して、判定信号ＣＵＲＲＬＭＴ_ＰにおいてＨレベルを出力するように構成されている。

積分器１５は、判定信号ＣＵＲＲＬＭＴ_Ｐを積分して得られた信号ＣＵＲＲＬＭＴＡＮＡ_Ｐを制御回路１０に入力するように構成されている。

コンパレータ１６は、ＤＣ-ＤＣコンバータ回路の出力電圧が、所定の傾き以上で上昇したか否かについて判定するように構成されている。

ここで、かかる所定の傾きは、ＤＣ-ＤＣコンバータ回路における時定数を考慮して最適値に設定されるものとする。

図１の例では、コンパレータ１６は、端子ＦＢにおける電圧Ｖ_ｏｕｔが所定の傾き以上で上昇したか否かについて判定するように構成されている。

具体的には、コンパレータ１６は、ＦＢ端子における電圧Ｖ_ｏｕｔが所定の傾き以上で上昇した場合に、ＤＣ-ＤＣコンバータ回路の出力電圧が、所定の傾き以上で上昇したと判定して、判定信号ＯＶＤＥＴＯＵＴにおいてＨレベルを出力するように構成されている。

コンパレータ１８は、ＮＭＯＳトランジスタ１３ＢがＯＮ状態である際に、ＤＣ-ＤＣコンバータ回路の出力電圧が基準電圧以上となったか否かについて判定するように構成されている。

図１の例では、コンパレータ１８は、端子ＳＷＯＵＴにおける電圧（出力電圧）Ｖ_{ＳＷＯＵＴ}と、スイッチ駆動回路１２の出力電圧Ａを反転した電流（基準電圧）とを比較することによって、ＮＭＯＳトランジスタ１３ＢがＯＮ状態である際に、ＤＣ-ＤＣコンバータ回路の出力電流が基準電流以上となったか否かについて判定するように構成されている。

具体的には、コンパレータ１８は、電圧（出力電圧）Ｖ_{ＳＷＯＵＴ}が、ＮＭＯＳトランジスタ１３ＢがＯＮ状態である際の基準電圧（すなわち、ＮＭＯＳトランジスタをＯＮにするためのＨレベルを反転したＬレベルの電圧）以上となった場合に、判定信号ＮＳＥＮＳにおいてＨレベルを出力するように構成されている。

ヒステリシスコンパレータ１７には、ＤＣ-ＤＣコンバータ回路の出力電圧（図１の例では、端子ＦＢにおける電圧Ｖ_ｏｕｔ）が入力されるように構成されている。

スイッチ駆動回路１２は、制御回路１０やコンパレータ１４やヒステリシスコンパレータ１７から入力された制御信号に応じて、ＣＭＯＳスイッチ１３を駆動するように構成されている。

具体的には、スイッチ駆動回路１２は、かかる制御信号に応じて、ＣＭＯＳスイッチ１３を構成するＰＭＯＳトランジスタ１３Ａ及びＮＭＯＳトランジスタ１３ＢのＯＮ状態とＯＦＦ状態とを切り替えるように構成されている。

制御回路１０は、ＤＣ-ＤＣコンバータ回路において、出力端子Ｏに接続される負荷２０が過電流や過負荷によって破壊されることを防止するために、ＣＭＯＳスイッチ１３を駆動するスイッチ駆動回路１２に対して制御信号を送信するように構成されている。

また、制御回路１０は、ＤＣ-ＤＣコンバータ回路において、低消費動作を実現するために、ＣＭＯＳスイッチ１３を駆動するスイッチ駆動回路１２に対して制御信号を送信するように構成されている。

なお、制御回路１０は、現在の動作モードに応じて、スイッチ駆動回路１２に対して送信する制御信号を変更するように構成されている。

具体的には、図２に示すように、制御回路１０が遷移し得る動作モードとして、通常モードと、カレントリミッタモード１（第1のカレントリミッタモード）と、カレントリミッタモード２（第２のカレントリミッタモード）と、バーストモード１（第1のバーストモード）と、バーストモード２（第２のバーストモード）と、オーバーシュートモードとが規定されている。

ここで、通常モードとは、制御回路１０が、スイッチ駆動回路１２に対して特に制御信号を送信しない動作モードである。

通常モードでは、スイッチ駆動回路１２は、ＰＭＯＳトランジスタ１３Ａ及びＮＭＯＳトランジスタ１３ＢについてＯＮ状態とＯＦＦ状態とを交互に切り替えることによって同期整流動作を行うようにＣＭＯＳスイッチ１３を制御する。

カレントリミッタモード１とは、制御回路１０が、スイッチ駆動回路１２に対して、ＰＭＯＳトランジスタ１３Ａを断続的にＯＦＦ状態にするように指示する制御信号を送信する動作モードである。

すなわち、制御回路１０は、カレントリミッタモード１に遷移した場合、スイッチ駆動回路１２に対して、ＰＭＯＳトランジスタ１３Ａを断続的にＯＦＦ状態にするように指示する制御信号を送信する。

カレントリミッタモード２とは、制御回路１０が、スイッチ駆動回路１２に対して、ＰＭＯＳトランジスタ１３Ａを連続的にＯＦＦ状態にするように指示する制御信号を送信する動作モードである。

すなわち、制御回路１０は、カレントリミッタモード２に遷移した場合、スイッチ駆動回路１２に対して、ＰＭＯＳトランジスタ１３Ａを連続的にＯＦＦ状態にするように指示する制御信号を送信する。

バーストモード１とは、制御回路１０が、スイッチ駆動回路１２に対して、ＰＭＯＳトランジスタ１３Ａ及びＮＭＯＳトランジスタ１３Ｂを連続的にＯＦＦ状態にすることによって同期整流動作を停止するように指示する制御信号を送信する動作モードである。

すなわち、制御回路１０は、バーストモード１に遷移した場合、スイッチ駆動回路１２に対して、ＰＭＯＳトランジスタ１３Ａ及びＮＭＯＳトランジスタ１３Ｂを連続的にＯＦＦ状態にすることによって同期整流動作を停止するように指示する制御信号を送信する。

バーストモード２とは、制御回路１０が、スイッチ駆動回路１２に対して、ＰＭＯＳトランジスタ１３Ａ及びＮＭＯＳトランジスタ１３Ｂを連続的にＯＦＦ状態にすると共に、ヒステリシスコンパレータ１７におけるヒステリシス幅を狭めるように指示する制御信号を送信する動作モードである。

すなわち、制御回路１０は、バーストモード２に遷移した場合、スイッチ駆動回路１２に対して、ＰＭＯＳトランジスタ１３Ａ及びＮＭＯＳトランジスタ１３Ｂを連続的にＯＦＦ状態にすると共に、ヒステリシスコンパレータ１７におけるヒステリシス幅を狭めるように指示する制御信号を送信する。

オーバーシュートモードとは、制御回路１０が、スイッチ駆動回路１２に対して、ＰＭＯＳトランジスタ１３Ａ及びＮＭＯＳトランジスタ１３ＢについてＯＮ状態とＯＦＦ状態とを交互に切り替えることによって同期整流動作を行うように指示する制御信号を送信する動作モードである。

すなわち、制御回路１０は、オーバーシュートモードに遷移した場合、スイッチ駆動回路１２に対して、ＰＭＯＳトランジスタ１３Ａ及びＮＭＯＳトランジスタ１３ＢについてＯＮ状態とＯＦＦ状態とを交互に切り替えることによって同期整流動作を行うように指示する制御信号を送信する。

（本発明の第１の実施形態に係る制御回路の動作モード）
図３乃至図７を参照して、本発明の第１の実施形態に係る制御回路の動作モードについて説明する。

第１に、図３及び図４を参照して、本実施形態に係る制御回路１０が、通常モードとカレントリミッタモード１とカレントリミッタモード２との間で遷移する様子について説明する。

図３に示すように、制御回路１０は、通常モードにおいて、ＤＣ-ＤＣコンバータ回路の出力電流（図１の例では、電流Ｉ_１）が上限電流（図１の例では、コンパレータ１４における基準電流）以上となった場合に、カレントリミッタモード１に遷移する（Ｓ１０１）。

具体的には、制御回路１０は、通常モードにおいて、コンパレータ１４からの判定信号ＣＵＲＲＬＭＴ_ＰにおいてＨレベルが入力された場合に、カレントリミッタモード１に遷移する。

また、制御回路１０は、カレントリミッタモード１において、通常モードに遷移することなく第１の所定期間が経過した場合に、カレントリミッタモード２に遷移する（Ｓ１０２）。

具体的には、制御回路１０は、カレントリミッタモード１に遷移した場合、クロック発振器１１に対して、クロック信号ＳＤ_ＯＳＣを出力するように指示する制御信号ＰＯＦＦＯＳＣを送信する。

そして、制御回路１０は、カレントリミッタモード１において、６パルス分のクロック信号ＳＤ_ＯＳＣを受信した場合に、通常モードに遷移することなく第１の所定期間が経過したものと判断し、カレントリミッタモード２に遷移する。

また、制御回路１０は、カレントリミッタモード２において、第２の所定期間が経過した場合に、通常モードに遷移する（Ｓ１０３）。

具体的には、制御回路１０は、カレントリミッタモード２において、７パルス分のクロック信号ＳＤ_ＯＳＣを受信した場合に、第２の所定期間が経過したものと判断し、通常モードに遷移する。

なお、後述するように、制御回路１０は、第２の所定期間が経過する前に、コンパレータ１６からの判定信号ＯＶＤＥＴＯＵＴにおいてＨレベルが入力された場合には、通常モードではなく、オーバーシュートモードに遷移する。

また、制御回路１０は、カレントリミッタモード１において、ＤＣ-ＤＣコンバータ回路の出力電流（図１の例では、電流Ｉ_１）が上限電流（図１の例では、コンパレータ１４における基準電流）を下回った場合に、通常モードに遷移する（Ｓ１０４）。

具体的には、制御回路１０は、カレントリミッタモード１において、コンパレータ１４からの判定信号ＣＵＲＲＬＭＴ_ＰにおいてＬレベルが一定期間連続して入力された場合に、通常モードに遷移する。

図４の例では、制御回路１０は、時刻ｔ_０において、コンパレータ１４からの判定信号ＣＵＲＲＬＭＴ_ＰにおいてＨレベルが入力されたことを検知して、カレントリミッタモード１に遷移し、その旨をスイッチ駆動回路１２に通知する。

制御回路１０は、積分信号ＣＵＲＲＬＭＴＡＮＡ_Ｐを監視することによって、時刻ｔ_１において、６パルス分のクロック信号ＳＤ_ＯＳＣを受信したと判断して、カレントリミッタモード１に遷移し、その旨をスイッチ駆動回路１２に通知する。

ここで、制御回路１０は、例えば、制御信号ＳＥＮＳＣＵＲＲ_Ｐを用いて、カレントリミッタモード１又はカレントリミッタモード２に遷移したことをスイッチ駆動回路１２に通知することができる。

制御回路１０は、時刻ｔ_１において、７パルス分のクロック信号ＳＤ_ＯＳＣを受信したと判断して、通常モードに遷移し、その旨をスイッチ駆動回路１２に通知する。

ここで、制御回路１０は、例えば、制御信号ＳＥＮＳＣＵＲＲ_Ｐを用いて、通常モードに遷移したことをスイッチ駆動回路１２に通知することができる。

第２に、図５及び図６を参照して、本実施形態に係る制御回路１０が、通常モードとバーストモード１とバーストモード２との間で遷移する様子について説明する。

図５に示すように、制御回路１０は、通常モードにおいて、ＮＭＯＳトランジスタ１３ＢがＯＮ状態である際に、ＤＣ-ＤＣコンバータ回路の出力電圧（図１の例では、端子ＳＷＯＵＴにおける電圧_{ＶＳＷＯＵＴ}）が基準電流（図１の例では、スイッチ駆動回路１２の出力電圧ＡのＨレベルを反転したＬレベルの電流）以上となった場合に、第１のバーストモードに遷移する（Ｓ２０１）。

具体的には、制御回路１０は、通常モードにおいて、コンパレータ１８からの判定信号ＮＳＥＮＳにおいてＨレベルが入力されたことを検知した場合に、バーストモード１に遷移する。

また、制御回路１０は、バーストモード１において、通常モードに遷移することなく第３の所定期間が経過した場合に、バーストモード２に遷移する（Ｓ２０２）。

具体的には、制御回路１０は、バーストモード１に遷移した場合、クロック発振器１１に対して、クロック信号ＳＤ_ＯＳＣを出力するように指示する制御信号ＰＯＦＦＯＳＣを送信する。

そして、制御回路１０は、バーストモード１において、６パルス分のクロック信号ＳＤ_ＯＳＣを受信した場合に、通常モードに遷移することなく第３の所定期間が経過したものと判断し、バーストモード２に遷移する。

また、制御回路１０は、バーストモード１及びバーストモード２において、ヒステリシスコンパレータ１７の出力の遷移（例えば、Ｌレベルの出力）を検知した場合に、通常モードに遷移する（Ｓ２０３）。

具体的には、制御回路１０は、端子ＦＢにおける電圧Ｖ_ＯＵＴが、ヒステリシスコンパレータ１７のＬレベル出力用設定電圧を下回った場合に、通常モードに遷移する。

図６の例では、制御回路１０は、時刻ｔ_１において、コンパレータ１８からの判定信号ＮＳＥＮＳにおいてＨレベルが入力されたことを検知して、バーストモード１に遷移し、制御信号ＳＥＮＳＮＳＥＮＳを用いて、その旨をスイッチ駆動回路１２に通知する。

制御回路１０は、時刻ｔ_２において、６パルス分のクロック信号ＳＤ_ＯＳＣを受信したと判断して、バーストモード１に遷移し、制御信号ＳＥＮＳＮＳＥＮＳを用いて、その旨をスイッチ駆動回路１２に通知する。

かかる場合、図４（ｅ）に示すように、時刻ｔ_２において、ヒステリシスコンパレータ１７は、制御回路１０からの指示に応じて、ヒステリシス幅を狭める（Ｌレベル出力用設定電圧を上げる）。

制御回路１０は、時刻ｔ_３において、コンパレータ１８からの判定信号ＮＳＥＮＳにおいてＬレベルが入力されたことを検知して、通常モードに遷移し、制御信号ＳＥＮＳＮＳＥＮＳを用いて、その旨をスイッチ駆動回路１２に通知する。

第３に、図７を参照して、本実施形態に係る制御回路１０が、通常モードとオーバーシュートモードとカレントリミッタモード１とバーストモード１との間で遷移する様子について説明する。

図７に示すように、制御回路１０は、通常モードにおいて、ＤＣ-ＤＣコンバータ回路の出力電圧（図１の例では、端子ＦＢにおける電圧Ｖ_ＯＵＴ）が、所定の傾き以上で上昇した場合に、オーバーシュートモードに遷移する（Ｓ３０１）。

具体的には、制御回路１０は、通常モードにおいて、コンパレータ１６からの判定信号ＯＶＤＥＴＯＵＴにおいてＨレベルが入力された場合に、オーバーシュートモードに遷移し、その旨をスイッチ駆動回路１２に通知する。

また、制御回路１０は、オーバーシュートモードにおいて、第４の所定期間が経過した後に、カレントリミッタモード１又はバーストモード１に遷移しない場合に、通常モードに遷移する（Ｓ３０１）。

具体的には、制御回路１０は、オーバーシュートモードにおいて、６パルス分のクロック信号ＳＤ_ＯＳＣを受信した後に、コンパレータ１４からの判定信号ＣＵＲＲＬＭＴ_ＰにおいてＨレベルが入力されずに、かつ、コンパレータ１８からの判定信号ＮＳＥＮＳにおいてＨレベルが入力されなかった場合、通常モードに遷移し、その旨をスイッチ駆動回路１２に通知する。

また、制御回路１０は、オーバーシュートモードにおいて、第４の所定期間が経過した後に、ＤＣ-ＤＣコンバータ回路の出力電流（図１の例では、電流Ｉ_２）が、上限電流（図１の例では、スイッチ駆動回路１２の出力電流Ａを反転した電流）以上となった場合に、カレントリミッタモード１に遷移する（Ｓ３０３）。

具体的には、制御回路１０は、オーバーシュートモードにおいて、６パルス分のクロック信号ＳＤ_ＯＳＣを受信した後に、コンパレータ１４からの判定信号ＣＵＲＲＬＭＴ_ＰにおいてＨレベルが入力されたことを検知した場合に、カレントリミッタモード１に遷移し、その旨をスイッチ駆動回路１２に通知する。

また、制御回路１０は、オーバーシュートモードにおいて、第４の所定期間が経過した後に、ＮＭＯＳトランジスタ１３ＢがＯＮ状態である際に、ＤＣ-ＤＣコンバータ回路の出力電圧（図１の例では、端子ＳＷＯＵＴにおける電圧Ｖ_{ＳＷＯＵＴ}）が、基準電圧（図１の例では、スイッチ駆動回路１２の出力電圧ＡのＨレベルを反転したＬレベルの電圧）以上となった場合に、バーストモード１に遷移する（Ｓ３０５）。

具体的には、制御回路１０は、オーバーシュートモードにおいて、６パルス分のクロック信号ＳＤ_ＯＳＣを受信した後に、コンパレータ１８からの判定信号ＮＳＥＮＳにおいてＨレベルが入力されたことを検知した場合に、バーストモード１に遷移し、その旨をスイッチ駆動回路１２に通知する。

また、制御回路１０は、カレントリミッタモード１において、ＤＣ-ＤＣコンバータ回路の出力電圧（図１の例では、端子ＦＢにおける電圧Ｖ_ＯＵＴ）が、所定の傾き以上で上昇した場合に、オーバーシュートモードに遷移する（Ｓ３０４）。

具体的には、制御回路１０は、カレントリミッタモード１において、コンパレータ１６からの判定信号ＯＶＤＥＴＯＵＴにおいてＨレベルが入力された場合に、オーバーシュートモードに遷移し、その旨をスイッチ駆動回路１２に通知する。

また、制御回路１０は、バーストモード１において、ＤＣ-ＤＣコンバータ回路の出力電圧（図１の例では、端子ＦＢにおける電圧Ｖ_ＯＵＴ）が、所定の傾き以上で上昇した場合に、オーバーシュートモードに遷移する（Ｓ３０６）。

具体的には、制御回路１０は、バーストモード１において、コンパレータ１６からの判定信号ＯＶＤＥＴＯＵＴにおいてＨレベルが入力された場合に、オーバーシュートモードに遷移し、その旨をスイッチ駆動回路１２に通知する。

（本発明の第１の実施形態に係る制御回路の作用・効果）
本実施形態に係る制御回路１０によれば、ＤＣ-ＤＣコンバータ回路の出力電流（電流Ｉ_１）が上限電流（コンパレータ１４における基準電流）以上となった場合、負荷２０に過電流が掛かる危険性があると判断して、カレントリミッタモード１に遷移し、直流電圧源に接続されているＰＭＯＳトランジスタ１３Ａを断続的にＯＦＦ状態にすることによって、かかる危険性を低減することができる。

また、本実施形態に係る制御回路１０によれば、カレントリミッタモード１に遷移した後、第２の所定期間（６パルス分の期間）が経過しても、ＤＣ-ＤＣコンバータ回路の出力電流（電流Ｉ_１）が上限電流（コンパレータ１４における基準電流）を下回らない場合には、カレントリミッタモード２に遷移して、直流電圧源に接続されているＰＭＯＳトランジスタ１３Ａを連続的にＯＦＦ状態にすることによって、かかる危険性をより低減することができる。

本実施形態に係る制御回路１０によれば、ＰＭＯＳトランジスタ１３ＡがＯＦＦ状態で、ＮＭＯＳトランジスタ１３ＢがＯＮ状態である場合で、かつ、軽い負荷２０が接続されている場合には、コンデンサＣ１に蓄積されている電荷によって印加されている負荷電圧（すなわち、端子ＦＢにおける電圧Ｖ_ＯＵＴ）が、ヒステリシスコンパレータ１７のＬレベル出力用設定電圧を下回るまでは、ＰＭＯＳトランジスタ１３Ａ及びＮＭＯＳトランジスタ１３Ｂの双方をＯＦＦ状態とすることで、低消費動作を実現することができる。

具体的には、ＤＣ-ＤＣコンバータ回路に、軽い負荷２０が接続されている場合には、図４（ｅ）におけるｔ_０からｔ_３までの期間が長くなるため、ＰＭＯＳトランジスタ１３Ａ及びＮＭＯＳトランジスタ１３Ｂの双方をＯＦＦ状態とすることで、低消費動作を実現することができる。

また、本実施形態に係る制御回路１０によれば、バーストモード１において、通常モードに戻ることなく（すなわち、端子ＦＢにおける電圧Ｖ_ＯＵＴが、ヒステリシスコンパレータのＬレベル出力用設定電圧を下回ることなく）、第３の所定期間が経過した場合には、ヒステリシスコンパレータ１７のヒステリシス幅（出力リップル）を小さくすることによって、図４（ｅ）におけるｔ_０からｔ_３までの期間を短くして、負荷応答を良くすることができる。

本実施形態に係る制御回路１０によれば、ＤＣ-ＤＣコンバータ回路の出力電圧（端子ＦＢにおける電圧Ｖ_ＯＵＴ）が所定の傾き以上で上昇した場合、負荷２０に過電圧が掛かる危険性があると判断して、オーバーシュートモードに遷移し、第４の所定期間中は、低消費電力動作を行うことなく、強制的に同期整流動作を行うことによって、かかる出力電圧を目標電圧に落ち着かせようとすることができ、かかる危険性を低減することができる。

以上、上述の実施形態を用いて本発明について詳細に説明したが、当業者にとっては、本発明が本明細書中に説明した実施形態に限定されるものではないということは明らかである。本発明は、特許請求の範囲の記載により定まる本発明の趣旨及び範囲を逸脱することなく修正及び変更態様として実施することができる。従って、本明細書の記載は、例示説明を目的とするものであり、本発明に対して何ら制限的な意味を有するものではない。

本発明の第１の実施形態に係る制御回路を備えたＤＣ-ＤＣコンバータ回路の構成を示す図である。本発明の第１の実施形態に係る制御回路が遷移し得る全ての動作モードを示す図である。本発明の第１の実施形態に係る制御回路が、通常モードとカレントリミッタモード１とカレントリミッタモード２との間で遷移する様子を示す図である。本発明の第１の実施形態に係る制御回路が、カレントリミッタモード１及びカレントリミッタモード２である場合の各種信号の波形図である。本発明の第１の実施形態に係る制御回路が、通常モードとバーストモード１とバーストモード２との間で遷移する様子を示す図である。本発明の第１の実施形態に係る制御回路が、バーストモード１及びバーストモード２である場合の各種信号の波形図である。本発明の第１の実施形態に係る制御回路が、通常モードとオーバーシュートモードとバーストモード１とカレントリミッタモード１との間で遷移する様子を示す図である。従来技術に係るＤＣ-ＤＣコンバータ回路の構成を示す図である。

符号の説明

１０…制御回路
１１…ＯＳＣ
１２…スイッチ駆動回路
１３…ＣＭＯＳスイッチ
１４、１６、１８…コンパレータ
１５…積分器
１７…ヒステリシスコンパレータ

Claims

ＤＣ−ＤＣコンバータ回路の構成要素であるＣＭＯＳスイッチを駆動するスイッチ駆動回路に対して制御信号を送信する制御回路であって、
前記ＣＭＯＳスイッチは、直流電圧源に接続されているＰＭＯＳトランジスタと、グランドに接続されているＮＭＯＳトランジスタとによって構成されており、
通常モードにおいて、前記ＤＣ−ＤＣコンバータ回路の前記ＰＭＯＳトランジスタと前記ＮＭＯＳトランジスタの接続点である端子を流れる出力電流が上限電流以上となった場合に、第１のカレントリミッタモードに遷移し、
前記第１のカレントリミッタモードにおいて、前記出力電流が前記上限電流を下回った場合に、前記通常モードに遷移し、
前記第１のカレントリミッタモードにおいて、前記通常モードに遷移することなく第１の所定期間が経過した場合に、第２のカレントリミッタモードに遷移し、
前記第２のカレントリミッタモードにおいて、第２の所定期間が経過した場合に、前記通常モードに遷移し、
前記第１のカレントリミッタモードに遷移した場合、前記スイッチ駆動回路に対して、前記ＰＭＯＳトランジスタを断続的にＯＦＦ状態にするように指示する制御信号を送信し、
前記第２のカレントリミッタモードに遷移した場合、前記スイッチ駆動回路に対して、前記ＰＭＯＳトランジスタを連続的にＯＦＦ状態にするように指示する制御信号を送信することを特徴とする制御回路。
前記第１のカレントリミッタモードにおいて、前記ＤＣ−ＤＣコンバータ回路の前記ＰＭＯＳトランジスタと前記ＮＭＯＳトランジスタの接続点である端子から出力される出力電圧が所定の傾き以上で上昇した場合に、オーバーシュートモードに遷移し、
前記オーバーシュートモードに遷移した場合、前記スイッチ駆動回路に対して、前記ＰＭＯＳトランジスタ及び前記ＮＭＯＳトランジスタについてＯＮ状態とＯＦＦ状態とを交互に切り替えるように指示する制御信号を送信することを特徴とする請求項１に記載の制御回路。
ＤＣ−ＤＣコンバータ回路の構成要素であるＣＭＯＳスイッチを駆動するスイッチ駆動回路に対して制御信号を送信する制御回路であって、
前記ＣＭＯＳスイッチは、直流電圧源に接続されているＰＭＯＳトランジスタと、グランドに接続されているＮＭＯＳトランジスタとによって構成されており、
通常モードにおいて、前記ＮＭＯＳトランジスタがＯＮ状態である際に、前記ＤＣ−ＤＣコンバータ回路の前記ＰＭＯＳトランジスタと前記ＮＭＯＳトランジスタの接続点である端子から出力される出力電圧が基準電圧以上となった場合に、第１のバーストモードに遷移し、
前記第１のバーストモードにおいて、前記通常モードに遷移することなく第３の所定期間が経過した場合に、第２のバーストモードに遷移し、
前記第１のバーストモード及び前記第２のバーストモードにおいて、前記出力電圧が入力されるヒステリシスコンパレータの出力の遷移を検知した場合に、通常モードに遷移し、
前記第１のバーストモードに遷移した場合、前記スイッチ駆動回路に対して、前記ＰＭＯＳトランジスタ及び前記ＮＭＯＳトランジスタを連続的にＯＦＦ状態にするように指示する制御信号を送信し、
前記第２のバーストモードに遷移した場合、前記スイッチ駆動回路に対して、前記ＰＭＯＳトランジスタ及び前記ＮＭＯＳトランジスタを連続的にＯＦＦ状態にすると共に、前記ヒステリシスコンパレータにおけるヒステリシス幅を狭めるように指示する制御信号を送信することを特徴とする制御回路。
前記第１のバーストモードにおいて、前記ＤＣ−ＤＣコンバータ回路の前記ＰＭＯＳトランジスタと前記ＮＭＯＳトランジスタの接続点である端子から出力される出力電圧が所定の傾き以上で上昇した場合に、オーバーシュートモードに遷移し、
前記オーバーシュートモードに遷移した場合、前記スイッチ駆動回路に対して、前記ＰＭＯＳトランジスタ及び前記ＮＭＯＳトランジスタについてＯＮ状態とＯＦＦ状態とを交互に切り替えるように指示する制御信号を送信することを特徴とする請求項３に記載の制御回路。
ＤＣ−ＤＣコンバータ回路の構成要素であるＣＭＯＳスイッチを駆動するスイッチ駆動回路に対して制御信号を送信する制御回路であって、
前記ＣＭＯＳスイッチは、直流電圧源に接続されているＰＭＯＳトランジスタと、グランドに接続されているＮＭＯＳトランジスタとによって構成されており、
通常モードにおいて、前記ＤＣ−ＤＣコンバータ回路の前記ＰＭＯＳトランジスタと前記ＮＭＯＳトランジスタの接続点である端子から出力される出力電圧が所定の傾き以上で上昇した場合に、オーバーシュートモードに遷移し、
前記オーバーシュートモードにおいて、第４の所定期間が経過した後に、前記ＤＣ−ＤＣコンバータ回路の前記ＰＭＯＳトランジスタと前記ＮＭＯＳトランジスタの接続点である端子を流れる出力電流が上限電流以上となった場合に、第１のカレントリミッタモードに遷移し、
前記オーバーシュートモードにおいて、前記第４の所定期間が経過した後に、前記ＮＭＯＳトランジスタがＯＮ状態である際に、前記ＤＣ−ＤＣコンバータ回路の前記ＰＭＯＳトランジスタと前記ＮＭＯＳトランジスタの接続点である端子から出力される出力電圧が基準電圧以上となった場合に、第１のバーストモードに遷移し、
前記オーバーシュートモードにおいて、前記第４の所定期間が経過した後に、第１のカレントリミッタモード又は第１のバーストモードに遷移しない場合に、前記通常モードに遷移し、
前記オーバーシュートモードに遷移した場合、前記スイッチ駆動回路に対して、前記ＰＭＯＳトランジスタ及び前記ＮＭＯＳトランジスタについてＯＮ状態とＯＦＦ状態とを交互に切り替えるように指示する制御信号を送信し、
前記第１のカレントリミッタモードに遷移した場合、前記スイッチ駆動回路に対して、前記ＰＭＯＳトランジスタを断続的にＯＦＦ状態にするように指示する制御信号を送信し、
前記第１のバーストモードに遷移した場合、前記スイッチ駆動回路に対して、前記ＰＭＯＳトランジスタ及び前記ＮＭＯＳトランジスタを連続的にＯＦＦ状態にするように指示する制御信号を送信することを特徴とする制御回路。
前記第１のカレントリミッタモードにおいて、前記ＤＣ−ＤＣコンバータ回路の前記ＰＭＯＳトランジスタと前記ＮＭＯＳトランジスタの接続点である端子から出力される出力電圧が所定の傾き以上で上昇した場合に、前記オーバーシュートモードに遷移することを特徴とする請求項５に記載の制御回路。
前記第１のバーストモードにおいて、前記ＤＣ−ＤＣコンバータ回路の前記ＰＭＯＳトランジスタと前記ＮＭＯＳトランジスタの接続点である端子から出力される出力電圧が所定の傾き以上で上昇した場合に、前記オーバーシュートモードに遷移することを特徴とする請求項５又は６に記載の制御回路。