JP5660575B2 - 制御回路およびスイッチング電源装置 - Google Patents

制御回路およびスイッチング電源装置 Download PDF

Info

Publication number
JP5660575B2
JP5660575B2 JP2011151611A JP2011151611A JP5660575B2 JP 5660575 B2 JP5660575 B2 JP 5660575B2 JP 2011151611 A JP2011151611 A JP 2011151611A JP 2011151611 A JP2011151611 A JP 2011151611A JP 5660575 B2 JP5660575 B2 JP 5660575B2
Authority
JP
Japan
Prior art keywords
control
voltage
switching
output
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011151611A
Other languages
English (en)
Other versions
JP2013021773A (ja
Inventor
林 正明
正明 林
博 成澤
博 成澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2011151611A priority Critical patent/JP5660575B2/ja
Publication of JP2013021773A publication Critical patent/JP2013021773A/ja
Application granted granted Critical
Publication of JP5660575B2 publication Critical patent/JP5660575B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、スイッチング電源装置を直接制御から間接制御に切り替える時に発生する2次側出力電圧の低下を防止する制御回路およびスイッチング電源装置に関する。
デジタル機器用電源等の分野では、地球温暖化防止の観点から、比較的低コストで構成でき高効率な特性を有するフライバック型スイッチング電源装置や電流共振型スイッチング電源装置等が広く用いられている。これらのスイッチング電源装置では、定常負荷時の高効率化は当然のことながら、スイッチング電源装置の負荷が微少である待機時消費電力の低減に対しても強い要請がある。
待機時消費電力の低減を目的としたスイッチング電源装置として、特許文献1の図1に開示されているようなものが挙げられる。このスイッチング電源装置は、軽負荷条件でのみ間接制御を行うこととしている。ここでいう間接制御とは、2次側の出力電圧を直接検出して定電圧制御する直接制御とは異なり、1次側の制御電圧を検出してその電圧値を定電圧制御することで間接的に2次側の出力電圧を制御する方式である。なお、間接制御を採用している電源としては、特許文献1以外にも、特許文献2や特許文献3のようなものが知られている。但し、特許文献2や特許文献3のようなものは、特許文献1の図1に示すスイッチング電源装置とは異なり、軽負荷条件でのみ間接制御を行うのではなく、常時間接制御を行うものである。
図8は、特許文献1の図1に示すスイッチング電源装置のような、待機時軽負荷条件でのみ間接制御を行うスイッチング電源装置の動作説明図である。図8では、時刻t1において、直接制御から間接制御に切り替わっている。図8に示すように、間接制御を採用するスイッチング電源装置においては、制御電圧Vccを定電圧制御し、制御切替信号がHighになっている時刻t1〜t3の間、制御電圧Vccが間接制御時制御電圧Vcc2で定電圧となるよう制御する。間接制御を行っている時刻t1〜t3の間は、2次側の出力電圧を直接検出して定電圧制御しないため、2次側回路(例えば、特許文献1の図1中に示すPC11の2次側で接続される図示されていない回路)が動作しないこととなり、2次側回路の電力消費を削減でき、待機時消費電力を低減することができる。また、2次側の出力電圧Voは、図8の時刻t1〜t3の間、直接制御時出力電圧Vo1より低下するが、この低下により2次側出力への電力供給が減るため、スイッチング電源装置の消費電力も減り、システム全体の待機時消費電力を低減することができる。このスイッチング電源装置は、2次側の出力電圧Voとして許容できるレベルの電圧値(許容出力下限電圧Vo3)よりも間接制御時出力電圧Vo2が高くなる様に設計上の注意が必要となるが、上述の通り、システム全体の待機時消費電力を低減するには有効な技術である。
特開2011−97663号公報 特開2009−089549号公報 特開平6−22467号公報
しかしながら、特許文献1の図1に示すスイッチング電源装置のような間接制御を採用している電源では、間接制御に切り替わる時刻t1において、制御手段に供給されている制御電圧Vccが高い状態になっていると、制御電圧Vccが間接制御時制御電圧Vcc2まで低下するまでの間、主スイッチが発振停止する。そのときに2次側の出力電流も流れていると、2次側の出力電圧Voが低下する現象が生じる。すなわち、間接制御を行っている時刻t1〜t3の間は、間接制御に移行し、出力電圧Voと制御電圧Vccが比例関係の電圧となる安定動作になるまでの過程で、制御電圧Vccが間接制御時制御電圧Vcc2まで下がるまでの時間が長いほど顕著に2次側の出力電圧Voが低下する現象が現れる。この低下現象が許容出力下限電圧Vo3よりも低くなってしまうと、2次側出力に接続されるマイコンが停止して、スイッチング電源装置とその出力側に接続される負荷のシステム全体がリセットしてしまう等といった虞がある。
本発明は、直接制御から間接制御への切り替え時における2次側出力電圧の低下を防止する制御回路およびスイッチング電源装置を提供することを目的とする。
この目的を達成するため本発明は次のように構成する。請求項1に記載の発明は、スイッチング制御に必要な電力の供給源となる制御巻線を有し、入力側からの供給電力をスイッチのスイッチング動作によりエネルギー変換して出力側に電力を出力するトランスと、トランスの制御巻線に発生する電圧を整流して制御電圧を生成する制御電圧整流部と、を備えたスイッチング電源装置に設けられる制御回路において、出力側の出力電流の値が所定値より大きい重負荷時には出力側の出力電圧を検出しスイッチのスイッチングを制御して出力電圧の値が第1電圧となるよう出力電圧を直接制御し、出力電流の値が所定値以下の軽負荷時には制御電圧を検出しスイッチのスイッチングを制御して制御電圧の値を第2電圧となるよう制御して出力電圧を間接制御すると共に、直接制御から間接制御に切り替えるタイミングで制御電圧を強制的に第2電圧まで低下させる制御電圧強制低下部を備えたことを特徴とする制御回路を対象とする。
請求項2に記載の発明は、制御電圧強制低下部は、直接制御から間接制御に切り替える、外部からの制御切替信号に基づいて、制御電圧を強制的に第2電圧まで低下させることを特徴とする制御回路を対象とする。
請求項3に記載の発明は、制御電圧強制低下部は、直接制御から間接制御に切り替わった後に制御電圧を強制的に第2電圧まで低下させた後は、制御電圧を強制的に低下させる動作を禁止することを特徴とする制御回路を対象とする。
請求項4に記載の発明は、軽負荷時にはスイッチのスイッチング動作を間欠発振制御させることを特徴とする制御回路を対象とする。
請求項5に記載の発明は、スイッチング制御に必要な電力を供給源となる制御巻線を有し、入力側からの供給電力をスイッチのスイッチング動作によりエネルギー変換して出力側に電力を出力するトランスと、トランスの制御巻線に発生する電圧を整流して制御電圧を生成する制御電圧整流部と、出力側の出力電流の値が所定値より大きい重負荷時には出力側の出力電圧を検出しスイッチのスイッチングを制御して出力電圧の値が第1電圧となるよう出力電圧を直接制御し、出力電流の値が所定値以下の軽負荷時には制御電圧を検出しスイッチのスイッチングを制御して制御電圧の値を第2電圧となるよう制御して出力電圧を間接制御すると共に、直接制御から間接制御に切り替えるタイミングで制御電圧を強制的に第2電圧まで低下させる制御電圧強制低下部を有する制御回路と、を備えたことを特徴とするスイッチング電源装置を対象とする。
請求項6に記載の発明は、制御電圧強制低下部は、直接制御から間接制御に切り替える、外部からの制御切替信号に基づいて、制御電圧を強制的に第2電圧まで低下させることを特徴とするスイッチング電源装置を対象とする。
請求項7に記載の発明は、制御電圧強制低下部は、直接制御から間接制御に切り替わった後に制御電圧を強制的に第2電圧まで低下させた後は、制御電圧を強制的に低下させる動作を禁止することを特徴とするスイッチング電源装置を対象とする。
請求項8に記載の発明は、軽負荷時にはスイッチのスイッチング動作を間欠発振制御させることを特徴とするスイッチング電源装置を対象とする。
請求項1に記載の発明によれば、出力側の出力電流の値が所定値より大きい重負荷時には出力側の出力電圧を検出しスイッチのスイッチングを制御して出力電圧の値が第1電圧となるよう出力電圧を直接制御し、出力電流の値が所定値以下の軽負荷時には制御電圧を検出しスイッチのスイッチングを制御して制御電圧の値を第2電圧となるよう制御して出力電圧を間接制御すると共に、直接制御から間接制御に切り替えるタイミングで制御電圧強制低下部が制御電圧を強制的に第2電圧まで低下させる。そのため、制御電圧Vccが間接制御時電圧まで低下するまでの間、主スイッチが発振停止するという期間を最小限にすることができ、2次側の出力電流が流れていても、2次側の出力電圧Voが低下する現象を防止することができる。
請求項2に記載の発明によれば、直接制御から間接制御に切り替える、外部からの制御切替信号に基づいて、制御電圧強制低下部が制御電圧を強制的に第2電圧まで低下させる。そのため、直接制御から間接制御に切り替えると、確実に制御電圧を強制的に第2電圧まで低下させることができ、直接制御から間接制御に切り替わるタイミングでの2次側の出力電圧が低下する現象を確実に防止することができる。
請求項3に記載の発明によれば、直接制御から間接制御に切り替わった後に制御電圧を強制的に第2電圧まで低下させた後は、制御電圧強制低下部が制御電圧を強制的に低下させる動作を禁止する。そのため、制御電圧が第2電圧よりも低下することを防止でき、制御回路を安定的に動作させることができる。
請求項4に記載の発明によれば、軽負荷時にはスイッチのスイッチング動作を間欠発振制御させるため、直接制御から間接制御に切り替わるタイミングでの2次側の出力電圧Voが低下する現象を防止しつつ、軽負荷時におけるスイッチング電源装置の効率を向上させることができる。
請求項5に記載の発明によれば、出力側の出力電流の値が所定値より大きい重負荷時には出力側の出力電圧を検出しスイッチのスイッチングを制御して出力電圧の値が第1電圧となるよう出力電圧を直接制御し、出力電流の値が所定値以下の軽負荷時には制御電圧を検出しスイッチのスイッチングを制御して制御電圧の値を第2電圧となるよう制御して出力電圧を間接制御すると共に、直接制御から間接制御に切り替えるタイミングで制御電圧強制低下部が制御電圧を強制的に第2電圧まで低下させる。そのため、制御電圧が間接制御時電圧まで低下するまでの間、主スイッチが発振停止するという期間を最小限にすることができ、2次側の出力電流が流れていても、2次側の出力電圧が低下する現象を防止することができる。
請求項6に記載の発明によれば、直接制御から間接制御に切り替える、外部からの制御切替信号に基づいて、制御電圧強制低下部が制御電圧を強制的に第2電圧まで低下させる。そのため、直接制御から間接制御に切り替えると、確実に制御電圧を強制的に第2電圧まで低下させることができ、直接制御から間接制御に切り替わるタイミングでの2次側の出力電圧が低下する現象を確実に防止することができる。
請求項7に記載の発明によれば、直接制御から間接制御に切り替わった後に制御電圧を強制的に第2電圧まで低下させた後は、制御電圧強制低下部が制御電圧を強制的に低下させる動作を禁止する。そのため、制御電圧が第2電圧よりも低下することを防止でき、スイッチング電源装置を安定的に動作させることができる。
請求項8に記載の発明によれば、軽負荷時にはスイッチのスイッチング動作を間欠発振制御させるため、直接制御から間接制御に切り替わるタイミングでの2次側の出力電圧が低下する現象を防止しつつ、軽負荷時におけるスイッチング電源装置の効率を向上させることができる。
本発明の一実施の形態としての制御回路10を使用したスイッチング電源装置1を示した回路構成図 本発明の一実施の形態としての制御回路10の構成図 図2の制御回路10におけるドライブ制御部12の内部回路の構成図 図2の制御回路10における制御電圧強制低下部11の内部回路の構成図 図3の強制低下制御部17の内部回路の構成図 図1に示したスイッチング電源装置1のスイッチング動作説明図(軽負荷時連続発振・重負荷時連続発振) 図1に示したスイッチング電源装置1のスイッチング動作説明図(軽負荷時間欠発振・重負荷時連続発振) 特許文献1の図1に示すスイッチング電源装置の動作説明図
(第1の実施の形態)
図1は、本発明の一実施の形態としての制御回路を使用したスイッチング電源装置を示した回路図である。図1に示すスイッチング電源装置1は、スイッチング制御に必要な電力の供給源としての制御巻線L11を有し、入力側からの供給電力をスイッチQ10のスイッチング動作によりエネルギー変換して出力側に電力を出力するトランスT10と、トランスT10の制御巻線L11に発生する電圧を整流して制御電圧Vccを生成する制御電圧整流部30と、を備えている。スイッチング電源装置1の出力側には、例えば、マイコン20等が接続されるようになっている。なお、図1に示すスイッチング電源装置1は、いわゆるフライバック方式コンバータであり、図1に示す1次整流部60、2次整流部90およびフォトカプラ40等は一般的な構成部分であるので、これらの部分の説明は省略する。
また、スイッチング電源装置1は、出力側の出力電流の値が所定値より大きい重負荷時には出力側の出力電圧Voを検出しスイッチQ10(例えば、MOSFET)のスイッチングを制御して出力電圧Voの値が第1電圧Vo1となるよう出力電圧Voを直接制御し、出力電流の値が所定値以下の軽負荷時には制御電圧Vccを検出しスイッチQ10のスイッチングを制御して制御電圧Vccの値を第2電圧Vcc2となるよう制御して出力電圧Voを間接制御する制御回路10を備えている。
この制御回路10は、直接制御から間接制御に切り替えるタイミングで制御電圧Vccを強制的に第2電圧Vcc2まで低下させる制御電圧強制低下部11を有している。制御回路10の制御電圧強制低下部11は、直接制御から間接制御に切り替える、外部からの制御切替信号に基づいて、制御電圧Vccを強制的に第2電圧Vcc2まで低下させるようになっている。制御電圧強制低下部11は、直接制御から間接制御に切り替わった後に制御電圧Vccを強制的に第2電圧Vcc2まで低下させた後は、制御電圧Vccを強制的に低下させる動作を禁止するようになっている。
トランスT10は、一次巻線L10と、制御巻線L11と、出力巻線L12と、図示しない磁性コア部材と、を有している。トランスT10の一次巻線L10の一端は、一次整流部60のコンデンサC10の正極に接続されている。また、トランスT10の一次巻線L10の他端は、スイッチQ10のドレイン端子Dに接続されている。スイッチQ10のMOSFETのソース端子Sは、制御回路10のGND端子と一次整流部60のコンデンサC10の負極と共に、一次側GND1に接続されている。スイッチQ10のMOSFETのゲート端子Gは、制御回路10のVG端子に接続されている。
制御回路10は、制御回路10のFB端子およびフォトカプラ40を介して出力電圧制御部80に接続されている。出力電圧制御部80は、制御回路10が直接制御している場合、出力電圧Voの値が第1電圧Vo1となるよう制御回路10のFB−GND端子間電圧を増減するようになっている。制御回路10は、FB−GND端子間電圧の増減に応じて、スイッチQ10のMOSFETのゲート端子Gに印加されるパルス電圧のオン時間幅を増減制御し、出力端子OUTの出力電圧Voを第1電圧Vo1に定電圧制御するようになっている。
図2は、本発明の一実施の形態としての制御回路10の構成図である。制御回路10は、上記制御電圧強制低下部11と、ドライブ制御部12と、ドライブ部15とを有している。ドライブ制御部12は、ドライブ部15を介してスイッチQ10のオンオフ駆動をZC−GND端子間電圧信号に応じて制御するものであり、また、FB−GND端子間電圧信号に応じて、スイッチQ10のMOSFETのゲート端子Gに印加されるパルス電圧のオン時間幅を増減制御するようになっている。
また、ドライブ制御部12は、制御回路10のVin端子を介して一次整流部60からの電気エネルギー供給を受けてスイッチQ10の発振が始まるまでの間、制御電圧Vccを生成することで、スイッチング電源装置1の起動をさせるようになっている。更に、ドライブ制御部12は、制御回路10のVcc端子を介して制御電圧整流部30に接続されており、スイッチング制御に必要な電力が供給されるようになっている。なお、ドライブ部15は、ドライブ制御部12による制御を受けてスイッチQ10をドライブするものである。
図3は、図2の制御回路10におけるドライブ制御部12の内部回路の構成図である。ドライブ制御部12は、オンオフ制御部16と、強制低下制御部17と、を有している。オンオフ制御部16は、制御回路10のZC−GND端子間電圧信号に応じてスイッチQ10のオンオフ駆動を制御し、制御回路10のFB−GND端子間電圧信号に応じて、スイッチQ10のMOSFETのゲート端子Gに印加されるパルス電圧のオン時間幅を増減制御等するものである。強制低下制御部17は、制御回路10が直接制御から間接制御に切り替えるタイミングで制御電圧Vccを強制的に第2電圧Vcc2まで低下させる制御を行うものである。
図4は、図2の制御回路10における制御電圧強制低下部11の内部回路の構成を示したものである。制御電圧強制低下部11は、放電スイッチQ11と、放電抵抗R11と、を有している。制御電圧強制低下部11は、直接制御から間接制御に切り替える、外部からの制御切替信号に基づいて、制御電圧Vccを強制的に第2電圧Vcc2まで低下させるものである。上記制御切替信号は、出力側の出力電流の値が所定値より大きい重負荷時には出力側の出力電圧を検出しスイッチのスイッチングを制御して出力電圧の値が第1電圧となるよう出力電圧を直接制御し、出力電流の値が所定値以下の軽負荷時には制御電圧Vccを検出しスイッチQ10のスイッチングを制御して制御電圧Vccの値を第2電圧となるよう制御して出力電圧Voを間接制御する信号である。なお、上記制御切替信号は、例えば、マイコン20から出力され、フォトカプラ25、制御回路10のZC端子を介して制御回路10の強制低下制御部17に入力されるようになっている。
放電スイッチQ11は、強制低下制御部17の制御によりオンオフするようになっており、強制低下制御部17の制御により、直接制御から間接制御に切り替えるタイミングで制御電圧Vccを強制的に第2電圧Vcc2まで低下させるよう、制御電圧整流部30のコンデンサC11に帯電している電荷を放電させるようになっている。なお、この放電エネルギーは、放電抵抗R11で消費されるようになっている。
図5は、図3の強制低下制御部17の内部回路の構成図である。強制低下制御部17は、セット信号生成回路18Sと、リセット信号生成回路18Rと、フリップフロップ回路19と、を有している。強制低下制御部17は、マイコン20からの制御切替信号の出力によりフォトカプラ25で、制御回路10のZC端子とGND端子とを開放し、制御回路10のZC端子−GND端子間電圧が予め設定した電圧(例えば、コンパレータの基準電圧で設定された電圧)を超えた場合に、セット信号生成回路18Sがセット信号を生成しフリップフロップ回路19に出力するようになっている。また、強制低下制御部17は、制御電圧Vccを監視して、制御電圧Vccが第2電圧となった場合に、リセット信号生成回路18Rがリセット信号を生成しフリップフロップ回路19に出力するようになっている。フリップフロップ回路19は、例えば、上記セット信号が入力されると制御電圧強制低下部11の放電スイッチQ11をオンさせ、上記リセット信号が入力されると制御電圧強制低下部11の放電スイッチQ11をオフさせるようになっている。
強制低下制御部17は、制御回路10のZC端子とGND端子とをマイコン20からの制御切替信号の出力によりフォトカプラ25で開放し、制御回路10のZC端子−GND端子間電圧が予め設定した電圧を超えた場合に加え、スイッチング電源装置1に異常が発生していないことを表す情報信号が入力された場合に、セット信号生成回路18Sがセット信号を生成しフリップフロップ回路19に出力する構成とすると、スイッチング電源装置1の動作安定性の面で望ましい。
また、強制低下制御部17は、制御電圧Vccを監視して、制御電圧Vccが第2電圧となった場合に加え、ドライブ制御部12が、Vin端子を介して一次整流部60からの電気エネルギー供給を受けてスイッチQ10の発振が始まるまでの間、制御電圧Vccを生成し、スイッチング電源装置1の発振起動をさせている場合やその他スイッチング電源装置1に異常が発生していることを表す情報信号が入力された場合に、リセット信号生成回路18Rがリセット信号を生成しフリップフロップ回路19に出力する構成とすると、スイッチング電源装置1の動作安定性の面で望ましい。
次に、図1に示したスイッチング電源装置1および図2乃至図5に示した制御回路10の動作について説明する。
図6は、図1に示したスイッチング電源装置1のスイッチング動作説明図であり、第1の実施の形態としての動作を説明するものである。図1に示したスイッチング電源装置1では、図6に示す通り、時刻t11前は、出力側の出力電流の値が所定値より大きい重負荷であり、この重負荷時には出力側の出力電圧Voを直接検出しスイッチのスイッチングを制御して出力電圧の値が第1電圧Vo1となるよう出力電圧Voが直接制御されている。時刻t11前は、制御回路10は、FB−GND端子間電圧の増減に応じて、スイッチQ10のMOSFETのゲート端子Gに印加されるパルス電圧のオン時間幅を増減制御し、出力端子OUT1の出力電圧Voを第1電圧Vo1に定電圧制御している。
また、時刻t11前においては、マイコン20から直接制御状態とすることを示すLowレベルの制御切替信号が出力されており、このLowレベルの制御切替信号が、フォトカプラ25、制御回路10のZC端子を介して制御回路10の強制低下制御部17に入力されている。時刻t11前においては、制御回路10の強制低下制御部17では、制御回路10のZC端子−GND端子間電圧が予め設定した電圧(例えば、コンパレータの基準電圧で設定された電圧)を超えていないため、セット信号生成回路18Sはセット信号を生成しておらず、セット信号はフリップフロップ回路19に出力されていない状態となっている。すなわち、この状態では、フリップフロップ回路19はリセット状態になっており、時刻t11前においては、制御電圧強制低下部11の放電スイッチQ11はオフ状態となっている。
図6の時刻t11において、マイコン20から間接制御状態であることを示すHighレベルの制御切替信号が出力されると、このHighレベルの制御切替信号が、フォトカプラ25、制御回路10のZC端子を介して制御回路10の強制低下制御部17に入力される。時刻t11において、制御回路10の強制低下制御部17では、制御回路10のZC端子−GND端子間電圧が予め設定した電圧(例えば、コンパレータの基準電圧で設定された電圧)を超えることとなり、セット信号生成回路18Sがセット信号を生成する。そして、このセット信号はフリップフロップ回路19に出力される。そのため、時刻t11においては、制御電圧強制低下部11の放電スイッチQ11はオン状態となる。
制御電圧強制低下部11の放電スイッチQ11はオン状態になると、図6の時刻t11からt12において、制御回路10の制御電圧強制低下部11は、外部(マイコン20)からの制御切替信号に基づいて、制御電圧Vccを強制的に第2電圧Vcc2まで低下させる。すなわち、時刻t11からt12において、放電スイッチQ11は、制御電圧整流部30のコンデンサC11に帯電している電荷を放電させる。この放電エネルギーは、放電抵抗R11で消費される。これにより、制御電圧Vccが間接制御時電圧Vcc2まで低下するまでの間、スイッチQ10が発振停止するという期間(時刻t11〜t12)を最小限にすることができ、2次側の出力電流が流れていても、出力電圧Voとして許容できるレベルの間接制御時出力電圧Vo2よりも低くなってしまう現象が防止される。これにより、2次側出力に接続されているマイコン20が停止してスイッチング電源装置とその出力側に接続される負荷のシステム全体がリセットしてしまう等といった虞が解消される。
時刻t12においては、制御回路10では、制御電圧Vccを第2電圧Vcc2まで低下させた後は、この制御電圧Vccを強制的に低下させる動作を禁止する。この禁止動作は、強制低下制御部17が、制御電圧Vccを監視して、制御電圧Vccが第2電圧Vcc2となった場合に、リセット信号生成回路18Rがリセット信号を生成しフリップフロップ回路19に出力することによりなされる。このリセット信号を受けたフリップフロップ回路19は、制御電圧強制低下部11の放電スイッチQ11をオフさせる。
時刻t12〜t13は、出力電流の値が所定値より少ない軽負荷状態であり、この軽負荷時の条件では、制御回路10は、制御電圧Vccを検出しスイッチQ10のスイッチングを制御して制御電圧Vccの値を第2電圧Vcc2となるよう制御して出力電圧Voを間接制御する。そのため、制御電圧Vccが第2電圧Vcc2よりも低下することが防止される。
次に、時刻t13において、マイコン20から制御切替信号が直接制御状態とすることを示すLowレベル信号が出力され、このLowレベル信号が、フォトカプラ25、制御回路10のZC端子を介して制御回路10に入力される。これにより、制御回路10では間接制御から直接制御に制御が切替る。間接制御から直接制御に切替ると、出力電圧制御部80は、出力電圧Voの値が第1電圧Vo1となるよう制御回路10のFB−GND端子間電圧を増減する。制御回路10は、FB−GND端子間電圧の増減に応じて、スイッチQ10のMOSFETのゲート端子Gに印加されるパルス電圧のオン時間幅を増減制御し、出力端子OUTの出力電圧Voを第1電圧Vo1に定電圧制御する。
第1の実施の形態に係るスイッチング電源装置および制御回路によれば、出力側の出力電流の値が所定値より大きい重負荷時には出力側の出力電圧Voを検出しスイッチQ10のスイッチングを制御して出力電圧Voの値が第1電圧Vo1となるよう出力電圧Voを直接制御し、出力電流の値が所定値以下の軽負荷時には制御電圧Vccを検出しスイッチQ10のスイッチングを制御して制御電圧Vccの値を第2電圧Vcc2となるよう制御して出力電圧Voを間接制御すると共に、直接制御から間接制御に切り替えるタイミングで制御電圧強制低下部11が制御電圧Vccを強制的に第2電圧Vcc2まで低下させる。そのため、制御電圧Vccが間接制御時電圧Vcc2まで低下するまでの間、スイッチQ10が発振停止するという期間を最小限にすることができ、2次側の出力電流が流れていても、2次側の出力電圧Voが低下する現象を防止することができる。
また、第1の実施の形態に係るスイッチング電源装置および制御回路によれば、直接制御から間接制御に切り替える、外部からの制御切替信号に基づいて、制御電圧強制低下部11が制御電圧Vccを強制的に第2電圧Vcc2まで低下させる。そのため、直接制御から間接制御に切り替えると、確実に制御電圧Vccを強制的に第2電圧Vcc2まで低下させることができ、直接制御から間接制御に切り替わるタイミングでの2次側の出力電圧Voが低下する現象を確実に防止することができる。
更に、第1の実施の形態に係るスイッチング電源装置および制御回路によれば、直接制御から間接制御に切り替わった後に制御電圧Vccを強制的に第2電圧Vcc2まで低下させた後は、制御電圧強制低下部11が制御電圧Vccを強制的に低下させる動作を禁止する。そのため、制御電圧Vccが第2電圧Vcc2よりも低下することを防止でき、制御回路10およびスイッチング電源装置1を安定的に動作させることができる。
(第2の実施の形態)
続いて、図1に示したスイッチング電源装置1および図2乃至図5に示した制御回路10の第2の実施の形態について、説明する。第2の実施の形態は、スイッチング電源装置1の出力側が軽負荷時ではスイッチQ10のスイッチング動作が間欠発振し、重負荷時ではスイッチQ10のスイッチング動作が連続発振するよう制御する一例である。
図7は、図1に示したスイッチング電源装置1のスイッチング動作説明図(軽負荷時間欠発振・重負荷時連続発振)であり、第2の実施の形態としての動作を説明するものである。図1に示したスイッチング電源装置1では、図7の時刻t12〜t13の時間以外は、図6に示した動作と同様である。図7の時刻t12〜t13においては、制御電圧VccをVcc2(min)からVcc2(max)の範囲でヒステリシスを有するリップル制御を行うことで、間欠的なスイッチング制御を行う。これにより、第2の実施の形態においては、軽負荷時に間欠的なスイッチング制御が行われるので、スイッチングロスを低減することができる。
第2の実施の形態に係るスイッチング電源装置および制御回路によれば、軽負荷時にはスイッチQ10のスイッチング動作を間欠発振制御させるため、直接制御から間接制御に切り替わるタイミングでの2次側の出力電圧Voが低下する現象を防止しつつ、軽負荷時におけるスイッチング電源装置1の効率を向上させることができる。
以上のように、上記第1の実施の形態および第2の実施の形態においては、出力側の出力電流の値が所定値より大きい重負荷時には出力側の出力電圧を検出しスイッチのスイッチングを制御して出力電圧の値が第1電圧となるよう出力電圧を直接制御し、出力電流の値が所定値以下の軽負荷時には制御電圧を検出しスイッチのスイッチングを制御して制御電圧の値を第2電圧となるよう制御して出力電圧を間接制御する。出力電流の上記所定値は、上記第1の実施の形態および第2の実施の形態のようにマイコン20で予め設定しておいてもよいが、例えば、出力電流を抵抗等で検出しその検出値を電圧変換して決定するようにしてもよい。
また、図1に示すスイッチング電源1はフライバック方式の構成を一例としたものであるが、本発明に係る制御回路およびスイッチング電源は、フォワード方式、およびハーフブリッジ方式のものに適用しても良い。
本発明は、上述の実施形態に限定されるものでなく、この発明の要旨を逸脱しない範囲で様々な変形や応用が可能である。
1: スイッチング電源装置
10:制御回路
11:制御電圧強制低下部
12:ドライブ制御部
15:ドライブ部
16:オンオフ制御部
17: 強制低下制御部
20:マイコン
25:フォトカプラ
30:制御電圧整流部
40:フォトカプラ
80:出力電圧制御部

Claims (8)

  1. スイッチング制御に必要な電力の供給源となる制御巻線を有し、入力側からの供給電力をスイッチのスイッチング動作によりエネルギー変換して出力側に電力を出力するトランスと、前記トランスの制御巻線に発生する電圧を整流して前記制御電圧を生成する制御電圧整流部と、を備えたスイッチング電源装置に設けられる制御回路において、
    出力側の出力電流の値が所定値より大きい重負荷時には出力側の出力電圧を検出し前記スイッチのスイッチングを制御して出力電圧の値が第1電圧となるよう出力電圧を直接制御し、出力電流の値が前記所定値以下の軽負荷時には前記制御電圧を検出し前記スイッチのスイッチングを制御して前記制御電圧の値を第2電圧となるよう制御して出力電圧を間接制御すると共に、直接制御から間接制御に切り替えるタイミングで前記制御電圧を強制的に第2電圧まで低下させる制御電圧強制低下部を備えたことを特徴とする制御回路。
  2. 請求項1記載の制御回路に於いて、
    前記制御電圧強制低下部は、前記直接制御から前記間接制御に切り替える、外部からの制御切替信号に基づいて、前記制御電圧を強制的に前記第2電圧まで低下させることを特徴とする制御回路。
  3. 請求項1または2のいずれかに記載の制御回路に於いて、
    前記制御電圧強制低下部は、前記直接制御から前記間接制御に切り替わった後に前記制御電圧を強制的に前記第2電圧まで低下させた後は、前記制御電圧を強制的に低下させる動作を禁止することを特徴とする制御回路
  4. 請求項1乃至3のいずれかに記載の制御回路に於いて、
    前記軽負荷時には前記スイッチのスイッチング動作を間欠発振制御させることを特徴とする制御回路。
  5. スイッチング制御に必要な電力を供給源となる制御巻線を有し、入力側からの供給電力をスイッチのスイッチング動作によりエネルギー変換して出力側に電力を出力するトランスと、
    トランスの制御巻線に発生する電圧を整流して制御電圧を生成する制御電圧整流部と、
    出力側の出力電流の値が所定値より大きい重負荷時には出力側の出力電圧を検出しスイッチのスイッチングを制御して出力電圧の値が第1電圧となるよう出力電圧を直接制御し、出力電流の値が所定値以下の軽負荷時には制御電圧を検出しスイッチのスイッチングを制御して制御電圧の値を第2電圧となるよう制御して出力電圧を間接制御すると共に、直接制御から間接制御に切り替えるタイミングで制御電圧を強制的に第2電圧まで低下させる制御電圧強制低下部を有する制御回路と、
    を備えたことを特徴とするスイッチング電源装置。
  6. 請求項5記載のスイッチング電源装置に於いて、
    前記制御電圧強制低下部は、前記直接制御から前記間接制御に切り替える、外部からの制御切替信号に基づいて、前記制御電圧を強制的に前記第2電圧まで低下させることを特徴とするスイッチング電源装置。
  7. 請求項5または6のいずれかに記載のスイッチング電源装置に於いて、
    前記制御電圧強制低下部は、前記直接制御から前記間接制御に切り替わった後に前記制御電圧を強制的に前記第2電圧まで低下させた後は、前記制御電圧を強制的に低下させる動作を禁止することを特徴とするスイッチング電源装置。
  8. 請求項5乃至7のいずれかに記載のスイッチング電源装置に於いて、
    前記軽負荷時には前記スイッチのスイッチング動作を間欠発振制御させることを特徴とするスイッチング電源装置。
JP2011151611A 2011-07-08 2011-07-08 制御回路およびスイッチング電源装置 Active JP5660575B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011151611A JP5660575B2 (ja) 2011-07-08 2011-07-08 制御回路およびスイッチング電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011151611A JP5660575B2 (ja) 2011-07-08 2011-07-08 制御回路およびスイッチング電源装置

Publications (2)

Publication Number Publication Date
JP2013021773A JP2013021773A (ja) 2013-01-31
JP5660575B2 true JP5660575B2 (ja) 2015-01-28

Family

ID=47692680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011151611A Active JP5660575B2 (ja) 2011-07-08 2011-07-08 制御回路およびスイッチング電源装置

Country Status (1)

Country Link
JP (1) JP5660575B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7469909B2 (ja) 2020-02-28 2024-04-17 日清紡マイクロデバイス株式会社 スイッチング電源装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001218461A (ja) * 2000-01-31 2001-08-10 Sony Corp スイッチング電源装置
JP4844151B2 (ja) * 2006-02-10 2011-12-28 サンケン電気株式会社 スイッチング電源装置
JP5167705B2 (ja) * 2007-07-02 2013-03-21 富士電機株式会社 スイッチング電源装置
JP5507980B2 (ja) * 2009-11-27 2014-05-28 スパンション エルエルシー スイッチング電源の制御回路、電子機器、及びスイッチング電源の制御方法

Also Published As

Publication number Publication date
JP2013021773A (ja) 2013-01-31

Similar Documents

Publication Publication Date Title
JP5147554B2 (ja) スイッチング電源装置及びそれに用いる半導体装置
JP6191020B2 (ja) スイッチング電源装置
JP4481879B2 (ja) スイッチング電源装置
JP6255577B2 (ja) 直流電源回路
US8194427B2 (en) Switching power supply device
EP2672620B1 (en) Power factor improvement circuit
JP2010279190A (ja) 電源装置
JP2011078240A (ja) スイッチング電源装置
JP2010124572A (ja) スイッチング電源装置
WO2010125751A1 (ja) スイッチング電源装置
JP5228567B2 (ja) 昇圧型dc−dcコンバータ
JP2016158399A (ja) 電源制御用半導体装置
JP2007274852A (ja) Dc/dcコンバータ
JP5660575B2 (ja) 制御回路およびスイッチング電源装置
JP5631161B2 (ja) 制御回路
JP6359961B2 (ja) スイッチング電源
JP6305903B2 (ja) スイッチング電源
JP2017112782A (ja) スイッチング電源装置
WO2018043227A1 (ja) スイッチング電源装置および半導体装置
JP2006333628A (ja) 電源装置とその起動方法
JP5290526B2 (ja) スイッチング電源回路
JP2009296713A (ja) Dc−dcコンバータおよび電源制御用半導体集積回路
JP2007274853A (ja) Dc/dcコンバータ
JP2010057207A (ja) スイッチング電源装置
JP2004048867A (ja) 多出力スイッチング電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140128

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141126

R150 Certificate of patent (=grant) or registration of utility model

Ref document number: 5660575

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150