JP6359961B2

JP6359961B2 - スイッチング電源

Info

Publication number: JP6359961B2
Application number: JP2014251765A
Authority: JP
Inventors: 林　正明; 正明林
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2014-12-12
Filing date: 2014-12-12
Publication date: 2018-07-18
Anticipated expiration: 2034-12-12
Also published as: JP2016116284A

Description

本発明は、スイッチング電源に関する。

力率改善回路およびＤＣ／ＤＣコンバータを有するスイッチング電源では、力率改善回路やＤＣ／ＤＣコンバータに設けられたスイッチ素子を制御する制御部に対して、制御電圧を供給する必要がある。そこで、力率改善回路に設けられたインダクタと磁気結合する制御巻線から、制御部に制御電圧を供給する手法が提案されている（例えば、特許文献１、２参照）。

特開２００９−２８９４９２号公報特開２００３−２０３７９０号公報

スイッチング電源の中には、スタンバイ信号の入力を外部から受付けたり、軽負荷を検知したりすると、スタンバイモードに移行するものがある。このスタンバイモードでは、ＤＣ／ＤＣコンバータに設けられたスイッチ素子のスイッチングを停止させることがある。しかし、ＤＣ／ＤＣコンバータに設けられたスイッチ素子のスイッチングを停止させると、力率改善回路としては無負荷に近い状態になるので、間欠発振などにより、力率改善回路に設けられたインダクタと磁気結合する制御巻線に生じる電圧が低下してしまい、制御電圧を確保することができなくなってしまう。

特許文献１に示されている手法は、高圧放電灯を点灯する高圧放電灯点灯装置において、高圧放電灯の始動時に制御電圧を確保する手法であり、スタンバイモードにおいて制御電圧を確保する手法は示されていない。このため、特許文献１に示されている手法では、スタンバイモードにおいて制御電圧を確保することはできなかった。

また、特許文献２に示されている手法は、放電灯が点灯していない状態において、ＤＣ／ＤＣコンバータの出力に抵抗負荷を接続する手法である。これによれば、放電灯が点灯していない状態において、ＤＣ／ＤＣコンバータの出力から抵抗負荷に電流を流すことができるので、力率改善回路に設けられたインダクタに電流を流し続けることができ、制御電圧を確保することができる。しかし、特許文献２に示されている手法では、抵抗負荷での電力消費により、消費電力を削減することができなかった。

また、力率改善回路の負荷を軽くしていくと、力率改善回路に設けられたスイッチ素子のオン幅をそれ以上絞ることができない絞り込み限界点に達することがある。力率改善回路に設けられたスイッチ素子のオン幅が上述の絞り込み限界点に達している状態において、さらに力率改善回路の負荷を軽くしていくと、力率改善回路の出力電圧が上昇していく。一般的な力率改善回路には、通常のレギュレーション電圧の１０％程度上まで力率改善回路の出力電圧が上昇すると過電圧と判定する過電圧保護機能が設けられており、過電圧と判定すると、力率改善回路に設けられたスイッチ素子がスイッチングを停止し、力率改善回路に設けられたスイッチ素子が間欠動作することになる。また、ＤＣ／ＤＣコンバータに設けられたスイッチ素子のスイッチングを停止させた状態でも、力率改善回路の負荷は無負荷に近くなるので、力率改善回路に設けられたスイッチ素子が間欠動作することになる。力率改善回路に設けられたスイッチ素子が間欠動作することになると、間欠停止期間の長さや、制御巻線に並列接続されたキャパシタの容量によっては、制御電圧を確保することができなくなってしまうおそれがある。

上述の課題に鑑み、本発明は、力率改善回路を有するスイッチング電源について、スタンバイモードにおいて、消費電力を削減しつつ、安定的に制御電圧を確保することを目的とする。

本発明は、上述の課題を解決するために、以下の事項を提案している。
（１）本発明は、力率改善回路（例えば、図１の力率改善回路２０に相当）を有し、必要な出力電圧を入力電圧から変換制御するスイッチング電源（例えば、図１のスイッチング電源１に相当）であって、前記力率改善回路に設けられたインダクタ（例えば、図１のインダクタＬ１に相当）と磁気結合する制御巻線（例えば、図１の制御巻線Ｌ２に相当）と、前記制御巻線に生じた電圧により充電されるキャパシタ（例えば、図１のキャパシタＣ５に相当）と、前記キャパシタの両端電圧により動作し、前記力率改善回路に設けられたスイッチ素子（例えば、図１のスイッチ素子Ｑ１に相当）をスイッチング制御する制御手段（例えば、図１の制御部４０に相当）と、を備え、前記制御手段は、スタンバイモードにおいて、前記スイッチ素子をスイッチング制御して、当該スイッチ素子に流す電流を、予め定められたゼロより大きい所定値にすることと、前記スイッチ素子をスイッチング制御して、当該スイッチ素子のオン幅を、予め定められたゼロより大きい所定幅にすることと、のいずれかを行うとともに、前記スイッチ素子のオフ幅を制御することを特徴とするスイッチング電源を提案している。

この発明によれば、制御手段により、スタンバイモードにおいて、力率改善回路に設けられたスイッチ素子に流れる電流の電流値をゼロより大きい所定値にするか、または、このスイッチ素子のオン幅をゼロより大きい所定幅にするか、を行うとともにこのスイッチ素子のオフ幅を制御することとした。このため、スタンバイモードにおいて、制御電圧を確保するために必要な最小限の幅以上のオン幅をこのスイッチ素子において維持することで、力率改善回路に設けられたインダクタに流れる電流を確保することができるので、制御巻線に生じる電圧を確保して、キャパシタの充電を十分に行うことができ、その結果、制御電圧を安定的に確保することができる。また、スタンバイモードにおいて、力率改善回路に設けられたインダクタに流れる電流を確保するために、特許文献２に示されているように負荷抵抗に電流を流すことはしないので、消費電力を削減することができる。

（２）本発明は、（１）のスイッチング電源について、前記制御手段は、前記スイッチ素子に流れる電流または当該スイッチ素子のオン幅を、前記制御巻線に生じた電圧を確保するために必要な最小限の値以上にすることを特徴とするスイッチング電源を提案している。

この発明によれば、（１）のスイッチング電源において、制御手段により、スイッチ素子に流れる電流またはスイッチ素子のオン幅を、制御巻線に生じた電圧を確保するために必要な最小限の値以上にすることとした。このため、制御巻線に生じる電圧をより安定的に確保して、キャパシタの充電を十分かつより安定的に行うことができ、その結果、制御電圧をより安定的に確保することができる。

（３）本発明は、（１）または（２）のスイッチング電源について、前記力率改善回路の出力電圧の電圧値が予め定められた閾値以上であれば、過電圧状態であると判定する過電圧判定手段（例えば、図６の比較器ＣＭＰ１に相当）と、前記閾値を、前記スタンバイモードにおいて、前記スタンバイモード以外の定常動作状態と比べて低下させる閾値設定手段（例えば、図６のスイッチＳＷ１および直流電源Ｖｒｅｆ４、Ｖｒｅｆ５に相当）と、を備えることを特徴とするスイッチング電源を提案している。

この発明によれば、（１）または（２）のスイッチング電源に、過電圧判定手段および閾値設定手段を設け、過電圧判定手段により、力率改善回路の出力電圧の電圧値が予め定められた閾値以上であれば過電圧状態であると判定し、閾値設定手段により、上述の閾値を、スタンバイモードではスタンバイモード以外の定常動作状態と比べて低下させることとした。このため、スタンバイモードにおいて、負荷が軽くなることによって力率改善回路の出力電圧が上昇してしまっても、スタンバイモード以外の定常動作状態と比べて早い段階で過電圧状態であると判定することができる。したがって、スタンバイモードにおいて、スイッチング電源の出力電圧が高くなりすぎるのを防止することができる。

（４）本発明は、（１）から（３）のいずれかのスイッチング電源について、前記制御手段は、前記力率改善回路の出力電圧を前記制御手段にフィードバックする信号のレベルが予め定められた閾値以下になると、前記スイッチ素子のスイッチングを停止させるスイッチング停止手段（例えば、図９の比較器ＣＭＰ４およびフリップフロップＦＦ１に相当）を備え、前記スイッチ素子のスイッチング制御を、前記力率改善回路の出力電圧に応じて行うとともに、前記力率改善回路の出力電圧を前記制御手段にフィードバックする応答速度を、前記スタンバイモードにおいて、前記スタンバイモード以外の定常動作状態と比べて上げることを特徴とするスイッチング電源を提案している。

この発明によれば、（１）から（３）のいずれかのスイッチング電源において、スイッチング停止手段により、力率改善回路の出力電圧を制御手段にフィードバックする信号のレベルが閾値以下になると、スイッチ素子のスイッチングを停止させることとした。このため、力率改善回路の出力電圧が過度に高くなってしまう前に、スイッチ素子の発振を停止させることが可能となり、力率改善回路の出力電圧が過度に高くなってしまうのを防止することができる。したがって、スタンバイモードにおいて、スイッチング電源の出力電圧が高くなりすぎるのを防止することができる。

また、この発明によれば、（１）から（３）のいずれかのスイッチング電源において、力率改善回路の出力電圧を制御手段にフィードバックする応答速度を、スタンバイモードではスタンバイモード以外の定常動作状態と比べて上げることとした。このため、スイッチング停止手段によりスイッチ素子が間欠動作を行うことになっても、力率改善回路の出力電圧を制御手段にフィードバックする応答速度が定常動作状態と比べて上がるので、間欠動作における間欠周期を短くすることができ、安定的に制御電圧を確保することができる。

（５）本発明は、（１）から（４）のいずれかのスイッチング電源について、前記力率改善回路の出力側に設けられたＤＣ／ＤＣコンバータ（例えば、図１のＤＣ／ＤＣコンバータ３０に相当）を備え、前記ＤＣ／ＤＣコンバータは、前記スイッチング電源の起動を開始してから予め定められた時間が経過した後に、動作を開始し、前記制御手段は、前記スイッチング電源の起動を開始してから前記予め定められた時間が経過するまでの期間において、前記スイッチ素子をスイッチング制御して、当該スイッチ素子に流す電流を、予め定められたゼロより大きい所定値にすることと、前記スイッチ素子をスイッチング制御して、当該スイッチ素子のオン幅を、予め定められたゼロより大きい所定幅にすることと、のいずれかを行うとともに、前記スイッチ素子のオフ幅を制御することを特徴とするスイッチング電源を提案している。

この発明によれば、（１）から（４）のいずれかのスイッチング電源において、力率改善回路の出力側に設けられたＤＣ／ＤＣコンバータの動作を、スイッチング電源の起動を開始してから予め定められた時間が経過した後に開始させることとした。このため、力率改善回路の動作から遅れてＤＣ／ＤＣコンバータを動作させたり、力率改善回路の出力電圧が所定の閾値に達した後にＤＣ／ＤＣコンバータを動作させたりすることができる。したがって、スイッチング電源の起動時にＤＣ／ＤＣコンバータを安定動作させることができる。

なお、上述のように、ＤＣ／ＤＣコンバータの動作を、スイッチング電源の起動を開始してから予め定められた時間が経過した後に開始させる場合、ＤＣ／ＤＣコンバータが動作するまでは、力率改善回路から見ると略無負荷な状態となってしまう。そこで、この発明によれば、（１）から（４）のいずれかのスイッチング電源において、制御手段により、スイッチング電源の起動を開始してから上述の予め定められた時間が経過するまでの期間において、力率改善回路に設けられたスイッチ素子に流れる電流の電流値をゼロより大きい所定値にするか、または、このスイッチ素子のオン幅をゼロより大きい所定幅にするか、を行うとともにこのスイッチ素子のオフ幅を制御することとした。このため、スイッチング電源の起動時においても、制御電圧を確保することができる。

本発明によれば、力率改善回路を有するスイッチング電源について、スタンバイモードにおいて、消費電力を削減しつつ、安定的に制御電圧を確保することができる。

本発明の第１実施形態に係るスイッチング電源の回路図である。本発明の第１実施形態に係るスイッチング電源に設けられた制御部の回路図である。本発明の第１実施形態に係るスイッチング電源に設けられた制御回路の回路図である。本発明の第１実施形態に係るスイッチング電源の電源起動時におけるタイミングチャートである。本発明の第２実施形態に係るスイッチング電源の回路図である。本発明の第２実施形態に係るスイッチング電源に設けられた制御部の回路図である。本発明の第２実施形態に係るスイッチング電源に設けられた制御回路の回路図である。本発明の第３実施形態に係るスイッチング電源の回路図である。本発明の第３実施形態に係るスイッチング電源に設けられた制御部の回路図である。本発明の第４実施形態に係るスイッチング電源の回路図である。本発明の第４実施形態に係るスイッチング電源に設けられた制御部の回路図である。本発明の第４実施形態に係るスイッチング電源に設けられた制御回路の回路図である。

以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態における構成要素は適宜、既存の構成要素などとの置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、以下の実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。

＜第１実施形態＞
［スイッチング電源１の構成］
図１は、本発明の第１実施形態に係るスイッチング電源１の回路図である。スイッチング電源１は、交流電源Ｖｉｎから入力された入力電圧を変換制御して、出力端子ＯＵＴ１、ＧＮＤ１の間から出力するものであり、整流回路１０、力率改善回路２０、ＤＣ／ＤＣコンバータ３０、および制御部４０を備える。

整流回路１０は、交流電源Ｖｉｎから入力された入力電圧を整流して、第１の出力端子ＯＵＴ２および第２の出力端子ＯＵＴ３の間から出力する。

力率改善回路２０は、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６と、キャパシタＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７と、ＮチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ１と、ダイオードＤ１、Ｄ２、Ｄ３と、インダクタＬ１と、インダクタＬ１と磁気結合する制御巻線Ｌ２と、を備える。

整流回路１０の第１の出力端子ＯＵＴ２と第２の出力端子ＯＵＴ３とは、抵抗Ｒ１、Ｒ２を直列接続したものを介して接続されるとともに、キャパシタＣ１を介して接続される。抵抗Ｒ１と抵抗Ｒ２との接続点には、制御部４０の端子Ｐ３が接続される。また、第１の出力端子ＯＵＴ２には、制御部４０の端子Ｐ２が接続される。

整流回路１０の第２の出力端子ＯＵＴ３には、基準電位ＧＮＤとして、制御部４０の端子Ｐ４と、ＤＣ／ＤＣコンバータ３０と、が接続される。整流回路１０の第１の出力端子ＯＵＴ２には、インダクタＬ１の一端が接続され、インダクタＬ１の他端には、スイッチ素子Ｑ１のドレインと、ダイオードＤ１のアノードと、が接続される。スイッチ素子Ｑ１のソースには、抵抗Ｒ３を介して整流回路１０の第２の出力端子ＯＵＴ３が接続されるとともに、抵抗Ｒ６を介して制御部４０の端子Ｐ６が接続される。スイッチ素子Ｑ１のドレインとソースとは、キャパシタＣ２を介して接続され、スイッチ素子Ｑ１のゲートには、制御部４０の端子Ｐ５が接続される。また、制御部４０の端子Ｐ６には、キャパシタＣ７を介して基準電位ＧＮＤが接続される。

ダイオードＤ１のカソードには、ＤＣ／ＤＣコンバータ３０が接続される。また、ダイオードＤ１のカソードには、キャパシタＣ３を介して整流回路１０の第２の出力端子ＯＵＴ３が接続されるとともに、抵抗Ｒ４、Ｒ５を直列接続したものを介して整流回路１０の第２の出力端子ＯＵＴ３が接続される。抵抗Ｒ４と抵抗Ｒ５との接続点には、制御部４０の端子Ｐ９が接続される。また、制御部４０の端子Ｐ７には、キャパシタＣ６を介して基準電位ＧＮＤが接続される。

制御巻線Ｌ２の一端には、整流回路１０の第２の出力端子ＯＵＴ３と、ダイオードＤ２のアノードと、が接続されるとともに、キャパシタＣ５を介して、ダイオードＤ３のカソードと、制御部４０の端子Ｐ１と、ＤＣ／ＤＣコンバータ３０と、が接続される。制御巻線Ｌ２の他端には、制御部４０の端子Ｐ８が接続されるとともに、キャパシタＣ４を介して、ダイオードＤ２のカソードと、ダイオードＤ３のアノードと、が接続される。

ＤＣ／ＤＣコンバータ３０は、抵抗Ｒ４、Ｒ５を直列接続したものの間に生じている直流電圧、すなわち力率改善回路２０の出力電圧を、出力端子ＯＵＴ１、ＧＮＤ１の後段に接続されている負荷で必要とされている直流電圧に変換して、出力端子ＯＵＴ１、ＧＮＤ１の間から出力する。

以上の構成を備えるスイッチング電源１は、制御部４０の端子Ｐ５からスイッチング制御信号を出力させ、このスイッチング制御信号によりスイッチ素子Ｑ１をスイッチング制御して、スイッチング電源１の力率の改善を行う。また、スイッチング電源１は、スイッチ素子Ｑ１をスイッチング制御してインダクタＬ１に電流を流すことによって、このインダクタＬ１と磁気結合する制御巻線Ｌ２に電圧を発生させ、この電圧をダイオードＤ２、Ｄ３およびキャパシタＣ４、Ｃ５により整流および平滑化する。キャパシタＣ５の両端電圧は、制御電圧として、制御部４０の端子Ｐ１に供給されるとともに、ＤＣ／ＤＣコンバータ３０に供給され、この制御電圧により、制御部４０およびＤＣ／ＤＣコンバータ３０が動作する。

図２は、制御部４０の回路図である。制御部４０は、レギュレータ４１、マルチプライヤ４２、制御回路４３、および起動回路４４を備えるとともに、抵抗Ｒ７、Ｒ８と、比較器ＣＭＰ１と、誤差増幅器ＥＡ１と、バッファＢＵＦ１と、フリップフロップＦＦ１と、直流電源Ｖｒｅｆ１、Ｖｒｅｆ２と、を備える。

端子Ｐ１には、基準電位ＧＮＤに接続されたレギュレータ４１が接続され、上述の制御電圧が供給される。この制御電圧は、レギュレータ４１で安定化された後、制御部４０の各素子に供給される。

端子Ｐ２には、レギュレータ４１に接続された起動回路４４が接続され、交流電源Ｖｉｎからの入力電圧を整流回路１０で整流したものが供給される。スイッチング電源１の電源起動前には、スイッチ素子Ｑ１がスイッチングしていないので、制御巻線Ｌ２に電圧が発生しておらず、キャパシタＣ５が充電されていないので、制御電圧が生成されない。一方、スイッチング電源１の電源起動時には、起動回路４４からレギュレータ４１に電圧が供給され、この電圧がレギュレータ４１で安定化された後、制御部４０の各素子に制御電圧として供給される。制御電圧が供給されてスイッチ素子Ｑ１のスイッチングが開始された後には、起動回路４４は、レギュレータ４１への電圧供給を停止し、キャパシタＣ５からの制御電力の供給に切り替える。

端子Ｐ９には、比較器ＣＭＰ１の非反転入力端子と、誤差増幅器ＥＡ１の非反転入力端子と、が接続される。比較器ＣＭＰ１の反転入力端子には、直流電源Ｖｒｅｆ１の正極が接続され、誤差増幅器ＥＡ１の反転入力端子には、直流電源Ｖｒｅｆ２の正極が接続される。直流電源Ｖｒｅｆ１の負極と、直流電源Ｖｒｅｆ２の負極と、には、基準電位ＧＮＤが接続される。比較器ＣＭＰ１の出力端子には、フリップフロップＦＦ１の第２のリセット端子が接続され、誤差増幅器ＥＡ１の出力端子には、マルチプライヤ４２と、端子Ｐ７と、制御回路４３の端子Ｔ６と、が接続される。

比較器ＣＭＰ１の非反転入力端子と、誤差増幅器ＥＡ１の非反転入力端子と、には、端子Ｐ９を介して、力率改善回路２０の出力電圧を抵抗Ｒ４、Ｒ５で分圧した電圧、すなわち力率改善回路２０の出力電圧に応じた電圧が、入力される。

比較器ＣＭＰ１は、力率改善回路２０の出力電圧に応じた電圧を、直流電源Ｖｒｅｆ１の正極の電圧と比較して、力率改善回路２０の出力電圧の過電圧を検出する。具体的には、力率改善回路２０の出力電圧に応じた電圧が直流電源Ｖｒｅｆ１の正極の電圧以上である場合には、力率改善回路２０の出力電圧が過電圧状態であると判定し、フリップフロップＦＦ１の第２のリセット端子にＨレベル電圧を出力して、フリップフロップＦＦ１をリセットする。一方、力率改善回路２０の出力電圧に応じた電圧が直流電源Ｖｒｅｆ１の正極の電圧未満である場合には、力率改善回路２０の出力電圧が過電圧状態ではないと判定し、フリップフロップＦＦ１の第２のリセット端子にＬレベル電圧を出力する。

誤差増幅器ＥＡ１は、力率改善回路２０の出力電圧をマルチプライヤ４２にフィードバックする。具体的には、力率改善回路２０の出力電圧に応じた電圧と、直流電源Ｖｒｅｆ２の正極の電圧と、の誤差をマルチプライヤ４２にフィードバックする。

なお、本実施形態では、誤差増幅器ＥＡ１は、力率改善回路において一般的に用いられる電流出力タイプのｇｍアンプであるものとする。このため、誤差増幅器ＥＡ１は、力率改善回路２０の出力電圧に応じた電圧が直流電源Ｖｒｅｆ２の正極の電圧以上である場合には、出力端子から電流を吸い込み、力率改善回路２０の出力電圧に応じた電圧が直流電源Ｖｒｅｆ２の正極の電圧未満である場合には、出力端子から電流を吐き出す動作を行う。吐き出したり吸い込んだりする電流の電流レベルは、力率改善回路２０の出力電圧に応じた電圧と、直流電源Ｖｒｅｆ２の正極の電圧と、の誤差に応じて定まり、誤差が大きいほど電流レベルが大きくなる。

また、誤差増幅器ＥＡ１の出力端子には、上述のように端子Ｐ７が接続されており、この端子Ｐ７には、図１を用いて上述したようにキャパシタＣ６を介して基準電位ＧＮＤが接続されている。このため、キャパシタＣ６の容量を適宜設定して、誤差増幅器ＥＡ１の応答帯域を調整することで、交流電源Ｖｉｎの電源周波数の倍の周波数ではフィードバックが応答しないようにすることができる。仮に、交流電源Ｖｉｎの電源周波数の倍の周波数でもフィードバックが応答してしまうと、交流電源Ｖｉｎから入力された入力電流に歪が発生してしまい、力率が低下してしまうためである。

端子Ｐ３には、マルチプライヤ４２が接続される。このマルチプライヤ４２には、誤差増幅器ＥＡ１の出力端子が接続されるとともに、制御回路４３の端子Ｔ４も接続される。

マルチプライヤ４２には、誤差増幅器ＥＡ１の出力電圧が入力されるとともに、端子Ｐ３を介して、整流回路１０の出力電圧を抵抗Ｒ１、Ｒ２で分圧した電圧、言い換えると力率改善回路２０の入力電圧を抵抗Ｒ１、Ｒ２で分圧した電圧、すなわち力率改善回路２０の入力電圧に応じた電圧が、入力される。このマルチプライヤ４２は、誤差増幅器ＥＡ１の出力電圧と、力率改善回路２０の入力電圧に応じた電圧と、を乗算し、乗算結果を端子Ｔ４に出力する。

端子Ｐ６には、制御回路４３の端子Ｔ５が接続され、端子Ｐ８には、抵抗Ｒ８を介して制御回路４３の端子Ｔ７が接続される。端子Ｐ４には、基準電位ＧＮＤが接続され、端子Ｐ５には、抵抗Ｒ７を介してバッファＢＵＦ１の出力端子が接続される。バッファＢＵＦ１の入力端子には、フリップフロップＦＦ１の出力端子が接続されるとともに、制御回路４３の端子Ｔ１が接続される。フリップフロップＦＦ１のセット端子には、制御回路４３の端子Ｔ２が接続され、フリップフロップＦＦ１の第１のリセット端子には、制御回路４３の端子Ｔ３が接続される。

フリップフロップＦＦ１から出力された電圧は、バッファＢＵＦ１、抵抗Ｒ７、および端子Ｐ５を介してスイッチ素子Ｑ１のゲートに入力される。このため、フリップフロップＦＦ１の第１のリセット端子および第２のリセット端子のうち少なくともいずれかにＨレベル電圧が入力されると、フリップフロップＦＦ１がリセットされてフリップフロップＦＦ１からＬレベル電圧が出力され、スイッチ素子Ｑ１がオフ状態になる。また、フリップフロップＦＦ１の第１のリセット端子および第２のリセット端子の双方にＬレベル電圧が入力されている期間において、フリップフロップＦＦ１のセット端子にＨレベル電圧が入力されると、フリップフロップＦＦ１がセットされてフリップフロップＦＦ１からＨレベル電圧が出力され、スイッチ素子Ｑ１がオン状態になる。

図３は、制御回路４３の回路図である。制御回路４３は、オントリガ生成部４３１、リスタート部４３２、スタンバイ部４３３、およびオフ幅制御タイマ４３４を備えるとともに、論理積ＡＮＤ１、ＡＮＤ２、ＡＮＤ３、ＡＮＤ４と、論理和ＯＲ１、ＯＲ２、ＯＲ３と、比較器ＣＭＰ２、ＣＭＰ３と、インバータＩＮＶ１、ＩＮＶ２、ＩＮＶ３と、直流電源Ｖｒｅｆ３と、を備える。

端子Ｔ５には、比較器ＣＭＰ２の非反転入力端子と、比較器ＣＭＰ３の非反転入力端子と、が接続される。比較器ＣＭＰ２の反転入力端子には、端子Ｔ４が接続され、比較器ＣＭＰ３の反転入力端子には、直流電源Ｖｒｅｆ３の正極が接続され、直流電源Ｖｒｅｆ３の負極には、基準電位ＧＮＤが接続される。

比較器ＣＭＰ２は、端子Ｔ５および端子Ｐ６を介して入力される抵抗Ｒ３の両端電圧を、端子Ｔ４を介して入力されるマルチプライヤ４２の出力電圧と比較する。ここで、抵抗Ｒ３の両端電圧は、スイッチ素子Ｑ１に流れた電流が抵抗Ｒ３を流れることによって、発生する。このため、比較器ＣＭＰ２は、端子Ｔ５および端子Ｐ６を介して入力されるスイッチ素子Ｑ１に流れた電流に応じた電圧を、端子Ｔ４を介して入力されるマルチプライヤ４２の出力電圧と比較することになる。比較器ＣＭＰ２は、スイッチ素子Ｑ１に流れた電流に応じた電圧が、マルチプライヤ４２の出力電圧以上である場合には、Ｈレベル電圧を出力し、スイッチ素子Ｑ１に流れた電流に応じた電圧が、マルチプライヤ４２の出力電圧未満である場合には、Ｌレベル電圧を出力する。

比較器ＣＭＰ３は、端子Ｔ５および端子Ｐ６を介して入力されるスイッチ素子Ｑ１に流れた電流に応じた電圧を、直流電源Ｖｒｅｆ３の正極の電圧と比較して、スイッチ素子Ｑ１に流れる電流が予め定められたゼロより大きい所定値以上であるか否かを判定する。具体的には、スイッチ素子Ｑ１に流れた電流に応じた電圧が、直流電源Ｖｒｅｆ３の正極の電圧以上である場合には、スイッチ素子Ｑ１に流れる電流が所定値以上であると判定し、Ｈレベル電圧を出力し、スイッチ素子Ｑ１に流れた電流に応じた電圧が、直流電源Ｖｒｅｆ３の正極の電圧未満である場合には、スイッチ素子Ｑ１に流れる電流は所定値未満であると判定し、Ｌレベル電圧を出力する。

なお、上述の所定値には、制御巻線Ｌ２に生じる電圧を確保するために必要な最小限の値以上の値が予め設定される。

比較器ＣＭＰ２の出力端子には、論理積ＡＮＤ１の２つの入力端子のうち一方が接続され、比較器ＣＭＰ３の出力端子には、論理積ＡＮＤ２の２つの入力端子のうち他方が接続される。論理積ＡＮＤ１の２つの入力端子のうち他方には、インバータＩＮＶ１を介してスタンバイ部４３３の出力端子が接続され、論理積ＡＮＤ２の２つの入力端子のうち一方には、スタンバイ部４３３の出力端子が接続される。論理積ＡＮＤ１の出力端子には、論理和ＯＲ１の２つの入力端子のうち一方が接続され、論理積ＡＮＤ２の出力端子には、論理和ＯＲ１の２つの入力端子のうち他方が接続される。論理和ＯＲ１の出力端子には、端子Ｔ３を介して、フリップフロップＦＦ１の第１のリセット端子が接続される。

スタンバイ部４３３は、スタンバイモード以外の定常動作状態であればＬレベル電圧を出力し、スタンバイモードであればＨレベル電圧を出力する。

このため、定常動作状態において、スイッチ素子Ｑ１に流れた電流に応じた電圧が、マルチプライヤ４２の出力電圧以上である場合に、論理積ＡＮＤ１の２つの入力端子の双方にＨレベル電圧が入力され、論理積ＡＮＤ１からＨレベル電圧が出力されることになる。このＨレベル電圧は、論理和ＯＲ１および端子Ｔ３を介してフリップフロップＦＦ１の第１のリセット端子に入力され、フリップフロップＦＦ１がリセットされる。

また、スタンバイモードにおいて、スイッチ素子Ｑ１に流れる電流が所定値以上である場合に、論理積ＡＮＤ２の２つの入力端子の双方にＨレベル電圧が入力され、論理積ＡＮＤ２からＨレベル電圧が出力されることになる。このＨレベル電圧は、論理和ＯＲ１および端子Ｔ３を介してフリップフロップＦＦ１の第１のリセット端子に入力され、フリップフロップＦＦ１がリセットされる。

なお、スタンバイ部４３３は、スタンバイモードであるのか、それともスタンバイモード以外の定常動作状態であるのかを、スイッチング電源１の外部から入力されたスタンバイ信号に基づいて判定してもよいし、軽負荷であるか否かを検知することによって判定してもよい。

端子Ｔ６には、オフ幅制御タイマ４３４の入力端子が接続される。このオフ幅制御タイマ４３４の反転入力端子には、インバータＩＮＶ３を介して端子Ｔ１が接続される。この端子Ｔ１には、リスタート部４３２の反転入力端子も接続される。オフ幅制御タイマ４３４の出力端子には、論理積ＡＮＤ４の２つの入力端子のうち他方が接続される。

端子Ｔ７には、オントリガ生成部４３１の入力端子が接続される。このオントリガ生成部４３１の２つの出力端子のうち、一方には論理和ＯＲ３の２つの入力端子のうち一方が接続され、他方にはリスタート部４３２の入力端子が接続される。論理和ＯＲ３の２つの入力端子のうち他方には、リスタート部４３２の出力端子が接続される。論理和ＯＲ３の出力端子には、論理積ＡＮＤ３の２つの入力端子のうち一方が接続される。

論理積ＡＮＤ３の２つの入力端子のうち他方には、インバータＩＮＶ２を介してスタンバイ部４３３の出力端子が接続される。スタンバイ部４３３の出力端子には、論理積ＡＮＤ４の２つの入力端子のうち一方も接続される。論理積ＡＮＤ３の出力端子には、論理和ＯＲ２の２つの入力端子のうち一方が接続され、論理積ＡＮＤ４の出力端子には、論理和ＯＲ２の２つの入力端子のうち他方が接続される。論理和ＯＲ２の出力端子には、端子Ｔ２を介して、フリップフロップＦＦ１のセット端子が接続される。

スタンバイ部４３３は、上述のように、スタンバイモード以外の定常動作状態であればＬレベル電圧を出力し、スタンバイモードであればＨレベル電圧を出力する。

このため、定常動作状態において、オントリガ生成部４３１およびリスタート部４３２のうち少なくともいずれかからＨレベル電圧が出力された場合に、論理積ＡＮＤ３の２つの入力端子の双方にＨレベル電圧が入力され、論理積ＡＮＤ３からＨレベル電圧が出力されることになる。このＨレベル電圧は、論理和ＯＲ２および端子Ｔ２を介してフリップフロップＦＦ１のセット端子に入力され、フリップフロップＦＦ１がセットされる。

また、スタンバイモードにおいて、オフ幅制御タイマ４３４からＨレベル電圧が出力された場合に、論理積ＡＮＤ４の２つの入力端子の双方にＨレベル電圧が入力され、論理積ＡＮＤ４からＨレベル電圧が出力されることになる。このＨレベル電圧は、論理和ＯＲ２および端子Ｔ２を介してフリップフロップＦＦ１のセット端子に入力され、フリップフロップＦＦ１がセットされる。

オントリガ生成部４３１は、制御巻線Ｌ２に発生した電圧のネガティブエッジを検出すると、ワンショットパルスを生成して、論理和ＯＲ３の２つの入力端子のうち一方と、リスタート部４３２と、に出力する。具体的には、スイッチ素子Ｑ１がオン状態である期間では、インダクタＬ１にエネルギーが蓄積されるとともに、端子Ｐ８の電位がマイナスになる電圧が制御巻線Ｌ２に発生する。スイッチ素子Ｑ１がオフ状態になると、インダクタＬ１に蓄積されたエネルギーがＤＣ／ＤＣコンバータ３０側に吐き出されるとともに、端子Ｐ８の電位がプラスになる電圧が制御巻線Ｌ２に発生する。インダクタＬ１からＤＣ／ＤＣコンバータ３０側へのエネルギーの吐き出しが終わると、制御巻線Ｌ２に発生した電圧が低下し始める。オントリガ生成部４３１は、この制御巻線Ｌ２に発生した電圧が低下し始めるタイミング、すなわち制御巻線Ｌ２に発生した電圧のネガティブエッジを検出すると、ワンショットパルスを出力する。このため、定常動作状態においてオントリガ生成部４３１からワンショットパルスが出力されると、上述のようにフリップフロップＦＦ１がセットされ、スイッチ素子Ｑ１がオン状態になる。

リスタート部４３２は、オントリガ生成部４３１からワンショットパルスが出力されない期間に予め定められた時間が経過すると、Ｈレベル電圧を出力する。ここで、上述のオントリガ生成部４３１は、スイッチ素子Ｑ１のスイッチングが開始されるとワンショットパルスを出力可能な状態になる。しかし、スイッチング電源１の電源起動時や、何らかの保護機能でスイッチ素子Ｑ１のスイッチングが止まった後においては、制御巻線Ｌ２に電圧が発生していないために、オントリガ生成部４３１がワンショットパルスを出力できない場合が考えられる。そこで、このような場合には、リスタート部４３２からＨレベル電圧が出力される。このため、定常動作状態においてリスタート部４３２からＨレベル電圧が出力されると、フリップフロップＦＦ１が上述のようにセットされ、スイッチ素子Ｑ１がオン状態になる。

オフ幅制御タイマ４３４は、スイッチ素子Ｑ１のオフ幅を制御する。具体的には、フリップフロップＦＦ１からＬレベル電圧が出力されると、すなわちスイッチ素子Ｑ１がオフ状態になると、オフ幅制御タイマ４３４の反転入力端子に、制御回路４３の端子Ｔ１およびインバータＩＮＶ３を介してＨレベル電圧が入力される。また、オフ幅制御タイマ４３４の入力端子には、制御回路４３の端子Ｔ６を介して、誤差増幅器ＥＡ１の出力電圧が入力される。オフ幅制御タイマ４３４は、カウント値として、入力端子に入力される誤差増幅器ＥＡ１の出力電圧が高くなるに従って小さい値を設定し、スイッチ素子Ｑ１がオフ状態になってから上述のカウント値をカウントすると、ワンショットパルスを出力する。このため、スタンバイモードにおいてオフ幅制御タイマ４３４からワンショットパルスが出力されると、上述のようにフリップフロップＦＦ１がセットされ、スイッチ素子Ｑ１がオン状態になり、誤差増幅器ＥＡ１の出力電圧が高くなるとスイッチ素子Ｑ１のオフ時間が短くなり、誤差増幅器ＥＡ１の出力電圧が低くなるとスイッチ素子Ｑ１のオフ時間が長くなる。

以上の構成を備える制御部４０は、以下のように動作する。

まず、フリップフロップＦＦ１がリセットされる場合について、以下に説明する。フリップフロップＦＦ１の第１のリセット端子および第２のリセット端子のうち少なくともいずれかにＨレベル電圧が入力されると、フリップフロップＦＦ１がリセットされ、スイッチ素子Ｑ１がオフ状態になる。

ここで、第２のリセット端子にＨレベル電圧が入力されるのは、上述のように、比較器ＣＭＰ１からＨレベル電圧が出力された場合、すなわち力率改善回路２０の出力電圧が過電圧状態である場合である。

また、第１のリセット端子にＨレベル電圧が入力されるのは、上述のように、定常動作状態においてスイッチ素子Ｑ１に流れた電流に応じた電圧がマルチプライヤ４２の出力電圧以上である場合と、スタンバイモードにおいてスイッチ素子Ｑ１に流れる電流が所定値以上である場合と、である。

以上より、力率改善回路２０の出力電圧が過電圧状態である場合と、定常動作状態においてスイッチ素子Ｑ１に流れた電流に応じた電圧がマルチプライヤ４２の出力電圧以上である場合と、スタンバイモードにおいてスイッチ素子Ｑ１に流れる電流が所定値以上である場合と、において、フリップフロップＦＦ１がリセットされ、スイッチ素子Ｑ１がオフ状態になる。このため、スタンバイモードでは、力率改善回路２０の出力電圧が過電圧状態にならない限り、スイッチ素子Ｑ１に流れる電流が所定値になるまで、オン状態のスイッチ素子Ｑ１がオフ状態に切り替わらないことになる。

次に、フリップフロップＦＦ１がセットされる場合について、以下に説明する。フリップフロップＦＦ１の第１のリセット端子および第２のリセット端子の双方にＬレベル電圧が入力されている期間において、フリップフロップＦＦ１のセット端子にＨレベル電圧が入力されると、フリップフロップＦＦ１がセットされ、スイッチ素子Ｑ１がオン状態になる。

ここで、セット端子にＨレベル電圧が入力されるのは、上述のように、定常動作状態においてオントリガ生成部４３１およびリスタート部４３２のうち少なくともいずれかからＨレベル電圧が出力された場合と、スタンバイモードにおいてオフ幅制御タイマ４３４からＨレベル電圧が出力された場合と、である。

以上より、定常動作状態においてオントリガ生成部４３１およびリスタート部４３２のうち少なくともいずれかからＨレベル電圧が出力された場合と、スタンバイモードにおいてオフ幅制御タイマ４３４からＨレベル電圧が出力された場合と、において、フリップフロップＦＦ１がセットされ、スイッチ素子Ｑ１がオン状態になる。ここで、オフ幅制御タイマ４３４は、上述のように、カウント値として、入力端子に入力される誤差増幅器ＥＡ１の出力電圧が高くなるに従って小さい値を設定し、スイッチ素子Ｑ１がオフ状態になってから上述のカウント値をカウントすると、ワンショットパルスを出力する。このため、スタンバイモードにおいてオフ幅制御タイマ４３４からワンショットパルスが出力されると、上述のようにフリップフロップＦＦ１がセットされ、スイッチ素子Ｑ１がオン状態になり、誤差増幅器ＥＡ１の出力電圧が高くなるとスイッチ素子Ｑ１のオフ時間が短くなり、誤差増幅器ＥＡ１の出力電圧が低くなるとスイッチ素子Ｑ１のオフ時間が長くなる。

図４は、スイッチング電源１の電源起動時におけるタイミングチャートである。ＶＣＣは、制御部４０の端子Ｐ１に供給される制御電圧を示し、Ｖ＿ＳＴＢＹは、スタンバイ部４３３の出力電圧を示す。Ｖ＿ＰＦＣｏｕｔは、力率改善回路２０の出力電圧を示し、Ｉ＿ＰＦＣｏｕｔは、力率改善回路２０の出力電流を示す。Ｖ＿Ｑ１ｇｓは、スイッチ素子Ｑ１のゲート−ソース間電圧を示す。

なお、電源起動時にＤＣ／ＤＣコンバータ３０が動作するまでの期間では、スタンバイモードと同様に、力率改善回路２０の負荷は無負荷に近くなるので、制御電圧ＶＣＣを安定的に確保することが難しい。このため、電源起動時にＤＣ／ＤＣコンバータ３０が動作するまでの期間でも、スタンバイモードと同様に、スタンバイ部４３３がＨレベル電圧を出力するものとする。

時刻ｔ２からｔ４までの期間では、スタンバイ部４３３の出力電圧Ｖ＿ＳＴＢＹがＨレベルである。一方、時刻ｔ４以降の期間では、スタンバイ部４３３の出力電圧Ｖ＿ＳＴＢＹがＬレベルである。制御部４０は、電源起動時にＤＣ／ＤＣコンバータ３０が動作するまでの期間でも、スイッチ素子Ｑ１のオフ幅を制御するとともに、力率改善回路２０の出力電圧が過電圧状態にならない限り、スイッチ素子Ｑ１に流れる電流が所定値になるまで、オン状態のスイッチ素子Ｑ１がオフ状態に切り替わらないようにする。

以上のスイッチング電源１によれば、以下の効果を奏することができる。

スイッチング電源１は、制御部４０により、スタンバイモードにおいて、比較器ＣＭＰ３と直流電源Ｖｒｅｆ３と論理積ＡＮＤ２とを用いて、スイッチ素子Ｑ１に流れる電流の電流値を、制御巻線Ｌ２に生じる電圧を確保するために必要な最小限の値以上にするとともに、オフ幅制御タイマ４３４と論理積ＡＮＤ４とを用いて、スイッチ素子Ｑ１のオフ幅を制御する。このため、スタンバイモードにおいて、制御電圧を確保するために必要な最小限の幅以上のオン幅をスイッチ素子Ｑ１において維持して、インダクタＬ１に流れる電流を確保することができるので、制御巻線Ｌ２に生じる電圧を確保して、キャパシタＣ５の充電を十分に行うことができ、その結果、制御電圧を安定的に確保することができる。また、スタンバイモードにおいて、インダクタＬ１に流れる電流を確保するために、特許文献２に示されているように負荷抵抗に電流を流すことはしないので、消費電力を削減することができる。

＜第２実施形態＞
［スイッチング電源１Ａの構成］
図５は、本発明の第２実施形態に係るスイッチング電源１Ａの回路図である。スイッチング電源１Ａは、図１に示した本発明の第１実施形態に係るスイッチング電源１とは、制御部４０の代わりに制御部４０Ａを備える点で異なる。スイッチング電源１Ａにおいて、スイッチング電源１と同一の構成要件については、同一符号を付し、その説明を省略する。

図６は、制御部４０Ａの回路図である。制御部４０Ａは、図２の制御部４０とは、制御回路４３の代わりに制御回路４３Ａを備える点と、直流電源Ｖｒｅｆ１の代わりにスイッチＳＷ１および直流電源Ｖｒｅｆ４、Ｖｒｅｆ５を備える点と、で異なる。

図７は、制御回路４３Ａの回路図である。制御回路４３Ａは、図３の制御回路４３とは、端子Ｔ８を備える点で異なる。端子Ｔ８は、スタンバイ部４３３の出力端子に接続される。

図６に戻って、スイッチＳＷ１の出力端子には、比較器ＣＭＰ１の反転入力端子が接続される。スイッチＳＷ１の２つの入力端子のうち一方には、直流電源Ｖｒｅｆ４の正極が接続され、スイッチＳＷ１の２つの入力端子のうち他方には、直流電源Ｖｒｅｆ５の正極が接続される。直流電源Ｖｒｅｆ４の負極と、直流電源Ｖｒｅｆ５の負極と、には、基準電位ＧＮＤが接続される。また、スイッチＳＷ１には、端子Ｔ８を介してスタンバイ部４３３の出力電圧も入力される。

以上の構成を備える制御部４０Ａは、図２の制御部４０と同様に動作する。ただし、比較器ＣＭＰ１の動作が、制御部４０Ａと制御部４０とでは若干異なる。

制御部４０における比較器ＣＭＰ１は、力率改善回路２０の出力電圧に応じた電圧を、直流電源Ｖｒｅｆ１の正極の電圧と比較する。これに対して、制御部４０Ａにおける比較器ＣＭＰ１は、力率改善回路２０の出力電圧に応じた電圧と比較する電圧を、スタンバイモードであるのか、それともスタンバイモード以外の定常動作状態であるのかに応じて、切り替える。

具体的には、スタンバイ部４３３の出力電圧が入力されるスイッチＳＷ１により、制御部４０Ａにおける比較器ＣＭＰ１の反転入力端子には、スタンバイモードである期間では直流電源Ｖｒｅｆ４の正極の電圧が入力され、スタンバイモード以外の定常動作状態である期間では直流電源Ｖｒｅｆ５の正極の電圧が入力される。ここで、直流電源Ｖｒｅｆ４の正極の電圧は、直流電源Ｖｒｅｆ５の正極の電圧よりも低いものとする。

このため、制御部４０Ａにおける比較器ＣＭＰ１において、力率改善回路２０の出力電圧に応じた電圧と比較する電圧が、スタンバイモードでは、スタンバイモード以外の定常動作状態と比べて低くなる。これによれば、力率改善回路２０の出力電圧が上昇している際に、スタンバイモードでは、スタンバイモード以外の定常動作状態と比べて早い段階で、力率改善回路２０の出力電圧が過電圧状態であると判定することになる。

以上のスイッチング電源１Ａによれば、スイッチング電源１が奏することのできる上述の効果に加えて、以下の効果を奏することができる。

スイッチング電源１Ａは、力率改善回路２０の出力電圧に応じた電圧と比較器ＣＭＰ１において比較する電圧を、スタンバイモードでは、スタンバイモード以外の定常動作状態と比べて低くする。このため、スタンバイモードにおいて、負荷が軽くなることによって力率改善回路２０の出力電圧が上昇してしまっても、スタンバイモード以外の定常動作状態と比べて早い段階で過電圧状態であると判定することができる。したがって、スタンバイモードにおいて、スイッチング電源１Ａの出力電圧が高くなりすぎるのを防止することができる。

＜第３実施形態＞
［スイッチング電源１Ｂの構成］
図８は、本発明の第３実施形態に係るスイッチング電源１Ｂの回路図である。スイッチング電源１Ｂは、図１に示した本発明の第１実施形態に係るスイッチング電源１とは、制御部４０の代わりに制御部４０Ｂを備える点で異なる。スイッチング電源１Ｂにおいて、スイッチング電源１、１Ａと同一の構成要件については、同一符号を付し、その説明を省略する。

図９は、制御部４０Ｂの回路図である。制御部４０Ｂは、図２の制御部４０とは、比較器ＣＭＰ４および直流電源Ｖｒｅｆ６を備える点と、制御回路４３の代わりに図７図示の制御回路４３Ａを備える点と、制御回路４３Ａの端子Ｔ８を介してスタンバイ部４３３の出力電圧が誤差増幅器ＥＡ１にも入力される点と、で異なる。

比較器ＣＭＰ４の反転入力端子には、誤差増幅器ＥＡ１の出力端子と、制御回路４３Ａの端子Ｔ６と、が接続され、比較器ＣＭＰ４の非反転入力端子には、直流電源Ｖｒｅｆ６の正極が接続され、比較器ＣＭＰ４の出力端子には、フリップフロップＦＦ１の第３のリセット端子が接続される。直流電源Ｖｒｅｆ６の負極には、基準電位ＧＮＤが接続される。

比較器ＣＭＰ４は、力率改善回路２０の出力電圧をマルチプライヤ４２にフィードバックする信号のレベルが、直流電源Ｖｒｅｆ６の正極の電圧以下になると、フリップフロップＦＦ１の第３のリセット端子にＨレベル電圧を印加して、フリップフロップＦＦ１をリセットする。これによれば、スイッチ素子Ｑ１がオフ状態となり、スイッチ素子Ｑ１のスイッチングが停止する。

制御部４０Ｂにおける誤差増幅器ＥＡ１は、制御部４０における誤差増幅器ＥＡ１と同様に、力率改善回路２０の出力電圧をマルチプライヤ４２にフィードバックする。ただし、制御部４０Ｂにおける誤差増幅器ＥＡ１は、力率改善回路２０の出力電圧をマルチプライヤ４２にフィードバックする応答速度を、スタンバイモードであるのか、それともスタンバイモード以外の定常動作状態であるのかに応じて切り替える。

具体的には、制御部４０Ｂにおける誤差増幅器ＥＡ１は、スタンバイ部４３３の出力電圧に応じて、スタンバイモードであるのか、それともスタンバイモード以外の定常動作状態であるのかを、判定する。また、力率改善回路２０の出力電圧をマルチプライヤ４２にフィードバックする応答速度を、スタンバイモードでは、スタンバイモード以外の定常動作状態と比べて上げる。ここで、誤差増幅器ＥＡ１の出力電圧は、フリップフロップＦＦ１の第１のリセット端子に入力される電圧に影響を与える。このため、スタンバイモードでは、スタンバイモード以外の定常動作状態と比べて、力率改善回路２０の出力電圧の変化に応じて迅速に、スイッチ素子Ｑ１のスイッチング制御が行われることになる。具体的には、ｇｍアンプである誤差増幅器ＥＡ１の吐き出し電流および吸い込み電流のレベルを変えることで、応答速度をかえることができる。電流レベルを増やせば、応答速度を上げることが可能である。

以上のスイッチング電源１Ｂによれば、スイッチング電源１が奏することのできる上述の効果に加えて、以下の効果を奏することができる。

スイッチング電源１Ｂは、比較器ＣＭＰ４およびフリップフロップＦＦ１により、力率改善回路２０の出力電圧をマルチプライヤ４２にフィードバックする信号のレベルが、直流電源Ｖｒｅｆ６の正極の電圧以下になると、スイッチ素子Ｑ１のスイッチングを停止させる。このため、力率改善回路２０の出力電圧が上昇して比較器ＣＭＰ１により過電圧状態であると判定されるよりも前に、スイッチ素子Ｑ１の発振を停止させることが可能となり、力率改善回路２０の出力電圧が過度に高くなってしまうのを防止することができる。したがって、スタンバイモードにおいて、スイッチング電源１Ｂの出力電圧が高くなりすぎるのを防止することができる。

また、スイッチング電源１Ｂは、電源起動時にＤＣ／ＤＣコンバータ３０が動作するまでの期間でも、スタンバイモードと同様に、スイッチ素子Ｑ１に流れる電流の電流値をゼロより大きい所定値にするとともに、スイッチ素子Ｑ１のオフ幅を制御する。このため、電源起動時にＤＣ／ＤＣコンバータ３０が動作するまでの期間でも、スタンバイモードと同様に、スイッチ素子Ｑ１が間欠動作してしまうのを抑制することができるので、制御電圧を安定的に確保することができる。

また、スイッチング電源１Ｂは、力率改善回路２０の出力電圧をマルチプライヤ４２にフィードバックする応答速度を、誤差増幅器ＥＡ１により、スタンバイモードでは、スタンバイモード以外の定常動作状態と比べて上げる。このため、比較器ＣＭＰ４およびフリップフロップＦＦ１によりスイッチ素子Ｑ１が間欠動作を行うことになっても、力率改善回路２０の出力電圧をマルチプライヤ４２にフィードバックする応答速度が定常動作状態と比べて上がるので、間欠動作における間欠周期を短くすることができ、安定的に制御電圧を確保することができる。

＜第４実施形態＞
［スイッチング電源１Ｃの構成］
図１０は、本発明の第４実施形態に係るスイッチング電源１Ｃの回路図である。スイッチング電源１Ｃは、図１に示した本発明の第１実施形態に係るスイッチング電源１とは、制御部４０の代わりに制御部４０Ｃを備える点で異なる。スイッチング電源１Ｃにおいて、スイッチング電源１と同一の構成要件については、同一符号を付し、その説明を省略する。

図１１は、制御部４０Ｃの回路図である。制御部４０Ｃは、図２の制御部４０とは、制御回路４３の代わりに制御回路４３Ｂを備える点で異なる。

図１２は、制御回路４３Ｂの回路図である。制御回路４３Ｂは、図３の制御回路４３とは、比較器ＣＭＰ３および直流電源Ｖｒｅｆ３の代わりに固定オン幅制御タイマ４３５を備える点で異なる。

固定オン幅制御タイマ４３５の入力端子には、端子Ｔ１が接続され、固定オン幅制御タイマ４３５の出力端子には、論理積ＡＮＤ２の２つの入力端子のうち他方が接続される。

固定オン幅制御タイマ４３５は、スイッチ素子Ｑ１のオン幅をゼロより大きい所定幅にする。具体的には、フリップフロップＦＦ１からＨレベル電圧が出力されると、すなわちスイッチ素子Ｑ１がオン状態になると、固定オン幅制御タイマ４３５の入力端子に、制御回路４３Ｂの端子Ｔ１を介してＨレベル電圧が入力される。固定オン幅制御タイマ４３５は、スイッチ素子Ｑ１がオン状態になってから予め定められた所定時間をカウントすると、Ｈレベル電圧を出力する。ここで、上述の所定時間には、スイッチ素子Ｑ１のオン幅が上述の所定幅になる時間が予め設定され、この所定幅には、制御巻線Ｌ２に生じる電圧を確保するために必要な最小限の値以上の幅が予め設定される。このため、スタンバイモードにおいてスイッチ素子Ｑ１のオン幅が所定幅になると、すなわちスタンバイモードにおいて制御巻線Ｌ２に生じる電圧を確保するために必要な最小限の値以上にスイッチ素子Ｑ１のオン幅がなると、論理積ＡＮＤ２の２つの入力端子の双方にＨレベル電圧が入力され、フリップフロップＦＦ１がリセットされ、スイッチ素子Ｑ１がオフ状態になる。

また、フリップフロップＦＦ１からＬレベル電圧が出力されると、すなわちスイッチ素子Ｑ１がオフ状態になると、固定オン幅制御タイマ４３５の入力端子に、制御回路４３Ｂの端子Ｔ１を介してＬレベル電圧が入力される。固定オン幅制御タイマ４３５は、スイッチ素子Ｑ１がオフ状態になると、Ｌレベル電圧を出力する。

以上のスイッチング電源１Ｃによれば、以下の効果を奏することができる。

スイッチング電源１Ｃは、制御部４０Ｃにより、スタンバイモードにおいて、固定オン幅制御タイマ４３５と論理積ＡＮＤ２とを用いて、スイッチ素子Ｑ１のオン幅を、制御巻線Ｌ２に生じる電圧を確保するために必要な最小限の値以上にするとともに、オフ幅制御タイマ４３４と論理積ＡＮＤ４とを用いて、スイッチ素子Ｑ１のオフ幅を制御する。このため、スタンバイモードにおいて、制御電圧を確保するために必要な最小限の幅以上のオン幅をスイッチ素子Ｑ１において維持して、インダクタＬ１に流れる電流を確保することができるので、制御巻線Ｌ２に生じる電圧を確保して、キャパシタＣ５の充電を十分に行うことができ、その結果、制御電圧を安定的に確保することができる。また、スタンバイモードにおいて、インダクタＬ１に流れる電流を確保するために、特許文献２に示されているように負荷抵抗に電流を流すことはしないので、消費電力を削減することができる。

本発明は、上述の実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。

例えば、上述の各実施形態において、ＤＣ／ＤＣコンバータ３０の動作を、スイッチング電源の起動を開始してから予め定められた時間が経過した後に開始させることとしてもよい。これによれば、力率改善回路２０の動作から遅れてＤＣ／ＤＣコンバータ３０を動作させたり、力率改善回路２０の出力電圧が所定の閾値に達した後にＤＣ／ＤＣコンバータ３０を動作させたりすることができる。したがって、スイッチング電源の起動時にＤＣ／ＤＣコンバータ３０を安定動作させることができる。

また、上述の各実施形態において、ＤＣ／ＤＣコンバータ３０の動作を、上述のようにスイッチング電源の起動を開始してから予め定められた時間が経過した後に開始させる場合において、スイッチ素子Ｑ１に流れる電流の電流値をゼロより大きい所定値にするとともに、スイッチ素子Ｑ１のオフ幅を制御してもよい。これによれば、スイッチング電源の起動を開始してからＤＣ／ＤＣコンバータ３０が動作するまでは、力率改善回路２０から見ると略無負荷な状態となってしまうが、制御電圧を確保することができる。なお、このことは、ＤＣ／ＤＣコンバータ３０がハイサイドドライブ回路を有しており、このハイサイドドライブ回路に制御電圧を供給する場合にも、好適である。

１、１Ａ、１Ｂ、１Ｃ；スイッチング電源
２０；力率改善回路
３０；ＤＣ／ＤＣコンバータ
４０、４０Ａ、４０Ｂ、４０Ｃ；制御部
４３、４３Ａ、４３Ｂ；制御回路
Ｌ１；インダクタ
Ｌ２；制御巻線
Ｑ１；スイッチ素子

Claims

力率改善回路を有し、必要な出力電圧を入力電圧から変換制御するスイッチング電源であって、
前記力率改善回路に設けられたインダクタと磁気結合する制御巻線と、
前記制御巻線に生じた電圧により充電されるキャパシタと、
前記キャパシタの両端電圧により動作し、前記力率改善回路に設けられたスイッチ素子をスイッチング制御する制御手段と、
前記力率改善回路の出力電圧と直流電源電圧との誤差電圧が予め定められた閾値以下になると、前記スイッチ素子のスイッチングを停止させるスイッチング停止手段と、
を備え、
前記制御手段は、スタンバイモードにおいて、
前記スイッチ素子をスイッチング制御して、当該スイッチ素子に流す電流を、予め定められたゼロより大きい所定値にすることと、
前記スイッチ素子をスイッチング制御して、当該スイッチ素子のオン幅を、予め定められたゼロより大きい所定幅にすることと、
のいずれかを行うとともに、前記スイッチ素子のオフ幅を制御し、
前記スイッチ素子のスイッチング制御を、前記力率改善回路の出力電圧に応じて行い、
前記力率改善回路の出力電圧を前記制御手段にフィードバックする応答速度を、前記スタンバイモードにおいて、前記スタンバイモード以外の定常動作状態と比べて上げることを特徴とするスイッチング電源。
前記制御手段は、前記スイッチ素子に流れる電流または当該スイッチ素子のオン幅を、前記制御巻線に生じた電圧を確保するために必要な最小限の値以上にすることを特徴とする請求項１に記載のスイッチング電源。
前記力率改善回路の出力電圧の電圧値が予め定められた閾値以上であれば、過電圧状態であると判定する過電圧判定手段と、
前記閾値を、前記スタンバイモードにおいて、前記スタンバイモード以外の定常動作状態と比べて低下させる閾値設定手段と、を備えることを特徴とする請求項１または２に記載のスイッチング電源。
前記力率改善回路の出力側に設けられたＤＣ／ＤＣコンバータを備え、
前記ＤＣ／ＤＣコンバータは、前記スイッチング電源の起動を開始してから予め定められた時間が経過した後に、動作を開始し、
前記制御手段は、前記スイッチング電源の起動を開始してから前記予め定められた時間が経過するまでの期間において、
前記スイッチ素子をスイッチング制御して、当該スイッチ素子に流す電流を、予め定められたゼロより大きい所定値にすることと、
前記スイッチ素子をスイッチング制御して、当該スイッチ素子のオン幅を、予め定められたゼロより大きい所定幅にすることと、
のいずれかを行うとともに、前記スイッチ素子のオフ幅を制御することを特徴とする請求項１から３のいずれか１項に記載のスイッチング電源。