JP6569414B2 - スイッチング電源装置 - Google Patents

Description

本発明は、出力電圧をフィードバック信号等で制御するスイッチング電源装置に関する。

スイッチング電源装置は、商用の交流電圧を任意の電圧の直流電圧に変換して出力するようにしている。このスイッチング電源装置の一例としてフライバック方式のスイッチング電源装置が知られている（例えば、特許文献１参照）。
このフライバック方式のスイッチング電源装置は、図７に示すように、商用交流電源１００をダイオードブリッジ１０１で全波整流してフライバックトランス１０２の一次側巻線Ｌ１の一端に供給し、この一次側巻線Ｌ１の他端と接地との間にスイッチング素子１０３と電流検出抵抗１０４の直列回路を接続し、スイッチング素子１０３を半導体制御装置１１０でスイッチング制御することにより、フライバックトランス１０２の二次側巻線Ｌ２の出力を整流した所定の直流電圧を負荷１０５に供給するようにしている。この負荷１０５に供給する直流電圧をシャントレギュレータ回路１０６で検出し、フォトカプラ１０７を介してフィードバック電圧として半導体制御装置１１０に供給している。

この半導体制御装置１１０では、図８に示すように、負荷に供給する電圧のフィードバック電圧がＦＢ端子に入力されるとともに、スイッチング素子１０３を流れる電流を電流検出抵抗１０４で検出した電流検出信号がＣＳ端子に入力され、フィードバック電圧をレベルシフト回路１１４でレベルシフトした電圧（厳密に言えば、スロープ補償回路からの信号を減ずることによりスロープ補償したフィードバック電圧を、レベルシフト回路１１４でレベルシフトした電圧）と電流検出信号とをコンパレータ１１５で比較し、このコンパレータ１１５から電流検出信号がレベルシフトした電圧に達したときにハイレベルとなる比較信号を出力する。また、半導体制御装置１１０では、フィードバック電圧に応じた周波数のパルス信号を発振する発振器１１１の発振出力を１ショット回路１１２に供給し、この１ショット回路１１２の１ショット信号をＲＳフリップフロップ１１３のセット端子に供給する。このＲＳフリップフロップ１１３のリセット端子には、前述したコンパレータ１１５の出力信号が入力されている。このＲＳフリップフロップ１１３の出力と１ショット回路１１２の出力とをオアゲート１１７に供給し、このオアゲート１１７の出力信号を発振器１１１の出力が一方の入力側に供給されたアンドゲート１１８に供給し、このアンドゲート１１８の出力をゲートドライバ１１６に供給して、このゲートドライバ１１６からスイッチング素子を制御するスイッチング制御信号を出力する。

次に、上述した従来例の軽負荷時の動作を説明する。この軽負荷時には、半導体制御装置１１０のＦＢ端子に入力されるフィードバック電圧Ｖｆｂは、図１０（ａ）に示すように、比較的緩やかに増加して時点ｔ１で設定閾値電圧Ｖｆｂｔを超えてから上側ピーク値に達し、その後比較的急峻に減少して時点ｔ２で設定閾値電圧Ｖｆｂｔを超えて減少し、その後図示しないが下側ピーク値に達した後再度緩やかに増加することを繰り返す。

このＦＢ端子に入力されたフィードバック電圧Ｖｆｂはレベルシフト回路１１４でレベルシフトされる。このレベルシフト回路１１４では、フィードバック電圧Ｖｆｂと出力電圧Ｖｆｂ＿ｉｎとの関係が図９に示す特性線Ｌｌｓで設定されている。この例では、フィードバック信号Ｖｆｂの変化率に対して出力信号Ｖｆｂ＿ｉｎの変化率が小さくなるように設定されている。

このため、図１０（ａ）に示すようにフィードバック電圧Ｖｆｂが増加及び減少を繰り返すと、レベルシフト回路１１４の出力電圧Ｖｆｂ＿ｉｎは、図１０（ｂ）に示すように、フィードバック信号ｆｂの増加率及び減少率を抑制した状態すなわち傾きを抑えて増加及び減少を繰り返す。
このとき、コンパレータ１１９では、フィードバック電圧Ｖｆｂが設定閾値電圧Ｖｆｂｔ以下であるときには、ローレベルの比較信号を１ショット回路１１２に出力することにより、この１ショット回路１１２からの１ショット信号の出力が停止される。一方、コンパレータ１１５では電流検出信号Ｖｉがフィードバック電圧をレベルシフトした出力信号Ｖｆｂ＿ｉｎに到達したときにコンパレータ１１５から出力される比較信号がＲＳフリップフロップ１１３のリセット端子に入力されているので、このＲＳフリップフロップ１１３がリセット状態を維持し、その出力信号がローレベルを維持する。

このため、アンドゲート１１８の出力はローレベルを維持し、ゲートドライバ１１６はスイッチング制御信号の出力を停止しており、スイッチング素子１０３はオフ状態となっている。
このとき、フライバックトランス１０２の二次側巻線Ｌ２側では、二次側巻線Ｌ２に接続された出力コンデンサから負荷に電流を供給していて、出力コンデンサに対する一次側からのエネルギ供給がないため、出力電圧は徐々に低下する。この出力電圧の低下はシャントレギュレータ回路１０６で検出され、フォトカプラ１０７から出力されるフィードバック電圧Ｖｆｂは図１０（ａ）に示すように増加する。

そして、フィードバック電圧Ｖｆｂが設定閾値電圧Ｖｆｂｔ以上となるとコンパレータ１１９の出力がハイレベルに反転し、１ショット回路１１２からの１ショット信号の出力が再開され、これによってＲＳフリップフロップ１１３がセットされて、その出力信号がオアゲート１１７を介し、アンドゲート１１８を介してゲートドライバ１１６に供給され、このゲートドライバ１１６からスイッチング素子１０３をターンオンさせるスイッチング制御信号が出力される。

そして、スイッチング素子１０３がオン状態となると、ダイオードブリッジ１０１からの直流電流がフライバックトランス１０２の一次側巻線Ｌ１、スイッチング素子１０３、電流検出抵抗１０４を通じて流れる。
これによって、電流検出抵抗１０４で検出される電流検出信号Ｖｉ（ＣＳ端子の電圧）が図１０（ｂ）に示すように、増加を開始し、この電流検出信号Ｖｉがフィードバック電圧Ｖｆｂをスロープ補償した後にレベルシフトした信号Ｖｆｂ_ｉｎに到達すると、コンパレータ１１５からハイレベルの比較信号が出力され、ＲＳフリップフロップ１１３がリセットされる。これによって、ゲートドライバ１１６から出力されるスイッチング制御信号が図１０（ｃ）に示すように、オフ状態となる。

その後、１ショット回路１１２から１ショット信号が得られる毎に、ゲートドライバ１１６から出力されるスイッチング制御信号がオン状態となり、電流検出信号Ｖｉがフィーバック信号をレベルシフトした信号Ｖｆｂ＿ｉｎに到達するとオフ状態に制御されることを繰り返す。そして、一次側から二次側にエネルギが充分供給されるようになると出力電圧が上昇するとともにフィーバック信号Ｖｆｂが減少し、時点ｔ２でフィードバック電圧Ｖｆｂが設定閾値電圧Ｖｆｂｔ未満となると、フィードバック電圧Ｖｆｂが設定閾値電圧Ｖｆｂｔ以上に回復するまでスイッチング制御信号の出力が停止される。

特開２０１２−１００４５１号公報

ところで、上記従来例では、レベルシフト回路１１４の変換特性が図９に示すように、フィードバック電圧Ｖｆｂが零から増加したときに、レベルシフト回路１１４の出力信号Ｖｆｂ＿ｉｎも零から増加するように設定されている。このため、図１０（ａ）に示すように、軽負荷状態で、フィードバック電圧Ｖｆｂの減少が急峻である場合には、フィードバック電圧Ｖｆｂをレベルシフトした出力信号Ｖｆｂ＿ｉｎの減少も図１０（ｂ）に示すように急峻となる。

このため、フィードバック電圧Ｖｆｂが設定閾値電圧Ｖｆｂｔ未満に低下する時点ｔ２の直前で、１ショット回路１１２から１ショット信号が出力された場合には、ゲートドライバ１１６から出力されるスイッチング制御信号が図１０（ｃ）に示すようにオン状態となったときに、電流検出信号Ｖｉが増加し始めて直ぐに出力信号Ｖｆｂ＿ｉｎに到達する場合が生じる。この場合には、ゲートドライバ１１６から出力されるスイッチング制御信号のオン状態のパルス幅が短くなり過ぎ、フライバックトランス１０２の一次側巻線Ｌ１に蓄積するエネルギが少なくなり、負荷１０５への電力供給に寄与せず、スイッチング素子１０３がスイッチングしているだけのスイッチングロス状態となって、この分効率が悪化するという課題がある。

そこで、本願発明は、上記従来例の課題に着目してなされたものであり、スイッチング制御信号のパルス幅が短くなりすぎることを制限して、スイッチング素子のスイッチング動作による負荷への電力供給効率を向上させることができるスイッチング電源装置を提供することを目的としている。

上記目的を達成するために、本発明に係るスイッチング電源装置の一態様は、入力電圧が印加されるトランスの一次側主巻線に直列に接続されたスイッチング素子をスイッチング制御し、このトランスの二次側主巻線に生じた電圧を整流して負荷に対する出力電圧を得るスイッチング電源動作部と、スイッチング素子をスイッチング制御する制御部とを備え、制御部は、設定した出力設定電圧と前記出力電圧との誤差を表すフィードバック電圧が設定閾値を下回ったか否かを判定するフィードバック電圧判定回路と、このフィードバック電圧に基づく信号とスイッチング素子の電流を電圧として検出する電流検出信号とを比較する比較回路と、フィードバック電圧に基づく周波数で発振する発振回路と、フィードバック電圧判定回路の判定結果、比較回路の比較信号及び発振回路の発振信号に基づいてスイッチング素子を制御するスイッチング制御信号を出力する駆動回路と、軽負荷時のスイッチング終了時における前記スイッチング制御信号のパルス幅を負荷への電力供給に寄与可能な最小パルス幅以上に保持するパルス幅保持部とを備えている。

本発明の一態様によれば、軽負荷時におけるスイッチング制御信号のスイッチング終了時最小パルス幅を規制することができ、スイッチング素子のスイッチングロスを抑制して負荷への電力供給効率を向上させることができる。

本発明に係るスイッチング電源装置の一実施形態を示す全体構成の回路図である。 図１の制御回路の具体的構成を示すブロック図である。 パルス幅変調発振器の周波数特性を示す特性線図である。 フィードバック電圧クランプ回路のクランプ特性を示す特性線図である。 フィードバック電圧クランプ回路の具体的構成を示す回路図である。 軽負荷時の動作の説明に供する信号波形図である。 従来例のスイッチング電源装置の全体構成を示す回路図である。 図７の半導体制御装置の具体的構成を示すブロック図である。 レベルシフト回路のレベルシフト特性を示す特性線図である。 従来例の軽負荷時の動作の説明に供する信号波形図である。

次に、図面を参照して、本発明の一実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
また、以下に示す実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。

以下、本発明の一の実施の形態に係るスイッチング電源御装置について図面を参照して説明する。
スイッチング電源装置の全体構成は、図１に示すように、交流電源１に接続された交流入力端子１ａ及び１ｂを有し、これら交流入力端子１ａ及び１ｂがトランスを構成する巻線２ａ，２ｂの一端に接続され、巻線２ａ，２ｂの他端は、コンデンサ３の両端子に接続されている。これら巻線２ａ，２ｂおよびコンデンサ３は、入力フィルタを構成している。

コンデンサ３の両端子は、ダイオードブリッジ４の交流入力端子に接続され、ダイオードブリッジ４の出力側の正極端子は、平滑用コンデンサ５の正極端子に接続されているとともに、フライバックトランス６の一次側巻線Ｌ１１の一端に接続されている。一次側巻線Ｌ１１の他端はスイッチング素子としてのＮチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）７のドレインに接続されている。ＭＯＳＦＥＴ７のソースは、電流検出抵抗８を介して接地されている。

ＭＯＳＦＥＴ７のゲートは、制御部としての制御回路１１のＯＵＴ端子に接続され、このＯＵＴ端子から出力されるスイッチング制御信号によってスイッチング動作される。
制御回路１１は、集積回路により構成され、ＯＵＴ端子の他、ＶＨ端子、過熱ラッチ保護用のＬＡＴ端子、フィードバック制御用のＦＢ端子、電流検出用のＣＳ端子、ＧＮＤ端子、内部電源生成用のＶＣＣ端子などを備えている。

制御回路１１のＶＨ端子は、コンデンサ３の一端にダイオード９及び電流制限抵抗１０を介して接続されている。制御回路１１のＬＡＴ端子は、サーミスタ１２の一端に接続され、サーミスタ１２の他端は接地されている。制御回路１１のＦＢ端子は、出力電圧に相当する信号を入力するよう接続されている。制御回路１１のＣＳ端子は、コンデンサ１３および抵抗１４の共通接続点に接続され、コンデンサ１３の他端は接地され、抵抗１４の他端は、電流検出抵抗８に接続されている。コンデンサ１３および抵抗１４は、電流検出抵抗８によって検出された信号のノイズフィルタを構成している。

制御回路１１のＶＣＣ端子は、コンデンサ１５の正極端子およびダイオード１６のカソード端子に接続され、コンデンサ１５の負極端子は接地されている。ダイオード１６のアノード端子は、トランス６の一次側補助巻線Ｌ１２の一端に接続され、一次側補助巻線Ｌ１２の他端は接地されている。コンデンサ１５、ダイオード１６および一次側補助巻線Ｌ１２は、一次側補助巻線Ｌ１２に生起された交流電圧を直流電源電圧に変換する回路を構成し、制御回路１１の電源回路を構成している。

トランス６は、二次側巻線Ｌ２１を有し、その一端は、ダイオード２０のアノード端子に接続されている。ダイオード２０のカソード端子は、コンデンサ２１の正極端子に接続され、コンデンサ２１の負極端子は、二次側巻線Ｌ２１の他端に接続され、かつ接地されている。二次側巻線Ｌ２１、ダイオード２０およびコンデンサ２１は、二次側巻線Ｌ２１に生起された交流電圧を直流電圧に変換する回路を構成し、スイッチング電源装置の出力回路を構成しており、コンデンサ２１の正極端子が負荷２７に接続されている。

また、コンデンサ２１の正極端子は、フォトカプラ２２の発光ダイオード２２ａのアノード端子に接続され、発光ダイオード２２ａのカソード端子は、シャントレギュレータ回路２３を構成するシャントレギュレータ２４のカソード端子に接続され、シャントレギュレータ２４のアノード端子は接地されている。このシャントレギュレータ２４は、コンデンサ２１の正極端子と負極端子との間に直列接続されたシャントレギュレータ回路２３を構成する分圧抵抗２５，２６の接続点に接続されている。このシャントレギュレータ回路２３によって、負荷２７に供給される電圧が検出され、その検出結果がフォトカプラ２２を介して制御回路１１にフィードバック電圧Ｖｆｂとして供給される。このフィードバック電圧Ｖｆｂは負荷の大きさを示す信号ともなっていて、負荷が重いほど（負荷２７に流れる電流が大きいほど）フィードバック電圧Ｖｆｂの値は大きくなり、負荷が軽いほど（負荷２７に流れる電流が小さいほど）フィードバック電圧Ｖｆｂの値は小さくなる。

ここで、交流電源１、ダイオードブリッジ４、平滑用コンデンサ５、フライバックトランス６、ＭＯＳＦＥＴ７、ダイオード２０、コンデンサ２１でスイッチング電源動作部を構成している。
次に、制御回路１１の具体的構成について図２を伴って説明する。制御回路１１は、ＶＨ端子及びＶＣＣ端子間に接続された、起動時にＶＨ端子からＶＣＣ端子へ電流を供給する起動回路３１と、この起動回路３１とＶＣＣ端子との間に接続されたＶＣＣ端子の電圧が低いときに制御回路１１を停止させる低電圧誤動作防止回路３２と、ＶＣＣ端子に接続された例えば３Ｖの内部電源を形成する内部電源回路３３とを備えている。ＶＨ端子は起動時に電源端子ＶＣＣへ電流を供給するためのものであり、制御回路１１の主電源端子はＶＣＣ端子である。

なお、低電圧誤動作防止回路３２の出力電圧がオアゲート３４を介して起動回路３１に起動信号として供給されるとともに、後述するオアゲート４９を介してゲートドライバ６０に動作停止信号として供給される。
また、内部電源回路３３は、ＶＣＣ端子の電源電圧が正常範囲内であるときには３Ｖの内部電源電圧を動作電源として制御回路１１内の各回路に供給するとともに、ＶＣＣ端子の電源電圧が設定電圧以下に低下したときに、制御回路１１内の各回路をリセットするリセット信号を出力する。

また、制御回路１１は、ＦＢ端子に接続されたパルス幅変調（ＰＷＭ）用発振器３５を有する。このパルス幅変調用発振器３５はフィードバック電圧Ｖｆｂに対し、図３に示す周波数特性を有する。すなわち、フィードバック電圧Ｖｆｂが比較的大きな所定電圧Ｖｆｂ２以上となる重負荷時には、最大周波数ｆｍａｘの一定周波数となり、フィードバック電圧Ｖｆｂが所定電圧Ｖｆｂ２未満となる軽負荷時には、フィードバック電圧Ｖｆｂが所定電圧Ｖｆｂ２から減少するに応じて周波数ｆが減少し、所定電圧Ｖｆｂ２より十分に小さい所定電圧Ｖｆｂ１以下では、最小周波数ｆｍｉｎに固定されるように設定されている。なお、パルス幅変調用発振器３５の出力側から出力される信号Ｄｍａｘは、スイッチング周期における最大デューティ比（オン時比率）を規定する信号である。

このパルス幅変調用発振器３５の出力側にはサブハーモニック発振を防止するためのスロープ補償回路３６と、比較的短い所定幅の１ショット信号Ｓｓを出力する１ショット回路３７とが接続されている。この１ショット回路３７の出力側はアンドゲート３８の一方の入力端子及びオアゲート３９の一方の入力端子が接続されている。
アンドゲート３８の出力側は、ＲＳフリップフロップ４０のセット端子Ｓに接続され、このＲＳフリップフロップ４０の出力端子Ｑがオアゲート３９の他方の入力端子に接続されている。

オアゲート３９の出力側及びパルス幅変調用発振器３５の出力側がアンドゲート４２の２つの入力端子に個別に接続され、このアンドゲート４２の出力側がゲートドライバ６０に接続されている。
また、制御回路１１は、ＦＢ端子が抵抗Ｒｆｂを介して内部電源回路３３に接続され、フィードバック電圧Ｖｆｂを出力するフォトトランジスタ２２ｂに電流を供給するように構成されている。また、ＦＢ端子には、フィードバック電圧Ｖｆｂが比較的小さい値の設定閾値電圧Ｖｆｂｔを下回っているか否かを判定するフィードバック電圧判定回路４３が接続されている。このフィードバック電圧判定回路４３は、コンパレータで構成され、非反転入力端子に設定閾値電圧Ｖｆｂｔが入力され、反転入力端子にフィードバック電圧が入力されている。このフィードバック電圧判定回路４３では、フィードバック電圧Ｖｆｂが設定閾値電圧Ｖｆｂｔを上回っているときにハイレベルとなり、フィードバック電圧Ｖｆｂが設定閾値電圧Ｖｆｂｔを下回っているときにローレベルとなる判定信号をアンドゲート３８の他方の入力端子に出力する。

さらに、コンパレータ４６によるＦＢ端子の電圧とＣＳ端子の電圧の比較に際し、図７に示す従来の半導体制御装置ではＦＢ端子の電圧からスロープ補償回路からの信号を減じていたのに対し、本実施の形態では、ＣＳ端子に加算回路４４が接続されてＣＳ端子の電圧にスロープ補償回路３６からの補償信号を加算するようにしている。ＦＢ端子には、パルス幅保持部としてのフィードバック電圧クランプ回路４５が接続されている。このフィードバック電圧クランプ回路４５は、フィードバック電圧Ｖｆｂと出力信号Ｖｆｂ＿ｃｐとの関係が、図４に示すように、フィードバック電圧Ｖｆｂがフィードバック電圧判定回路４３の設定閾値電圧Ｖｆｂｔより高い設定電圧Ｖｆｂ１以上であるときには、フィードバック電圧Ｖｆｂの増加に比例してクランプ出力電圧Ｖｆｂ＿ｃｐが増加するが、フィードバック電圧Ｖｆｂが設定電圧Ｖｆｂ１未満となると、出力信号Ｖｆｂ＿ｃｐが定電圧Ｖｓ１にクランプされる特性に設定されている。

ここで、フィードバック電圧クランプ回路４５の具体的構成は、図５に示すように、構成されている。すなわち、フィードバック電圧クランプ回路４５は、非反転入力端子にフィードバック電圧Ｖｆｂが入力されるオペアンプ４５ａと、内部電源回路３３からの内部電源電圧が印加される電源端子４５ｃと接地との間に直列に接続された第１抵抗Ｒ１及び分圧回路を構成する第２抵抗Ｒ２と第３抵抗Ｒ３の直列回路と、オペアンプ４５ａの出力端子と第１抵抗Ｒ１及び第２抵抗Ｒ２の接続点Ｘとの間に接続された第４抵抗Ｒ０と、第２抵抗Ｒ２及び第３抵抗Ｒ３の接続点に接続された出力端子ｔｏとを備えている。

そして、第４抵抗Ｒ０と接続点Ｘとの接続点がオペアンプ４５ａの反転入力端子に接続されている。
ここで、オペアンプ４５ａの電源電圧も内部電源回路３３からの内部電源電圧とグランド電位が供給されていると仮定したときに、オペアンプ４５ａの出力可能電圧は、内部電源電圧である上限電圧とグランド（ＧＮＤ）電位である０〔Ｖ〕の下限電圧との間の電圧範囲となる。

このように仮定し、さらに内部電源電圧を３〔Ｖ〕とした場合に、第１抵抗Ｒ１及び第２抵抗Ｒ２の接続点Ｘの電圧ＶＸは、以下のように算出することができる。
まず、オペアンプ４５ａの出力が内部電源電圧３〔Ｖ〕に達したときには、第１抵抗Ｒ１と第４抵抗Ｒ０とが並列に接続されているものと考えることができ、このときのフィードバック電圧クランプ回路４５の出力電圧Ｖｏｕｔの最大出力電圧Ｖｏｍａｘは、抵抗Ｒ０〜Ｒ３の抵抗値もＲ０〜Ｒ３で表すと、

で表すことができる。したがって、電圧ＶＸの最大値ＶＸｍａｘは、

で表すことができる。

一方、オペアンプ４５ａの出力が最低電圧０〔Ｖ〕に達したときに出力電圧Ｖｏｕｔは最小値となり、その最小出力電圧Ｖｏｍｉｎは、

で表すことができる。したがって、ＶＸｍａｘは、

で表すことができる。

したがって、例えば第１抵抗Ｒ１〜第４抵抗Ｒ４の抵抗値が全て１〔Ω〕であるとすると、Ｘ点の最大電圧ＶＸｍａｘ＝（４／５）×３〔Ｖ〕となり、Ｘ点の最小電圧ＶＸｍｉｎ＝（２／５）×３〔Ｖ〕となり、最大出力電圧Ｖｏｍａｘ＝（２／５）×３〔Ｖ〕、最小出力電圧Ｖｏｍｉｎ＝（１／５）×３〔Ｖ〕となり、フィードバック電圧Ｖｆｂの下限側及び上限側で定電圧にクランプされることになる。

これら最大出力電圧Ｖｏｍａｘ及び最小出力電圧Ｖｏｍｉｎのクランプ電圧は第１抵抗Ｒ１〜第４抵抗Ｒ０の抵抗値を選択することにより、任意に設定することができる。なお、オペアンプ４５ａの出力が内部電源電圧３Ｖより小さく、最低電圧０Ｖより大きいときは、オペアンプ４５ａの仮想短絡により電圧ＶＸはフィードバック電圧Ｖｆｂに等しくなり、出力電圧Ｖｏｕｔはフィードバック電圧Ｖｆｂを抵抗Ｒ１，Ｒ２で分圧した値となる。

フィードバック電圧クランプ回路４５の出力側は、比較回路を構成するコンパレータ４６の反転入力端子に接続され、このコンパレータ４６の非反転入力端子は加算回路４４の出力側に接続されている。したがって、コンパレータ４６から、加算回路４４の出力よりもクランプ出力信号Ｖｆｂ＿ｃｐが大きいときにローレベル、加算回路４４の出力よりもクランプ出力信号Ｖｆｂ＿ｃｐが小さいときにハイレベルとなる比較信号が出力される。コンパレータ４６の出力側はオアゲート４７を介してＲＳフリップフロップ４０のリセット端子Ｒに接続されている。

また、制御回路１１は、ＬＡＴ端子に電流を供給する定電流源５０と、ＬＡＴ端子の電圧が低下したことを検出してハイレベルの比較信号を出力するコンパレータ５１と、このコンパレータ５１の比較信号が入力され、この比較信号のハイレベルが所定時間継続したときにハイレベルのタイマ信号を出力するラッチタイマ回路５２と、ラッチタイマ回路５２のタイマ信号がセット端子ＳＥＴに入力されるラッチ回路５３とを備えている。このラッチ回路５３の加熱保護時にハイレベルとなるラッチ信号がオアゲート４７を介してゲートドライバ６０のＯＦＦ端子に入力されるとともに、起動管理回路５４のｏｎ端子に入力される。この起動管理回路５４では、ＶＣＣ端子の電源電圧を監視し、電源電圧が低下したときに起動信号を起動回路３１に対してオアゲート３４を介して出力する。

ここで、１ショット回路３７、アンドゲート３８、ＲＳフリップフロップ４０、オアゲート３９、アンドゲート４２、オアゲート４７及びゲートドライバ６０で駆動回路ＤＲが構成されている。
また、制御回路１１は、ＶＨ端子と接地との間に、Ｖｈ電圧を分圧する抵抗６１及び６２を備えている。これら抵抗６１及び６２の接続点がＶＨ電圧検出回路６３に接続され、このＶＨ電圧検出回路６３で検出したＶｈ電圧を補正回路６４で補正した補正電圧と、ＣＳ端子に供給される電流検出信号Ｖｉとが入力される過電流比較器６５を備えている。過電流比較器６５で過電流を検出したときに、ハイレベルの比較信号がオアゲート４７を介してＲＳフリップフロップ４０のリセット端子Ｒに入力される。

次に、上記実施形態の軽負荷時の動作について図６を伴って説明する。
この軽負荷時には、制御回路１１のＦＢ端子に入力されるフィードバック電圧Ｖｆｂは、図６（ａ）に示すように、時点ｔ１から比較的緩やかに増加して時点ｔ２で設定閾値電圧Ｖｆｂｔを超えてから時点ｔ４で上側ピーク値に達し、その後比較的急峻に減少して時点ｔ６で設定閾値電圧Ｖｆｂｔを超えて減少し、その後図示しないが下側ピーク値に達した後再度緩やかに増加することを繰り返す。

ここで、フィードバック電圧Ｖｆｂが時点ｔ４以降急峻に減少する理由は、バースト動作に入るときは負荷が軽い状態なので、ＭＯＳＦＥＴ７をスイッチングすることにより、出力電圧が急増し、フィードバック電圧Ｖｆｂが急減する。すなわち、負荷への電力供給が殆どない状態なので、一次側から二次側に送られるエネルギのほとんどがそのままコンデンサ２１に蓄えられることから、ＭＯＳＦＥＴ７の少しのスイッチング動作でコンデンサ２１の電圧、すなわち二次側の出力電圧がすぐ増加する。二次側の出力電圧が上昇すると、シャントレギュレータ２４すなわちフォトダイオード２１ａの通過電流量が多くなってフォトトランジスタ２２ｂのオン抵抗が小さくなるので、フォトカプラ２２の出力電圧であるフィードバック電圧Ｖｆｂが急減する。

そして、制御回路１１のＦＢ端子に入力されたフィードバック電圧Ｖｆｂはフィードバック電圧クランプ回路４５で少なくともフィードバック電圧判定回路４３の設定閾値電圧Ｖｆｂｔより高い値より低い領域で図４に示すように定電圧Ｖｓ１にクランプされる。このフィードバック電圧クランプ回路４５では、上述のようにレベルシフト機能（抵抗Ｒ２，Ｒ３による分圧）も兼ね備えていることから、フィードバック電圧Ｖｆｂの増加率に対して出力信号Ｖｆｂ＿ｃｐの増加率が低くなるように設定されている。

したがって、フィードバック電圧クランプ回路４５から出力される出力信号Ｖｆｂ＿ｃｐは、図６（ｂ）に示すように、フィードバック信号Ｖｆｂが定電圧Ｖｓ１（＝上述のＶＸｍｉｎ）を下回っている時点ｔ１〜時点ｔ３の区間では、上述の電圧Ｖｏｍｉｎを維持し、時点ｔ３を超えるとフィードバック電圧Ｖｆｂの増加率より低い増加率で増加し、時点ｔ４で上側ピーク値に達した後、フィードバック電圧Ｖｆｂの減少率より低い減少率で減少し、時点ｔ５でフィードバック電圧Ｖｆｂが定電圧Ｖｓ１に達することにより、以後フィードバック電圧Ｖｆｂの減少にかかわらず定電圧Ｖｏｍｉｎを維持する。

一方、パルス幅変調用発振器３５では、軽負荷時であるので、図３に示すように、フィードバック電圧Ｖｆｂに比例する周波数ｆの最大デューティ比を規定する信号Ｄｍａｘを出力しており、この信号Ｄｍａｘが１ショット回路３７に供給されることにより、信号Ｄｍａｘの立ち上がりで比較的短いショットパルスを出力し、このショットパルスがアンドゲート３８に供給される。

このとき、フィードバック電圧判定回路４３では、フィードバック電圧Ｖｆｂが設定閾値電圧Ｖｆｂｔ以下である時点ｔ１〜時点ｔ２間ではローレベルの比較信号をアンドゲート３８に出力する。このため、アンドゲート３８からはショットパルスが出力されず、ＲＳフリップフロップ４０はリセット状態を維持する。
この状態では、パルス幅変調用発振器３５から出力される信号Ｄｍａｘがアンドゲート４２に供給されるとともに、１ショット回路３７から出力される１ショットパルスがオアゲート３９を介してアンドゲート４２に供給されるので、アンドゲート４２から１ショットパルスがゲートドライバ６０に出力される。このため、ＭＯＳＦＥＴ７が１ショットパルスでオンオフ制御される。ここで、１ショットパルスがオアゲート３９に入力されるのは、スイッチング素子７（ＭＯＳＦＥＴ７）がオンするときのノイズでスイッチング素子が直ちにターンオフしてしまわないようにするためである。また、過電流比較器６５で過電流を検出したときは、１ショットパルスのパルス幅でスイッチング素子がオンすることになるので、この幅はスイッチングノイズを防ぐ最小限のものとなっている。このパルス幅は、一次側から二次側へエネルギ転送が実質上できないほどの短時間である。

その後、時点ｔ２で、フィードバック電圧Ｖｆｂが、図６（ａ）に示すように、設定閾値電圧Ｖｆｂｔを上回ると、フィードバック電圧判定回路４３の判定信号がハイレベルに反転する。この判定信号がアンドゲート３８に供給されるので、このアンドゲート３８から１ショット回路３７から出力される１ショットパルスがＲＳフリップフロップ４０のセット端子Ｓに供給され、このＲＳフリップフロップ４０がセットされる。

その結果、ＲＳフリップフロップ４０の出力端子Ｑから出力されるハイレベルの出力信号がオアゲート３９を介してアンドゲート４２に供給され、このアンドゲート４２からハイレベルの出力信号がゲートドライバ６０へオン信号として供給される。このため、ゲートドライバ６０から、図６（ｃ）に示すように、オン状態のスイッチング制御信号がＭＯＳＦＥＴ７のゲートに出力され、ＭＯＦＥＴ７がターンオンされる。

このとき、ＭＯＳＦＥＴ７がターンオンする際に、主回路の容量分の放電やゲート駆動電流などと寄生インダクタンスによって、電流検出信号の電圧が上昇する方向のサージ状の電流が発生する。このサージ状電流が発生することにより、コンパレータ４６から出力される比較信号がハイレベルに反転し、この比較信号がＲＳフリップフロップ４０のリセット端子Ｒに供給されることにより、このＲＳフリップフロップ４０がリセットされてしまうことになる。

しかしながら、サージ状電流の発生時に、ＲＳフリップフロップ４０のセット端子Ｓには１ショットパルスが供給されており、ＲＳフリップフロップ４０ではセット信号が優先されるため、比較信号によるリセット信号が入力されてもセット状態を継続する。このため、ＭＯＳＦＥＴ７のターンオン時のサージ状電流の影響を防止することができる。
その後、ＭＯＳＦＥＴ７がオン状態となることにより、ＣＳ端子に入力される電流検出信号Ｖｉは、図６（ｂ）に示すように、増加して行き、時点ｔ２′で電流検出信号Ｖｉがフィードバック電圧クランプ回路４５の出力信号Ｖｆｂ＿ｃｐに到達すると、コンパレータ４６からハイレベルの比較信号が出力される。この比較信号がＲＳフリップフロップ４０のリセット端子Ｒに供給されるので、このＲＳフリップフロップ４０がリセットされ出力端子Ｑから出力される出力信号がローレベルに反転する。このため、アンドゲート４２の出力信号がローレベルとなって、ゲートドライバ６０から出力されるスイッチング制御信号が図６（ｃ）に示すようにローレベルに反転し、ＭＯＳＦＥＴ７がターンオフされる。

その後、１ショットパルスが出力される毎に、上記と同様の動作を繰り返して順次電流検出信号Ｖｉがフィードバック電圧クランプ回路４５の出力電圧Ｖｆｂ＿ｃｐに到達する間のパルス幅のスイッチング制御信号が形成されて、ＭＯＳＦＥＴ７がターンオン及びターンオフを繰り返す。
さらに、時点ｔ５でフィードバック電圧クランプ回路４５の出力信号Ｖｆｂ＿ｃｐの減少が停止されて定電圧Ｖｏｍｉｎとなる。したがって、この時点ｔ５からフィードバック電圧Ｖｆｂが設定閾値電圧Ｖｆｂｔを下回る時点ｔ６までの間に１ショットパルスが出力されると、これによって、ＲＳフリップフロップ４０がセットされて出力信号がハイレベルとなる。このため、ゲートドライバ６０から図６（ｃ）に示すスイッチング制御信号がＭＯＳＦＥＴ７のゲートに出力されることにより、ＭＯＳＦＥＴ７がターンオンされる。

これにより、ＣＳ端子に供給される電流検出信号Ｖｉが図６（ｂ）に示すように増加し、この電流検出信号Ｖｉがフィードバック電圧クランプ回路４５の出力信号Ｖｆｂ＿ｃｐの定電圧Ｖｏｍｉｎに到達すると、コンパレータ４６の比較信号がハイレベルとなって、ＲＳフリップフロップ４０がリセットされ、ゲートドライバ６０から出力されるスイッチング制御信号がローレベルに反転し、ＭＯＳＦＥＴ７がターンオフされる。

このとき、フィードバック電圧クランプ回路４５から出力される出力信号Ｖｆｂ＿ｃｐの最小電圧が定電圧Ｖｏｍｉｎにクランプされているので、ＭＯＳＦＥＴ７がターンオンして電流検出信号Ｖｉが増加し始めてから出力信号Ｖｆｂ＿ｃｐに到達するまでの間に形成されるスイッチング制御信号のパルス幅が１ショットパルスより幅広であるスイッチング終了時最小パルス幅となる。このスイッチング制御信号終了時にはスイッチング終了時最小パルス幅より短いパルス幅は形成されることがないので、一次側から二次側へのエネルギ伝達が行われずにスイッチングロスだけ生じるようなことがなく、スイッチングロスを抑制して効率を向上させることができる。

しかも、スイッチング制御信号のスイッチング終了時最小パルス幅の設定がフィードバック電圧クランプ回路４５でフィードバック電圧Ｖｆｂの少なくとも小電圧領域で且つ設定閾値電圧Ｖｆｂｔより高い電圧で出力信号Ｖｆｂ＿ｃｐが定電圧Ｖｓ１となるように設定するだけでよいので、スイッチング終了時最小パルス幅の設定を容易に行うことができる。

このように、軽負荷時には、フィードバック電圧Ｖｆｂが設定閾値電圧Ｖｆｂｔを上回っている区間でＭＯＳＦＥＴ７をスイッチング制御し、フィードバック電圧Ｖｆｂが設定閾値電圧Ｖｆｂｔを下回っている区間でＭＯＳＦＥＴ７のスイッチングを停止することを繰り返すことになり、バースト動作となる。
重負荷時には、パルス幅変調用発振器３５の発振周波数が高周波数で固定されるとともに、ＭＯＳＦＥＴ７が連続してスイッチング動作される。

なお、上記実施形態においては、フィードバック電圧クランプ回路４５にレベルシフト機能を兼用させる場合について説明したが、これに限定されるものではなく、フィードバック電圧クランプ回路４５にレベルシフト機能を設けることなく、フィードバック電圧クランプ回路４５の前段にレベルシフト回路を設けるようにしてもよい。
また、上記実施形態においては、フィードバック電圧クランプ回路４５をオペアンプ４５ａ及び第１抵抗Ｒ１〜第４抵抗Ｒ０の４つの抵抗で構成した場合について説明したが、これに限定されるものではなく、フィードバック電圧Ｖｆｂが設定電圧Ｖｆｂ１より低い領域で接続点Ｘの電圧ＶＸが零まで低下することがないように設定できれば、分圧回路を構成する第２抵抗Ｒ２及び第３抵抗Ｒ３の抵抗値によって決まる固定値にクランプすることができる。要は、スイッチング制御信号の最小パルス幅を負荷への電力供給に寄与できる最小パルス幅未満になることがないようにできればよいものである。

また、上記実施形態においては、フィードバック電圧Ｖｆｂをフィードバック電圧クランプ回路４５で少なくとも最小電圧側をクランプすることにより、スイッチング制御信号のパルス幅がスイッチング終了時最小パルス幅より低下することを防止するようにしたが、これに限定されるものではない。すなわち、フィードバック電圧クランプ回路４５を省略し、これに代えて電流検出信号Ｖｉの設定電圧以下への低下を抑制する電圧低下抑制回路を設けるようにしてもよい。この場合には、電流検出信号Ｖｉと設定電圧とを比較する比較回路を設け、フィードバック電圧Ｖｆｂと電流検出信号Ｖｉの大小関係が逆転したとしても、この比較回路で電流検出信号Ｖｉが設定電圧に達したことを検出するまではスイッチング素子へのスイッチング制御信号の出力を変化させずに継続するようにすればよい。例えば、比較回路で電流検出信号Ｖｉが設定電圧に達したことを検出するまで、コンパレータ４６の出力がＲＳフリップフロップ４０に伝達されないようにするブロック回路を設ける構成にすればこの動作を実現することができる。

１…交流電源、４…ダイオードブリッジ、６…フライバックトランス、Ｌ１１…一次側巻線、Ｌ２１…二次側巻線、Ｌ１２…一次側補助巻線、７…スイッチング素子、８…電流検出抵抗、１１…制御回路、２２…フォトカプラ、２３…シャントレギュレータ回路、２７…負荷、２４…シャントレギュレータ、３１…起動回路、３２…低電圧誤動作防止回路、３３…内部電源回路、３５…パルス幅変調用発振器、３７…１ショット回路、４０…ＲＳフリップフロップ、４３…フィードバック電圧判定回路、４５…フィードバック電圧クランプ回路、４５ａ…オペアンプ、Ｒ１…第１抵抗、Ｒ２…第２抵抗、Ｒ３…第３抵抗、Ｒ０…第４抵抗、４６…コンパレータ、６０…ゲートドライバ、ＤＲ…駆動回路

Claims (5)

1. 入力電圧が印加されるトランスの一次側主巻線に直列に接続されたスイッチング素子をスイッチング制御し、当該トランスの二次側主巻線に生じた電圧を整流して負荷に対する出力電圧を得るスイッチング電源動作部と、
   前記スイッチング素子をスイッチング制御する制御部とを備え、
   前記制御部は、設定した出力設定電圧と前記出力電圧との誤差を表すフィードバック電圧が設定閾値を下回ったか否かを判定するフィードバック電圧判定回路と、前記フィードバック電圧に基づく信号と前記スイッチング素子の電流を電圧として検出する電流検出信号とを比較する比較回路と、前記フィードバック電圧に基づく周波数で発振する発振回路と、前記フィードバック電圧判定回路の判定結果、前記比較回路の比較信号及び前記発振回路の発振信号に基づいて前記スイッチング素子を制御するスイッチング制御信号を出力する駆動回路と、軽負荷時のスイッチング終了時における前記スイッチング制御信号のパルス幅を負荷への電力供給に寄与可能な最小パルス幅以上に保持するパルス幅保持部とを備えている
   ことを特徴とするスイッチング電源装置。
2. 前記パルス幅保持部は、前記フィードバック電圧の少なくとも低電圧側をクランプした出力信号を形成するフィードバック電圧クランプ回路を備え、該フィードバック電圧クランプ回路の出力信号と前記スイッチング素子の電流を電圧として検出する電流検出信号とを前記比較回路で比較することを特徴とする請求項１に記載のスイッチング電源装置。
3. 前記フィードバック電圧クランプ回路は、前記フィードバック電圧が少なくとも前記フィードバック電圧判定回路の設定閾値以下であるときに定電圧にクランプすることを特徴とする請求項２に記載のスイッチング電源装置。
4. 前記フィードバック電圧クランプ回路は、前記フィードバック電圧が非反転入力端子に入力されるオペアンプと、所定電源電圧が入力される電源端子と接地との間に直列に接続された第１抵抗、第２抵抗及び第３抵抗と、前記オペアンプの出力端子と前記第１抵抗及び第２抵抗の接続点との間に接続された第４抵抗と、前記第２抵抗及び第３抵抗の接続点に接続された前記出力信号を出力する出力端子とを備えるとともに、前記第１抵抗及び第２抵抗の接続点の電位が前記オペアンプの反転入力端子に入力されていることを特徴とする請求項２に記載のスイッチング電源装置。
5. 前記パルス幅保持部は、前記電流検出信号が設定電圧以上になるまで前記比較回路の出力を無効とする電圧低下抑制回路を備えていることを特徴とする請求項１に記載のスイッチング電源装置。

Images