CN112602258A - 集成电路及电源电路 - Google Patents

Abstract

在具有施加了对交流电压进行整流后而得的整流电压的主绕组、和产生与所述主绕组所产生的电压极性相反的电压的辅助绕组的变压器中，本发明的集成电路驱动对流过所述主绕组的电感电流进行控制的晶体管，所述集成电路包括：在所述晶体管截止时施加与所述辅助绕组的电压相对应的电压的端子；根据所述晶体管截止时的所述端子的电压来检测所述电感电流的电流值小于第一电流值的情况的第一检测电路；根据所述晶体管截止时的所述端子的电压来判定所述交流电压是第一交流电压还是振幅大于所述第一交流电压的第二交流电压的判定电路；以及根据所述第一检测电路的检测结果、所述判定电路的判定结果和所述交流电压所生成的输出电压来驱动所述晶体管的驱动电路。

Description

集成电路及电源电路

技术领域

本发明涉及集成电路及电源电路。

背景技术

一般的临界模式的功率因数改善电路(PFC电路)中，若流过电感的电感电流几乎为零，则控制电感电流的晶体管被导通。若在晶体管被导通之后经过规定时间，则晶体管被截止。其结果是，电感电流的峰值波形与整流电压的波形变得相似，功率因数得到改善。

现有技术文献

专利文献

专利文献1：日本专利特开2014－82924号公报

发明内容

发明所要解决的技术问题

然而，功率因数改善电路用的集成电路一般根据电感电流、整流电压、输出电压等多数的电流、电压来控制晶体管的导通截止。如上所述，若检测对象的电流、电压有多个，则会导致集成电路的端子数增加。

本发明的目的在于提供一种集成电路，即使在检测对象有多个的情况下也能够抑制端子数的增加。

解决技术问题所采用的技术方案

解决上述问题的本发明的第一方面中，在具有施加了对交流电压进行整流后而得的整流电压的主绕组、和产生与所述主绕组所产生的电压极性相反的电压的辅助绕组的变压器中，所述集成电路驱动对流过所述主绕组的电感电流进行控制的晶体管，所述集成电路包括：在所述晶体管截止时施加与所述辅助绕组的电压相对应的电压的端子；根据所述晶体管截止时的所述端子的电压来检测所述电感电流的电流值小于第一电流值的情况的第一检测电路；根据所述晶体管截止时的所述端子的电压来判定所述交流电压是第一交流电压还是振幅大于所述第一交流电压的第二交流电压的判定电路；以及根据所述第一检测电路的检测结果、所述判定电路的判定结果和所述交流电压所生成的输出电压来驱动所述晶体管的驱动电路。

此外，本发明的第二方面中，电源电路包括：具有施加了对交流电压进行整流后而得的整流电压的主绕组、和产生与所述主绕组所产生的电压极性相反的电压的辅助绕组的变压器；控制流过所述主绕组的电感电流的晶体管；以及驱动所述晶体管的集成电路，所述集成电路包含：在所述晶体管截止时施加与所述辅助绕组的电压相对应的电压的端子；根据所述晶体管截止时的所述端子的电压来检测所述电感电流的电流值小于第一电流值的情况的第一检测电路；根据所述晶体管截止时的所述端子的电压来判定所述交流电压是第一交流电压还是振幅大于所述第一交流电压的第二交流电压的判定电路；以及根据所述第一检测电路的检测结果、所述判定电路的判定结果和所述交流电压所生成的输出电压来驱动所述晶体管的驱动电路。

发明效果

根据本发明，能够提供一种集成电路，即使在检测对象有多个的情况下也能够抑制端子数的增加。

附图说明

图1是示出AC-DC转换器的结构的一个示例的图。

图2是示出电压Vzcd的波形的一个示例的图。

图3是示出针对不同振幅的交流电压Vac的整流电压Vrec、端子T的电压Vt及标准电压Vrec3之间的关系的图。

图4是示出输入检测电路的一个示例的图。

图5是示出AC-DC转换器的主要波形的图。

图6是输入了200V系统的交流电压Vac2时的电压Vt2的波形的一个示例。

图7是用于说明输入检测电路的动作的图。

具体实施方式

与关联申请相互参照，本申请主张基于2019年3月11日提出申请的日本专利申请、特愿2019－43576的优先权，并引用其内容。

根据本申请说明书及附图的记载，至少以下事项是明确的。

＝＝＝＝＝实施方式的结构＝＝＝＝＝

图1是示出AC-DC转换器1的结构的一个示例的图。AC-DC转换器1(电源电路)是从交流电压Vac生成目标电平的输出电压Vout并输出至端子E的电路。AC-DC转换器1具有整流电路2及功率因数改善电路3。

整流电路2对所施加的交流电压Vac进行全波整流，并作为整流电压Vrec输出至功率因数改善电路3。

功率因数改善电路3是改善整流电压Vrec的功率因数的电路，具有斩波电路10和驱动电路20。

斩波电路10是对整流电压Vrec进行升压并生成输出电压Vout的电路。斩波电路10具有变压器11、晶体管12、电流检测电阻13、分压电阻14a、14b、二极管15、16、电容器17和分压电阻18a、18b。

变压器11具有主绕组L1、以及与主绕组L1磁耦合的辅助绕组L2。此处，卷绕辅助绕组L2，从而使辅助绕组L2所产生的电压与主绕组L1所产生的电压极性相反。因此，在辅助绕组L2中，根据主绕组L1的匝数(下面，设为“初级匝数Np”)与辅助绕组L2的匝数(下面，设为“次级匝数Ns”)的匝数比，产生与主绕组L1极性相反的辅助绕组电压(下面，设为电压Vzcd)。另外，主绕组L1的一端L1a连接至整流电路2。

晶体管12是对提供给与端子E相连接的负载的功率进行控制的NMOS晶体管。晶体管12根据从驱动电路20的端子OUT输出的驱动信号Vdr来进行导通或截止。由此，晶体管12使主绕组L1的电感电流IL变化。另外，晶体管12不限于NMOS，也可以是双极型晶体管或IGBT等其它半导体元件。

若晶体管12变为导通，则电流检测电阻13对流过主绕组L1的电感电流Il进行电流电压转换。电流检测电阻13设置在晶体管12与接地GND之间。另外，电流检测电阻13具有与分压电阻14a、14b相比足够小的规定电阻值。另外，将晶体管12导通时在电流检测电阻13中产生的电压设为电压Vs。

在二极管15导通时，分压电阻14a、14b对从二极管15输出的电压进行分压并施加至端子T。另外，分压电阻14a、14b设置成在辅助绕组L2与接地GND之间的电流路径上彼此串联。分压电阻14a、14b之间的节点连接至端子T。

二极管15是用于对端子T施加在辅助绕组L2中产生的电压Vzcd的元件。另外，电压Vzcd是连接辅助绕组L2与二极管15的节点的电压。二极管15设置在辅助绕组L2与分压电阻14a之间，且二极管15的阳极连接至辅助绕组L2、阴极连接至分压电阻14a。

此处，参照图2来说明电压Vzcd。若驱动信号Vdr变为高电平(下面，设为“H电平”)，且晶体管12变为导通，则对主绕组L1的一端L1a施加整流电压Vrec，在忽略晶体管12、电流检测电阻13的电压降的情况下，另一端L1b成为0V(接地GND的电压)。即，主绕组L1的一端L1a侧的电压变得高于另一端L1b侧的电压。

此时，辅助绕组L2中产生的电压Vzcd与主绕组L1的两端的电压极性相反，因此，电压Vzcd成为比接地GND要低的负电压。即，电压Vzcd成为Vzcd＝-(2)^1/2×Vrec×(Ns/Np)。

另一方面，若驱动信号Vdr成为低电平，且晶体管12变为截止，则对主绕组L1的一端L1a施加整流电压Vrec，对另一端L1b施加输出电压Vout。

此时，主绕组L1的另一端L1b侧的电压变得高于一端L1a侧的电压，因此，辅助绕组L2的电压Vzcd产生Vzcd＝(Vout-(2)^1/2×Vrec×(Ns/Np))。

因此，如图2所示，在晶体管12导通时，电压Vzcd沿着由Vzcd＝-(2)^1/2×Vrec×(Ns/Np)所示的包络线E1那样进行变化。另一方面，在晶体管12截止时，电压Vzcd沿着由Vzcd＝Vout-(2)^1/2×Vrec×(Ns/Np)所示的包络线E2那样进行变化。

另外，如上所述，当晶体管12导通时，电压Vzcd成为负电压，因此，二极管15截止。另一方面，在晶体管12截止时，确定匝数比“Ns/Np”，以使得电压Vzcd与二极管15的正向电压相比变得足够高。因此，在晶体管12截止时，二极管15导通。因此，本实施方式中，仅在晶体管12截止时，与电压Vzcd相对应的电压被施加到端子T。

二极管16是在晶体管12截止时向输出侧释放存储在主绕组L1中的能量的元件。二极管16的阳极连接至主绕组L1、晶体管12，阴极连接至端子E。

电容器17从输出电压Vout中去除因晶体管12的开关动作而产生的高频分量。电容器17设置在二极管16的阴极与接地GND之间。

分压电阻18a、18b对输出电压Vout进行分压，并使反馈电压Vfb反馈。分压电阻18a、18b设置为在端子E与接地GND之间彼此串联。分压电阻18a、18b之间的节点连接至后述的驱动电路20的端子FB。

驱动电路20驱动晶体管12，以改善AC-DC转换器的功率因数，并使输出电压Vout的电平成为目标电平。驱动电路20例如是功率因数改善IC等集成电路，具有端子T、端子FB、端子COMP、端子OUT。另外，驱动电路20中除了上述4个端子以外还设置有端子，这里为了方便起见将其省略。

若晶体管12导通、二极管15截止，则与流过晶体管12的电流相对应的电压Vs被施加到端子T。另外，若晶体管12截止、二极管15导通，则与辅助绕组L2的电压Vzcd相对应的电压被施加到端子T。

因此，在晶体管12导通时，端子T的电压Vt成为Vt＝Vs，在晶体管12截止时，电压Vt成为Vt＝(Vzcd-0.7)×R14b÷(R14a+R14b)。此处，将二极管15的正向电压设为“0.7V”，将分压电阻14a、14b的电阻值设为R14a、R14b，且由于电流检测电阻13的电阻值相比于R14a、R14b足够小，因此为了方便起见而将其忽略。

对端子FB施加反馈电压Vfb，对端子COMP施加误差电压Ve。另外，从端子OUT输出用于驱动晶体管12的驱动信号Vdr。

驱动电路20根据电压Vt及反馈电压Vfb，输出驱动信号Vdr，并驱动晶体管12。驱动电路20具有负电压钳位电路21a、正电压钳位电路21b、零电流检测电路22、输入检测电路23、延迟电路24、计时电路25、斜坡振荡器26、误差放大电路27、比较电路28、29、或门电路30、31和SR触发器32。

负电压钳位电路21a对电压Vt进行钳位，以使得端子T的电压Vt不小于规定的负电压。负电压钳位电路21a例如可由未图示的齐纳二极管构成，该齐纳二极管的阳极连接至接地GND、阴极连接至端子T。

正电压钳位电路21b对电压Vt进行钳位，以使得电压Vt变为规定的正电压以下。正电压钳位电路21b例如可由未图示的齐纳二极管构成，该齐纳二极管的阳极连接至端子T、阴极连接至规定电压。

零电流检测电路22(第一检测电路)根据晶体管12截止时的电压Vt，来检测电感电流IL是否已成为零。此处，“零”是指例如电感电流IL几乎为零的电流值(例如1mA)。因此，零电流检测电路22将电压Vt2和与例如1mA的电流相对应的数mV的阈值电压Vth进行比较，来检测电感电流IL为零的情况。

另外，若检测出电感电流IL的电流值小于1mA(第一电流值)，则零电流检测电路22将表示电感电流IL为零的情况的高电平信号Vz输出至延迟电路24和计时电路25。

输入检测电路23(判定电路)根据晶体管12截止时的端子T的电压Vt，输出表示交流电压Vac是多种交流电压Vac中的某种交流电压Vac的判定结果Vj。具体而言，若判定为交流电压Vac为100V系统的交流电压Vac1，则输入检测电路23输出“高电平”的信号Vj(第一信号)来作为判定结果。另一方面，若判定为交流电压Vac为200V系统的交流电压Vac2，则输入检测电路23输出“低电平”的信号Vj(第二信号)来作为判定结果。

另外，“交流电压Vac1(第一交流电压)”是指例如在日本使用的100V的交流电压，“交流电压Vac2(第二交流电压)”是指例如在欧洲使用的220～240V的交流电压。另外，输入检测电路23的详情将在后文中阐述。

若从零电流检测电路22输入高电平的信号Vz，则延迟电路24在与信号Vj的电平相对应的时间之后，向或门电路30输出用于将晶体管12切换成导通的高电平的信号Vd(第一指示信号)。具体而言，在输入了“高电平”的信号Vj时，从检测出电感电流IL变为零后经过了时间td1(第一时间)之后，为了使晶体管12导通，延迟电路24输出信号Vd。

另外，在输入了“低电平”的信号Vj时，从检测出电感电流IL变为零后经过了时间td2(第二时间)之后，延迟电路24输出用于导通晶体管12的高电平的信号Vd。

此外，设定延迟电路24中的延迟时间td，以使得在晶体管12的漏极－源极电压Vds变得较小(例如几乎为零)的时刻导通晶体管12。其原因在于，当晶体管12的漏极－源极电压Vds较大时，若导通晶体管12，则晶体管12上的损耗变得较大。

一般而言，交流电压Vac的振幅越小，则晶体管12的漏极－源极电压Vds的变化越平缓。即，输入100V系统的电压时的电压Vds的变化比输入200V系统时的电压Vds的变化要平缓。为了降低晶体管12的开关损耗，在本实施方式中，延迟电路24将“时间td2”设定得短于“时间td1”。因此，本实施方式中，能够降低晶体管12的开关损耗。

计时电路25在驱动电路20启动时、交流电压Vac断开时使晶体管12导通。更具体而言，当未在规定时间从零电流检测电路22输入高电平的信号Vz时，即、当未在规定时间检测出电感电流I l为零时，计时电路25在每个规定周期向或门电路30输出高电平的信号。

若输入了高电平的信号Vset，则斜坡振荡器26(振荡电路)向比较电路28输出具有与信号Vj的电平相对应的斜率的斜坡波Vrp。具体而言，在输入了“高电平”的信号Vj时，斜坡振荡器26根据信号Vset的输入，来输出具有斜率S1(第一斜率)的斜坡波Vrp。

另外，在输入了“低电平”的信号Vj时，斜坡振荡器26根据信号Vset的输入，来输出具有斜率S2(第二斜率)的斜坡波Vrp。此外，本实施方式的斜率S2是比斜率S1更陡的斜率。

误差放大电路27根据反馈电压Vfb与成为目标电平的标准的标准电压Vref1，来输出与输出电压Vout的电平和目标电平之间的误差相对应的误差电压Ve。另外，在误差放大电路27的输出与接地GND之间，经由端子COMP连接有相位补偿用的电阻R、电容器C1、C2。

比较电路28(信号输出电路)对从误差放大电路27输入至反向输入端子的误差电压Ve、与从斜坡振荡器26输入至非反向输入端子的斜坡波Vrp进行比较。若斜坡波Vrp高于误差电压Ve，则比较电路28向或门电路31输出用于截止晶体管12的高电平的信号Vc(第二指示信号)。

比较电路29(第二检测电路)根据晶体管12导通时的端子T的电压Vt、和与过电流相对应的标准电压Vref2，来检测流过晶体管12的电感电流IL是否为过电流。此外，本实施方式中，在电感电流IL大于数A等规定的电流值(第二电流值)的情况下，即、在晶体管12导通时的电压Vt高于标准电压Vref2的情况下，检测出电感电流IL为过电流，输出高电平的信号。

另外，比较电路29被设计成例如根据驱动信号Vdr、在晶体管12截止时输出低电平的信号。具体而言，在比较电路29内部的输出与接地GND之间，可以设置成根据驱动信号Vdr进行导通、截止(开关SW(未图示))。而且，开关SW例如根据低电平的驱动信号Vdr进行导通，并将比较电路29的输出连接至接地GND。此外，开关SW根据高电平的驱动信号Vdr，将比较电路29的输出与接地GND之间截止。其结果是，比较电路29仅在输入了高电平的驱动信号Vdr时检测过电流。

另外，虽然详情将在后文中阐述，但比较电路29检测过电流，若比较电路29的输出成为高电平，则由于或门电路31的信号Vr成为高电平，所以结果上来看，驱动信号Vdr也成为低电平，晶体管12被截止。因此，保护晶体管12等不受过电流的影响。

若延迟电路24或计时电路25中的任一个输出高电平的信号，则或门电路30向触发器32输出高电平的信号Vset。

若比较电路28、29中的任一个输出高电平的信号，则或门电路31向触发器32输出高电平的信号Vr。

若高电平的信号Vset被输入至S输入，则触发器32输出用于导通晶体管12的高电平的驱动信号Vdr。另一方面，若高电平的信号Vr被输入至R输入，则触发器32输出用于截止晶体管12的低电平的驱动信号Vdr。

<<交流电压Vac与电压Vt的关系>>

图3是示出了输入了不同振幅的交流电压Vac时的整流电压Vrec、晶体管12截止时的电压Vt的波形的一个示例的图。

若向功率因数改善电路3输入与100V系统的交流电压Vac1相对应的整流电压Vrec1，则从辅助绕组L2输出的电压成为

Vzcd1＝Vout-(2)^1/2×Vrec1×(Ns/Np)…(1)。

另外，晶体管12截止时的端子T的电压成为

Vt1＝(Vzcd1-0.7)×R14b÷(R14a+R14b)…(2)。

另一方面，若向功率因数改善电路3输入与200V系统的交流电压Vac2相对应的整流电压Vrec2，则从辅助绕组L2输出的电压成为

Vzcd2＝Vout-(2)^1/2×Vrec2×(Ns/Np)…(3)。

另外，晶体管12截止时的端子T的电压成为

Vt2＝(Vzcd2-0.7)×R14b÷(R14a+R14b)…(4)。

因此，交流电压Vac的振幅越小，则晶体管12截止时的端子T的电压Vt变得越高。而且，如图3所明确的那样，在交流电压Vac的半周期(相位角从0°变化至180°的期间)，相位角90°时的电压Vt1、Vt2分别变为最低。电压Vt1的最低值高于电压Vt2的最低值。

本实施方式的输入检测电路23通过比较设定在电压Vt1的最低值与电压Vt2的最低值之间的标准电压Vref3、电压Vt，来判定交流电压Vac为100V系统还是200V系统。

具体而言，若电压Vt低于标准电压Vref3的期间持续规定期间，则输入检测电路23判定输入了200V系统的交流电压Vac2。另一方面，若不存在电压Vt低于标准电压Vref3的期间，则输入检测电路23判定输入了100V系统的交流电压Vac1。另外，虽然详情将在后文中阐述，但例如若在交流电压Vac的半周期的期间内、电压Vt不低于标准电压Vref3，则能够判定为不存在电压Vt低于标准电压Vref3的期间。

<<输入检测电路23的一个示例>>

图4是示出输入检测电路23的一个示例的图。如图4所示，输入检测电路23(判定电路)具有时钟输出电路40、标准电压输出电路41、比较电路42、或门电路43、第一计时电路44和第二计时电路45。

时钟输出电路40向第一计时电路44输出具有规定周期的时钟信号q1。本实施方式的时钟信号q1例如是与驱动信号Vdr相同周期的信号，也可以是驱动信号Vdr。

标准电压输出电路41对比较电路42输出与信号Vj相对应的电平的标准电压Vref3。若从后述的第二计时电路45输出低电平的信号Vj，则标准电压输出电路41例如使标准电压Vref3的电平上升。另一方面，若输出高电平的信号Vj，则标准电压输出电路41使标准电压Vref3的电平降低。本实施方式的标准电压Vref3根据高电平的信号Vj来输出第一电平(例如2.0V)的标准电压Vref3，并根据低电平的信号Vj来输出比第一电平要高的第二电平(例如2.1V)的标准电压Vref3。

比较电路42对晶体管12截止时的端子T的电压Vt与标准电压Vref3进行比较。具体而言，比较电路42的非反向输入端子连接至端子T，将电压Vt与标准电压Vref3进行比较，并输出控制信号Vc0来作为比较结果。

如上所述，在本实施方式中，晶体管12导通时的电压Vt为电压Vs，但晶体管12截止时的电压成为Vt＝(Vzcd-0.7)×R14b÷(R14a+R14b)。标准电压Vref3与晶体管12导通时的电压Vs相比足够高，且具有图3所示的关系。即，“标准电压Vref3”是设定在电压Vt1的最低值与电压Vt2的最低值之间的电压。

若从比较电路42输入高电平的控制信号Vc0、高电平的初始化信号ini1，则或门电路43向第一计时电路44输出高电平的控制信号Vc1。另外，高电平的控制信号Vc1是使第一计时电路44的计数值复位的信号。

第一计时电路44检测端子T的电压Vt低于标准电压Vref3的期间是否持续了期间T1(第一期间)。另外，在输入了200V系统的交流电压Vac2时，由于电压Vt低于标准电压Vref3的期间经过了期间T1，因此，第一计时电路44检测出输入了200V系统的交流电压Vac2。

第一计时电路44包含与3位的计数器相当的D触发器F1～F3以及RS触发器F4。另外，D触发器F1～F3虽然为3级，但并不局限于此。

对D触发器F1的D输入施加规定的电源电压，并将D触发器F1的Q输出输入至D触发器F2的D输入。将D触发器F2的Q输出输入至D触发器F3的D输入。时钟信号q1被输入至D触发器F1～F3。因此，D触发器F1～F3被解除复位，若时钟信号q1仅变化相当于3个周期，则D触发器F3的Q输出变为高电平。在本实施方式中，将时钟信号q1变化相当于3个周期的期间设定为“期间T1”。

将D触发器F3的Q输出输入至RS触发器F4的S输入。因此，若D触发器F3的Q输出变为高电平，则RS触发器F4的Q输出也变为高电平。另外，RS触发器F4的Q输出被输入至第二计时电路45的R输入。因此，若第一计时电路44的输出成为高电平、且对期间T1进行计，即、若输入了200V系统的交流电压Vac，则第二计时电路45被复位。

第二计时电路45根据来自时钟输出电路(未图示)的时钟信号q2，例如对交流电压Vac的半周期的期间T2(第二期间)进行计时。具体而言，第二计时电路45根据时钟信号q2使计数值递增，若成为表示期间T2的“计数值X”，则输出高电平的信号Vj。

一般而言，交流电压Vac的商用频率具有例如50～60Hz的幅度。此处，“期间T2”在100V系统的交流电压Vac1、200V系统的交流电压Vac2中，设为根据最低的频率(例如50Hz)来确定期间T2。

另一方面，第二计时电路45检测第一计时电路44为200V系统的交流电压Vac2，若计数值被复位，则输出低电平的信号Vj。另外，若输入了初始化信号ini2，则第二计时电路45设定例如“计数值X”，并输出高电平的信号Vj。

由此，在本实施方式中，只要未检测出200V系统的交流电压Vac2，就不会对第二计时电路45的计数值进行复位。因此，从第二计时电路45输出的高电平的信号Vj(第一信号)表示所输入的交流电压Vac为100V系统的交流电压Vac1。

另一方面，从第二计时电路45输出的低电平的信号Vj(第二信号)表示所输入的交流电压Vac为200V系统的交流电压Vac2。

＝＝＝＝＝AC-DC转换器1的动作＝＝＝＝＝

此处，参照图5来说明输入200V系统的交流电压Vac2时的AC-DC转换器1的主要电路的动作。首先，在时刻t0，若驱动信号Vdr变为低电平，晶体管12截止，则辅助绕组L2的电压Vzcd2增加至正电压、即“Vout-(2)^1/2×Vrec2×(Ns/Np)”。

然后，若随着晶体管12的截止，电感电路IL减少且主绕组L1中产生的电压变小，则辅助绕组L2的电压Vzcd2降低。其结果是，端子T的电压Vt2也降低。

在时刻t1，若端子T的电压Vt2低于阈值电压Vth，则零电流检测电路22输出表示电感电流IL变为零的情况的高电平的信号Vz。

若在时刻t1输出高电平的信号Vz之后，成为经过了基于信号Vj的电平而设定的规定时间td2之后的时刻t2，则延迟电路24输出高电平的信号Vd。因此，从或门电路30也输出高电平的信号Vs，触发器32输出高电平的驱动信号Vdr，并使晶体管12导通。

如上所述，设定延迟电路24中的延迟时间td(td1、td2)，以使得在晶体管12的漏极－源极电压Vds变得较小(例如几乎为零)的时刻来导通晶体管12。由此，晶体管12的开关损耗变小。

若在时刻t2晶体管12导通，则电感电流IL增加。此时，如上所述，电压Vzcd2成为负电压，因此，二极管15截止，由电流检测电阻13所产生的电压Vs被施加到端子T。即，此时，成为电压Vt2＝Vs。

另外，在时刻t2，斜坡振荡器26根据高电平的信号Vs的输入，输出基于信号Vj的电平而设定的斜率的斜坡波Vrp。

在时刻t3，若斜坡波Vrp的电平成为误差电压Ve的电平，则比较电路28输出高电平的信号Vc，因此高电平的信号Vr被输出到触发器32。而且，由于触发器32输出低电平的驱动信号Vdr，因此晶体管12被截止。在时刻t3以后，重复时刻t0～t3的动作。

此处，AC-DC转换器1生成目标电平的输出电压Vout，在对规定的负载提供功率时，反馈电压Vfb及误差电压Ve成为恒定。因此，晶体管12的导通期间(例如时刻t2～t3)也成为恒定。而且，晶体管12导通时，若整流电压Vrec2的电平变高，则电感电流IL也变大。因此，在此情况下，电感电流IL的峰值波形与整流电压Vrec2的波形相似，因而AC-DC转换器1的功率因数得到改善。

此处，对输入了200V系统的交流电压Vac2的情况进行了说明，但即使在输入了100V系统的交流电压Vac1的情况下，除了延迟时间td、斜坡波Vrp的斜率不同以外，其它也相同。

<<输入检测电路23的动作>>

接着，对输入了200V系统的交流电压Vac2时的输入检测电路23的动作进行说明。

图6是交流电压Vac2变化时的电压Vt2的一个示例，图7是示出输入检测电路23的主要波形的图。

此处，在时刻t10的AC-DC转换器1启动时，初始化信号ini 1、ini2被输入，输入检测电路23设为将第一计时电路44和第二计时电路45复位。

在时刻t10～t11的期间，在电压Vt2高于标准电压Vref3的情况下，每当晶体管12被截止，则从比较电路42输出高电平的信号Vc0。

其结果是，由于第一计时电路44被持续复位，因此，从第一计时电路44输出的信号Vc2不会成为高电平，第二计时电路45不会被复位。因此，从第二计时电路45输出高电平的信号Vj。

在时刻t11以后，由于电压Vt2低于标准电压Vref3，因此，比较电路42的信号Vc0、或门电路43的信号Vc1成为低电平。因此，第一计时电路44的复位被解除。

若在时刻t12时钟信号q1成为高电平，则D触发器F1的Q输出成为高电平。另外，若在时刻t13时钟信号q1成为高电平，则D触发器F2的Q输出成为高电平，若在时刻t14时钟信号q1成为高电平，则D触发器F3的Q输出成为高电平。即，在时刻t12～t14，若经过了时钟信号q1变化成高电平的期间T1，则RS触发器F4的Q输出即信号Vc2成为高电平，第二计时电路45被复位。

其结果是，在时刻t14，来自第二计时电路45的信号Vj从高电平变化成低电平。即，第二计时电路45判定交流电压Vac为200V系统的交流电压Vac2。

若成为时刻t15，则由于电压Vt2高于标准电压Vref3，因此，与时刻t10～t11的期间同样地，每当晶体管12截止，则从或门电路43输出高电平的信号Vc1。因此，由于第一计时电路44被持续复位，因而从第一计时电路44输出的信号Vc2成为低电平。

而且，时刻t15以后，第二计时电路45的计数值基于时钟信号q2而递增。

此处，假设从时刻t15起的交流电压Vac的期间T2内，若第二计时电路45的计数值递增，则来自第二计时电路45的信号Vj变化成高电平。然而，如图6所示，在时刻t15以后的时刻t16，电压Vt2变得低于标准电压Vref3，时刻t11的动作被重复。因此，本实施方式中，仅在从时刻t15的期间T2，第二计时电路45的计数值不会递增，从第二计时电路45持续输出表示交流电压Vac为200V系统的交流电压Vac2的情况的低电平的信号Vj。

另外，此处虽未图示，但是在输入至AC-DC转换器1的电压为100V系统的交流电压Vac1的情况下，第二计时电路45不会被复位。因此，在此情况下，从第二计时电路45持续输出表示交流电压Vac为100V系统的交流电压Vac1的情况的高电平的信号Vj。

＝＝＝＝总结＝＝＝＝

上面说明了本实施方式的AC-DC转换器1。本实施方式的驱动电路20根据端子T的电压Vt，来检测电感电流IL、所输入的交流电压Vac的振幅。因此，在驱动电路20中，在检测2个对象时，并未设置有2个端子。因此，在本实施方式中，即使有多个检测对象，也能够抑制端子数的增加。

另外，比较电路29根据晶体管12导通时的端子T的电压Vt来检测过电流。因此，在本实施方式中，检测过电流时也能够抑制端子数的增加。

此外，如图3所示，晶体管12截止时的端子T的电压Vt随着所输入的交流电压Vac的振幅(电平)而变化。因此，输入检测电路23能够根据设置于电压Vt1、Vt2之间的标准电压Vref3，来判定交流电压Vac是100V系统的电压还是200V系统的电压。

此外，例如可以判定为在电压Vt低于标准电压Vref3之后马上输入的交流电压Vac为200V系统。然而，若设为上述结构，则因噪声等会导致电压Vt变得低于标准电压Vref3，从而导致误判定。本实施方式的输入检测电路23在电压Vt低于标准电压Vref3的期间持续期间T1之后再进行判定，因此，能够进行更为准确的判定。

另外，在输入了200V系统的交流电压Vac2的情况下，标准电压输出电路41使标准电压Vref3的电平上升。因此，即使在电压Vt因噪声等而发生变动的情况下，输入检测电路23也能够高精度地判定所输入的交流电压Vac的种类。此外，在本实施方式中，虽然设为标准电压Vref3发生变化，然而，例如，即使标准电压Vref3为恒定、且比较电路42具有滞后性，也能够得到同样的效果。

另外，若从零电流检测电路22输入高电平的信号Vz，则延迟电路24在与信号Vj的电平相对应的时间之后，向或门电路30输出用于将晶体管12切换成导通的高电平的信号Vd(第一指示信号)。具体而言，在输入“高电平”的信号Vj时，从检测出电感电流IL变为零后经过了时间td1(第一时间)之后，延迟电路24输出用于导通晶体管12的信号Vd。

另外，输入100V系统的电压时的电压Vds的变化比输入200V系统的电压时的电压Vds的变化要平缓。为了降低晶体管12的开关损耗，延迟电路24使输入了200V系统的电压时的延迟时间td2短于输入了100V系统的电压时的延迟时间td1。因此，在本实施方式，能够降低晶体管12的开关损耗。

此外，若交流电压Vac的振幅变大，则晶体管12导通时的电感电流IL变大。在本实施方式中，斜坡振荡器26将输入200V系统的电压时的斜率S2设为比输入100V系统的电压时的斜率S1要陡。因此，若交流电压Vac的振幅变大，则晶体管12的导通时间变短。因此，电感电流IL不依赖于交流电压Vac，而几乎成为恒定。

另外，端子T与辅助绕组L2之间设置有二极管15。晶体管12导通时，二极管15被截止，晶体管12截止时，二极管15被导通。因此，基于晶体管12的导通、截止，向端子T的电压Vt施加电压Vs、电压Vzcd。

上述实施方式是为了易于理解本发明而撰写的，但并不能限定本发明来进行解释。另外，本发明可以在脱离其主旨的范围内进行变更或改良，且本发明中当然包含其等价物。

例如，若输入检测电路23被初始化信号ini 1、ini2所初始化，则输出表示例如是200V的额定电压的低电平的判定结果Vj，但也可以构成为输出表示是100V的额定电压的高电平的判定结果Vj。

标号说明

1 AC-DC转换器，

2 整流电路，

3 功率因数改善电路，

10 斩波电路，

11 变压器，

12 晶体管，

13 电流检测电阻，

14a、14b、18a、18b 分压电阻，

15、16 二极管

17 电容器，

20 驱动电路，

21a 负电压钳位电路，

21b 正电压钳位电路，

22 零电流检测电路，

23 输入检测电路，

24 延迟电路，

25 计时电路，

26 斜坡振荡器，

27 误差放大电路，

28、29、42 比较电路，

30、31、43 或门电路，

32 触发器，

41 标准电压输出电路，

44 第一计时电路，

45 第二计时电路。

Claims (9)

1.一种集成电路，

在具有施加了对交流电压进行整流后而得的整流电压的主绕组、和产生与所述主绕组所产生的电压极性相反的电压的辅助绕组的变压器中，驱动对流过所述主绕组的电感电流进行控制的晶体管，所述集成电路的特征在于，包括：

端子，该端子在所述晶体管截止时施加有与所述辅助绕组的电压相对应的电压；

第一检测电路，该第一检测电路基于所述晶体管截止时的所述端子的电压，来检测所述电感电流的电流值小于第一电流值的情况；

判定电路，该判定电路基于所述晶体管截止时的所述端子的电压，来判定所述交流电压是第一交流电压、还是振幅大于所述第一交流电压的第二交流电压；以及

驱动电路，该驱动电路基于所述第一检测电路的检测结果、所述判定电路的判定结果以及所述交流电压所生成的输出电压来驱动所述晶体管。

2.如权利要求1所述的集成电路，其特征在于，

还包含第二检测电路，

在所述晶体管导通时与流过所述晶体管的电流相对应的电压被施加到所述端子，在所述晶体管截止时与所述辅助绕组的电压相对应的电压被施加到所述端子，

所述第二检测电路基于所述晶体管导通时的所述端子的电压，来检测所述电感电流的电流值是否大于第二电流值，

所述驱动电路基于所述第一检测电路的检测结果、所述第二检测电路的检测结果、所述判定电路的判定结果以及所述输出电压来驱动所述晶体管。

3.如权利要求1或2所述的集成电路，其特征在于，

所述判定电路基于所述端子的电压高于标准电压的期间，判定为所述交流电压是所述第一交流电压，并基于所述端子的电压低于所述标准电压的期间，判定为所述交流电压是所述第二交流电压。

4.如权利要求3所述的集成电路，其特征在于，

所述判定电路包含：

比较电路，所述比较电路将所述晶体管截止时的所述端子的电压与所述标准电压进行比较；

第一计时电路，该第一计时电路检测所述端子的电压低于所述标准电压的期间是否持续了第一期间；以及

第二计时电路，若所述端子的电压高于所述标准电压的期间持续了第二期间，则所述第二计时电路输出表示所述交流电压为所述第一交流电压的第一信号来作为所述判定结果，若所述第一计时电路检测出所述端子的电压低于所述标准电压的期间持续了所述第一期间，则所述第二计时电路输出表示所述交流电压为所述第二交流电压的第二信号来作为所述判定结果。

5.如权利要求4所述的集成电路，其特征在于，

还包含标准电压输出电路，该标准电压输出电路基于所述第一信号来输出第一电平的所述标准电压，并基于所述第二信号来输出比所述第一电平要高的第二电平的所述标准电压。

6.如权利要求4所述的集成电路，其特征在于，

所述驱动电路包含延迟电路，

当输入了所述第一信号时，在检测出所述电感电流的电流值小于第一电流值的情况后经过了第一时间之后，所述延迟电路输出用于使所述晶体管导通的第一指示信号，

当输入了所述第二信号时，在检测出所述电感电流的电流值小于第一电流值的情况后经过了比所述第一时间要短的第二时间之后，所述延迟电路输出所述第一指示信号。

7.如权利要求6所述的集成电路，其特征在于，

所述驱动电路包含：

振荡电路，当输入了所述第一信号时，所述振荡电路在输出了所述第一指示信号之后输出具有第一斜率的斜坡波，当输入了所述第二信号时，所述振荡电路在输出了所述第一指示信号之后输出具有比所述第一斜率要陡的第二斜率的所述斜坡波；

误差放大电路，该误差放大电路输出与所述输出电压的电平和所述输出电压的目标电平之间的误差相对应的误差电压；以及

信号输出电路，若所述斜坡波变得比所述误差电压要高，则所述信号输出电路输出用于使所述晶体管截止的第二指示信号。

8.如权利要求1所述的集成电路，其特征在于，

所述端子连接有二极管和电阻，所述二极管设置在所述端子与所述辅助绕组之间，所述电阻用于检测流过所述晶体管的电流。

9.一种电源电路，其特征在于，包括：

变压器，该变压器具有施加了对交流电压进行整流后而得的整流电压的主绕组、和产生与所述主绕组所产生的电压极性相反的电压的辅助绕组；

晶体管，该晶体管控制流过所述主绕组的电感电流；以及

集成电路，该集成电路驱动所述晶体管，

所述集成电路包含：

端子，该端子在所述晶体管截止时施加有与所述辅助绕组的电压相对应的电压；

第一检测电路，该第一检测电路基于所述晶体管截止时的所述端子的电压，来检测所述电感电流的电流值小于第一电流值的情况；

判定电路，该判定电路基于所述晶体管截止时的所述端子的电压，来判定所述交流电压是第一交流电压、还是振幅大于所述第一交流电压的第二交流电压；以及

驱动电路，该驱动电路基于所述第一检测电路的检测结果、所述判定电路的判定结果以及所述交流电压所生成的输出电压来驱动所述晶体管。

Images