WO2020183972A1 - 集積回路及び電源回路 - Google Patents

集積回路及び電源回路 Download PDF

Info

Publication number
WO2020183972A1
WO2020183972A1 PCT/JP2020/003655 JP2020003655W WO2020183972A1 WO 2020183972 A1 WO2020183972 A1 WO 2020183972A1 JP 2020003655 W JP2020003655 W JP 2020003655W WO 2020183972 A1 WO2020183972 A1 WO 2020183972A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
circuit
transistor
terminal
output
Prior art date
Application number
PCT/JP2020/003655
Other languages
English (en)
French (fr)
Inventor
博樹 山根
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to CN202080004697.3A priority Critical patent/CN112602258A/zh
Priority to JP2021505583A priority patent/JP7024912B2/ja
Publication of WO2020183972A1 publication Critical patent/WO2020183972A1/ja
Priority to US17/183,099 priority patent/US11705802B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0064—Magnetic structures combining different functions, e.g. storage, filtering or transformation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/10—Arrangements incorporating converting means for enabling loads to be operated at will from different kinds of power supplies, e.g. from ac or dc
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to integrated circuits and power supply circuits.
  • PFC circuit In a general critical mode power factor improvement circuit (PFC circuit), when the inductor current flowing through the inductor becomes almost zero, the transistor that controls the inductor current is turned on. Then, when a predetermined time elapses after the transistor is turned on, the transistor is turned off. As a result, the peak waveform of the inductor current becomes similar to the waveform of the rectified voltage, and the power factor is improved.
  • PFC circuit general critical mode power factor improvement circuit
  • an integrated circuit for a power factor improving circuit generally controls the on / off of a transistor based on a large number of currents and voltages such as inductor current, rectified voltage, and output voltage. As described above, when there are a plurality of currents and voltages to be detected, the number of terminals of the integrated circuit may increase.
  • An object of the present invention is to provide an integrated circuit capable of suppressing an increase in the number of terminals even when there are a plurality of detection targets.
  • the first aspect of the present invention for solving the above-mentioned problems is a main winding to which a rectified voltage obtained by rectifying an AC voltage is applied, and an auxiliary winding for generating a voltage having a polarity opposite to the voltage generated in the main winding.
  • An integrated circuit that drives a transistor that controls the inductor current flowing through the main winding in a transformer having, and a terminal to which a voltage corresponding to the voltage of the auxiliary winding is applied when the transistor is off.
  • a first detection circuit that detects that the current value of the inductor current is smaller than the first current value based on the voltage of the terminal when the transistor is off, and the voltage of the terminal when the transistor is off.
  • a determination circuit for determining whether the AC voltage is the first AC voltage or the second AC voltage having a larger amplitude than the first AC voltage, the detection result of the first detection circuit, and the determination of the determination circuit is provided based on the result, the output voltage generated from the AC voltage, and the output voltage.
  • a second aspect of the present invention is a transformer having a main winding to which a rectified voltage obtained by rectifying an AC voltage is applied, and an auxiliary winding for generating a voltage having a polarity opposite to the voltage generated in the main winding.
  • a transistor for controlling the inductor current flowing in the main winding and an integrated circuit for driving the transistor are provided.
  • the integrated circuit has a voltage corresponding to the voltage of the auxiliary winding when the transistor is off.
  • the first detection circuit that detects that the current value of the inductor current is smaller than the first current value based on the applied terminal and the voltage of the terminal when the transistor is off, and the transistor are off.
  • a determination circuit for determining whether the AC voltage is a first AC voltage or a second AC voltage having a larger amplitude than the first AC voltage based on the voltage of the terminal, and a detection result of the first detection circuit.
  • a power supply circuit including a drive circuit for driving the transistor based on a determination result of the determination circuit and an output voltage generated from the AC voltage.
  • the present invention it is possible to provide an integrated circuit capable of suppressing an increase in the number of terminals even when there are a plurality of detection targets.
  • FIG. 1 is a diagram showing an example of the configuration of the AC-DC converter 1.
  • the AC-DC converter 1 power supply circuit
  • the AC-DC converter 1 has a rectifier circuit 2 and a power factor improving circuit 3.
  • the rectifier circuit 2 full-wave rectifies the applied AC voltage Vac and outputs it to the power factor improvement circuit 3 as a rectified voltage Vrec.
  • the power factor improving circuit 3 is a circuit for improving the power factor of the rectified voltage Vrec, and has a chopper circuit 10 and a drive circuit 20.
  • the chopper circuit 10 is a circuit that boosts the rectified voltage Vrec to generate an output voltage Vout.
  • the chopper circuit 10 has a transformer 11, a transistor 12, a current detection resistor 13, a voltage dividing resistor 14a, 14b, a diode 15, 16, a capacitor 17, and a voltage dividing resistor 18a, 18b.
  • the transformer 11 has a main winding L1 and an auxiliary winding L2 magnetically coupled to the main winding L1.
  • the auxiliary winding L2 is wound so that the voltage generated in the auxiliary winding L2 has the opposite polarity to the voltage generated in the main winding L1. Therefore, the auxiliary winding L2 has the number of turns of the main winding L1 (hereinafter referred to as "primary winding number Np") and the number of turns of the auxiliary winding L2 (hereinafter referred to as "secondary winding number Ns").
  • An auxiliary winding voltage (hereinafter referred to as voltage Vzcd) having a polarity opposite to that of the main winding L1 is generated according to the turns ratio of the main winding.
  • One end of the main winding L1 is connected to the rectifier circuit 2.
  • the transistor 12 is an NMOS transistor that controls the power supplied to the load connected to the terminal E.
  • the transistor 12 is turned on or off according to the drive signal Vdr output from the terminal OUT of the drive circuit 20. As a result, the transistor 12 changes the inductor current IL of the main winding L1.
  • the transistor 12 is not limited to the NMOS, and may be another semiconductor element such as a bipolar transistor or an IGBT.
  • the current detection resistor 13 converts the inductor current IL flowing through the main winding L1 into a current voltage when the transistor 12 is turned on.
  • the current detection resistor 13 is provided between the transistor 12 and the ground GND.
  • the current detection resistor 13 has a predetermined resistance value that is sufficiently smaller than the voltage dividing resistors 14a and 14b. Further, the voltage generated in the current detection resistor 13 when the transistor 12 is turned on is defined as the voltage Vs.
  • the voltage dividing resistors 14a and 14b divide the voltage output from the diode 15 and apply it to the terminal T when the diode 15 is on.
  • the voltage dividing resistors 14a and 14b are provided so as to be in series with each other on the current path between the auxiliary winding L2 and the ground GND.
  • the node between the voltage dividing resistors 14a and 14b is connected to the terminal T.
  • the diode 15 is an element for applying the voltage Vzcd generated in the auxiliary winding L2 to the terminal T.
  • the voltage Vzcd is the voltage of the node to which the auxiliary winding L2 and the diode 15 are connected.
  • the diode 15 is provided between the auxiliary winding L2 and the voltage dividing resistor 14a, the anode is connected to the auxiliary winding L2, and the cathode is connected to the voltage dividing resistor 14a.
  • the voltage Vzcd will be described with reference to FIG.
  • the drive signal Vdr becomes a high level (hereinafter referred to as “H level”) and the transistor 12 is turned on, a rectifying voltage Vrec is applied to one end L1a of the main winding L1 and the other end L1b is the transistor 12 or Ignoring the voltage drop of the current detection resistor 13, it becomes 0V (ground GND voltage). That is, the voltage on one end L1a side of the main winding L1 is higher than the voltage on the other end L1b side.
  • Vzcd (Vout ⁇ (2) 1/2 ⁇ Vrec ⁇ ( Ns / Np)) occurs.
  • the voltage Vzcd becomes a negative voltage, so that the diode 15 is turned off.
  • the turns ratio "Ns / Np" is set so that the voltage Vzcd is sufficiently higher than the forward voltage of the diode 15. Therefore, when the transistor 12 is off, the diode 15 is turned on. Therefore, in the present embodiment, the voltage corresponding to the voltage Vzcd is applied to the terminal T only when the transistor 12 is off.
  • the diode 16 is an element that releases the energy stored in the main winding L1 to the output side when the transistor 12 is off.
  • the anode of the diode 16 is connected to the main winding L1 and the transistor 12, and the cathode is connected to the terminal E.
  • the capacitor 17 removes the high frequency component generated by the switching operation of the transistor 12 from the output voltage Vout.
  • the capacitor 17 is provided between the cathode of the diode 16 and the ground GND.
  • the voltage dividing resistors 18a and 18b divide the output voltage Vout and feed back the feedback voltage Vfb.
  • the voltage dividing resistors 18a and 18b are provided between the terminal E and the ground GND so as to be in series with each other.
  • the node between the voltage dividing resistors 18a and 18b is connected to the terminal FB of the drive circuit 20 described later.
  • the drive circuit 20 drives the transistor 12 so that the level of the output voltage Vout becomes the target level while improving the power factor of the AC-DC converter 1.
  • the drive circuit 20 is, for example, an integrated circuit such as a power factor improving IC, and has a terminal T, a terminal FB, a terminal COMP, and a terminal OUT.
  • the drive circuit 20 is provided with terminals other than the above-mentioned four terminals, but the terminals are omitted here for convenience.
  • the voltage Vt of the terminal T Vs
  • the voltage Vt (Vzcd-0.7) ⁇ R14b ⁇ (R14a + R14b).
  • the forward voltage of the diode 15 is set to "0.7V”
  • the resistance values of the voltage dividing resistors 14a and 14b are set to R14a and R14b
  • the resistance value of the current detection resistor 13 is sufficiently higher than that of R14a and R14b. Since it is small, it is ignored for convenience.
  • a feedback voltage Vfb is applied to the terminal FB, and an error voltage Ve is applied to the terminal COMP. Further, a drive signal Vdr for driving the transistor 12 is output from the terminal OUT.
  • the drive circuit 20 outputs a drive signal Vdr according to the voltage Vt and the feedback voltage Vfb to drive the transistor 12.
  • the drive circuit 20 includes a negative voltage clamp circuit 21a, a positive voltage clamp circuit 21b, a zero current detection circuit 22, an input detection circuit 23, a delay circuit 24, a timer circuit 25, a lamp oscillator 26, an error amplification circuit 27, and comparison circuits 28, 29. , OR circuits 30, 31 and SR flip flop 32.
  • the negative voltage clamping circuit 21a clamps the voltage Vt so that the voltage Vt of the terminal T does not become smaller than the predetermined negative voltage.
  • the negative voltage clamp circuit 21a may be composed of, for example, a Zener diode (not shown) having an anode connected to ground GND and a cathode connected to terminal T.
  • the positive voltage clamping circuit 21b clamps the voltage Vt so that the voltage Vt becomes equal to or less than a predetermined positive voltage.
  • the positive voltage clamp circuit 21b may be composed of, for example, a Zener diode (not shown) in which the anode is connected to the terminal T and the cathode is connected to a predetermined voltage.
  • the zero current detection circuit 22 detects whether or not the inductor current IL has become zero based on the voltage Vt when the transistor 12 is off.
  • zero means, for example, a current value (for example, 1 mA) at which the inductor current IL becomes almost zero. Therefore, the zero current detection circuit 22 compares the voltage Vt2 with the threshold voltage Vth, which is several mV corresponding to a current of, for example, 1 mA, and detects that the inductor current IL is zero.
  • the zero current detection circuit 22 detects that the current value of the inductor current IL is smaller than 1 mA (first current value)
  • the zero current detection circuit 22 delays the H level signal Vz indicating that the inductor current IL has become zero. Output to 24 and the timer circuit 25.
  • the input detection circuit 23 determines which of the plurality of types of AC voltage Vac the AC voltage Vac is, based on the voltage Vt of the terminal T when the transistor 12 is off. The result Vj is output. Specifically, when the input detection circuit 23 determines that the AC voltage Vac is the AC voltage Vac1 of the 100V system, the input detection circuit 23 outputs an "H level” signal Vj (first signal) as the determination result. On the other hand, when the input detection circuit 23 determines that the AC voltage Vac is the AC voltage Vac2 of the 200V system, it outputs the "L level” signal Vj (second signal) as the determination result.
  • the "AC voltage Vac1 (first AC voltage)” is, for example, an AC voltage of 100 V used in Japan
  • the "AC voltage Vac2 (second AC voltage)” is, for example, 220 used in Europe.
  • the AC voltage is ⁇ 240V. The details of the input detection circuit 23 will be described later.
  • the delay circuit 24 is an H level signal Vd (first indicator signal) for switching the transistor 12 on after a time corresponding to the level of the signal Vj. Is output to the OR circuit 30.
  • Vd first indicator signal
  • the delay circuit 24 when the “H level” signal Vj is input, after the time td1 (first time) has elapsed from the detection that the inductor current IL has become zero, A signal Vd is output to turn on the transistor 12.
  • the delay circuit 24 sets the transistor 12 after the time td2 (second time) has elapsed from the detection that the inductor current IL has become zero when the “L level” signal Vj is input.
  • the H level signal Vd for turning on is output.
  • the delay time td in the delay circuit 24 is set so that the transistor 12 is turned on at the timing when the drain-source voltage Vds of the transistor 12 becomes small (for example, almost zero). This is because when the drain-source voltage Vds of the transistor 12 is large, if the transistor 12 is turned on, the loss in the transistor 12 becomes large.
  • the drain-source voltage Vds of the transistor 12 generally changes more slowly as the amplitude of the AC voltage Vac becomes smaller. That is, the change in the voltage Vds when the 100V system voltage is input is slower than the change in the voltage Vds when the 200V system voltage is input.
  • the delay circuit 24 is set so that the "time td2" is shorter than the "time td1" in the present embodiment. Therefore, in this embodiment, the switching loss of the transistor 12 is reduced.
  • the timer circuit 25 turns on the transistor 12 when the drive circuit 20 is started up or when the AC voltage Vac is cut off. More specifically, the timer circuit 25 has an H level when the H level signal Vz is not input from the zero current detection circuit 22 for a predetermined time, that is, when it is not detected for a predetermined time that the inductor current IL has become zero. The signal is output to the OR circuit 30 at predetermined intervals.
  • the lamp oscillator 26 When the H level signal Vset is input, the lamp oscillator 26 (oscillation circuit) outputs a lamp wave Vrp having a slope according to the level of the signal Vj to the comparison circuit 28. Specifically, when the "H level" signal Vj is input, the lamp oscillator 26 outputs a lamp wave Vrp having a slope S1 (first slope) in response to the input of the signal Vset.
  • the lamp oscillator 26 outputs a lamp wave Vrp having a slope S2 (second slope) in response to the input of the signal Vset.
  • the inclination S2 of the present embodiment is steeper than the inclination S1.
  • the error amplifier circuit 27 outputs an error voltage Ve according to an error between the output voltage Vout level and the target level based on the feedback voltage Vfb and the reference voltage Vref1 which is the reference of the target level. Further, a resistor R for phase compensation and capacitors C1 and C2 are connected between the output of the error amplifier circuit 27 and the ground GND via the terminal COMP.
  • the comparison circuit 28 compares the error voltage Ve input from the error amplification circuit 27 to the inverting input terminal with the lamp wave Vrp input from the lamp oscillator 26 to the non-inverting input terminal. Then, when the lamp wave Vrp becomes higher than the error voltage Ve, the comparison circuit 28 outputs an H level signal Vc (second instruction signal) for turning off the transistor 12 to the OR circuit 31.
  • the inductor current IL flowing through the transistor 12 is an overcurrent based on the voltage Vt of the terminal T when the transistor 12 is on and the reference voltage Vref2 corresponding to the overcurrent. Detects whether or not. In the present embodiment, when the inductor current IL is larger than a predetermined current value (second current value) such as several A, that is, when the voltage Vt when the transistor 12 is on is higher than the reference voltage Vref2, it is excessive. It detects that it is a current and outputs an H level signal.
  • a predetermined current value such as several A
  • the comparison circuit 29 is designed to output an L level signal when the transistor 12 is off, for example, based on the drive signal Vdr.
  • a "switch SW (not shown)" that turns on and off based on the drive signal Vdr may be provided between the output inside the comparison circuit 29 and the ground GND. Then, the switch SW is turned on based on, for example, the L-level drive signal Vdr, and the output of the comparison circuit 29 is connected to the ground GND. Further, the switch SW turns off between the output of the comparison circuit 29 and the ground GND based on the H level drive signal Vdr. As a result, the comparison circuit 29 detects the overcurrent only when the H level drive signal Vdr is input.
  • the comparison circuit 29 detects an overcurrent and the output of the comparison circuit 29 reaches the H level, the signal Vr of the OR circuit 31 becomes the H level, and as a result, the drive signal Vdr also becomes At the L level, the transistor 12 is turned off. Therefore, the transistor 12 and the like are protected from overcurrent.
  • the OR circuit 30 outputs the H level signal Vset to the flip-flop 32 when the H level signal is output from either the delay circuit 24 or the timer circuit 25.
  • the OR circuit 31 is the comparison circuits 28 and 29. When the H level signal is output from either one, the H level signal Vr is output to the flip-flop 32.
  • the flip-flop 32 When the H level signal Vset is input to the S input, the flip-flop 32 outputs an H level drive signal Vdr for turning on the transistor 12. On the other hand, when the H level signal Vr is input to the R input, the flip-flop 32 outputs an L level drive signal Vdr for turning off the transistor 12.
  • FIG. 3 is a diagram showing an example of waveforms of a rectified voltage Vrec when an AC voltage Vac having different amplitudes is input and a voltage Vt when the transistor 12 is off.
  • Vt1 (Vzcd1-0.7) ⁇ R14b ⁇ (R14a + R14b) ... (2) Will be.
  • Vt2 (Vzcd2-0.7) ⁇ R14b ⁇ (R14a + R14b) ... (4) Will be.
  • the voltage Vt of the terminal T when the transistor 12 is off becomes higher as the amplitude of the AC voltage Vac becomes smaller. Then, as is clear from FIG. 3, in the half cycle of the AC voltage Vac (the period during which the phase angle changes from 0 to 180 °), the voltages Vt1 and Vt2 at the phase angle of 90 ° are the lowest, respectively. Then, the minimum value of the voltage Vt1 becomes higher than the minimum value of the voltage Vt2.
  • the input detection circuit 23 of the present embodiment has an AC voltage Vac of 100 V system by comparing the reference voltage Vref3 set between the minimum value of the voltage Vt1 and the minimum value of the voltage Vt2 and the voltage Vt. It is determined whether it is a 200V system or a 200V system.
  • the input detection circuit 23 determines that the 200V AC voltage Vac2 is input when there is a predetermined period in which the voltage Vt becomes lower than the reference voltage Vref3. On the other hand, the input detection circuit 23 determines that the 100V AC voltage Vac1 is input unless the voltage Vt becomes lower than the reference voltage Vref3. Although the details will be described later, for example, if the voltage Vt is not lower than the reference voltage Vref3 during the half-cycle period of the AC voltage Vac, it can be determined that there is no period in which the voltage Vt is lower than the reference voltage Vref3.
  • FIG. 4 is a diagram showing an example of the input detection circuit 23.
  • the input detection circuit 23 (determination circuit) includes a clock output circuit 40, a reference voltage output circuit 41, a comparison circuit 42, an OR circuit 43, a first timer circuit 44, and a second timer circuit 45.
  • the clock output circuit 40 outputs a clock signal q1 having a predetermined period to the first timer circuit 44.
  • the clock signal q1 of the present embodiment is, for example, a signal having the same period as the drive signal Vdr, and may be the drive signal Vdr.
  • the reference voltage output circuit 41 outputs a reference voltage Vref3 at a level corresponding to the signal Vj to the comparison circuit 42. For example, the reference voltage output circuit 41 raises the level of the reference voltage Vref3 when the L level signal Vj is output from the second timer circuit 45 described later. On the other hand, the reference voltage output circuit 41 lowers the level of the reference voltage Vref3 when the H level signal Vj is output.
  • the reference voltage Vref3 of the present embodiment outputs the first level (for example, 2.0V) reference voltage Vref3 based on the H level signal Vj, and is higher than the first level based on the L level signal Vj. A two-level (for example, 2.1V) reference voltage Vref3 is output.
  • the comparison circuit 42 compares the voltage Vt of the terminal T when the transistor 12 is off with the reference voltage Vref3. Specifically, the comparison circuit 42 has a non-inverting input terminal connected to the terminal T, compares the voltage Vt with the reference voltage Vref3, and outputs the control signal Vc0 as the comparison result.
  • the reference voltage Vref3 is sufficiently higher than the voltage Vs when the transistor 12 is on, and has the relationship shown in FIG. That is, the "reference voltage Vref3" is a voltage set between the minimum value of the voltage Vt1 and the minimum value of the voltage Vt2.
  • the OR circuit 43 When the H level control signal Vc0 and the H level initialization signal ini1 are input from the comparison circuit 42, the OR circuit 43 outputs the H level control signal Vc1 to the first timer circuit 44.
  • the H level control signal Vc1 is a signal for resetting the count value of the first timer circuit 44.
  • the first timer circuit 44 detects whether or not the period in which the voltage Vt of the terminal T is lower than the reference voltage Vref3 continues for the period T1 (first period).
  • the period T1 in which the voltage Vt is lower than the reference voltage Vref3 elapses. Therefore, in the first timer circuit 44, the 200V AC voltage Vac2 is used. Detect that it has been entered.
  • the first timer circuit 44 includes D flip-flops F1 to F3 corresponding to 3-bit counters and RS flip-flops F4.
  • the D flip-flops F1 to F3 have three stages, but are not limited to this.
  • a predetermined power supply voltage is applied to the D input of the D flip-flop F1, and the Q output of the D flip-flop F1 is input to the D input of the D flip-flop F2.
  • the Q output of the D flip-flop F2 is input to the D input of the D flip-flop F3.
  • the clock signal q1 is input to the D flip-flops F1 to F3. Therefore, when the reset of the D flip-flops F1 to F3 is released and the clock signal q1 changes by three cycles, the Q output of the D flip-flops F3 becomes the H level.
  • the period in which the clock signal q1 changes by three cycles is defined as "period T1".
  • the Q output of the D flip-flop F3 is input to the S input of the RS flip-flop F4. Therefore, when the Q output of the D flip-flop F3 becomes the H level, the Q output of the RS flip-flop F4 also becomes the H level. Further, the Q output of the RS flip-flop F4 is input to the R input of the second timer circuit 45. Therefore, when the output of the first timer circuit 44 becomes the H level and the period T1 is timed, that is, when the AC voltage Vac2 of the 200V system is input, the second timer circuit 45 is reset.
  • the second timer circuit 45 clocks, for example, a half-cycle period T2 (second period) of the AC voltage Vac based on the clock signal q2 from the clock output circuit (not shown). Specifically, the second timer circuit 45 increments the count value based on the clock signal q2, and outputs the H level signal Vj when the “count value X” indicating the period T2 is reached.
  • the commercial frequency of the AC voltage Vac has a range of, for example, 50 to 60 Hz.
  • the period T2 is determined based on the lowest frequency (for example, 50 Hz) in the 100 V system AC voltage Vac1 and the 200 V system AC voltage Vac2.
  • the second timer circuit 45 when the first timer circuit 44 detects the AC voltage Vac2 of the 200V system and the count value is reset, the L level signal Vj is output.
  • the second timer circuit 45 sets, for example, a “count value X” and outputs an H level signal Vj.
  • the count value of the second timer circuit 45 is not reset unless the AC voltage Vac2 of the 200V system is detected. Therefore, the H level signal Vj (first signal) output from the second timer circuit 45 indicates that the input AC voltage Vac is the AC voltage Vac1 of the 100V system.
  • the L level signal Vj (second signal) output from the second timer circuit 45 indicates that the input AC voltage Vac is a 200V AC voltage Vac2.
  • the zero current detection circuit 22 outputs an H level signal Vz indicating that the inductor current IL has become zero.
  • the delay circuit 24 After the H level signal Vz is output at the time t1, the delay circuit 24 outputs the H level signal Vd at the time t2 after the lapse of the predetermined time td2 set according to the level of the signal Vj. Therefore, the H level signal Vs is also output from the OR circuit 30, the flip-flop 32 outputs the H level drive signal Vdr, and the transistor 12 is turned on.
  • the delay time td (td1, td2) in the delay circuit 24 is set so that the transistor 12 is turned on at the timing when the drain-source voltage Vds of the transistor 12 becomes small (for example, almost zero). There is. As a result, the switching loss of the transistor 12 is reduced.
  • the inductor current IL increases.
  • the lamp oscillator 26 outputs a lamp wave Vrp having a slope set according to the level of the signal Vj, based on the input of the H level signal Vs.
  • the comparison circuit 28 outputs the H level signal Vc, so that the H level signal Vr is output to the flip-flop 32. Then, since the flip-flop 32 outputs the L-level drive signal Vdr, the transistor 12 is turned off. After the time t3, the operation from the time t0 to the time t3 is repeated.
  • the AC-DC converter 1 when the AC-DC converter 1 generates an output voltage Vout of a target level and supplies power to a constant load, the feedback voltage Vfb and the error voltage Ve become constant. Therefore, the ON period of the transistor 12 (for example, time t2 to t3) is also constant. Then, when the level of the rectified voltage Vrec2 increases when the transistor 12 is turned on, the inductor current IL also increases. Therefore, in such a case, the peak waveform of the inductor current IL becomes similar to the waveform of the rectified voltage Vrec2, so that the power factor of the AC-DC converter 1 is improved.
  • FIG. 6 is an example of the voltage Vt2 when the AC voltage Vac2 changes
  • FIG. 7 is a diagram showing a main waveform of the input detection circuit 23.
  • the initialization signals ini1 and ini2 are input, and in the input detection circuit 23, the first timer circuit 44 and the second timer circuit 45 are reset. And.
  • the H level signal Vc0 is output from the comparison circuit 42 every time the transistor 12 is turned off.
  • the H level signal Vj is output from the second timer circuit 45.
  • the Q output of the D flip-flop F1 becomes the H level. Further, when the clock signal q1 becomes H level at time t13, the Q output of the D flip-flop F2 becomes H level, and when the clock signal q1 becomes H level at time t14, the Q output of the D flip-flop F3 becomes H level. Become. That is, at times t12 to t14, when the period T1 in which the clock signal q1 changes to the H level elapses, the signal Vc2, which is the Q output of the RS flip-flop F4, becomes the H level, and the second timer circuit 45 is reset.
  • the signal Vj from the second timer circuit 45 changes from the H level to the L level. That is, the second timer circuit 45 determines that the AC voltage Vac is the AC voltage Vac2 of the 200V system.
  • the voltage Vt2 becomes higher than the reference voltage Vref3, so that the OR circuit 43 outputs an H-level signal Vc1 every time the transistor 12 is turned off, as in the period from time t10 to t11. .. Therefore, since the first timer circuit 44 continues to be reset, the signal Vc2 output from the first timer circuit 44 becomes the L level.
  • the count value of the second timer circuit 45 is incremented based on the clock signal q2.
  • the signal Vj from the second timer circuit 45 changes to the H level.
  • the count value of the second timer circuit 45 is not incremented for the period T2 from the time t15, and the AC voltage Vac is changed from the second timer circuit 45 to the AC voltage Vac2 of the 200V system.
  • the L level signal Vj indicating that there is is continuously output.
  • the second timer circuit 45 when the voltage input to the AC-DC converter 1 is the AC voltage Vac1 of the 100V system, the second timer circuit 45 is not reset. Therefore, in such a case, the second timer circuit 45 continues to output the H level signal Vj indicating that the AC voltage Vac is the AC voltage Vac1 of the 100V system.
  • the AC-DC converter 1 of the present embodiment has been described above.
  • the drive circuit 20 of the present embodiment detects the amplitude of the inductor current IL and the input AC voltage Vac based on the voltage Vt of the terminal T. Therefore, in the drive circuit 20, when two objects are detected, the two terminals are not provided. Therefore, in the present embodiment, it is possible to suppress an increase in the number of terminals even when there are a plurality of detection targets.
  • the comparison circuit 29 detects an overcurrent based on the voltage Vt of the terminal T when the transistor 12 is turned on. Therefore, in the present embodiment, an increase in the number of terminals is suppressed even when an overcurrent is detected.
  • the input detection circuit 23 can determine whether the AC voltage Vac is a 100V system voltage or a 200V system voltage based on the reference voltage Vref3 provided between the voltages Vt1 and Vt2. it can.
  • the input detection circuit 23 of the present embodiment makes a determination after a period in which the voltage Vt is lower than the reference voltage Vref3 continues for a period T1, more accurate determination becomes possible.
  • the reference voltage output circuit 41 raises the level of the reference voltage Vref3 when the AC voltage Vac2 of the 200V system is input. Therefore, the input detection circuit 23 can accurately determine the type of the input AC voltage Vac even when the voltage Vt fluctuates due to noise or the like.
  • the reference voltage Vref3 is changed. For example, the same effect can be obtained even if the reference voltage Vref3 is constant and the comparison circuit 42 has hysteresis.
  • the H level signal Vz when the H level signal Vz is input from the zero current detection circuit 22, the H level signal Vd (first instruction) for switching the transistor 12 on after a time corresponding to the level of the signal Vj.
  • the signal is output to the OR circuit 30.
  • the “H level” signal Vj when the “H level” signal Vj is input, after the time td1 (first time) has elapsed from the detection that the inductor current IL has become zero, A signal Vd is output to turn on the transistor 12.
  • the change in voltage Vds when a 100V system voltage is input is slower than the change in voltage Vds when a 200V system voltage is input.
  • the delay time td2 when the voltage of the 200V system is input is made shorter than the delay time td1 when the voltage of the 100V system is input. ing. Therefore, in this embodiment, the switching loss of the transistor 12 is reduced.
  • the inductor current IL when the transistor 12 is turned on increases.
  • the lamp oscillator 26 makes the inclination S2 when the voltage of the 200V system is input steeper than the inclination S1 when the voltage of the 100V system is input. Therefore, as the amplitude of the AC voltage Vac increases, the on-time of the transistor 12 becomes shorter. Therefore, the inductor current IL is substantially constant regardless of the AC voltage Vac.
  • a diode 15 is provided between the terminal T and the auxiliary winding L2. Then, when the transistor 12 is on, the diode 15 is turned off, and when the transistor 12 is off, the diode 15 is turned on. Therefore, the voltage Vs and the voltage Vzcd are applied to the voltage Vt of the terminal T according to the on / off of the transistor 12.
  • the input detection circuit 23 when the input detection circuit 23 is initialized by the initialization signals ini1 and ini2, it outputs an L level determination result Vj indicating that the rated voltage is 200 V, for example, but the rated voltage is 100 V. It may be configured to output the H level determination result Vj shown.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Abstract

交流電圧を整流した整流電圧が印加される主巻線と、前記主巻線に生じる電圧と逆極性の電圧を生じさせる補助巻線と、を有するトランスにおける前記主巻線に流れるインダクタ電流を制御するトランジスタを駆動する集積回路は、前記トランジスタがオフの際に前記補助巻線の電圧に応じた電圧が印加される端子と、前記トランジスタがオフの際の前記端子の電圧に基づいて、前記インダクタ電流の電流値が第１電流値よりも小さいことを検出する第１検出回路と、前記トランジスタがオフの際の前記端子の電圧に基づいて、前記交流電圧が第１交流電圧か、前記第１交流電圧より振幅の大きい第２交流電圧かを判定する判定回路と、前記第１検出回路の検出結果と、前記判定回路の判定結果と、前記交流電圧から生成される出力電圧と、に基づいて、前記トランジスタを駆動する駆動回路と、を備える。

Description

集積回路及び電源回路
　本発明は、集積回路及び電源回路に関する。
　一般的な臨界モードの力率改善回路（ＰＦＣ回路）では、インダクタに流れるインダクタ電流がほぼゼロになると、インダクタ電流を制御するトランジスタがオンされる。そして、トランジスタがオンされてから所定時間経過すると、トランジスタはオフされる。この結果、インダクタ電流のピークの波形が整流電圧の波形と相似形になり、力率は改善される。
特開２０１４－８２９２４号公報
　ところで、力率改善回路用の集積回路は、一般にインダクタ電流、整流電圧、出力電圧等、数多くの電流や電圧に基づいて、トランジスタのオンオフを制御する。このように、検出対象の電流や電圧が複数あると、集積回路の端子の数が増加してしまうことがある。
　本発明は、検出対象が複数ある場合であっても端子の数の増加を抑制できる集積回路を提供することを目的とする。
　前述した課題を解決する本発明の第１の態様は、交流電圧を整流した整流電圧が印加される主巻線と、前記主巻線に生じる電圧と逆極性の電圧を生じさせる補助巻線と、を有するトランスにおける前記主巻線に流れるインダクタ電流を制御するトランジスタを駆動する集積回路であって、前記トランジスタがオフの際に前記補助巻線の電圧に応じた電圧が印加される端子と、前記トランジスタがオフの際の前記端子の電圧に基づいて、前記インダクタ電流の電流値が第１電流値よりも小さいことを検出する第１検出回路と、前記トランジスタがオフの際の前記端子の電圧に基づいて、前記交流電圧が第１交流電圧か、前記第１交流電圧より振幅の大きい第２交流電圧かを判定する判定回路と、前記第１検出回路の検出結果と、前記判定回路の判定結果と、前記交流電圧から生成される出力電圧と、に基づいて、前記トランジスタを駆動する駆動回路と、を備える。
　また、本発明の第２の態様は、交流電圧を整流した整流電圧が印加される主巻線と、前記主巻線に生じる電圧と逆極性の電圧を生じさせる補助巻線と、を有するトランスと、前記主巻線に流れるインダクタ電流を制御するトランジスタと、前記トランジスタを駆動する集積回路と、を備え前記集積回路は、前記トランジスタがオフの際に前記補助巻線の電圧に応じた電圧が印加される端子と、前記トランジスタがオフの際の前記端子の電圧に基づいて、前記インダクタ電流の電流値が第１電流値よりも小さいことを検出する第１検出回路と、前記トランジスタがオフの際の前記端子の電圧に基づいて、前記交流電圧が第１交流電圧か、前記第１交流電圧より振幅の大きい第２交流電圧かを判定する判定回路と、前記第１検出回路の検出結果と、前記判定回路の判定結果と、前記交流電圧から生成される出力電圧と、に基づいて、前記トランジスタを駆動する駆動回路と、を含む電源回路。
　本発明によれば、検出対象が複数ある場合であっても端子の数の増加を抑制できる集積回路を提供することができる。
ＡＣ－ＤＣコンバータの構成の一例を示す図である。 電圧Ｖｚｃｄの波形の一例を示す図である。 異なる振幅の交流電圧Ｖａｃに対する整流電圧Ｖｒｅｃ、端子Ｔの電圧Ｖｔ及び基準電圧Ｖｒｅｃ３の関係を示す図である。 入力検出回路の一例を示す図である。 ＡＣ－ＤＣコンバータの主要な波形を示す図である。 ２００Ｖ系の交流電圧Ｖａｃ２が入力されている際の電圧Ｖｔ２の波形の一例である。 入力検出回路の動作を説明するための図である。
　関連出願の相互参照この出願は、２０１９年３月１１日に出願された日本特許出願、特願２０１９－４３５７６に基づく優先権を主張し、その内容を援用する。
　本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。
＝＝＝＝＝実施形態の構成＝＝＝＝＝
　図１は、ＡＣ－ＤＣコンバータ１の構成の一例を示す図である。ＡＣ－ＤＣコンバータ１（電源回路）は、交流電圧Ｖａｃから目的レベルの出力電圧Ｖｏｕｔを生成し、端子Ｅに出力する回路である。ＡＣ－ＤＣコンバータ１は、整流回路２及び力率改善回路３を有する。
　整流回路２は、印加された交流電圧Ｖａｃを全波整流し、力率改善回路３に整流電圧Ｖｒｅｃとして出力する。
　力率改善回路３は、整流電圧Ｖｒｅｃの力率を改善する回路であり、チョッパ回路１０及び駆動回路２０を有する。
　チョッパ回路１０は、整流電圧Ｖｒｅｃを昇圧して出力電圧Ｖｏｕｔを生成する回路である。チョッパ回路１０は、トランス１１、トランジスタ１２、電流検出抵抗１３、分圧抵抗１４ａ，１４ｂ、ダイオード１５，１６、コンデンサ１７、分圧抵抗１８ａ，１８ｂを有する。
　トランス１１は、主巻線Ｌ１と、主巻線Ｌ１に磁気的に結合された補助巻線Ｌ２とを有する。ここで、補助巻線Ｌ２に生じる電圧は、主巻線Ｌ１に生じる電圧とは極性が逆になるよう、補助巻線Ｌ２は巻かれている。このため、補助巻線Ｌ２には、主巻線Ｌ１の巻数（以下、「１次巻数Ｎｐ」とする。）と、補助巻線Ｌ２の巻数（以下、「２次巻数Ｎｓ」とする。）の巻数比に応じ、主巻線Ｌ１とは逆極性の補助巻線電圧（以下、電圧Ｖｚｃｄ）が生じる。なお、主巻線Ｌ１は、一端Ｌ１ａが整流回路２と接続される。
　トランジスタ１２は、端子Ｅに接続された負荷に供給する電力を制御するＮＭＯＳトランジスタである。トランジスタ１２は、駆動回路２０の端子ＯＵＴから出力された駆動信号Ｖｄｒに応じてオン又はオフする。これにより、トランジスタ１２は、主巻線Ｌ１のインダクタ電流ＩＬを変化させる。なお、トランジスタ１２は、ＮＭＯＳに限定されず、バイポーラトランジスタ又はＩＧＢＴ等、他の半導体素子であってもよい。
　電流検出抵抗１３は、トランジスタ１２がオンとなると、主巻線Ｌ１に流れるインダクタ電流ＩＬを、電流電圧変換する。電流検出抵抗１３は、トランジスタ１２とグランドＧＮＤの間に設けられる。なお、電流検出抵抗１３は、分圧抵抗１４ａ，１４ｂよりも十分小さい所定抵抗値を有する。また、トランジスタ１２がオンの際に電流検出抵抗１３に発生する電圧を、電圧Ｖｓとする。
　分圧抵抗１４ａ，１４ｂは、ダイオード１５がオンの際、ダイオード１５から出力される電圧を分圧して端子Ｔに印加させる。なお、分圧抵抗１４ａ，１４ｂは、補助巻線Ｌ２とグランドＧＮＤとの間の電流経路上に互いに直列になるように設けられる。分圧抵抗１４ａ，１４ｂの間のノードは、端子Ｔに接続される。
　ダイオード１５は、補助巻線Ｌ２に発生する電圧Ｖｚｃｄを端子Ｔに印加させるための素子である。なお、電圧Ｖｚｃｄは、補助巻線Ｌ２と、ダイオード１５とが接続されるノードの電圧である。ダイオード１５は、補助巻線Ｌ２と分圧抵抗１４ａの間に設けられ、アノードが補助巻線Ｌ２と接続され、カソードが分圧抵抗１４ａと接続される。
　ここで、図２を参照しつつ、電圧Ｖｚｃｄについて説明する。駆動信号Ｖｄｒがハイレベル（以下、「Ｈレベル」とする。）となり、トランジスタ１２がオンとなると、主巻線Ｌ１の一端Ｌ１ａには整流電圧Ｖｒｅｃが印加され、他端Ｌ１ｂは、トランジスタ１２や電流検出抵抗１３の電圧降下を無視すると０Ｖ（グランドＧＮＤの電圧）となる。つまり、主巻線Ｌ１の一端Ｌ１ａ側の電圧が、他端Ｌ１ｂ側の電圧より高くなる。
　この際、補助巻線Ｌ２に発生する電圧Ｖｚｃｄは、主巻線Ｌ１の両端の電圧と逆極性であるため、電圧Ｖｚｃｄは、グランドＧＮＤより低い負の電圧となる。つまり、電圧Ｖｚｃｄは、Ｖｚｃｄ＝－（２）１／２×Ｖｒｅｃ×（Ｎｓ／Ｎｐ）となる。
　一方、駆動信号ＶｄｒがＬレベルとなり、トランジスタ１２がオフとなると、主巻線Ｌ１の一端Ｌ１ａには整流電圧Ｖｒｅｃが印加され、他端Ｌ１ｂには出力電圧Ｖｏｕｔが印加される。
　この際、主巻線Ｌ１の他端Ｌ１ｂ側の電圧が、一端Ｌ１ａ側の電圧より高くなるため、補助巻線Ｌ２の電圧Ｖｚｃｄは、Ｖｚｃｄ＝（Ｖｏｕｔ－（２）１／２×Ｖｒｅｃ×（Ｎｓ／Ｎｐ））が発生する。
　したがって、図２に示すように、トランジスタ１２がオンであるとき、電圧Ｖｚｃｄは、Ｖｚｃｄ＝－（２）１／２×Ｖｒｅｃ×（Ｎｓ／Ｎｐ）で示される包絡線Ｅ１に沿うように変化する。一方、トランジスタ１２がオフであるとき、電圧Ｖｚｃｄは、正の電圧であるＶｚｃｄ＝Ｖｏｕｔ－（２）１／２×Ｖｒｅｃ×（Ｎｓ／Ｎｐ）で示される包絡線Ｅ２に沿うように変化する。
　また、上述のように、トランジスタ１２がオンの際、電圧Ｖｚｃｄは負の電圧となるためダイオード１５はオフする。一方、トランジスタ１２がオフの際には、電圧Ｖｚｃｄは、ダイオード１５の順方向電圧より十分高くなるよう、巻数比“Ｎｓ／Ｎｐ”が定められている。このため、トランジスタ１２がオフの際には、ダイオード１５はオンする。したがって、本実施形態では、トランジスタ１２がオフの際のみ、電圧Ｖｚｃｄに応じた電圧が端子Ｔに印加される。
　ダイオード１６は、トランジスタ１２がオフの際、主巻線Ｌ１に蓄積されたエネルギーを出力側に放出する素子である。ダイオード１６のアノードは、主巻線Ｌ１、トランジスタ１２に接続され、カソードは、端子Ｅに接続される。
　コンデンサ１７は、トランジスタ１２のスイッチング動作によって生じた高周波成分を出力電圧Ｖｏｕｔから除去する。コンデンサ１７は、ダイオード１６のカソードとグランドＧＮＤに間に設けられる。
　分圧抵抗１８ａ，１８ｂは、出力電圧Ｖｏｕｔを分圧して帰還電圧Ｖｆｂを帰還させる。分圧抵抗１８ａ，１８ｂは、端子ＥとグランドＧＮＤに間に、互いに直列になるように設けられる。分圧抵抗１８ａ，１８ｂの間のノードは、後述する駆動回路２０の端子ＦＢに接続される。
　駆動回路２０は、ＡＣ－ＤＣコンバータ１の力率を改善しつつ、出力電圧Ｖｏｕｔのレベルが目的レベルとなるように、トランジスタ１２を駆動する。駆動回路２０は、例えば、力率改善ＩＣ等の集積回路であり、端子Ｔ、端子ＦＢ、端子ＣＯＭＰ、端子ＯＵＴを有する。なお、駆動回路２０には、上述した４つの端子以外にも端子が設けられているが、ここでは便宜上、省略されている。
　端子Ｔには、トランジスタ１２がオンし、ダイオード１５がオフされると、トランジスタ１２に流れる電流に応じた電圧Ｖｓが印加される。また、トランジスタ１２がオフし、ダイオード１５がオンとなると、端子Ｔには、補助巻線Ｌ２の電圧Ｖｚｃｄに応じた電圧が印加される。
　したがって、トランジスタ１２がオンの際、端子Ｔの電圧Ｖｔは、Ｖｔ＝Ｖｓとなり、トランジスタ１２がオフの際、電圧Ｖｔは、Ｖｔ＝（Ｖｚｃｄ－０．７）×Ｒ１４ｂ÷（Ｒ１４ａ＋Ｒ１４ｂ）となる。なお、ここでは、ダイオード１５の順方向電圧を、“０．７Ｖ”とし、分圧抵抗１４ａ，１４ｂの抵抗値を、Ｒ１４ａ，Ｒ１４ｂとし、電流検出抵抗１３の抵抗値は、Ｒ１４ａ，Ｒ１４ｂより十分小さいため便宜上無視している。
　端子ＦＢには、帰還電圧Ｖｆｂが印加され、端子ＣＯＭＰには、誤差電圧Ｖｅが印加される。また、端子ＯＵＴからは、トランジスタ１２を駆動するための駆動信号Ｖｄｒが出力される。
　駆動回路２０は、電圧Ｖｔ及び帰還電圧Ｖｆｂに応じて、駆動信号Ｖｄｒを出力し、トランジスタ１２を駆動する。駆動回路２０は、マイナス電圧クランプ回路２１ａ、プラス電圧クランプ回路２１ｂ、ゼロ電流検出回路２２、入力検出回路２３、遅延回路２４、タイマ回路２５、ランプ発振器２６、誤差増幅回路２７、比較回路２８，２９、ＯＲ回路３０，３１、ＳＲフリップフロップ３２を有する。
　マイナス電圧クランプ回路２１ａは、端子Ｔの電圧Ｖｔが、所定のマイナス電圧より小さくならないよう、電圧Ｖｔをクランプする。マイナス電圧クランプ回路２１ａは、例えば、アノードがグランドＧＮＤに接続され、カソードが端子Ｔに接続された図示しないツェナーダイオードによって構成されてもよい。
　プラス電圧クランプ回路２１ｂは、電圧Ｖｔが、所定のプラス電圧以下になるよう、電圧Ｖｔをクランプする。プラス電圧クランプ回路２１ｂは、例えば、アノードが端子Ｔに接続され、カソードが所定電圧に接続された図示しないツェナーダイオードによって構成されてもよい。
　ゼロ電流検出回路２２（第１検出回路）は、トランジスタ１２がオフの際の電圧Ｖｔに基づいて、インダクタ電流ＩＬが、ゼロになったか否かを検出する。ここで、「ゼロ」とは、例えば、インダクタ電流ＩＬがほぼゼロとなる電流値（例えば、１ｍＡ）であることとする。このため、ゼロ電流検出回路２２は、電圧Ｖｔ２と、例えば１ｍＡの電流に応じた数ｍＶである閾値電圧Ｖｔｈと、を比較し、インダクタ電流ＩＬがゼロであることを検出する。
　そして、ゼロ電流検出回路２２は、インダクタ電流ＩＬの電流値が１ｍＡ（第１電流値）よりも小さいことを検出すると、インダクタ電流ＩＬがゼロになったことを示すＨレベルの信号Ｖｚを遅延回路２４及びタイマ回路２５に出力する。
　入力検出回路２３（判定回路）は、トランジスタ１２がオフの際の端子Ｔの電圧Ｖｔに基づいて、交流電圧Ｖａｃが複数種類の交流電圧Ｖａｃのうち、いずれの交流電圧Ｖａｃであるかを示す判定結果Ｖｊを出力する。具体的には、入力検出回路２３は、交流電圧Ｖａｃが１００Ｖ系の交流電圧Ｖａｃ１であることを判定すると、判定結果として“Ｈレベル”の信号Ｖｊ（第１信号）を出力する。一方、入力検出回路２３は、交流電圧Ｖａｃが２００Ｖ系の交流電圧Ｖａｃ２であることを判定すると、判定結果として“Ｌレベル”の信号Ｖｊ（第２信号）を出力する。
　なお、「交流電圧Ｖａｃ１（第１交流電圧）」とは、例えば日本で使用される１００Ｖの交流電圧であり、「交流電圧Ｖａｃ２（第２交流電圧）」とは、例えば欧州で使用される２２０～２４０Ｖの交流電圧である。なお、入力検出回路２３の詳細については後述する。
　遅延回路２４は、ゼロ電流検出回路２２からＨレベルの信号Ｖｚが入力されると、信号Ｖｊのレベルに応じた時間後にトランジスタ１２をオンに切り替えるためのＨレベルの信号Ｖｄ（第１指示信号）をＯＲ回路３０に出力する。具体的には、遅延回路２４は、“Ｈレベル”の信号Ｖｊが入力されている際、インダクタ電流ＩＬがゼロとなったことが検出されてから時間ｔｄ１（第１時間）が経過した後、トランジスタ１２をオンするため信号Ｖｄを出力する。
　また、遅延回路２４は、“Ｌレベル”の信号Ｖｊが入力されている際、インダクタ電流ＩＬがゼロとなったことが検出されてから時間ｔｄ２（第２時間）が経過した後、トランジスタ１２をオンするためのＨレベルの信号Ｖｄを出力する。
　ところで、遅延回路２４における遅延時間ｔｄは、トランジスタ１２のドレイン－ソース電圧Ｖｄｓが小さい(例えば、ほぼゼロ)になるタイミングでトランジスタ１２がオンされるよう、設定されている。これは、トランジスタ１２のドレイン－ソース電圧Ｖｄｓが大きい際に、トランジスタ１２がオンされると、トランジスタ１２での損失が大きくなるからである。
　そして、トランジスタ１２のドレイン－ソース電圧Ｖｄｓは、一般に、交流電圧Ｖａｃの振幅が小さくなる程、緩やかに変化する。つまり、１００Ｖ系の電圧が入力される際の電圧Ｖｄｓの変化は、２００Ｖ系の電圧が入力される際の電圧Ｖｄｓの変化より緩やかになる。遅延回路２４は、トランジスタ１２のスイッチング損失を低減するためには、本実施形態では、「時間ｔｄ２」は、「時間ｔｄ１」より短くなるように設定されている。このため、本実施形態では、トランジスタ１２のスイッチング損失を低減される。
　タイマ回路２５は、駆動回路２０の起動時や交流電圧Ｖａｃの遮断時に、トランジスタ１２をオンする。より具体的には、タイマ回路２５は、ゼロ電流検出回路２２からＨレベルの信号Ｖｚが所定時間入力されないとき、つまり、インダクタ電流ＩＬがゼロとなったことが所定時間検出されないとき、Ｈレベルの信号をＯＲ回路３０に所定周期毎に出力する。
　ランプ発振器２６（発振回路）は、Ｈレベルの信号Ｖｓｅｔの入力があると、信号Ｖｊのレベルに応じた傾きを有するランプ波Ｖｒｐを比較回路２８に出力する。具体的には、ランプ発振器２６は、“Ｈレベル”の信号Ｖｊが入力されている際、信号Ｖｓｅｔの入力に応じ、傾きＳ１（第１の傾き）を有するランプ波Ｖｒｐを出力する。
　また、ランプ発振器２６は、“Ｌレベル”の信号Ｖｊが入力されている際、信号Ｖｓｅｔの入力に応じ、傾きＳ２（第２の傾き）を有するランプ波Ｖｒｐを出力する。なお、本実施形態の傾きＳ２は、傾きＳ１より、急な傾きである。
　誤差増幅回路２７は、帰還電圧Ｖｆｂと、目的レベルの基準となる基準電圧Ｖｒｅｆ１とに基づいて、出力電圧Ｖｏｕｔのレベルと、目的レベルとの誤差に応じた誤差電圧Ｖｅを出力する。また、誤差増幅回路２７の出力とグランドＧＮＤとの間には、端子ＣＯＭＰを介して、位相補償用の抵抗Ｒ、コンデンサＣ１，Ｃ２が接続されている。
　比較回路２８（信号出力回路）は、誤差増幅回路２７から反転入力端子に入力された誤差電圧Ｖｅと、ランプ発振器２６から非反転入力端子に入力されたランプ波Ｖｒｐを比較する。そして、比較回路２８は、ランプ波Ｖｒｐが誤差電圧Ｖｅより高くなると、トランジスタ１２をオフするためのＨレベルの信号Ｖｃ（第２指示信号）をＯＲ回路３１に出力する。
　比較回路２９（第２検出回路）は、トランジスタ１２がオンの際の端子Ｔの電圧Ｖｔと、過電流に対応する基準電圧Ｖｒｅｆ２とに基づいて、トランジスタ１２に流れるインダクタ電流ＩＬが過電流であるか否かを検出する。なお、本実施形態では、インダクタ電流ＩＬが、数Ａ等の所定の電流値（第２電流値）より大きい場合、すなわち、トランジスタ１２がオンの際の電圧Ｖｔが基準電圧Ｖｒｅｆ２より高い場合、過電流であることが検出し、Ｈレベルの信号を出力する。
　なお、比較回路２９は、例えば、駆動信号Ｖｄｒに基づいて、トランジスタ１２がオフの際には、Ｌレベルの信号を出力するよう設計されている。具体的には、比較回路２９内部の出力と、グランドＧＮＤとの間に、駆動信号Ｖｄｒに基づいてオン、オフする「スイッチＳＷ（不図示）」を設けても良い。そして、スイッチＳＷは、例えばＬレベルの駆動信号Ｖｄｒに基づいて、オンし、比較回路２９の出力をグランドＧＮＤに接続する。また、スイッチＳＷは、Ｈレベルの駆動信号Ｖｄｒに基づいて、比較回路２９の出力と、グランドＧＮＤとの間をオフする。この結果、比較回路２９は、Ｈレベルの駆動信号Ｖｄｒが入力されている際のみ、過電流を検出する。
　また、詳細は後述するが、比較回路２９が、過電流を検出し、比較回路２９の出力がＨレベルとなると、ＯＲ回路３１の信号ＶｒはＨレベルとなるため、結果的に駆動信号ＶｄｒもＬレベルとなり、トランジスタ１２はオフされる。このため、トランジスタ１２等は過電流から保護される。
　ＯＲ回路３０は、遅延回路２４又はタイマ回路２５のいずれか一方からＨレベルの信号が出力されると、Ｈレベルの信号Ｖｓｅｔをフリップフロップ３２に出力する
　ＯＲ回路３１は、比較回路２８、２９のいずれか一方からＨレベルの信号が出力されると、Ｈレベルの信号Ｖｒをフリップフロップ３２に出力する。
　フリップフロップ３２は、Ｓ入力にＨレベルの信号Ｖｓｅｔが入力されると、トランジスタ１２をオンするためのＨレベルの駆動信号Ｖｄｒを出力する。一方、フリップフロップ３２は、Ｒ入力にＨレベルの信号Ｖｒが入力されると、トランジスタ１２をオフするためのＬレベルの駆動信号Ｖｄｒを出力する。
＜交流電圧Ｖａｃと電圧Ｖｔとの関係＞＞
　図３は、異なる振幅の交流電圧Ｖａｃが入力された際の整流電圧Ｖｒｅｃ、トランジスタ１２がオフの際の電圧Ｖｔの波形の一例を示す図である。
　１００Ｖ系の交流電圧Ｖａｃ１に応じた整流電圧Ｖｒｅｃ１が力率改善回路３に入力されると、補助巻線Ｌ２から出力される電圧は、
　Ｖｚｃｄ１＝Ｖｏｕｔ－（２）１／２×Ｖｒｅｃ１×（Ｎｓ／Ｎｐ）・・・（１）
となる。
　また、トランジスタ１２がオフの際の端子Ｔの電圧は、
　Ｖｔ１＝（Ｖｚｃｄ１－０．７）×Ｒ１４ｂ÷（Ｒ１４ａ＋Ｒ１４ｂ）・・・（２）
となる。
　一方、２００Ｖ系の交流電圧Ｖａｃ２に応じた整流電圧Ｖｒｅｃ２が力率改善回路３に入力されると、補助巻線Ｌ２から出力される電圧は、
　Ｖｚｃｄ２＝Ｖｏｕｔ－（２）１／２×Ｖｒｅｃ２×（Ｎｓ／Ｎｐ）・・・（３）
となる。
　また、トランジスタ１２がオフの際の端子Ｔの電圧は、
　Ｖｔ２＝（Ｖｚｃｄ２－０．７）×Ｒ１４ｂ÷（Ｒ１４ａ＋Ｒ１４ｂ）・・・（４）
となる。
　したがって、トランジスタ１２がオフの際の端子Ｔの電圧Ｖｔは、交流電圧Ｖａｃの振幅が小さくなる程高くなる。そして、図３から明らかなように、交流電圧Ｖａｃの半周期（位相角が０～１８０°まで変化する期間）において、位相角９０°の際の電圧Ｖｔ１，Ｖｔ２が夫々最低となる。そして、電圧Ｖｔ１の最低値は、電圧Ｖｔ２の最低値より高くなる。
　本実施形態の入力検出回路２３は、電圧Ｖｔ１の最低値及び電圧Ｖｔ２の最低値の間に設定された基準電圧Ｖｒｅｆ３と、電圧Ｖｔと、を比較することにより、交流電圧Ｖａｃが１００Ｖ系であるか２００Ｖ系であるかを判定している。
　具体的には、入力検出回路２３は、電圧Ｖｔが、基準電圧Ｖｒｅｆ３より低くなる期間が所定期間あると、２００Ｖ系の交流電圧Ｖａｃ２が入力されていることを判定する。一方、入力検出回路２３は、電圧Ｖｔが、基準電圧Ｖｒｅｆ３より低くなる期間がないと、１００Ｖ系の交流電圧Ｖａｃ１が入力されていることを判定する。なお、詳細は後述するが、例えば、交流電圧Ｖａｃの半周期の期間、電圧Ｖｔが、基準電圧Ｖｒｅｆ３より低くならなければ、電圧Ｖｔが、基準電圧Ｖｒｅｆ３より低くなる期間がないと判定できる。
＜＜入力検出回路２３の一例＞＞
　図４は、入力検出回路２３の一例を示す図である。図４に示すように、入力検出回路２３（判定回路）は、クロック出力回路４０、基準電圧出力回路４１、比較回路４２、ＯＲ回路４３、第１タイマ回路４４、第２タイマ回路４５を有する。
　クロック出力回路４０は、所定周期を有するクロック信号ｑ１を第１タイマ回路４４に出力する。本実施形態のクロック信号ｑ１は、例えば、駆動信号Ｖｄｒと同じ周期の信号であり、駆動信号Ｖｄｒであっても良い。
　基準電圧出力回路４１は、比較回路４２に対し、信号Ｖｊに応じたレベルの基準電圧Ｖｒｅｆ３を出力する。例えば、基準電圧出力回路４１は、後述する第２タイマ回路４５からＬレベルの信号Ｖｊが出力されると、基準電圧Ｖｒｅｆ３のレベルを上昇させる。一方、基準電圧出力回路４１は、Ｈレベルの信号Ｖｊが出力されると、基準電圧Ｖｒｅｆ３のレベルを低下させる。本実施形態の基準電圧Ｖｒｅｆ３は、Ｈレベルの信号Ｖｊに基づいて、第１レベル（例えば２．０Ｖ）の基準電圧Ｖｒｅｆ３を出力し、Ｌレベルの信号Ｖｊに基づいて、第１レベルより高い第２レベル（例えば２．１Ｖ）の基準電圧Ｖｒｅｆ３を出力する。
　比較回路４２は、トランジスタ１２がオフの際の端子Ｔの電圧Ｖｔと、基準電圧Ｖｒｅｆ３とを比較する。具体的には、比較回路４２は、非反転入力端子が端子Ｔに接続されており、電圧Ｖｔと、基準電圧Ｖｒｅｆ３とを比較し、比較結果として制御信号Ｖｃ０を出力する。
　また、上述のように、本実施形態では、トランジスタ１２がオンの際の電圧Ｖｔは、電圧Ｖｓであるが、トランジスタ１２がオフの際の電圧Ｖｔ＝（Ｖｚｃｄ－０．７）×Ｒ１４ｂ÷（Ｒ１４ａ＋Ｒ１４ｂ）となる。また、基準電圧Ｖｒｅｆ３は、トランジスタ１２がオンの際の電圧Ｖｓより十分高く、かつ、図３で示した関係にある。つまり、「基準電圧Ｖｒｅｆ３」は、電圧Ｖｔ１の最低値及び電圧Ｖｔ２の最低値の間に設定された電圧である。
　ＯＲ回路４３は、比較回路４２からＨレベルの制御信号Ｖｃ０、Ｈレベルの初期化信号ｉｎｉ１が入力されると、Ｈレベルの制御信号Ｖｃ１を、第１タイマ回路４４に出力する。なお、Ｈレベルの制御信号Ｖｃ１は、第１タイマ回路４４のカウント値をリセットさせる信号である。
　第１タイマ回路４４は、端子Ｔの電圧Ｖｔが基準電圧Ｖｒｅｆ３よりも低い期間が期間Ｔ１（第１期間）継続したか否か検出する。なお、２００Ｖ系の交流電圧Ｖａｃ２が入力されて際には、電圧Ｖｔが基準電圧Ｖｒｅｆ３よりも低い期間が期間Ｔ１経過することになるため、第１タイマ回路４４は、２００Ｖ系の交流電圧Ｖａｃ２が入力されていることを検出する。
　第１タイマ回路４４は、３ビットのカウンタに相当するＤフリップフロップＦ１～Ｆ３と、ＲＳフリップフロップＦ４を含む。なお、ＤフリップフロップＦ１～Ｆ３は、３段であるが、これに限られない。
　ＤフリップフロップＦ１のＤ入力には、所定の電源電圧が印加され、ＤフリップフロップＦ２のＤ入力には、ＤフリップフロップＦ１のＱ出力が入力される。ＤフリップフロップＦ３のＤ入力には、ＤフリップフロップＦ２のＱ出力が入力される。そして、ＤフリップフロップＦ１～Ｆ３には、クロック信号ｑ１が入力される。したがって、ＤフリップフロップＦ１～Ｆ３は、リセットが解除され、クロック信号ｑ１が３周期分だけ変化すると、ＤフリップフロップＦ３のＱ出力は、Ｈレベルとなる。なお、本実施形態では、クロック信号ｑ１が３周期分変化する期間を“期間Ｔ１”とする。
　ＲＳフリップフロップＦ４のＳ入力には、ＤフリップフロップＦ３のＱ出力が入力される。したがって、ＤフリップフロップＦ３のＱ出力がＨレベルになると、ＲＳフリップフロップＦ４のＱ出力もＨレベルになる。また、ＲＳフリップフロップＦ４のＱ出力は、第２タイマ回路４５のＲ入力に入力される。このため、第１タイマ回路４４の出力がＨレベルとなり、期間Ｔ１を計時すると、つまり、２００Ｖ系の交流電圧Ｖａｃ２が入力されると、第２タイマ回路４５はリセットされる。
　第２タイマ回路４５は、クロック出力回路（不図示）からのクロック信号ｑ２に基づいて、例えば、交流電圧Ｖａｃの半周期の期間Ｔ２（第２期間）を計時する。具体的には、第２タイマ回路４５は、クロック信号ｑ２に基づいて、カウント値をインクリメントし、期間Ｔ２を示す“カウント値Ｘ”となると、Ｈレベルの信号Ｖｊを出力する。
　なお、一般に、交流電圧Ｖａｃの商用周波数は、例えば５０～６０Ｈｚと幅がある。ここでは、「期間Ｔ２」は、１００Ｖ系の交流電圧Ｖａｃ１、２００Ｖ系の交流電圧Ｖａｃ２において、最も低い周波数（例えば、５０Ｈｚ）に基づいて、期間Ｔ２が定められることとする。
　一方、第２タイマ回路４５は、第１タイマ回路４４が２００Ｖ系の交流電圧Ｖａｃ２を検出し、カウント値がリセットされると、Ｌレベルの信号Ｖｊを出力する。なお、第２タイマ回路４５は、初期化信号ｉｎｉ２が入力されると、例えば“カウント値Ｘ”が設定され、Ｈレベルの信号Ｖｊを出力する。
　このように、本実施形態では、２００Ｖ系の交流電圧Ｖａｃ２が検出されない限り、第２タイマ回路４５のカウント値はリセットされることはない。したがって、第２タイマ回路４５から出力されるＨレベルの信号Ｖｊ（第１信号）は、入力されている交流電圧Ｖａｃが１００Ｖ系の交流電圧Ｖａｃ１であることを示す。
　一方、第２タイマ回路４５から出力されるＬレベルの信号Ｖｊ（第２信号）は、入力されている交流電圧Ｖａｃが２００Ｖ系の交流電圧Ｖａｃ２であることを示す。
＝＝＝＝＝ＡＣ－ＤＣコンバータ１の動作＝＝＝＝＝
　ここで、図５を参照しつつ、２００Ｖ系の交流電圧Ｖａｃ２が入力されている際のＡＣ－ＤＣコンバータ１の主要な回路の動作について説明する。まず、時刻ｔ０に、駆動信号ＶｄｒがＬレベルとなり、トランジスタ１２がオフすると、補助巻線Ｌ２の電圧Ｖｚｃｄ２は、正の電圧である“Ｖｏｕｔ－（２）１／２×Ｖｒｅｃ２×（Ｎｓ／Ｎｐ）”まで増加する。
　その後、トランジスタ１２のオフにともない、インダクタ電流ＩＬが減少して主巻線Ｌ１に生じる電圧が小さくなると、補助巻線Ｌ２の電圧Ｖｚｃｄ２は低下する。この結果、端子Ｔの電圧Ｖｔ２も低下することになる。
　そして、時刻ｔ１に、端子Ｔの電圧Ｖｔ２が、閾値電圧Ｖｔｈより低くなると、ゼロ電流検出回路２２は、インダクタ電流ＩＬがゼロになったことを示すＨレベルの信号Ｖｚを出力する。
　時刻ｔ１にＨレベルの信号Ｖｚが出力されてから、信号Ｖｊのレベルに応じて設定された所定時間ｔｄ２の経過後の時刻ｔ２になると、遅延回路２４は、Ｈレベルの信号Ｖｄを出力する。このため、ＯＲ回路３０からもＨレベルの信号Ｖｓが出力され、フリップフロップ３２は、Ｈレベルの駆動信号Ｖｄｒを出力し、トランジスタ１２をオンする。
　上述のように、遅延回路２４における遅延時間ｔｄ（ｔｄ１，ｔｄ２）は、トランジスタ１２のドレイン－ソース電圧Ｖｄｓが小さい(例えば、ほぼゼロ)になるタイミングでトランジスタ１２がオンされるよう、設定されている。これにより、トランジスタ１２のスイッチング損失が小さくなる。
　時刻ｔ２にトランジスタ１２がオンになると、インダクタ電流ＩＬは増加する。この際、上述のように電圧Ｖｚｃｄ２は、負電圧になるため、ダイオード１５はオフし、端子Ｔには、電流検出抵抗１３で生じた電圧Ｖｓが印加される。つまり、この際、電圧Ｖｔ２＝Ｖｓとなる。
　また、時刻ｔ２において、ランプ発振器２６は、Ｈレベルの信号Ｖｓの入力に基づいて、信号Ｖｊのレベルに応じて設定された傾きのランプ波Ｖｒｐを出力する。
　そして、時刻ｔ３において、ランプ波Ｖｒｐのレベルが誤差電圧Ｖｅのレベルとなると、比較回路２８は、Ｈレベルの信号Ｖｃを出力するため、Ｈレベルの信号Ｖｒがフリップフロップ３２に出力される。そして、フリップフロップ３２は、Ｌレベルの駆動信号Ｖｄｒを出力するため、トランジスタ１２はオフされる。時刻ｔ３以降、時刻ｔ０～ｔ３までの動作が繰り返される。
　ここで、ＡＣ－ＤＣコンバータ１が目的レベルの出力電圧Ｖｏｕｔを生成し、一定の負荷に電力を供給している際、帰還電圧Ｖｆｂ及び誤差電圧Ｖｅは一定になる。このため、トランジスタ１２のオン期間（例えば、時刻ｔ２～ｔ３）も一定になる。そして、トランジスタ１２がオンする際に、整流電圧Ｖｒｅｃ２のレベルが高くなると、インダクタ電流ＩＬも大きくなる。したがって、このような場合、インダクタ電流ＩＬのピーク波形は、整流電圧Ｖｒｅｃ２の波形と相似形になるため、ＡＣ－ＤＣコンバータ１の力率は改善される。
　なお、ここでは、２００Ｖ系の交流電圧Ｖａｃ２が入力されている場合について説明したが、１００Ｖ系の交流電圧Ｖａｃ１が入力されている場合でも、遅延時間ｔｄ、ランプ波Ｖｒｐの傾きが異なる以外は、同様である。
＜＜入力検出回路２３の動作＞＞
　つぎに、２００Ｖ系の交流電圧Ｖａｃ２が入力されている際の入力検出回路２３の動作について説明をする。
　図６は、交流電圧Ｖａｃ２が変化する際の電圧Ｖｔ２の一例であり、図７は、入力検出回路２３の主要な波形を示す図である。
　なお、ここでは、時刻ｔ１０のＡＣ－ＤＣコンバータ１の起動時に、初期化信号ｉｎｉ１、ｉｎｉ２が入力され、入力検出回路２３は、第１タイマ回路４４と第２タイマ回路４５がリセットされていることとする。
　時刻ｔ１０～ｔ１１の期間において、電圧Ｖｔ２が基準電圧Ｖｒｅｆ３より高い場合、比較回路４２からは、トランジスタ１２がオフとなる毎に、Ｈレベルの信号Ｖｃ０が出力される。
　この結果、第１タイマ回路４４はリセットされ続けるため、第１タイマ回路４４から出力される信号Ｖｃ２がＨレベルになることはなく、第２タイマ回路４５がリセットされることはない。したがって、第２タイマ回路４５からは、Ｈレベルの信号Ｖｊが出力される。
　時刻ｔ１１以降、電圧Ｖｔ２が基準電圧Ｖｒｅｆ３より低くなるため、比較回路４２の信号Ｖｃ０、ＯＲ回路４３の信号Ｖｃ１はＬレベルになる。このため、第１タイマ回路４４のリセットが解除される。
　時刻ｔ１２にクロック信号ｑ１がＨレベルになると、ＤフリップフロップＦ１のＱ出力はＨレベルになる。また、時刻ｔ１３にクロック信号ｑ１がＨレベルになると、ＤフリップフロップＦ２のＱ出力はＨレベルになり、時刻ｔ１４にクロック信号ｑ１がＨレベルになると、ＤフリップフロップＦ３のＱ出力はＨレベルになる。つまり、時刻ｔ１２～ｔ１４において、クロック信号ｑ１がＨレベルに変化する期間Ｔ１が経過すると、ＲＳフリップフロップＦ４のＱ出力である信号Ｖｃ２がＨレベルとなり、第２タイマ回路４５がリセットされる。
　この結果、時刻ｔ１４において、第２タイマ回路４５からの信号Ｖｊが、ＨレベルからＬレベルに変化する。つまり、第２タイマ回路４５は、交流電圧Ｖａｃが、２００Ｖ系の交流電圧Ｖａｃ２であることを判定する。
　時刻ｔ１５になると、電圧Ｖｔ２が基準電圧Ｖｒｅｆ３より高くなるため、時刻ｔ１０～ｔ１１までの期間と同様に、トランジスタ１２がオフとなる毎に、ＯＲ回路４３からはＨレベルの信号Ｖｃ１が出力される。したがって、第１タイマ回路４４はリセットされ続けるため、第１タイマ回路４４から出力される信号Ｖｃ２はＬレベルとなる。
　そして、時刻ｔ１５以降、第２タイマ回路４５のカウント値は、クロック信号ｑ２に基づいてインクリメントされる。
　ここで、仮に、時刻ｔ１５から交流電圧Ｖａｃの期間Ｔ２、第２タイマ回路４５のカウント値がインクリメントされると、第２タイマ回路４５からの信号Ｖｊは、Ｈレベルに変化する。しかしながら、図６に示すように、時刻ｔ１５以降の時刻ｔ１６において、電圧Ｖｔ２は、基準電圧Ｖｒｅｆ３より低くなり、時刻ｔ１１の動作が繰り返されることになる。したがって、本実施形態では、時刻ｔ１５から期間Ｔ２だけ、第２タイマ回路４５のカウント値がインクリメントされることはなく、第２タイマ回路４５からは、交流電圧Ｖａｃが、２００Ｖ系の交流電圧Ｖａｃ２であることを示すＬレベルの信号Ｖｊが出力され続ける。
　なお、ここでは図示していないが、ＡＣ－ＤＣコンバータ１に入力される電圧が、１００Ｖ系の交流電圧Ｖａｃ１の場合、第２タイマ回路４５はリセットされることはない。したがって、このような場合、第２タイマ回路４５からは、交流電圧Ｖａｃが、１００Ｖ系の交流電圧Ｖａｃ１であることを示すＨレベルの信号Ｖｊが出力され続ける。
＝＝＝＝＝まとめ＝＝＝＝＝
　以上、本実施形態のＡＣ－ＤＣコンバータ１について説明した。本実施形態の駆動回路２０は、端子Ｔの電圧Ｖｔに基づいて、インダクタ電流ＩＬや入力される交流電圧Ｖａｃの振幅を検出する。したがって、駆動回路２０では、２つの対象が検出される際に、２つの端子が設けられていない。したがって、本実施形態では、検出対象が複数ある場合であっても、端子の数の増加を抑制できる。
　また、比較回路２９は、トランジスタ１２がオンした際の端子Ｔの電圧Ｖｔに基づいて、過電流を検出する。このため、本実施形態では、過電流を検出する際にも端子の数の増加が抑制される。
　また、図３に示すように、トランジスタ１２がオフの際の端子Ｔの電圧Ｖｔは、入力される交流電圧Ｖａｃの振幅（レベル）によって変化する。このため、入力検出回路２３は、電圧Ｖｔ１，Ｖｔ２の間に設けられた基準電圧Ｖｒｅｆ３に基づいて、交流電圧Ｖａｃが１００Ｖ系の電圧であるか、２００Ｖ系の電圧であるかを判定することができる。
　また、例えば、電圧Ｖｔが、基準電圧Ｖｒｅｆ３より低くなると直ちに入力される交流電圧Ｖａｃが２００Ｖ系であると判定しても良い。しかしながら、このような構成とすると、ノイズ等により電圧Ｖｔが基準電圧Ｖｒｅｆ３より低くなり、誤判定してしまいことがある。本実施形態の入力検出回路２３は、電圧Ｖｔが、基準電圧Ｖｒｅｆ３より低い期間が期間Ｔ１継続した後に、判定しているため、より正確な判定が可能となる。
　また、基準電圧出力回路４１は、２００Ｖ系の交流電圧Ｖａｃ２が入力されている場合、基準電圧Ｖｒｅｆ３のレベルを上昇させる。このため、入力検出回路２３は、電圧Ｖｔがノイズ等により変動した場合であっても、精度よく、入力される交流電圧Ｖａｃの種別を判定できる。なお、本実施形態では、基準電圧Ｖｒｅｆ３が変化することとしたが、例えば、基準電圧Ｖｒｅｆ３が一定で、比較回路４２が、ヒステリシスを有しても同様の効果を得ることができる。
　また、遅延回路２４は、ゼロ電流検出回路２２からＨレベルの信号Ｖｚが入力されると、信号Ｖｊのレベルに応じた時間後にトランジスタ１２をオンに切り替えるためのＨレベルの信号Ｖｄ（第１指示信号）をＯＲ回路３０に出力する。具体的には、遅延回路２４は、“Ｈレベル”の信号Ｖｊが入力されている際、インダクタ電流ＩＬがゼロとなったことが検出されてから時間ｔｄ１（第１時間）が経過した後、トランジスタ１２をオンするため信号Ｖｄを出力する。
　また、１００Ｖ系の電圧が入力される際の電圧Ｖｄｓの変化は、２００Ｖ系の電圧が入力される際の電圧Ｖｄｓの変化より緩やかになる。遅延回路２４は、トランジスタ１２のスイッチング損失を低減するためには、２００Ｖ系の電圧が入力されている際の遅延時間ｔｄ２を、１００Ｖ系の電圧が入力されている際の遅延時間ｔｄ１より短くしている。このため、本実施形態では、トランジスタ１２のスイッチング損失を低減される。
　また、交流電圧Ｖａｃの振幅が大きくなると、トランジスタ１２がオンの際のインダクタ電流ＩＬは大きくなる。本実施形態では、ランプ発振器２６は、２００Ｖ系の電圧が入力されている際の傾きＳ２を、１００Ｖ系の電圧が入力されている際の傾きＳ１より急にしている。このため、交流電圧Ｖａｃの振幅が大きくなると、トランジスタ１２のオン時間は短くなる。したがって、インダクタ電流ＩＬは、交流電圧Ｖａｃによらず、ほぼ一定となる。
　また、端子Ｔと、補助巻線Ｌ２との間には、ダイオード１５が設けられている。そして、トランジスタ１２がオンの際にはダイオード１５はオフされ、トランジスタ１２がオフの際にはダイオード１５はオンされる。このため、端子Ｔの電圧Ｖｔには、トランジスタ１２のオン、オフに応じて、電圧Ｖｓ、電圧Ｖｚｃｄが印加される。
　上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。また、本発明は、その趣旨を逸脱することなく、変更や改良され得るとともに、本発明にはその等価物が含まれるのはいうまでもない。
　例えば、入力検出回路２３は、初期化信号ｉｎｉ１、ｉｎｉ２によって初期化されると、例えば２００Ｖの定格電圧であることを示すＬレベルの判定結果Ｖｊを出力するが、１００Ｖの定格電圧であることを示すＨレベルの判定結果Ｖｊを出力するように構成してもよい。
１　ＡＣ－ＤＣコンバータ
２　整流回路
３　力率改善回路
１０　チョッパ回路
１１　トランス
１２　トランジスタ
１３　電流検出抵抗
１４ａ，１４ｂ，１８ａ，１８ｂ　分圧抵抗
１５，１６　ダイオード
１７　コンデンサ
２０　駆動回路
２１ａ　マイナス電圧クランプ回路
２１ｂ　プラス電圧クランプ回路
２２　ゼロ電流検出回路
２３　入力検出回路
２４　遅延回路
２５　タイマ回路
２６　ランプ発振器
２７　誤差増幅回路
２８，２９，４２　比較回路
３０，３１，４３　ＯＲ回路
３２　フリップフロップ
４１　基準電圧出力回路
４４　第１タイマ回路
４５　第２タイマ回路

Claims (9)

  1. 　交流電圧を整流した整流電圧が印加される主巻線と、前記主巻線に生じる電圧と逆極性の電圧を生じさせる補助巻線と、を有するトランスにおける前記主巻線に流れるインダクタ電流を制御するトランジスタを駆動する集積回路であって、
    　前記トランジスタがオフの際に前記補助巻線の電圧に応じた電圧が印加される端子と、
    　前記トランジスタがオフの際の前記端子の電圧に基づいて、前記インダクタ電流の電流値が第１電流値よりも小さいことを検出する第１検出回路と、
    　前記トランジスタがオフの際の前記端子の電圧に基づいて、前記交流電圧が第１交流電圧か、前記第１交流電圧より振幅の大きい第２交流電圧かを判定する判定回路と、
    　前記第１検出回路の検出結果と、前記判定回路の判定結果と、前記交流電圧から生成される出力電圧と、に基づいて、前記トランジスタを駆動する駆動回路と、
    　を備えることを特徴とする集積回路。
  2. 　請求項１に記載の集積回路であって、
    　第２検出回路を更に含み、
    　前記端子には、
    　前記トランジスタがオンの際に前記トランジスタに流れる電流に応じた電圧が印加され、前記トランジスタがオフの際に前記補助巻線の電圧に応じた電圧が印加され、
    　前記第２検出回路は、
    　前記トランジスタがオンの際の前記端子の電圧に基づいて、前記インダクタ電流の電流値が第２電流値より大きいか否かを検出し、
    　前記駆動回路は、
    　前記第１検出回路の検出結果と、前記第２検出回路の検出結果と、前記判定回路の判定結果と、前記出力電圧と、に基づいて前記トランジスタを駆動すること、
    　を特徴とする集積回路。
  3. 　請求項１または請求項２に記載の集積回路であって、
    　前記判定回路は、
    　前記端子の電圧が基準電圧より高い期間に基づいて、前記交流電圧が前記第１交流電圧であると判定し、前記端子の電圧が前記基準電圧より低い期間に基づいて、前記交流電圧が前記第２交流電圧であると判定すること、
    　を特徴とする集積回路。
  4. 　請求項３に記載の集積回路であって、
    　前記判定回路は、
    　前記トランジスタがオフの際の前記端子の電圧と、前記基準電圧とを比較する比較回路と、
    　前記端子の電圧が前記基準電圧より低い期間が第１期間継続したか否か検出する第１タイマ回路と、
    　前記端子の電圧が前記基準電圧より高い期間が第２期間継続すると、前記判定結果として前記交流電圧が前記第１交流電圧であることを示す第１信号を出力し、前記第１タイマ回路が前記端子の電圧が前記基準電圧より低い期間が前記第１期間継続することを検出すると、前記判定結果として前記交流電圧が前記第２交流電圧であることを示す第２信号を出力する第２タイマ回路と、を含むこと、
    　を特徴とする集積回路。
  5. 　請求項４に記載の集積回路であって、
    　前記第１信号に基づいて、第１レベルの前記基準電圧を出力し、前記第２信号に基づいて、前記第１レベルより高い第２レベルの前記基準電圧を出力する基準電圧出力回路を含むこと、
    　を特徴とする集積回路。
  6. 　請求項４に記載の集積回路であって、
    　前記駆動回路は、
    　前記第１信号が入力されている際、前記インダクタ電流の電流値が第１電流値より小さいことが検出されてから第１時間が経過した後、前記トランジスタをオンするための第１指示信号を出力し、
    　前記第２信号が入力されている際、前記インダクタ電流の電流値が第１電流値より小さいことが検出されてから前記第１時間よりも短い第２時間が経過した後、前記第１指示信号を出力する遅延回路を含むこと、
    　を特徴とする集積回路。
  7. 　請求項６に記載の集積回路であって、
    　前記駆動回路は、
    　前記第１信号が入力されている際、前記第１指示信号が出力されてから第１の傾きを有するランプ波を出力し、前記第２信号が入力されている際、前記第１指示信号が出力されてから前記第１の傾きより急な第２の傾きを有する前記ランプ波を出力する発振回路と、
    　前記出力電圧のレベルと、前記出力電圧の目的レベルとの誤差に応じた誤差電圧を出力する誤差増幅回路と、
    　前記ランプ波が前記誤差電圧より高くなると、前記トランジスタをオフするための第２指示信号を出力する信号出力回路と、
    　を含むことを特徴とする集積回路。
  8. 　請求項１に記載の集積回路であって、
    　前記端子には、前記補助巻線との間に設けられたダイオードと、前記トランジスタに流れる電流を検出するための抵抗と、が接続されること、
    　を特徴とする集積回路。
  9. 　交流電圧を整流した整流電圧が印加される主巻線と、前記主巻線に生じる電圧と逆極性の電圧を生じさせる補助巻線と、を有するトランスと、
    　前記主巻線に流れるインダクタ電流を制御するトランジスタと、
    　前記トランジスタを駆動する集積回路と、を備え
    　前記集積回路は、
    　前記トランジスタがオフの際に前記補助巻線の電圧に応じた電圧が印加される端子と、
    　前記トランジスタがオフの際の前記端子の電圧に基づいて、前記インダクタ電流の電流値が第１電流値よりも小さいことを検出する第１検出回路と、
    　前記トランジスタがオフの際の前記端子の電圧に基づいて、前記交流電圧が第１交流電圧か、前記第１交流電圧より振幅の大きい第２交流電圧かを判定する判定回路と、
    　前記第１検出回路の検出結果と、前記判定回路の判定結果と、前記交流電圧から生成される出力電圧と、に基づいて、前記トランジスタを駆動する駆動回路と、
    　を含むこと特徴とする電源回路。
PCT/JP2020/003655 2019-03-11 2020-01-31 集積回路及び電源回路 WO2020183972A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202080004697.3A CN112602258A (zh) 2019-03-11 2020-01-31 集成电路及电源电路
JP2021505583A JP7024912B2 (ja) 2019-03-11 2020-01-31 集積回路及び電源回路
US17/183,099 US11705802B2 (en) 2019-03-11 2021-02-23 Integrated circuit and power supply circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019043576 2019-03-11
JP2019-043576 2019-03-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/183,099 Continuation US11705802B2 (en) 2019-03-11 2021-02-23 Integrated circuit and power supply circuit

Publications (1)

Publication Number Publication Date
WO2020183972A1 true WO2020183972A1 (ja) 2020-09-17

Family

ID=72426369

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/003655 WO2020183972A1 (ja) 2019-03-11 2020-01-31 集積回路及び電源回路

Country Status (4)

Country Link
US (1) US11705802B2 (ja)
JP (1) JP7024912B2 (ja)
CN (1) CN112602258A (ja)
WO (1) WO2020183972A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114499116A (zh) * 2022-01-24 2022-05-13 上海翰迈电子科技有限公司 用于变换器的过零状态检测装置及变换器装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007074813A (ja) * 2005-09-06 2007-03-22 Sharp Corp 電源装置
US20090323374A1 (en) * 2008-06-25 2009-12-31 Fairchild Korea Semiconductor Ltd. Switch Control Device And Converter Including The Same
JP2011091900A (ja) * 2009-10-20 2011-05-06 Mitsubishi Electric Corp 電源回路及び照明装置
JP2017060271A (ja) * 2015-09-15 2017-03-23 富士電機株式会社 スイッチング電源装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101026248B1 (ko) 2004-09-21 2011-03-31 페어차일드코리아반도체 주식회사 역률 보상 회로
KR20100005486A (ko) * 2008-07-07 2010-01-15 페어차일드코리아반도체 주식회사 스위치 제어 장치 및 이를 포함하는 컨버터
EP2642823B1 (en) * 2012-03-24 2016-06-15 Dialog Semiconductor GmbH Method for optimizing efficiency versus load current in an inductive boost converter for white LED driving
CN103683918B (zh) 2012-09-25 2017-09-01 富士电机株式会社 开关电源装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007074813A (ja) * 2005-09-06 2007-03-22 Sharp Corp 電源装置
US20090323374A1 (en) * 2008-06-25 2009-12-31 Fairchild Korea Semiconductor Ltd. Switch Control Device And Converter Including The Same
JP2011091900A (ja) * 2009-10-20 2011-05-06 Mitsubishi Electric Corp 電源回路及び照明装置
JP2017060271A (ja) * 2015-09-15 2017-03-23 富士電機株式会社 スイッチング電源装置

Also Published As

Publication number Publication date
US11705802B2 (en) 2023-07-18
US20210175791A1 (en) 2021-06-10
JP7024912B2 (ja) 2022-02-24
JPWO2020183972A1 (ja) 2021-10-14
CN112602258A (zh) 2021-04-02

Similar Documents

Publication Publication Date Title
US9660519B2 (en) Switching power supply circuit and power factor correction circuit
US11201556B2 (en) Accurate peak detection architecture for secondary controlled AC-DC converter
US11165362B2 (en) Accurate valley detection for secondary controlled flyback converter
US10903752B2 (en) AC-DC converter with secondary side-control and synchronous rectifier sense architecture
US9812856B2 (en) Modulation mode control circuit, switch control circuit including the modulation mode control circuit and power supply device including the switch control circuit
US9742289B2 (en) Integrated circuit and switching power-supply device
US9831763B2 (en) Capacitor discharge circuit for power supply EMI filters
KR101858059B1 (ko) 스위치 제어 회로, 및 이를 포함하는 역률 보상기 및 그 구동 방법
WO2020026653A1 (ja) スイッチング電源装置の制御装置
US8749999B2 (en) Controller and power converter using the same for clamping maximum switching current of power converter
JP7004113B2 (ja) スイッチング制御回路、スイッチング制御方法
WO2020183972A1 (ja) 集積回路及び電源回路
US9716427B2 (en) Power factor correction circuit having bottom skip controller
US11245328B2 (en) Integrated circuit and power supply circuit
US9502983B2 (en) Power supply device capable of varying switching frequency according to load condition
US9748849B2 (en) Power supply
US11336201B2 (en) Integrated circuit and power supply circuit
KR20150112838A (ko) 전력 공급 장치
US20240055974A1 (en) Switching control circuit and power supply circuit
US20220224218A1 (en) Integrated circuit and power supply circuit
JP2022120992A (ja) 電源制御装置、およびフライバックコンバータ
JP2021040429A (ja) 集積回路、電源回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20769491

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021505583

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20769491

Country of ref document: EP

Kind code of ref document: A1