WO2020026653A1

WO2020026653A1 - スイッチング電源装置の制御装置

Info

Publication number: WO2020026653A1
Application number: PCT/JP2019/025406
Authority: WO
Inventors: 園部　孝二
Original assignee: 富士電機株式会社
Priority date: 2018-08-02
Filing date: 2019-06-26
Publication date: 2020-02-06
Also published as: US20200358360A1; CN111684697A; JP6966001B2; JPWO2020026653A1; CN111684697B; US11411498B2

Abstract

スタンバイモードを継続すべきなのに誤ってノーマルモードに戻ってしまうことを回避したスイッチング電源装置の制御装置を提供する。　スタンバイ検出回路（３７）は、共振電流から求められたＣＡ端子の負荷電流信号が軽負荷であるかどうかを判断する比較器（４２）と、ＦＢ端子のフィードバック信号が閾値（ｒｅｆ２）より高いかどうかを判断する比較器（４１）と、比較器（４１）の信号（ｆｂｃｏｍｐ）を一定時間遅延させる遅延回路（４３）と、比較器（４１）および遅延回路（４３）の出力を入力するＮＯＲ回路（４４）とを備え、軽負荷のときに、フィードバック信号が閾値（ｒｅｆ２）より高い期間が一定時間を越えて継続したときに負荷がスタンバイモードからノーマルモードに戻ったと判断する。

Description

スイッチング電源装置の制御装置

　本発明はスイッチング電源装置の制御装置に関し、特に負荷のスタンバイ状態とノーマル状態とを検出し、スタンバイ状態のときには消費電力を低減させる機能を有する電流共振型のスイッチング電源装置の制御装置に関する。

　現在、スイッチング電源装置によって電源が供給される各種電気機器は、通常動作を行うノーマルモードおよび待機状態となるスタンバイモードを備えていることが一般的である。

　このようなスタンバイモードを備えた電気機器は、その待機状態ではノーマルモードの場合と比較して消費電力が低いため、スイッチング電源装置においてもスタンバイ状態を検出し、電源の供給能力を低減して、消費電力を低減させることが行われている。

　スイッチング電源装置は、その負荷である電気機器がスタンバイモードに入ったことを負荷からスタンバイ制御信号を受けることによって判断することができる（たとえば、特許文献１参照）。この特許文献１に記載のスイッチング電源装置では、負荷からのスタンバイ制御信号は、出力電圧を検出して制御ＩＣ（Integrated Circuit）へフィードバックする出力電圧検出回路が受け、出力電圧を分圧する分圧回路の分圧比をスタンバイモードの分圧比に切り替える。これにより、制御ＩＣは、スタンバイ制御信号によるフィードバック電圧の変化を検出して、負荷からスタンバイの指示があったと判断し、スタンバイモードに入るようにしている。

　スイッチング電源装置は、また、スタンバイモードのときに、スイッチングを一定期間行うスイッチング期間と一定期間スイッチングを停止する停止期間とを繰り返すようなバースト制御を行うことも知られている（たとえば、特許文献２参照）。スイッチング動作に停止期間を設けることで、スイッチング電源装置のスタンバイモード時の待機電力は、大幅に削減される。このバースト制御のスイッチング期間において、スイッチングを停止するときおよびスイッチングを開始するときに、スイッチング動作が停止または開始するときの共振電流に依存した音鳴りが発生することがある。すなわち、スイッチングを急激に停止または開始すると共振電流が急激に減少または増加するという過渡現象が生じ、この過渡現象により共振回路に流れている電流の周波数成分に可聴ノイズが発生することがある。この可聴ノイズの周波数成分は、共振電流が大きいほど大きくなり、これが音鳴りの原因になっている。この音鳴りを防ぐために、特許文献２のスイッチング電源では、バースト制御における間欠的なスイッチングでも、ソフトスタート・ソフトエンドを行うようにしている。

特開２０１７－１０３８８９号公報特開２０１６－１１１７５８号公報

　上記のスイッチング電源装置は、フィードバック電圧の変化を検出してスタンバイモードに入るようにしているが、スタンバイモードを抜けてノーマルモードに戻るときも、そのタイミングをフィードバック電圧の変化に基づいて判断している。スイッチング電源装置の中には、安定動作に必要なフィードバックの応答時間が異なるものがあり、フィードバックの応答時間が早いと、負荷が軽い場合でも、スタンバイモードでのフィードバック電圧の変化が速くなるため、誤ってノーマルモードに戻ることがある。この場合、ノーマルモードに戻った瞬間にソフトスタート・ソフトエンドを行わない通常のスイッチングが開始されるので、共振電流が急激に増加する過渡現象が生じて、共振回路に流れている電流の周波数成分に可聴ノイズが発生するという問題点があった。

　本発明はこのような点に鑑みてなされたものであり、スタンバイモードを継続すべきなのに誤ってノーマルモードに戻ってしまうことを回避したスイッチング電源装置の制御装置を提供することを目的とする。

　本発明では、上記の課題を解決するために、負荷に一定の出力電圧を供給する電流共振型のスイッチング電源装置の制御装置が提供される。このスイッチング電源装置の制御装置は、共振回路の共振電流の一部を入力して平均化することにより負荷電流を表す負荷電流信号を出力する負荷電流検出回路と、出力電圧とその目標電圧との誤差をフィードバックしたフィードバック信号および負荷電流信号を入力し、負荷電流信号が軽負荷かどうかを判断する第１の閾値より低くなっているときであって、フィードバック信号が第２の閾値より低いときに負荷がスタンバイモードにあると判断し、フィードバック信号が第２の閾値より高くなっている期間が一定時間を越えて継続したときに負荷がノーマルモードにあると判断するスタンバイ検出回路と、を備えている。

　上記構成のスイッチング電源装置の制御装置は、スタンバイモードにあるときに、フィードバック信号が過渡的に第２の閾値より高くなっても、スタンバイ検出回路が出力する信号がノーマルモードに切り替わることがないという利点がある。

　本発明の上記および他の目的、特徴および利点は、本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。

本発明の実施の形態に係る制御装置を備えた電流共振型のスイッチング電源装置を示す回路図である。制御装置の構成例を示す図である。スタンバイ検出回路の構成例を示す回路図である。スタンバイ検出回路の遅延回路の構成例を示す回路図である。スタンバイ検出回路の遅延回路の入出力波形を示す図である。フィードバックの応答が遅い場合のスタンバイ検出回路の動作シーケンスを示す図である。フィードバックの応答が早い場合のスタンバイ検出回路の動作シーケンスを示す図である。

　以下、本発明の実施の形態について、負荷のスタンバイ状態を外部からの指示を受けることなく制御ＩＣの側で判断するようにした電流共振型のスイッチング電源装置に適用した場合を例に図面を参照して詳細に説明する。なお、図中、同一の符号で示される部分は、同一の構成要素を示している。

　図１は本発明の実施の形態に係る制御装置を備えた電流共振型のスイッチング電源装置を示す回路図、図２は制御装置の構成例を示す図である。なお、以下の説明において、端子名とその端子における電圧、信号などは、同じ符号を用いることがある。

　図１のスイッチング電源装置は、第１のコンバータ１０および第２のコンバータ２０の二段構成になっている。第１のコンバータ１０は、ＰＦＣ（Power Factor Correction：力率改善）昇圧コンバータであり、第２のコンバータ２０は、ＤＣ－ＤＣコンバータであり、ここでは、ハーフブリッジ電流共振コンバータの例を示している。

　第１のコンバータ１０において、交流電源ＡＣの両方の端子は、ダイオードブリッジＤＢの交流入力端子に接続され、ダイオードブリッジＤＢの正極出力端子は、平滑コンデンサＣ１の一方の端子に接続されている。平滑コンデンサＣ１の他方の端子は、ダイオードブリッジＤＢの負極出力端子に接続されている。ダイオードブリッジＤＢの正極出力端子は、また、インダクタＬｐの一方の端子に接続され、インダクタＬｐの他方の端子は、ダイオードＤｐのアノード端子に接続されている。インダクタＬｐの他方の端子は、また、ＮチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）とするスイッチング素子Ｑのドレイン端子に接続されている。スイッチング素子Ｑのゲート端子は、ＰＦＣ制御ＩＣ１１の出力端子に接続され、スイッチング素子Ｑのソース端子は、ダイオードブリッジＤＢの負極出力端子に接続されている。ダイオードＤｐのカソード端子は、平滑コンデンサＣｂｕｌｋの正極端子および第１のコンバータ１０の出力端子に接続され、平滑コンデンサＣｂｕｌｋの負極端子は、ダイオードブリッジＤＢの負極出力端子に接続されている。

　この第１のコンバータ１０は、交流電源ＡＣの交流入力電圧をダイオードブリッジＤＢで全波整流し、全波整流した脈流を平滑コンデンサＣ１によって平滑化する。この平滑化された電圧は、インダクタＬｐ、スイッチング素子Ｑ、ＰＦＣ制御ＩＣ１１、ダイオードＤｐおよび平滑コンデンサＣｂｕｌｋによって構成される昇圧回路により昇圧され、昇圧された直流電圧に変換される。このとき、ＰＦＣ制御ＩＣ１１は、ダイオードＤｐから出力される平均電流波形を交流入力電圧の正弦波に近づけて力率を改善し、かつ、昇圧した直流の中間電圧Ｖｂｕｌｋを出力する。この第１のコンバータ１０の出力端子は、第２のコンバータ２０の入力端子となっている。

　第２のコンバータ２０にて、中間電圧Ｖｂｕｌｋを受ける２つの入力端子は、ハイサイドのスイッチング素子Ｑ１とローサイドのスイッチング素子Ｑ２とを直列接続したハーフブリッジ回路が接続されている。スイッチング素子Ｑ１，Ｑ２は、図示の例では、ＮチャネルＭＯＳＦＥＴを使用しているが、ＩＧＢＴ（Insulated Gate Bipolar Transistor）のような他の形式のスイッチング素子でもよい。

　スイッチング素子Ｑ１，Ｑ２の共通の接続点は、トランスＴ１の一次巻線Ｐ１の一端に接続され、一次巻線Ｐ１の他端は、共振コンデンサＣｒを介してスイッチング素子Ｑ１のドレイン端子に接続されている。ここで、トランスＴ１の一次巻線Ｐ１の励磁インダクタンス、一次巻線Ｐ１と二次巻線Ｓ１，Ｓ２との間にある漏れインダクタンス（リーケージインダクタンス）および共振コンデンサＣｒは、共振回路を構成している。なお、この実施の形態では、共振回路をスイッチング素子Ｑ１に並列に接続したが、スイッチング素子Ｑ２に並列に接続してもよい。共振回路の等価回路は、共振コンデンサＣｒ、リーケージインダクタンスおよびトランスＴ１の一次巻線Ｐ１の励磁インダクタンスの直列回路として表される。トランスＴ１の一次巻線Ｐ１の励磁インダクタンスは、動作モードによって共振回路の共振リアクトルを構成する場合と構成しない場合とがある。また、共振リアクトルとして、リーケージインダクタンスではなく、トランスとは別のリアクトルを共振コンデンサＣｒに直列に接続するようにしてもよい。

　トランスＴ１の二次巻線Ｓ１の一端は、ダイオードＤ１のアノード端子に接続され、二次巻線Ｓ２の一端は、ダイオードＤ２のアノード端子に接続されている。ダイオードＤ１，Ｄ２のカソード端子は、出力コンデンサＣｏの正極端子および出力端子２１ｐに接続されている。出力コンデンサＣｏの負極端子は、二次巻線Ｓ１，Ｓ２の共通の接続点、出力端子２１ｎおよびグランドに接続されている。二次巻線Ｓ１，Ｓ２、ダイオードＤ１，Ｄ２および出力コンデンサＣｏは、二次巻線Ｓ１，Ｓ２に生起された交流電圧を整流・平滑して直流電圧に変換する回路を構成し、スイッチング電源装置の出力回路を構成している。出力端子２１ｐ，２１ｎは、図示しない負荷に接続される。

　出力端子２１ｐは、抵抗Ｒ１を介してフォトカプラＰＣ１の発光ダイオードのアノード端子に接続され、発光ダイオードのカソード端子は、シャントレギュレータＳＲ１のカソード端子に接続されている。発光ダイオードの両端のアノード端子およびカソード端子には、抵抗Ｒ２が並列に接続されている。シャントレギュレータＳＲ１のアノード端子は、グランドに接続されている。シャントレギュレータＳＲ１は、出力コンデンサＣｏの正極端子とグランドとの間に直列接続された抵抗Ｒ３，Ｒ４の接続点に接続されたリファレンス端子を有している。シャントレギュレータＳＲ１は、リファレンス端子とカソード端子との間に、抵抗Ｒ５およびコンデンサＣ２の直列回路が接続されている。このシャントレギュレータＳＲ１は、内蔵の基準電圧と出力電圧Ｖｏ（出力コンデンサＣｏの両端電圧）を分圧した電位との差に応じた電流を発光ダイオードに流すものである。フォトカプラＰＣ１のフォトトランジスタは、そのコレクタ端子が第２のコンバータ２０の制御装置であるＬＬＣ制御ＩＣ２２のＦＢ端子に接続され、エミッタ端子がグランドに接続され、コレクタ端子およびエミッタ端子間には、コンデンサＣ３が接続されている。このフォトカプラＰＣ１およびシャントレギュレータＳＲ１は、出力電圧Ｖｏと基準電圧との誤差をＬＬＣ制御ＩＣ２２にフィードバックする回路を構成している。

　ＬＬＣ制御ＩＣ２２は、また、ハイサイドのスイッチング素子Ｑ１のゲート端子に接続されたＨＯ端子、ローサイドのスイッチング素子Ｑ２のゲート端子に接続されたＬＯ端子、ＩＳ端子、ＣＡ端子およびＣＳ端子を有している。ＩＳ端子は、コンデンサＣｓおよび抵抗Ｒｓの直列回路の共通接続点に接続されている。コンデンサＣｓおよび抵抗Ｒｓの直列回路は、交流的に共振コンデンサＣｒに並列に接続され、共振電流を分流する分流回路である。この分流回路で分流された電流は、電流検出用の抵抗Ｒｓにより電圧信号に変換されてＬＬＣ制御ＩＣ２２のＩＳ端子に共振電流、すなわち、負荷電流を表す信号として入力される。ＣＡ端子には、コンデンサＣｃａの一端が接続され、コンデンサＣｃａの他端は、グランドに接続されている。ＣＳ端子には、コンデンサＣｓｓの一端が接続され、コンデンサＣｓｓの他端は、グランドに接続されている。

　ＬＬＣ制御ＩＣ２２は、図２に示したように、ＦＢ端子が発振回路３１の入力端子に接続され、発振回路３１の出力端子は、制御回路３２に接続されている。制御回路３２のハイサイド出力端子は、レベルシフト回路３３を介してハイサイド駆動回路３４の入力端子に接続され、制御回路３２のローサイド出力端子は、ローサイド駆動回路３５の入力端子に接続されている。ハイサイド駆動回路３４の出力端子は、ＨＯ端子に接続され、ローサイド駆動回路３５の出力端子は、ＬＯ端子に接続されている。ＩＳ端子は、負荷電流検出回路３６の第１入力端子に接続され、この負荷電流検出回路３６の出力端子は、ＣＡ端子およびスタンバイ検出回路３７の第１入力端子に接続されている。負荷電流検出回路３６の第２入力端子には、制御回路３２から出力される信号ｓｗ＿ｃｔｒｌが入力されている。スタンバイ検出回路３７の第２入力端子は、ＦＢ端子に接続され、スタンバイ検出回路３７の出力端子は、制御回路３２の信号ｓｄｙｍｏの入力端子に接続されている。ＦＢ端子は、また、ソフトスタート回路３８の第１入力端子に接続され、ソフトスタート回路３８の第２入力端子は、ＣＳ端子に接続され、ソフトスタート回路３８の出力端子は、発振回路３１に接続されている。

　この第２のコンバータ２０では、出力電圧Ｖｏに応じてフォトカプラＰＣ１の電流が変化する。フォトカプラＰＣ１の発光ダイオードが発する光信号は、フォトトランジスタによって受光され、フィードバック電圧（ＦＢ端子電圧）となる。ＦＢ端子は、ＬＬＣ制御ＩＣ２２内で、図示しないプルアップ抵抗などにより高電位側にプルアップされていて、出力電圧Ｖｏに応じた値の電圧になっている。

　ＦＢ端子は、発振回路３１に接続されている。この発振回路３１は、たとえば、ＶＣＯ（Voltage-controlled oscillator：電圧制御発振器）であり、ノーマルモードではＦＢ端子電圧に応じた発振周波数の信号を出力する。発振回路３１はＦＢ端子電圧の変化に応じて発振周波数を変化させた信号を制御回路３２に入力し、制御回路３２はこれに基づき出力電圧Ｖｏが一定の電圧になるように制御する。

　負荷電流検出回路３６は、特許文献１の図５に示されている負荷検出回路と同じものであり、ＩＳ端子にコンデンサＣｓおよび抵抗Ｒｓによる分流回路から受けた共振電流に相当する信号を受け、信号ｓｗ＿ｃｔｒｌに基づき当該信号をＣＡ端子に接続されたコンデンサＣｃａで平均化させることにより、共振電流を表す信号を出力する。共振電流の大きさは、負荷に供給する電流に比例するので、ＣＡ端子の信号は、負荷電流を表す電圧信号となる。この負荷電流を表す電圧信号は、スタンバイ検出回路３７に供給される。

　スタンバイ検出回路３７は、負荷電流を表すＣＡ端子の信号と、出力電圧Ｖｏを表すＦＢ端子の信号とを入力し、負荷電流および出力電圧Ｖｏの両方がスタンバイモード時の値を示したとき、ハイレベルの信号ｓｄｙｍｏを制御回路３２に供給する。制御回路３２は、スタンバイ検出回路３７からハイレベルの信号ｓｄｙｍｏを受けると、第２のコンバータ２０の動作をノーマルモードからスタンバイモードに切り替える。なお、スタンバイモードになるとバースト制御を行い、制御回路３２がスイッチング回数を削減することでスイッチング損失を低減し、効率を向上させている。

　ソフトスタート回路３８は、制御回路３２でのバースト制御のために、ＦＢ端子電圧の変化に応じてＣＳ端子のコンデンサＣｓｓを充放電する。バースト制御時は、発振回路３１を構成するＶＣＯに、ＦＢ端子電圧の代わりにこのコンデンサＣｓｓの充放電時の電圧（ＣＳ端子の電圧）を入力することで、バースト制御時のスイッチング期間におけるスイッチング開始およびスイッチング停止時に、ソフトスタートおよびソフトエンドの動作を行っている。

　図３はスタンバイ検出回路の構成例を示す回路図、図４はスタンバイ検出回路の遅延回路の構成例を示す回路図、図５はスタンバイ検出回路の遅延回路の入出力波形を示す図である。図６はフィードバックの応答が遅い場合のスタンバイ検出回路の動作シーケンスを示す図、図７はフィードバックの応答が早い場合のスタンバイ検出回路の動作シーケンスを示す図である。

　スタンバイ検出回路３７は、図３に示したように、比較器４１，４２と、遅延回路４３と、ＮＯＲ回路４４とを備えている。比較器４１は、その非反転入力端子にＦＢ端子が接続され、反転入力端子には、出力電圧Ｖｏを判定するための閾値ｒｅｆ２が入力され、信号ｆｂｃｏｍｐを出力する。比較器４２は、その非反転入力端子にＣＡ端子が接続され、反転入力端子には、負荷が軽負荷かどうかを判定するための閾値ｒｅｆ１が入力され、信号ｃａｃｏｍｐを出力する。なお、比較器４１，４２は、ヒステリシスコンパレータであることが望ましい。比較器４１の出力端子は、遅延回路４３の入力端子に接続され、信号ｆｂｃｏｍｐを入力して信号ｆｂｄｅｌａｙを出力する。遅延回路４３の出力端子は、ＮＯＲ回路４４の一方の入力端子に接続されている。比較器４２の出力端子は、ＮＯＲ回路４４の他方の入力端子に接続されている。ＮＯＲ回路４４の出力端子は、スタンバイ検出回路３７の出力端子を構成し、信号ｓｄｙｍｏを制御回路３２に出力する。ＮＯＲ回路４４の出力信号ｓｄｙｍｏは、入力される信号ｆｂｄｅｌａｙおよび信号ｃａｃｏｍｐがともにローレベルのときハイレベルになり、それ以外の場合はローレベルになる。

　遅延回路４３は、入力信号の立ち上がり前縁を遅らせて出力し、入力信号の立ち下がり後縁に対しては、遅らせることなく出力するもので、たとえば、図４に示したような構成にすることができる。

　すなわち、遅延回路４３の入力端子は、抵抗５１を介して比較器５２の非反転入力端子に接続され、抵抗５１と比較器５２の非反転入力端子との接続点には、コンデンサ５３の一端が接続され、コンデンサ５３の他端は、グランドに接続されている。コンデンサ５３の両端にはスイッチング素子５４が並列に接続されている。このスイッチング素子５４は、この実施の形態では、ＮチャネルＭＯＳＦＥＴが使われている。コンデンサ５３の一端は、スイッチング素子５４のドレイン端子に接続され、スイッチング素子５４のソース端子は、グランドに接続されている。遅延回路４３の入力端子は、また、インバータ回路５５の入力端子に接続され、インバータ回路５５の出力端子は、スイッチング素子５４のゲート端子に接続されている。そして、比較器５２の反転入力端子には、抵抗５１およびコンデンサ５３の時定数とともに遅延時間を決めるための閾値である基準電圧Ｖｒｅｆが入力されている。

　遅延回路４３は、図５に示したように、その入力端子にローレベルの信号ｆｂｃｏｍｐが入力されていると、インバータ回路５５の出力がハイレベルとなっているためスイッチング素子５４がオンして、コンデンサ５３の電荷は放電されている。このため、比較器５２は、ローレベルの信号ｆｂｄｅｌａｙを出力する。

　次に、入力端子にハイレベルの信号ｆｂｃｏｍｐが入力されると、インバータ回路５５の出力がローレベルとなってスイッチング素子５４がオフするので、コンデンサ５３は、抵抗５１を介して入力されているハイレベルの信号ｆｂｃｏｍｐによって充電される。このコンデンサ５３の端子電圧が徐々に上昇し、所定時間経過後に基準電圧Ｖｒｅｆを超えると、比較器５２は、ハイレベルの信号ｆｂｃｏｍｐの入力から遅延時間ｔ１だけ遅れてハイレベルの信号ｆｂｄｅｌａｙを出力する。

　次に、遅延回路４３の入力端子にローレベルの信号ｆｂｃｏｍｐが入力されると、インバータ回路５５の出力がハイレベルとなってスイッチング素子５４をオンし、コンデンサ５３の電荷を瞬間的に放電する。これにより、比較器５２は、コンデンサ５３が放電されたタイミングで遅れることなくローレベルの信号ｆｂｄｅｌａｙを出力する。

　次に、図６および図７を参照しながらスタンバイ検出回路３７の動作について説明する。図６および図７において、上から、負荷の電力Ｐｏ、出力電圧Ｖｏ、ＦＢ端子電圧、遅延回路４３が入出力する信号ｆｂｃｏｍｐ，ｆｂｄｅｌａｙ、ＣＡ端子電圧、比較器４２が出力する信号ｃａｃｏｍｐ、スタンバイモードか否かを示す信号ｓｄｙｍｏ、ＨＯ端子およびＬＯ端子の信号および共振電流Ｉｃｒの変化を示している。なお、ＦＢ端子の電圧と比較される閾値電圧ｒｅｆ＿ｓｗは、スタンバイモードでのバースト制御において、ソフトスタート回路３８が一定期間スイッチングを行うスイッチング期間と一定期間スイッチングを停止する停止期間とを切り替えるためのものである。

　スタンバイ検出回路３７の動作説明においては、負荷がノーマルモードからスタンバイモードに移行し、その後、ノーマルモードへ復帰するときに、第２のコンバータ２０がノーマルモード、スタンバイモードおよびノーマルモードに変化する場合を例に説明する。負荷の電力Ｐｏは、最初、負荷の全機能が動作しているノーマルモードで大きく、その後、負荷の一部しか機能しないスタンバイモードでは小さくなり、そして最後にノーマルモードに復帰すると、再び大きくなる。

　また、フィードバックの応答が遅い場合は、図６に示したように、出力電圧Ｖｏの変化に対するＦＢ端子電圧の変化が小さく、フィードバックの応答が早い場合は、図７に示したように、出力電圧Ｖｏの変化に対するＦＢ端子の電圧の変化が大きくなっている。

　まず、負荷がノーマルモードで動作しているとき、第２のコンバータ２０の出力電圧Ｖｏは、目標電圧となっていて、ＦＢ端子電圧は、閾値電圧ｒｅｆ＿ｓｗと閾値ｒｅｆ２との間にあるとする。このとき、スタンバイ検出回路３７では、比較器４１が出力する信号ｆｂｃｏｍｐは、ローレベルであり、遅延回路４３が出力する信号ｆｂｄｅｌａｙもローレベルである。ＣＡ端子電圧は、ノーマルモードでは負荷電流が大きいので、高い値を維持しており、したがって、比較器４２が出力する信号ｃａｃｏｍｐは、ハイレベルになっている。信号ｆｂｄｅｌａｙがローレベルで信号ｃａｃｏｍｐがハイレベルであるので、ＮＯＲ回路４４が出力する信号ｓｄｙｍｏは、ローレベルである。このとき、ＨＯ端子およびＬＯ端子の信号は、ＦＢ端子電圧に応じた周波数のパルス信号を出力し、共振電流Ｉｃｒは、正弦波状の電流となる。

　次に、負荷がスタンバイモードに遷移してその電力Ｐｏが待機電力まで低下すると、出力コンデンサＣｏから負荷に流れる電荷が減少して出力電圧Ｖｏが上昇し、それに対応してＦＢ端子電圧が低下していく。このとき、ＣＡ端子電圧も低下していき、ＣＡ端子電圧が閾値ｒｅｆ１を下回ると、スタンバイ検出回路３７の比較器４２は、ローレベルの信号ｃａｃｏｍｐを出力する。このとき、遅延回路４３が出力する信号ｆｂｄｅｌａｙもローレベルであるので、ＮＯＲ回路４４は、ハイレベルの信号ｓｄｙｍｏを出力する。制御回路３２は、ハイレベルの信号ｓｄｙｍｏが入力されると、ノーマルモードからスタンバイモードに遷移し、スイッチング周波数をスタンバイモードの周波数に変更する。これにより、ハイサイド駆動回路３４のＨＯ端子およびローサイド駆動回路３５のＬＯ端子には、スタンバイモードの周波数のパルス信号が出力される。

　このスタンバイモードの期間では、スイッチング期間とスイッチング停止期間とを繰り返すバースト制御が行われており、ソフトスタート回路３８では、ＦＢ端子電圧が閾値電圧ｒｅｆ＿ｓｗより高いときをスイッチング期間とし、ＦＢ端子電圧が閾値電圧ｒｅｆ＿ｓｗを下回るときをスイッチング停止期間としている。発振回路３１では、このスイッチング期間の開始および終了時に過大なオーバシュートおよびアンダーシュートを起こさないようにしている。スイッチング期間においては、上述のように、コンデンサＣｓｓの充放電時の電圧でスイッチング周波数を決めている。

　このスタンバイモードの期間において、フィードバックの応答が遅い場合は、図６に示したように、ＦＢ端子電圧が閾値ｒｅｆ２に達することはないので、スタンバイ検出回路３７の比較器４１は、ローレベルの信号ｆｂｃｏｍｐを出力している。一方、フィードバックの応答が早い場合は、図７に示したように、ＦＢ端子電圧が閾値ｒｅｆ２に達することがあるので、ＦＢ端子電圧が閾値ｒｅｆ２を越えている期間、比較器４１は、ハイレベルの信号ｆｂｃｏｍｐを出力している。比較器４１がハイレベルの信号ｆｂｃｏｍｐを出力すると、遅延回路４３では、スイッチング素子５４がオフされることで、信号ｆｂｃｏｍｐによるコンデンサ５３への充電が開始される。ただし、ＦＢ端子電圧が閾値ｒｅｆ２を越えている期間は、遅延時間ｔ１より短く、ＦＢ端子電圧が閾値ｒｅｆ２を下回ったタイミングでコンデンサ５３が放電されるので、遅延回路４３は、ハイレベルの信号ｆｂｄｅｌａｙを出力することはない。すなわち、ＦＢ端子電圧が一時的にせよ閾値ｒｅｆ２を上回るようなことがあっても、継続すべきスタンバイモードから誤ってノーマルモードに戻ってしまうことを回避することができる。

　次に、負荷がスタンバイモードからノーマルモードに復帰すると、負荷が瞬間的に重くなることで出力電圧Ｖｏが低下し、それに伴ってＦＢ端子電圧が上昇する。ＦＢ端子電圧がバースト制御の閾値電圧ｒｅｆ＿ｓｗを上回ると、バースト制御は、スイッチング期間に入る。

　ＦＢ端子電圧がさらに上昇して閾値ｒｅｆ２を上回ると、遅延回路４３にはハイレベルの信号ｆｂｃｏｍｐが入力される。遅延回路４３は、ハイレベルの信号ｆｂｃｏｍｐが入力されてから遅延時間ｔ１の期間経過後にハイレベルの信号ｆｂｄｅｌａｙを出力するので、このとき、スタンバイ検出回路３７は、ノーマルモードを表すローレベルの信号ｓｄｙｍｏを出力する。これにより、ＬＬＣ制御ＩＣ２２は、ＨＯ端子およびＬＯ端子にノーマルモードの周波数のパルス信号を出力するようになる。

　ノーマルモードに戻ることで、負荷電流が増え、ＣＡ端子電圧も増えるようになる。ＣＡ端子電圧が閾値ｒｅｆ１を上回ると、比較器４２が出力する信号ｃａｃｏｍｐは、ハイレベルになる。しかし、このとき、遅延回路４３は、ハイレベルの信号ｆｂｄｅｌａｙを出力しているので、ＮＯＲ回路４４が出力する信号ｓｄｙｍｏは、ローレベルのままである。

　その後、出力電圧Ｖｏが上昇してＦＢ端子電圧が閾値ｒｅｆ２を下回ると、比較器４１が出力する信号ｆｂｃｏｍｐは、ローレベルになるので、このタイミングで遅延回路４３が出力する信号ｆｂｄｅｌａｙもローレベルになる。しかし、このとき、比較器４２が出力する信号ｃａｃｏｍｐは、ハイレベルであるので、ＮＯＲ回路４４が出力する信号ｓｄｙｍｏは、ローレベルのままである。

　以上のように、このスタンバイ検出回路３７によれば、ＣＡ端子電圧が閾値ｒｅｆ１より低いときに、ＦＢ端子電圧が過渡的に閾値ｒｅｆ２より高くなっても、信号ｓｄｙｍｏがノーマルモードに切り替わることがない。ＦＢ端子電圧が閾値ｒｅｆ２より高い状態が遅延時間ｔ１以上継続して初めて信号ｓｄｙｍｏがノーマルモードに切り替わるので、スタンバイモードを継続すべきなのに誤ってノーマルモードに戻ってしまうことが回避される。

　上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。

　１０　第１のコンバータ
　１１　ＰＦＣ制御ＩＣ
　２０　第２のコンバータ
　２１ｐ，２１ｎ　出力端子
　２２　ＬＬＣ制御ＩＣ
　３１　発振回路
　３２　制御回路
　３３　レベルシフト回路
　３４　ハイサイド駆動回路
　３５　ローサイド駆動回路
　３６　負荷電流検出回路
　３７　スタンバイ検出回路
　３８　ソフトスタート回路
　４１，４２　比較器
　４３　遅延回路
　４４　ＮＯＲ回路
　５１　抵抗
　５２　比較器
　５３　コンデンサ
　５４　スイッチング素子
　５５　インバータ回路
　ＡＣ　交流電源
　Ｃ１　平滑コンデンサ
　Ｃ２，Ｃ３　コンデンサ
　Ｃｂｕｌｋ　平滑コンデンサ
　Ｃｃａ　コンデンサ
　Ｃｏ　出力コンデンサ
　Ｃｒ　共振コンデンサ
　Ｃｓ，Ｃｓｓ　コンデンサ
　Ｄ１，Ｄ２　ダイオード
　ＤＢ　ダイオードブリッジ
　Ｄｐ　ダイオード
　Ｌｐ　インダクタ
　Ｐ１　一次巻線
　ＰＣ１　フォトカプラ
　Ｑ，Ｑ１，Ｑ２　スイッチング素子
　Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒｓ　抵抗
　Ｓ１，Ｓ２　二次巻線
　ＳＲ１　シャントレギュレータ
　Ｔ１　トランス

Claims

　負荷に一定の出力電圧を供給する電流共振型のスイッチング電源装置の制御装置であって、
　共振回路の共振電流の一部を入力して平均化することにより負荷電流を表す負荷電流信号を出力する負荷電流検出回路と、
　前記出力電圧とその目標電圧との誤差をフィードバックしたフィードバック信号および前記負荷電流信号を入力し、前記負荷電流信号が軽負荷かどうかを判断する第１の閾値より低くなっているときであって、前記フィードバック信号が第２の閾値より低いときに前記負荷がスタンバイモードにあると判断し、前記フィードバック信号が前記第２の閾値より高くなっている期間が一定時間を越えて継続したときに前記負荷がノーマルモードにあると判断するスタンバイ検出回路と、
　を備えたスイッチング電源装置の制御装置。
　前記スタンバイ検出回路は、非反転入力端子に前記負荷電流信号を入力し、反転入力端子に前記第１の閾値を入力した第１の比較器と、非反転入力端子に前記フィードバック信号を入力し、反転入力端子に前記第２の閾値を入力した第２の比較器と、入力端子に前記第２の比較器の出力端子を接続して前記第２の比較器の出力信号を前記一定時間遅延させる遅延回路と、入力端子に前記遅延回路の出力端子および前記第１の比較器の出力端子が接続され出力端子には前記スタンバイモードにあるかどうかを指示する信号を出力するＮＯＲ回路とを有する請求項１記載のスイッチング電源装置の制御装置。
　前記遅延回路は、一方の端子が前記第２の比較器の出力信号を受ける入力端子に接続された抵抗と、一方の端子が前記抵抗の他方の端子に接続され、他方の端子がグランドに接続されたコンデンサと、非反転入力端子が前記抵抗の他方の端子に接続され、反転入力端子に遅延時間を決めるための基準電圧が入力される第３の比較器と、入力端子が前記抵抗の一方の端子に接続されたインバータ回路と、前記コンデンサに並列に接続されて前記インバータ回路の出力信号によってオン・オフされるスイッチング素子とを有する請求項２記載のスイッチング電源装置の制御装置。
　前記スタンバイ検出回路から前記負荷が前記スタンバイモードにあることを指示する信号が出力されると、スイッチングを一定期間行うスイッチング期間と一定期間スイッチングを停止する停止期間とを繰り返すバースト制御を行う制御回路を備えている請求項１記載のスイッチング電源装置の制御装置。
　前記制御回路が前記バースト制御を行っているとき、前記スイッチング期間のスイッチング開始時およびスイッチング停止時にソフトスタートおよびソフトエンドの動作をさせるソフトスタート回路を備えている請求項４記載のスイッチング電源装置の制御装置。