WO2020202760A1

WO2020202760A1 - スイッチング制御回路、電源回路

Info

Publication number: WO2020202760A1
Application number: PCT/JP2020/003658
Authority: WO
Inventors: 松本　晋治
Original assignee: 富士電機株式会社
Priority date: 2019-03-29
Filing date: 2020-01-31
Publication date: 2020-10-08
Also published as: US11742763B2; US20210184585A1; CN112956122A; JP7006840B2; JPWO2020202760A1

Abstract

スイッチング電源回路は、１次コイルと、２次コイルと、補助コイル（Ｌ４）とを含むトランス（２４）と、前記１次コイルに接続されるトランジスタ（２２－２３）とを含む。　スイッチング制御回路（４０）は前記補助コイル（Ｌ４）からの電圧に基づいて動作し、目的レベルの出力電圧（Ｖｏｕｔ）を生成するように前記トランジスタ（２２－２３）のスイッチングを制御する。　スイッチング制御回路（４０）は、前記出力電圧（Ｖｏｕｔ）が印加される負荷が軽負荷か否かに基づいて、バーストモードへの移行を判定する判定回路（７４）と、前記バーストモードの動作時に前記トランジスタ（２２－２３）のスイッチングが停止される停止期間を計時する計時回路（１０３）と、前記停止期間が第１期間（Ｔ１）より長い場合、前記停止期間が短くなるように制御する制御回路（１０４）とを含む。

Description

スイッチング制御回路、電源回路

　本発明は、スイッチング制御回路、および電源回路に関する。

　スイッチング電源回路には、軽負荷時の効率を上昇させるために、間欠的にスイッチング動作を停止する回路、すなわち、バーストモードで動作する回路がある（例えば、特許文献１）。

特開２０１７－１４７８５４号公報

　ところで、１次コイル、２次コイル、補助コイルを含むトランスを用いて出力電圧を生成するスイッチング電源回路の制御回路には、一般的に、補助コイルで生成される電圧が電源電圧として供給される。

　このようなスイッチング電源回路の軽負荷時の効率を上昇させるために、スイッチング動作の停止期間を長くした場合、補助コイルに蓄積されるエネルギーが減少する。この結果、補助コイルで生成される電源電圧が低下し、制御回路が正常に動作しなくなることがある。

　本発明は、上記のような従来の問題に鑑みてなされたものであって、スイッチング電源回路を安定に動作させつつ、軽負荷時の効率を上昇させることができるスイッチング制御回路を提供することを目的とする。

　前述した課題を解決する本発明の第１の態様は、１次側に設けられた１次コイルと、２次側に設けられた２次コイルと、前記１次コイルまたは前記２次コイルに電磁結合された補助コイルとを含むトランスと、前記１次コイルに接続されるトランジスタと、を含み目的レベルの出力電圧を２次側に生成する電源回路の前記補助コイルからの電圧に基づいて動作し、前記トランジスタのスイッチングを制御するスイッチング制御回路であって、前記出力電圧が印加される負荷が軽負荷か否かに基づいて、バーストモードへの移行を判定する判定回路と、前記バーストモードの動作時に前記トランジスタのスイッチングが停止される停止期間を計時する計時回路と、前記停止期間が第１期間より長い場合、前記停止期間が短くなるように制御する制御回路と、を備えることを特徴とする。

　本発明の第２の態様は、１次側に設けられた１次コイルと、２次側に設けられた２次コイルと、前記１次コイルまたは前記２次コイルに電磁結合された補助コイルとを含むトランスと、前記１次コイルに接続されるトランジスタと、前記補助コイルからの電圧に基づいて動作し、前記トランジスタのスイッチングを制御するスイッチング制御回路と、を含み目的レベルの出力電圧を２次側に生成する電源回路であって、前記スイッチング制御回路は、前記出力電圧が印加される負荷が軽負荷か否かに基づいて、バーストモードへの移行を判定する判定回路と、前記前記バーストモードの動作時にトランジスタのスイッチングが停止される停止期間を計時する計時回路と、前記停止期間が第１期間より長い場合、前記停止期間が短くなるように制御する制御回路と、を含む。

　本発明によれば、スイッチング電源回路を安定に動作させつつ、軽負荷時の効率を上昇させることができるスイッチング制御回路を提供することができる。

スイッチング電源回路１０の一例を示す図である。制御ＩＣ４０の構成を示す図である。バースト制御回路７５の構成を示す図である。バーストモードの動作を説明するための図である。バーストモードの動作を説明するための図である。バーストモードの動作を説明するための図である。バースト制御回路２００の構成を示す図である。バーストモードの動作を説明するための図である。

　関連出願の相互参照
　この出願は、２０１９年３月２９日に出願された日本特許出願、特願２０１９－６８５１７に基づく優先権を主張し、その内容を援用する。

　本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。

＝＝＝＝＝本実施形態＝＝＝＝＝
＜＜＜スイッチング電源回路１０の概要＞＞＞
　図１は、本発明の一実施形態であるスイッチング電源回路１０の構成を示す図である。スイッチング電源回路１０は、所定の入力電圧Ｖｉｎから、目的レベルの出力電圧Ｖｏｕｔを負荷１１に生成するＬＬＣ電流共振型のコンバータである。

　スイッチング電源回路１０は、コンデンサ２０，２１，３２、ＮＭＯＳトランジスタ２２，２３、トランス２４、制御ブロック２５、ダイオード３０，３１、定電圧回路３３、及び発光ダイオード３４を含んで構成される。

　コンデンサ２０，２１は、入力電圧Ｖｉｎが印加される電源ラインと、接地側のグランドラインとの間の電圧を安定化させ、ノイズ等を除去する。なお、入力電圧Ｖｉｎは、所定レベルの直流電圧である。

　ＮＭＯＳトランジスタ２２は、ハイサイド側のパワートランジスタであり、ＮＭＯＳトランジスタ２３は、ローサイド側のパワートランジスタである。なお、本実施形態では、スイッチング素子としてＮＭＯＳトランジスタ２２，２３が用いられているが、例えば、ＰＭＯＳトランジスタ、バイポーラトランジスタ、ＩＧＢＴであっても良い。

　トランス２４は、１次コイルＬ１、２次コイルＬ２，Ｌ３、補助コイルＬ４を備えており、１次コイルＬ１と、２次コイルＬ２，Ｌ３と、補助コイルＬ３との間は絶縁されている。トランス２４においては、１次側の１次コイルＬ１の両端の電圧の変化に応じて、２次側の２次コイルＬ２，Ｌ３に電圧が発生し、２次コイルＬ２，Ｌ３の電圧の変化に応じて、１次側の補助コイルＬ４の電圧が発生する。

　また、１次コイルＬ１は、一端にＮＭＯＳトランジスタ２２のソースと、ＮＭＯＳトランジスタ２３のドレインが接続され、他端にＮＭＯＳトランジスタ２３のソースがコンデンサ２１を介して接続されている。

　したがって、ＮＭＯＳトランジスタ２２，２３のスイッチングが開始されると、２次コイルＬ２，Ｌ３と、補助コイルＬ４の夫々の電圧が変化することとなる。なお、１次コイルＬ１と２次コイルＬ２，Ｌ３とは、同極性で電磁結合されており、２次コイルＬ２，Ｌ３と補助コイルＬ４も、同極性で電磁結合されている。

　制御ブロック２５は、ＮＭＯＳトランジスタ２２，２３のスイッチングを制御するための回路ブロックであり、詳細は後述する。

　ダイオード３０，３１は、２次コイルＬ２，Ｌ３の電圧を整流し、コンデンサ３２は、整流された電圧を平滑化する。この結果、コンデンサ３２には、平滑化された出力電圧Ｖｏｕｔが生成される。なお、出力電圧Ｖｏｕｔは、目的レベルの直流電圧となる。

　定電圧回路３３は、一定の直流電圧を生成する回路であり、例えば、シャントレギュレータを用いて構成される。

　発光ダイオード３４は、出力電圧Ｖｏｕｔと、定電圧回路３３の出力との差に応じた強度の光を発光する素子であり、後述するフォトトランジスタ５７とともに、フォトカプラを構成する。本実施形態では、出力電圧Ｖｏｕｔのレベルが高くなると、発光ダイオード３４からの光の強度は強くなる。

＜＜＜制御ブロック２５＞＞＞
　制御ブロック２５は、制御ＩＣ４０、コンデンサ５０～５３、抵抗５４，５５、ダイオード５６、及びフォトトランジスタ５７を含む。

　制御ＩＣ４０（スイッチング制御回路）は、ＮＭＯＳトランジスタ２２，２３のスイッチングを制御する集積回路であり、端子ＶＣＣ，ＧＮＤ，ＳＥＴ，ＦＢ，ＩＳ，ＨＯ，ＬＯを有する。

　端子ＶＣＣは、制御ＩＣ４０を動作させるための電源電圧Ｖｃｃが印加される端子である。端子ＶＣＣには、一端が接地されたコンデンサ５２と、ダイオード５６のカソードとが接続されている。このため、コンデンサ５２は、ダイオード５６からの電流により充電され、コンデンサ５２の充電電圧が、制御ＩＣ４０を動作させる電源電圧Ｖｃｃとなる。なお、制御ＩＣ４０は、図示しない端子を介して入力電圧Ｖｉｎの分圧電圧が印加されて起動され、起動された後は、電源電圧Ｖｃｃに基づいて動作する。

　端子ＧＮＤは、接地電圧が印加される端子であり、例えばスイッチング電源回路１０が設けられる装置の筐体等に接続される。

　端子ＳＥＴは、例えば、マイコン（不図示）からのデータＤ１，Ｄ２が入力される端子である。なお、データＤ１，Ｄ２の詳細は後述するが、例えば、制御ＩＣ４０の内部の抵抗の値や各種電圧の値等を設定するためのデータである。

　端子ＦＢは、出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂが発生する端子であり、コンデンサ５３、及びフォトトランジスタ５７が接続される。コンデンサ５３は、端子ＦＢと、接地との間のノイズを除去するために設けられ、フォトトランジスタ５７は、発光ダイオード３４からの光の強度に応じた大きさのバイアス電流Ｉ１を、端子ＦＢから接地へと流す。このため、フォトトランジスタ５７は、シンク電流を生成するトランジスタとして動作する。

　端子ＩＳは、スイッチング電源回路１０の入力電力に応じた電圧が印加される端子である。ここで、コンデンサ５０及び抵抗５４が接続されるノードには、１次コイルＬ１の共振電流の電流値に応じた電圧が発生する。そして、抵抗５５及びコンデンサ５１は、低域通過フィルタを構成する。このため、端子ＩＳには、１次コイルＬ１の共振電流の電流値に応じ、ノイズ成分が除去された電圧が印加される。なお、共振電流の電流値は、スイッチング電源回路１０の入力電力に応じて増加し、スイッチング電源回路１０の入力電力は、負荷１１で消費される電力に応じて増加する。このため、端子ＩＳに印加される電圧は、負荷１１の消費電力に応じた電圧を示すことになる。

　端子ＨＯは、ＮＭＯＳトランジスタ２２を駆動する駆動信号Ｖｄｒ１が出力される端子であり、ＮＭＯＳトランジスタ２２のゲートが接続される。

　端子ＬＯは、ＮＭＯＳトランジスタ２３を駆動する駆動信号Ｖｄｒ２が出力される端子であり、ＮＭＯＳトランジスタ２３のゲートが接続される。

＜＜＜制御ＩＣ４０の詳細＞＞＞
　図２は、制御ＩＣ４０の構成を示す図である。制御ＩＣ４０は、帰還電圧生成回路７０、ＡＤコンバータ７１，７３、増幅回路７２、判定回路７４、バースト制御回路７５、発振回路７６、及び駆動回路７７を含む。なお、ここでは、端子ＶＣＣ，ＧＮＤ，ＳＥＴは省略されている。

　帰還電圧生成回路７０は、フォトトランジスタ５７からのバイアス電流Ｉ１に基づいて、帰還電圧Ｖｆｂを生成する回路である。帰還電圧生成回路７０は、抵抗９０、可変抵抗９１、メモリ９２、及びスイッチＳＷを含む。

　抵抗９０（第１抵抗）は、例えば抵抗値Ｒａを有し、可変抵抗９１（第２抵抗）は、メモリ９２に格納されたデータＤ１に応じた抵抗値Ｒｂを有する。なお、抵抗９０、可変抵抗９１は、直列接続されている。

　メモリ９２は、マイコン（不図示）から入力される、可変抵抗９１の抵抗値Ｒｂを指定するデータＤ１を記憶する。本実施形態において、データＤ１は、例えば２ビットのデータであるため、抵抗値Ｒｂは、データＤ１に対応し、４種類の抵抗値Ｒｂ１～Ｒｂ４の何れかとなる。

　スイッチＳＷは、バースト制御回路７５からの制御信号ＣＯＮＴ（後述）に基づいて、オンまたはオフする。本実施形態では、制御信号ＣＯＮＴがハイレベル（以下、“Ｈレベル”とする。）の場合、スイッチＳＷはオンし、制御信号ＣＯＮＴがローレベル（以下、“Ｌレベル”とする。）の場合、スイッチＳＷはオフする。なお、スイッチＳＷは、可変抵抗９１に並列接続されている。

　そして、スイッチＳＷがオンしている場合の帰還電圧生成回路７０の抵抗値Ｒは、Ｒ＝Ｒａとなる。一方、スイッチＳＷがオフしている場合の帰還電圧生成回路７０の抵抗値Ｒは、Ｒ＝Ｒａ＋Ｒｂとなる。また、端子ＦＢに印加される帰還電圧Ｖｆｂは、式（１）で表される。

　Ｖｆｂ＝Ｖｃｃ－Ｒ×Ｉ１・・・（１）
　上述したように、本実施形態では、出力電圧Ｖｏｕｔの上昇に応じて、バイアス電流Ｉ１の電流値は増加する。このため、出力電圧Ｖｏｕｔが上昇すると、帰還電圧Ｖｆｂは低下することになる。そして、バイアス電流Ｉ１の電流値が一定の場合、スイッチＳＷがオフしている際の帰還電圧Ｖｆｂは、スイッチＳＷがオンしている際の帰還電圧Ｖｆｂより小さくなる。

　ＡＤコンバータ７１は、端子ＦＢの帰還電圧Ｖｆｂをデジタル値に変換して出力する。増幅回路７２は、端子ＩＳに印加される、負荷１１に流れる電流に応じた電圧を増幅し、電圧Ｖｃａとして出力する。また、ＡＤコンバータ７３は、電圧Ｖｃａをデジタル値に変換して出力する。

　判定回路７４は、帰還電圧Ｖｆｂと、電圧Ｖｃａとに基づいて、負荷１１が軽負荷であるか否か、つまり、負荷１１に流れる電流値が軽負荷を示す所定値（例えば、１ｍＡ）より小さいか否かを判定する。

　ここで、負荷１１が軽負荷となると、出力電圧Ｖｏｕｔは目的レベルより上昇する。すると、例えば、シャントレギュレータで構成される定電圧回路３３への内部入力が上昇し、出力を一定にさせるため、図示しないシャントレギュレータ内部のトランジスタに電流を多く流すようになる。

　この結果、発光ダイオード３４にも電流が多く流れる。そして、フォトトランジスタ５７が、発光ダイオード３４からの光の増幅度に応じた大きさのバイアス電流Ｉ１を、端子ＦＢから接地へと流すことで、帰還電圧Ｖｆｂが低下する。

　判定回路７４は、負荷１１が軽負荷か否かに基づいて、通常モードからバーストモードへの移行を判定する。例えば、判定回路７４は、入力される帰還電圧Ｖｆｂが、出力電圧Ｖｏｕｔが目的レベルの際の帰還電圧Ｖｆｂより低く、かつ、入力される電圧Ｖｃａが、軽負荷の基準となる所定値より小さくなると、負荷１１が軽負荷であると判定し、バーストモードへの移行を判定する。

　また、判定回路７４は、出力電圧Ｖｏｕｔが目的レベルの際の帰還電圧Ｖｆｂより高くなるか、入力される電圧Ｖｃａが、軽負荷の基準となる所定値より大きくなると、負荷１１が軽負荷でないと判定し、通常モードへの移行を判定する。

　なお、判定回路７４は、通常モードからバーストモードへの移行を、帰還電圧Ｖｆｂ、電圧Ｖｃａの少なくとも一方に基づき判定するものとしてよい。具体的には、判定回路７４は、例えば、電圧Ｖｃａのみに基づいて、負荷１１が軽負荷であるか否かを判定し、バーストモードへの移行を判定しても良い。

　なお、「通常モード」とは、例えば、連続的にスイッチング動作が行われ、間欠的にスイッチング動作が停止されないモードであり、「バーストモード」とは、例えば、間欠的にスイッチング動作が停止されるモードである。また、スイッチング電源回路１０が通常モードで動作している際は、スイッチング電源回路１０がバーストモードで動作していない状態であるため、通常モード動作時は、バーストモード非動作時である。また、スイッチング電源回路１０が通常モードで動作している際は、制御信号ＣＯＮＴがハイレベルであって、スイッチＳＷがオンし帰還電圧生成回路７０の抵抗値ＲがＲ＝Ｒａとなっていてよい。

　バースト制御回路７５は、負荷１１が軽負荷の際に、スイッチング動作を間欠的に停止させるための電圧Ｖｂを発振回路７６に出力する。なお、バースト制御回路７５の詳細については後述する。

　発振回路７６は、入力される帰還電圧Ｖｆｂ、または電圧Ｖｂに基づいて、ＮＭＯＳトランジスタ２２，２３のスイッチングするための発振信号Ｖｏｓｃを出力する電圧制御発振回路である。発振回路７６は、負荷１１が軽負荷でないと判定された場合、つまり、通常モードの動作時においては、帰還電圧Ｖｆｂに基づいて動作する。

　一方、発振回路７６は、負荷１１が軽負荷であると判定された場合、つまり、バーストモードの動作時においては、電圧Ｖｂに基づいて動作する。なお、発振回路７６は、入力される電圧のレベルが低くなると、高い周波数の発振信号Ｖｏｓｃを出力する。また、発振回路７６には、例えば所定のレベル以上の電圧が入力されると、発振信号Ｖｏｓｃの出力を停止する。

　駆動回路７７は、発振信号Ｖｏｓｃの周波数で、ＮＭＯＳトランジスタ２２，２３をスイッチングする。具体的には、駆動回路７７は、発振信号Ｖｏｓｃの周波数を有し、デューティ比が原則として一定（例えば、５０％）のパルス状の駆動信号Ｖｄｒ１，Ｖｄｒ２をＮＭＯＳトランジスタ２２，２３の夫々に出力する。なお、駆動回路７７は、ＮＭＯＳトランジスタ２２，２３が同時にオンしないよう、デッドタイムを設けつつ、駆動信号Ｖｄｒ1と、駆動信号Ｖｄｒ２とを、相補的に変化させる。

　ここで、通常モードの動作時において、出力電圧Ｖｏｕｔのレベルが目的レベルより上昇すると、帰還電圧Ｖｆｂは低下するため、発振信号Ｖｏｓｃの周波数は高くなる。この結果、ＬＬＣ電流共振型のコンバータであるスイッチング電源回路１０の出力電圧Ｖｏｕｔは低下する。一方、出力電圧Ｖｏｕｔのレベルが目的レベルより低下すると、帰還電圧Ｖｆｂは上昇するため、発振信号Ｖｏｓｃの周波数は低くなる。この結果、スイッチング電源回路１０の出力電圧Ｖｏｕｔは上昇する。したがって、通常モードの動作時においては、スイッチング電源回路１０は、目的レベルの出力電圧Ｖｏｕｔを生成することができる。

＜＜＜バースト制御回路７５の詳細＞＞＞
　ここで、図３を参照しつつ、バースト制御回路７５の詳細について説明する。バースト制御回路７５は、スイッチング動作を間欠的に停止させるための電圧Ｖｂと、スイッチング動作を停止させる期間を定めるための制御信号ＣＯＮＴとを出力する。バースト制御回路７５は、比較回路１００、メモリ１０１、電圧出力回路１０２、タイマ１０３、及び制御回路１０４を含む。

　比較回路１００は、高い閾値電圧である電圧Ｖ１（第１電圧）と、帰還電圧Ｖｆｂとを比較するとともに、低い閾値電圧である電圧Ｖ２（第２電圧）と、帰還電圧Ｖｆｂとを比較するヒステリシスコンパレータである。比較回路１００は、帰還電圧Ｖｆｂが上昇し、電圧Ｖ１より高くなると、比較結果を示す電圧Ｖｃを“Ｈレベル”に変化させ、帰還電圧が低下し電圧Ｖ２（電圧Ｖ２＜電圧Ｖ１）より低くなると、電圧Ｖｃを“Ｌレベル”に変化させる。

　メモリ１０１は、電圧Ｖ１，Ｖ２を設定するためのデータＤ２に基づいて、比較回路１００で比較される電圧Ｖ１，Ｖ２を記憶する。なお、データＤ２の値により、電圧Ｖ１，Ｖ２のレベルは変化する。

　電圧出力回路１０２は、電圧Ｖｃが“Ｈレベル”となると、所定周波数の発振信号Ｖｏｓｃを生成させる電圧Ｖｂを出力し、電圧Ｖｃが“Ｌレベル”となると、発振信号Ｖｏｓｃの生成を停止させる電圧Ｖｂを出力する。つまり、電圧出力回路１０２は、電圧Ｖｃの論理レベルに応じて、電圧Ｖｂのレベルを変化させる。このため、電圧Ｖｃが“Ｈレベル”の際、ＮＭＯＳトランジスタ２２，２３は所定の周波数でスイッチングされ、電圧Ｖｃが“Ｌレベル”の際、ＮＭＯＳトランジスタ２２，２３のスイッチングは停止される。なお、帰還電圧Ｖｆｂが上昇し電圧Ｖｃが“Ｈレベル”になった場合、電圧出力回路１０２は帰還電圧Ｖｆｂの大きさに応じて電圧Ｖｂのレベルを変化させるものとしてもよい。

　タイマ１０３（計時回路）は、“Ｌレベル”の電圧Ｖｃに基づいて、ＮＭＯＳトランジスタ２２，２３のスイッチングが停止される期間（以下「停止期間」とする。）を計時する。

　制御回路１０４は、電圧Ｖｃと、タイマ１０３の計時する時間と、に基づいて、ＮＭＯＳトランジスタ２２，２３がスイッチングされる期間（以下「スイッチング期間」）と、“停止期間”とを設定する回路である。

　ここで、スイッチング電源回路１０がバーストモードで動作している際、効率を上昇させるためには、電源電圧Ｖｃｃが必要以上に低下しない程度に“停止期間”は長く、“スイッチング期間”は短い方が好ましい。

　本実施形態では、“停止期間”は、帰還電圧Ｖｆｂが、電圧Ｖ２となってから上昇して電圧Ｖ１（＞Ｖ２）となるまでの期間であり、“スイッチング期間”は、帰還電圧Ｖｆｂが、電圧Ｖ１となってから低下して電圧Ｖ２となるまでの期間である。そして、帰還電圧Ｖｆｂは、式（１）で示したように、Ｖｆｂ＝Ｖｃｃ－Ｒ×Ｉ１である。

　したがって、“停止期間”において、抵抗値Ｒを大きくすれば、“停止期間”は長くなり、抵抗値Ｒを小さくすれば、“停止期間”は短くなる。また、“スイッチング期間”において、抵抗値Ｒの値が小さくすれば、“スイッチング期間”は短くなる。

　そこで、制御回路１０４は、“停止期間”が所定の“期間Ｔ１”より長くなると、“停止期間”を短くするための信号、つまり、抵抗値Ｒを小さくするための“Ｈ”レベルの制御信号ＣＯＮＴを出力する。なお、“期間Ｔ１（第１期間）”は、例えば、１０ｍｓであり、スイッチング動作が停止された際、電源電圧Ｖｃｃのレベルが通常時のレベル（例えば、５Ｖ）から、制御ＩＣ４０が安定に動作する最低のレベル（例えば、４．５Ｖ）まで低下する期間に基づいて定められる。なお、ここで、「通常時のレベル」とは、例えば、スイッチング電源回路１０が通常モードで動作している際の電源電圧Ｖｃｃのレベルである。また、「制御ＩＣ４０が安定に動作する最低のレベル」とは、例えば、制御ＩＣ４０の各種機能が正常に動作するために必要な電源電圧Ｖｃｃのレベルである。

　また、制御回路１０４は、“停止期間”が十分短い“期間Ｔ２”より短くなることが、例えば５回続くと、“停止期間”を長くするための信号、つまり、抵抗値Ｒを大きくするための“Ｌ”レベルの制御信号ＣＯＮＴを出力する。なお、“期間Ｔ２（第２期間）”は、例えば２ｍｓであり、“期間Ｔ１”より短い期間である。

　さらに、制御回路１４０は、ＮＭＯＳトランジスタ２２，２３がスイッチングされる期間になると、“スイッチング期間”をより短くするための信号、つまり、抵抗値Ｒを小さくするための“Ｈ”レベルの制御信号ＣＯＮＴを出力する。なお、制御回路１０４は、カウンタ（不図示）やＡＮＤ回路、ＮＯＲ回路、ＯＲ回路等の各種論理回路を含み、カウンタの出力や電圧Ｖｃ等の論理レベルを論理合成して、所望の制御信号ＣＯＮＴを生成する。

＜＜＜バーストモードの動作＞＞＞
＝＝Ｔ２＜停止期間＜Ｔ１＝＝
　ここで、図４を参照しつつ、スイッチング電源回路１０がバーストモードで動作しており、さらに、“停止期間”が“期間Ｔ２”より長く、“期間Ｔ１”より短い場合の制御ＩＣ４０の動作について説明する。なお、制御回路１０４は、起動された際、“停止期間”には“Ｌレベル”の制御信号ＣＯＮＴを出力するよう、設定されていることとする。

　まず、時刻ｔ０に、帰還電圧Ｖｆｂが電圧Ｖ２となると、電圧Ｖｃは“Ｌレベル”になるため、スイッチング動作は停止される。この際、制御回路１０４は、“停止期間”を長くすべく、“Ｌレベル”の制御信号ＣＯＮＴを出力する。この結果、抵抗値Ｒは、Ｒ＝Ｒａ＋Ｒｂと大きくなるため、帰還電圧Ｖｆｂ（＝Ｖｃｃ－Ｒ×Ｉ１）は急激に低下する。

　時刻ｔ０にスイッチング動作は停止されると、出力電圧Ｖｏｕｔは低下するため、帰還電圧Ｖｆｂは上昇する。そして、時刻ｔ１に、帰還電圧Ｖｆｂが電圧Ｖ１となると、電圧Ｖｃは“Ｈレベル”になるため、スイッチング動作が開始される。この際、制御回路１０４は、“Ｈレベル”の制御信号ＣＯＮＴを出力する。この結果、抵抗値Ｒは、Ｒ＝Ｒａとなり、小さくなるため、帰還電圧Ｖｆｂ（＝Ｖｃｃ－Ｒ×Ｉ１）は急激に大きくなる。

　ここで、時刻ｔ１に、帰還電圧Ｖｆｂが大きくなると、帰還電圧Ｖｆｂが電圧Ｖ２まで低下する期間、すなわち、“スイッチング期間”が長くなるように思われる。しかしながら、帰還電圧Ｖｆｂが大きくなると、フォトトランジスタ５７のバイアス電流Ｉ１が大きくなるため、帰還電圧Ｖｆｂがより急峻に低下する。本実施形態では、抵抗値Ｒ＝Ｒａとした際に、“スイッチング期間”が短くなるよう、例えば、フォトトランジスタ５７のサイズや、抵抗値Ｒａが選択されている。このため、本実施形態では、“スイッチング期間”を短くすることができる。

　そして、時刻ｔ１にスイッチング動作は開始されると、出力電圧Ｖｏｕｔは上昇するため、帰還電圧Ｖｆｂは低下する。なお、本実施形態では、帰還電圧Ｖｆｂの立下りの傾きが、帰還電圧Ｖｆｂの立ち上がりの傾きより大きくなるよう、バイアス電流Ｉ１、抵抗値Ｒが設定されているため、帰還電圧Ｖｆｂが電圧Ｖ２となるまでの期間は、時刻ｔ０～時刻ｔ１までの停止期間より十分短くなる。そして、時刻ｔ２以降、時刻ｔ０～時刻ｔ１の動作が繰り返される。

＝＝停止期間＞Ｔ１＝＝
　図５を参照しつつ、スイッチング電源回路１０がバーストモードで動作しており、さらに、“停止期間”が“期間Ｔ１”より長い場合の制御ＩＣ４０の動作について説明する。

　まず、時刻ｔ１０に、帰還電圧Ｖｆｂが電圧Ｖ２となると、電圧Ｖｃは“Ｌレベル”になるため、スイッチング動作は停止される。この際、制御回路１０４は、“停止期間”を長くすべく、“Ｌレベル”の制御信号ＣＯＮＴを出力する。この結果、抵抗値Ｒは、Ｒ＝Ｒａ＋Ｒｂとなり、大きくなるため、帰還電圧Ｖｆｂ（＝Ｖｃｃ－Ｒ×Ｉ１）は急激に低下する。

　時刻ｔ１０にスイッチング動作は停止されると、出力電圧Ｖｏｕｔは低下するため、帰還電圧Ｖｆｂは上昇する。そして、時刻ｔ１０から“期間Ｔ１”だけ経過した時刻ｔ１１となると、制御回路１０４は、“停止期間”が“期間Ｔ１”より長いことを検出する。この結果、制御回路１０４は、“停止期間”を短くするための“Ｈレベル”の制御信号ＣＯＮＴを出力する。

　そして、制御信号ＣＯＮＴが“Ｈレベル”になると、抵抗値Ｒは、Ｒ＝Ｒａとなり、小さくなるため、帰還電圧Ｖｆｂ（＝Ｖｃｃ－Ｒ×Ｉ１）は急激に大きくなる。この結果、時刻ｔ１１において、帰還電圧Ｖｆｂは、電圧Ｖ１より高くなるため、電圧Ｖｃは“Ｈレベル”になり、スイッチング動作が開始される。

　そして、時刻ｔ１１にスイッチング動作が開始されると、出力電圧Ｖｏｕｔは上昇するため、帰還電圧Ｖｆｂは低下する。また、時刻ｔ１２に、帰還電圧Ｖｆｂが電圧Ｖ２となると、電圧Ｖｃは“Ｌレベル”になるため、スイッチング動作は停止される。ここで、制御回路１０４は、時刻ｔ１１において、“停止期間”が“期間Ｔ１”より長いことを検出したため、時刻ｔ１１以降において、“停止期間”を短くするための“Ｈレベル”の制御信号ＣＯＮＴが出力され続ける。すなわち、帰還電圧のレベルを制御信号ＣＯＮＴによって変化させた後、その変化させた状態が時刻ｔ１２以降も維持される。

　この結果、抵抗値Ｒは、Ｒ＝Ｒａのまま維持されるため、帰還電圧Ｖｆｂは電圧Ｖ２のレベルから上昇する。そして、時刻ｔ１２以降、抵抗値Ｒの値を維持した状態で、バーストモードの動作が繰り返される。このように、“停止期間”が“期間Ｔ１”より長いことが検出されると、制御回路１０４は、“停止期間”を短くするよう、“停止期間”における帰還電圧Ｖｆｂのレベルを変化させる。

＝＝停止期間＜Ｔ２＝＝
　図６を参照しつつ、スイッチング電源回路１０がバーストモードで動作しており、さらに、“停止期間”が“期間Ｔ２”より短い回数が５回続いた場合の制御ＩＣ４０の動作について説明する。なお、ここでは、図６の時刻ｔ２０以前に、制御回路１０４は、“停止期間”が“期間Ｔ１”より長いことが検出し、“停止期間”において、“Ｈレベル”の制御信号ＣＯＮＴを出力していることとする。

　まず、時刻ｔ２０に、帰還電圧Ｖｆｂが電圧Ｖ２となると、電圧Ｖｃは“Ｌレベル”になるため、スイッチング動作は停止される。ここで、制御回路１０４は、“Ｈレベル”の制御信号ＣＯＮＴを出力しているため、抵抗値Ｒは、Ｒ＝Ｒａの状態が維持される。この結果、時刻ｔ２０において、帰還電圧Ｖｆｂは電圧Ｖ２のレベルから上昇する。

　そして、時刻ｔ２０から“期間Ｔ２”より短い期間が経過した時刻ｔ２１となると、制御回路１０４は、“停止期間”が“期間Ｔ２”より短いことを検出する。

　また、時刻ｔ２１に、帰還電圧Ｖｆｂが電圧Ｖ１となると、電圧Ｖｃは“Ｈレベル”になるため、スイッチング動作が開始される。ここで、制御回路１０４は、“Ｈレベル”の制御信号ＣＯＮＴを出力しているため、抵抗値Ｒは、Ｒ＝Ｒａの状態が維持される。この結果、時刻ｔ２１において、帰還電圧Ｖｆｂは電圧Ｖ１のレベルから低下する。

　そして、時刻ｔ２２に、制御回路１０４が“停止期間”が“期間Ｔ２”より短いことを、５回検出すると、制御回路１０４は、時刻ｔ２３に、“停止期間”を長くすべく、“Ｌレベル”の制御信号ＣＯＮＴを出力する。この結果、抵抗値Ｒは、Ｒ＝Ｒａ＋Ｒｂと大きくなるため、帰還電圧Ｖｆｂは急激に低下する。したがって、時刻ｔ２３～ｔ２４までの“停止期間”は、例えば、時刻ｔ２０～ｔ２１までの“停止期間”より長くなる。なお、時刻ｔ２４以降は、図４で説明した動作が繰り返されることになる。

　このように、“停止期間”が“期間Ｔ２”より短いとの検出結果に基づいて、制御回路１０４は、“停止期間”を長くするよう、“停止期間”における帰還電圧Ｖｆｂのレベルを変化させる。したがって、制御ＩＣ４０は、“停止期間”が短い場合、“停止期間”を長くすることができるため、スイッチング電源回路１０の効率は向上する。

　なお、“停止期間”が“期間Ｔ２”より短いか否かにかかわらず、“Ｈレベル”の制御信号ＣＯＮＴの維持を解いてもよい。具体的には、“停止期間”が“期間Ｔ１”より長いことを検出して、“停止期間”を短くするように帰還電圧のレベルを変化させ、その後、所定回数の停止期間その変化の状態を維持した場合には、次の停止期間で維持を解いてもよい。すなわち、次の停止期間で“Ｌレベル”の制御信号ＣＯＮＴを出力するものとしてもよい。

＜＜＜バースト制御回路の他の実施形態＞＞＞
　図７は、バースト制御回路２００の一例を示す図である。バースト制御回路２００は、比較回路１００、メモリ１０１、電圧出力回路１０２，２１０、タイマ１０３、及び制御回路１０４を含む。バースト制御回路２００において、バースト制御回路７５と同じ符号の付されたブロックは、同じであるため、電圧出力回路２１０について説明する。

　電圧出力回路２１０は、“停止期間”を短くするための“Ｈ”レベルの制御信号ＣＯＮＴが入力されると、電圧Ｖ１より低い電圧Ｖ１ｂを出力する。また、電圧出力回路２１０は、“停止期間”を長くするための“Ｌ”レベルの制御信号ＣＯＮＴが入力されると、電圧Ｖ１より高い電圧Ｖ１ａを出力する。そして、比較回路１００は、電圧Ｖ１ａ，Ｖ１ｂを高い閾値電圧として、帰還電圧Ｖｆｂと比較する。

　図８は、バースト制御回路２００が制御ＩＣ４０に用いられた際のバーストモードの動作を説明するための図である。例えば、時刻ｔａに帰還電圧Ｖｆｂが電圧Ｖ２となると、電圧Ｖｃは“Ｌレベル”になるため、スイッチング動作は停止される。この際、制御回路１０４は、“Ｌレベル”の制御信号ＣＯＮＴを出力するため、抵抗値Ｒは大きくなり、帰還電圧Ｖｆｂ（＝Ｖｃｃ－Ｒ×Ｉ１）は急激に低下する。

　そして、時刻ｔａにスイッチング動作は停止されると、出力電圧Ｖｏｕｔは低下するため、帰還電圧Ｖｆｂは上昇する。ここで、電圧出力回路２１０は、“停止期間”を長くするための“Ｌ”レベルの制御信号ＣＯＮＴに基づいて、電圧Ｖ１ａを出力している。このため、時刻ｔｂに、帰還電圧Ｖｆｂが電圧Ｖ１ａとなるまでスイッチング動作が開始されることはない。

　一方、例えば、電圧出力回路２１０に、“停止期間”を短くするための“Ｈ”レベルの制御信号ＣＯＮＴが入力されている場合、電圧Ｖ１ａでなく、電圧Ｖ１ｂが出力されることになる。この場合、時刻ｔｂよりも前の時刻ｔｃにおいて、帰還電圧Ｖｆｂは、電圧Ｖ１ｂとなるため、“停止期間”は短くなる。このように、制御信号ＣＯＮＴの論理レベルに応じて、比較回路１００の高い閾値電圧である電圧Ｖ１のレベルを変化させた場合、抵抗値Ｒを変化させる場合と同様に、“停止期間”を調整することができる。

＝＝＝まとめ＝＝＝
　以上、本実施形態のスイッチング電源回路１０について説明した。制御回路１０４は、軽負荷時に“停止期間”が“期間Ｔ１”より長い場合、“停止期間”が短くなるよう、例えば帰還電圧Ｖｆｂのレベルを変化させる。したがって、制御ＩＣ４０は、スイッチング電源回路１０を安定に動作させつつ、軽負荷時の効率を上昇させることができる。

　また、例えば、制御回路１０４は、“停止期間”が“期間Ｔ２”より短くなると、“停止期間”が長くなるよう、“Ｌレベル”の制御信号ＣＯＮＴを出力しても良い。このような場合、バーストモードで動作しているスイッチング電源回路１０の“停止期間”を長くすることができるため、スイッチング電源回路１０の効率を改善することができる。

　また、例えば、負荷１１の過渡的な変化により、“停止期間”が“期間Ｔ２”より短くなることがある。このような場合に、直ちに“停止期間”を長くすると、“停止期間”が“期間Ｔ１”を超えてしまうことがある。しかしながら、本実施形態の制御回路１０４は、“停止期間”が“期間Ｔ２”より短くなることが５回（所定回数）続いた場合に、“停止期間”が長くなるよう、“Ｌレベル”の制御信号ＣＯＮＴを出力している。したがって、制御ＩＣ４０は、負荷１１の過渡的に変化した場合であっても、“停止期間”が“期間Ｔ１”より長くなり、制御ＩＣ４０の動作が不安定になることを防ぐことができる。

　また、制御回路１０４は、“停止期間”が“期間Ｔ１”より短い場合、“スイッチング期間”が長くなるよう、抵抗値Ｒを小さくすることにより、帰還電圧Ｖｆｂのレベルを高くしている（例えば、図４の時刻ｔ１）。これにより、“スイッチング期間”において帰還電圧Ｖｆｂの立下りの傾きは急峻になり、“スイッチング期間”を短くすることができることから、効率は改善される。

　また、制御回路１０４は、帰還電圧生成回路７０の抵抗値Ｒを変化させることにより、帰還電圧Ｖｆｂのレベルを変化させている。

　また、制御回路１０４は、スイッチＳＷのオンオフを制御することにより、抵抗値Ｒを変化させている。

　また、電圧生成回路２１０は、制御信号ＣＯＮＴの論理レベルに応じて、電圧Ｖ１ａ，Ｖ１ｂを比較回路１００に出力する。このような回路を用いることにより、“停止期間”を“期間Ｔ１”より短くすることができる。

　また、駆動回路７７は、通常モードの動作時には、帰還電圧Ｖｆｂに基づいてＮＭＯＳトランジスタ２２，２３を駆動し、バーストモードの動作時には、電圧Ｖｂに基づいてＮＭＯＳトランジスタ２２，２３を駆動する。このため、制御ＩＣ４０は、負荷１１が軽負荷から重負荷に変化しても、目的レベルの出力電圧Ｖｏｕｔを生成し続けることができる。

　また、“期間Ｔ１”は、例えば、スイッチング動作が停止された際、電源電圧Ｖｃｃのレベルが通常時のレベルから、制御ＩＣ４０が安定に動作する最低のレベルまで低下する期間としても良い。このような“期間Ｔ１”が設定されることにより、スイッチング電源回路１０を安定に動作させることができる。

　上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。また、本発明は、その趣旨を逸脱することなく、変更や改良され得るとともに、本発明にはその等価物が含まれるのはいうまでもない。

　例えば、バースト制御回路２００を用いる場合、制御ＩＣ４０においてスイッチＳＷを設けない構成とし、制御回路１０４は、“停止期間”を調整するために、電圧Ｖ１のレベルのみを変化させても良い。このような構成であったとしても、制御ＩＣ４０は、スイッチング電源回路１０を安定に動作させつつ、軽負荷時の効率を上昇させることができる。

　また、本実施形態の制御回路１０４は、“スイッチング期間”を短くすべく、スイッチング期間となると、抵抗値Ｒを小さくしているが、これに限られない。例えば、制御回路１０４は、“スイッチング期間”であっても、抵抗値Ｒを変化させず、大きい値としても良い。

　また、制御ＩＣ４０は、制御回路１０４が“停止期間”が“期間Ｔ１”より長いことを検出すると、所定期間スイッチング動作を強制的に行う電圧Ｖｂを電圧出力回路１０２に出力させる、ターンオン回路を含んでいても良い。このようなターンオン回路が含まれることにより、仮に、“停止期間”が“期間Ｔ１”より長いことが検出され、帰還電圧Ｖｆｂが電圧Ｖ１とならない場合であっても、電源電圧Ｖｃｃの低下を防ぐことができる。

１０　スイッチング電源回路
１１　負荷
２０，２１，３２，５０～５３　コンデンサ
２２，２３　ＮＭＯＳトランジスタ
２４　トランス
２５　制御ブロック
３０，３１，５６　ダイオード
３３　定電圧回路
３４　発光ダイオード
４０　制御ＩＣ
５４，５５，９０　抵抗
５７　フォトトランジスタ
７０　帰還電圧生成回路
７１，７３　ＡＤコンバータ
７２　増幅回路
７４　判定回路
７５　バースト制御回路
７６　発振回路
７７　駆動回路
９１　可変抵抗
９２，１０１　メモリ
１００　比較回路
１０２，２１０　電圧出力回路
１０３　タイマ
１０４　制御回路

Claims

　１次側に設けられた１次コイルと、２次側に設けられた２次コイルと、前記１次コイルまたは前記２次コイルに電磁結合された補助コイルとを含むトランスと、前記１次コイルに接続されるトランジスタと、を含み目的レベルの出力電圧を２次側に生成する電源回路の前記補助コイルからの電圧に基づいて動作し、前記トランジスタのスイッチングを制御するスイッチング制御回路であって、
　前記出力電圧が印加される負荷が軽負荷か否かに基づいて、バーストモードへの移行を判定する判定回路と、
　前記バーストモードの動作時に前記トランジスタのスイッチングが停止される停止期間を計時する計時回路と、
　前記停止期間が第１期間より長い場合、前記停止期間が短くなるように制御する制御回路と、
　を含むことを特徴とするスイッチング制御回路。
　請求項１に記載のスイッチング制御回路であって、
　前記バーストモードの動作時に、前記出力電圧に応じた帰還電圧のレベルが第１電圧のレベルとなると、前記トランジスタのスイッチングをさせるための信号を出力し、前記帰還電圧のレベルが第２電圧のレベルとなると、前記トランジスタのスイッチングを停止させるための信号を出力する比較回路を含み、
　前記制御回路は、前記停止期間が第１期間より長い場合、前記停止期間が短くなるよう、前記帰還電圧のレベル及び前記第１電圧のレベルの少なくとも何れか一方を変化させること、
　を特徴とするスイッチング制御回路。
　請求項２に記載のスイッチング制御回路であって、
　前記制御回路は、前記停止期間が第１期間より長い場合に前記帰還電圧のレベル及び前記第１電圧のレベルの少なくとも何れか一方を変化させた後、前記帰還電圧のレベル及び前記第１電圧のレベルの少なくとも何れか一方を変化させた状態を維持すること
　を特徴とするスイッチング制御回路。
　請求項３に記載のスイッチング制御回路であって、
　前記制御回路は、前記停止期間が前記第１期間より短い第２期間となる回数が所定回数となると、前記停止期間が長くなるよう、前記帰還電圧のレベル及び前記第１電圧のレベルの少なくとも何れか一方を変化させること、
　を特徴とするスイッチング制御回路。
　請求項２～４の何れか一項に記載のスイッチング制御回路であって、
　可変抵抗を含み、前記出力電圧に応じたバイアス電流と、前記可変抵抗の抵抗値とに応じた前記帰還電圧を生成する帰還電圧生成回路を含み、
　前記制御回路は、前記帰還電圧生成回路の前記可変抵抗の抵抗値を、前記停止期間に応じて変化させること、
　を特徴とするスイッチング制御回路。
　請求項５に記載のスイッチング制御回路であって、
　前記可変抵抗は、
　第１抵抗と、前記第１抵抗に直列接続される第２抵抗と、前記第２抵抗に並列接続されるスイッチと、を含み、
　前記制御回路は、前記停止期間に応じて前記スイッチをオンオフさせること、
　を特徴とするスイッチング制御回路。
　請求項２～６の何れか一項に記載のスイッチング制御回路であって、
　制御信号の論理レベルに応じたレベルの前記第１電圧を出力する電圧出力回路を含み、
　前記制御回路は、前記停止期間に応じた論理レベルの前記制御信号を、前記電圧出力回路に出力すること、
　を特徴とするスイッチング制御回路。
　請求項２～７の何れか一項に記載のスイッチング制御回路であって、
　前記バーストモードの動作時に、前記比較回路からの信号に基づいて、前記トランジスタを駆動し、前記バーストモードの非動作時に、前記帰還電圧に基づいて、前記トランジスタを駆動する駆動回路を含むこと、
　を特徴とするスイッチング制御回路。
　請求項２～８の何れか一項に記載のスイッチング制御回路であって、
　前記第１期間は、前記補助コイルからの電圧に応じて定まる期間であること、
　を特徴とするスイッチング制御回路。
　１次側に設けられた１次コイルと、２次側に設けられた２次コイルと、前記１次コイルまたは前記２次コイルに電磁結合された補助コイルとを含むトランスと、
　前記１次コイルに接続されるトランジスタと、
　前記補助コイルからの電圧に基づいて動作し、前記トランジスタのスイッチングを制御するスイッチング制御回路と、
　を含み目的レベルの出力電圧を２次側に生成する電源回路であって、
　前記スイッチング制御回路は、
　前記出力電圧が印加される負荷が軽負荷か否かに基づいて、バーストモードへの移行を判定する判定回路と、
　前記前記バーストモードの動作時にトランジスタのスイッチングが停止される停止期間を計時する計時回路と、
　前記停止期間が第１期間より長い場合、前記停止期間が短くなるように制御する制御回路と、
　を含むことを特徴とする電源回路。