JP7413805B2 - スイッチング制御回路、電源回路 - Google Patents

Description

本発明は、スイッチング制御回路、及び電源回路に関する。

スイッチング電源回路には、軽負荷時の効率を上昇させるために、間欠的にスイッチング動作を停止させるバーストモードで動作する回路がある（例えば、特許文献１）。

特開２０１７－１４７８５４号公報

ところで、スイッチング電源回路の制御回路への電源電圧が、スイッチング動作に基づいて生成される場合、スイッチング電源回路の動作モードが、適切なタイミングで正常モードからバーストモードに移行されていないと、電源電圧が低下し、制御回路が正常に動作しなくなることがある。

また、例えば、負荷が過渡的に変化した際に、スイッチング電源回路が、バーストモードで動作し続けてしまうと、出力電圧が目的レベルから大きくずれてしまうことがある。

本発明は、上記のような従来の問題に鑑みてなされたものであって、スイッチング電源回路を適切な動作モードで動作させることができるスイッチング制御回路を提供することを目的とする。

前述した課題を解決する本発明の第１の態様は、１次側に設けられた１次コイルと、２次側に設けられた２次コイルと、前記１次コイルまたは前記２次コイルに電磁結合された補助コイルとを含むトランスと、前記１次コイルの電流を制御するトランジスタと、を含み目的レベルの出力電圧を２次側に生成する電源回路の前記補助コイルからの電圧に応じた電源電圧に基づいて動作し、前記トランジスタのスイッチングを制御するスイッチング制御回路であって、前記電源回路の動作モードに応じた駆動信号を出力する駆動信号出力回路と、前記駆動信号出力回路の出力に基づいて、前記トランジスタをスイッチングする駆動回路と、時間を条件に含む第１遷移条件と時間を条件に含まない第２遷移条件とを有し、前記第１遷移条件または前記第２遷移条件を満たすと、前記電源回路を第１バーストモードで動作させる前記駆動信号を、前記駆動信号出力回路に出力させる制御回路と、を備える。

本発明の第２の態様は、１次側に設けられた１次コイルと、２次側に設けられた２次コイルと、前記１次コイルまたは前記２次コイルに電磁結合された補助コイルとを含むトランスと、前記１次コイルの電流を制御するトランジスタと、を含み目的レベルの出力電圧を２次側に生成する電源回路の前記補助コイルからの電圧に応じた電源電圧に基づいて動作し、前記トランジスタのスイッチングを制御するスイッチング制御回路であって、前記電源回路の動作モードに応じた駆動信号を出力する駆動信号出力回路と、前記駆動信号出力回路の出力に基づいて、前記トランジスタをスイッチングする駆動回路と、前記電源回路が通常モードで動作している際に負荷の消費電力が減少すると、複数のバーストモードのうち、前記負荷の消費電力に応じた動作モードで前記電源回路を動作させる前記駆動信号を、前記駆動信号出力回路に出力させ、前記複数のバーストモードのうち、最も消費電力の小さい前記負荷に応じた動作モードで前記電源回路が動作している際に前記負荷の消費電力が増加すると、前記通常モードで前記電源回路を動作させる前記駆動信号を、前記駆動信号出力回路に出力させる制御回路と、を備える。

本発明の第３の態様は、１次側に設けられた１次コイルと、２次側に設けられた２次コイルと、前記１次コイルまたは前記２次コイルに電磁結合された補助コイルとを含むトランスと、前記１次コイルの電流を制御するトランジスタと、前記補助コイルからの電圧に応じた電源電圧に基づいて動作し、前記トランジスタのスイッチングを制御するスイッチング制御回路と、を含み目的レベルの出力電圧を２次側に生成する電源回路であって、前記スイッチング制御回路は、前記電源回路の動作モードに応じた駆動信号を出力する駆動信号出力回路と、前記駆動信号出力回路の出力に基づいて、前記トランジスタをスイッチングする駆動回路と、時間を条件に含む第１遷移条件と時間を条件に含まない第２遷移条件とを有し、前記第１遷移条件または前記第２遷移条件を満たすと、前記電源回路を第１バーストモードで動作させる前記駆動信号を、前記駆動信号出力回路に出力させる制御回路と、を備える。

本発明の第４の態様は、１次側に設けられた１次コイルと、２次側に設けられた２次コイルと、前記１次コイルまたは前記２次コイルに電磁結合された補助コイルとを含むトランスと、前記１次コイルの電流を制御するトランジスタと、前記補助コイルからの電圧に応じた電源電圧に基づいて動作し、前記トランジスタのスイッチングを制御するスイッチング制御回路と、を含み目的レベルの出力電圧を２次側に生成する電源回路であって、前記スイッチング制御回路は、前記電源回路の動作モードに応じた駆動信号を出力する駆動信号出力回路と、前記駆動信号出力回路の出力に基づいて、前記トランジスタをスイッチングする駆動回路と、前記電源回路が通常モードで動作している際に負荷の消費電力が減少すると、複数のバーストモードのうち、前記負荷の消費電力に応じた動作モードで前記電源回路を動作させる前記駆動信号を、前記駆動信号出力回路に出力させ、前記複数のバーストモードのうち、最も消費電力の小さい前記負荷に応じた動作モードで前記電源回路が動作している際に前記負荷の消費電力が増加すると、前記通常モードで前記電源回路を動作させる前記駆動信号を、前記駆動信号出力回路に出力させる制御回路と、を備える。

本発明によれば、スイッチング電源回路を適切な動作モードで動作させることができるスイッチング制御回路を提供することができる。

スイッチング電源回路１０の一例を示す図である。 制御ＩＣ４０の一例を示す図である。 駆動信号出力回路７５の一例を示す図である。 信号Ｖａ１，Ｖａ２を説明するための図である。 ゲインとスイッチング周波数との関係を説明するための図である。 信号Ｖｂ１，Ｖｂ２の発生タイミングを説明するための図である。 パルス信号Ｖｐ１，Ｖｐ２を説明するための図である。 スイッチング電源回路１０の効率を説明するための図である。 動作モードの遷移条件を説明するための図である。 動作モードの状態遷移図である。 動作モードの状態遷移表である。 スイッチング電源回路１０の動作を説明するための図である。

本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。

＝＝＝＝＝本実施形態＝＝＝＝＝
＜＜＜スイッチング電源回路１０の概要＞＞＞
図１は、本発明の一実施形態であるスイッチング電源回路１０の構成を示す図である。スイッチング電源回路１０は、所定の入力電圧Ｖｉｎから、目的レベルの出力電圧Ｖｏｕｔを負荷１１に生成するＬＬＣ電流共振型のコンバータである。

スイッチング電源回路１０は、コンデンサ２０，２１，３２、ＮＭＯＳトランジスタ２２，２３、トランス２４、制御ブロック２５、ダイオード３０，３１、定電圧回路３３、及び発光ダイオード３４を含んで構成される。

コンデンサ２０は、入力電圧Ｖｉｎが印加される電源ラインと、接地側のグランドラインとの間の電圧を安定化させ、ノイズ等を除去する。なお、入力電圧Ｖｉｎは、所定レベルの直流電圧である。コンデンサ２１は、１次コイルＬ１、２次コイルＬ２，Ｌ３との間にある漏れインダクタンス（リーケージインダクタンス）と共振回路を構成する、いわゆる共振コンデンサである。

ＮＭＯＳトランジスタ２２は、ハイサイド側のパワートランジスタであり、ＮＭＯＳトランジスタ２３は、ローサイド側のパワートランジスタである。なお、本実施形態では、スイッチング素子としてＮＭＯＳトランジスタ２２，２３が用いられているが、例えば、ＰＭＯＳトランジスタ、バイポーラトランジスタであっても良い。

トランス２４は、１次コイルＬ１、２次コイルＬ２，Ｌ３、補助コイルＬ４を備えており、１次コイルＬ１と、２次コイルＬ２，Ｌ３と、補助コイルＬ４との間は絶縁されている。トランス２４においては、１次側の１次コイルＬ１の両端の電圧の変化に応じて、２次側の２次コイルＬ２，Ｌ３に電圧が発生する。同様に、１次側の１次コイルＬ１の両端の電圧の変化、延いては２次コイルＬ２，Ｌ３の電圧の変化に応じて、１次側の補助コイルＬ４の電圧が発生する。

また、１次コイルＬ１は、一端にＮＭＯＳトランジスタ２２のソースと、ＮＭＯＳトランジスタ２３のドレインが接続され、他端にＮＭＯＳトランジスタ２３のソースがコンデンサ２１を介して接続されている。

したがって、ＮＭＯＳトランジスタ２２，２３のスイッチングが開始されると、２次コイルＬ２，Ｌ３と、補助コイルＬ４の夫々の電圧が変化することになる。なお、１次コイルＬ１と、２次コイルＬ２，Ｌ３とは、同極性で電磁結合されており、２次コイルＬ２，Ｌ３と、補助コイルＬ４も、同極性で電磁結合されている。

制御ブロック２５は、ＮＭＯＳトランジスタ２２，２３のスイッチングを制御するための回路ブロックであり、詳細は後述する。

ダイオード３０，３１は、２次コイルＬ２，Ｌ３の電圧を整流し、コンデンサ３２は、整流された電圧を平滑化する。この結果、コンデンサ３２には、平滑化された出力電圧Ｖｏｕｔが生成される。なお、出力電圧Ｖｏｕｔは、目的レベルの直流電圧となる。

定電圧回路３３は、一定の直流電圧を生成する回路であり、例えば、シャントレギュレータを用いて構成される。

発光ダイオード３４は、出力電圧Ｖｏｕｔと、定電圧回路３３の出力との差に応じた強度の光を発光する素子であり、後述するフォトトランジスタ５９とともに、フォトカプラを構成する。本実施形態では、出力電圧Ｖｏｕｔのレベルが高くなると、発光ダイオード３４からの光の強度は強くなる。

＜＜＜制御ブロック２５＞＞＞
制御ブロック２５は、制御ＩＣ４０、コンデンサ５０～５４、抵抗５５～５７、ダイオード５８、及びフォトトランジスタ５９を含む。

制御ＩＣ４０は、ＮＭＯＳトランジスタ２２，２３のスイッチングを制御する集積回路であり、端子ＶＣＣ，ＧＮＤ，ＦＢ，ＩＳ，ＣＡ，ＨＯ，ＬＯを有する。なお、制御ＩＣ４０は、「スイッチング制御回路」に相当する。

端子ＶＣＣは、制御ＩＣ４０を動作させるための電源電圧Ｖｃｃが印加される端子である。端子ＶＣＣには、一端が接地されたコンデンサ５２と、ダイオード５８のカソードとが接続されている。このため、コンデンサ５２は、ダイオード５８からの電流により充電され、コンデンサ５２の充電電圧が、制御ＩＣ４０を動作させる電源電圧Ｖｃｃとなる。なお、制御ＩＣ４０は、図示しない端子を介して交流入力を整流した入力電圧Ｖｉｎの分圧電圧が印加されて起動され、起動された後は、電源電圧Ｖｃｃに基づいて動作する。

端子ＧＮＤは、接地電圧が印加される端子であり、例えばスイッチング電源回路１０が設けられる装置の筐体等に接続される。

端子ＦＢは、出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂが発生する端子であり、コンデンサ５３、及びフォトトランジスタ５９が接続される。コンデンサ５３は、端子ＦＢと、接地との間のノイズを除去するために設けられ、フォトトランジスタ５９は、発光ダイオード３４からの光の強度に応じた大きさのバイアス電流Ｉ１を、端子ＦＢから接地へと流す。このため、フォトトランジスタ５９は、シンク電流を生成するトランジスタとして動作する。

端子ＩＳは、１次コイルＬ１の共振電流の電流値を検出するための端子である。ここで、コンデンサ５０、及び抵抗５５が接続されるノードには、１次コイルＬ１の共振電流の電流値に応じた電圧が発生する。そして、抵抗５６及びコンデンサ５１は、低域通過フィルタを構成する。このため、端子ＩＳには、１次コイルＬ１の共振電流の電流値に応じ、ノイズ成分が除去された電圧が印加される。

端子ＣＡは、１次コイルＬ１の共振電流に基づいて生成され、スイッチング電源回路１０の入力電力に応じた電圧Ｖｃａが印加される端子である。なお、詳細は後述するが、端子ＣＡには、コンデンサ５４と、抵抗５７とが接続されている。

端子ＨＯは、ＮＭＯＳトランジスタ２２を駆動する信号Ｖｏ１が出力される端子であり、ＮＭＯＳトランジスタ２２のゲートが接続される。

端子ＬＯは、ＮＭＯＳトランジスタ２３を駆動する信号Ｖｏ２が出力される端子であり、ＮＭＯＳトランジスタ２３のゲートが接続される。

＜＜＜制御ＩＣ４０の詳細＞＞＞
図２は、制御ＩＣ４０の構成を示す図である。制御ＩＣ４０は、抵抗７０、ＡＤコンバータ７１，７３、負荷検出回路７２、コンパレータ７４、駆動信号出力回路７５、制御回路７６、及び駆動回路７７を含む。なお、ここでは、端子ＶＣＣ，ＧＮＤ，ＩＳは省略されている。また、詳細は後述するが、駆動信号出力回路７５、及び制御回路７６は、デジタル制御回路７８である。

抵抗７０は、フォトトランジスタ５９からのバイアス電流Ｉ１に基づいて、帰還電圧Ｖｆｂを生成する。なお、抵抗７０の一端には、所定の電圧Ｖｄｄが印加され、他端は、端子ＦＢに接続されている。このため、抵抗７０の抵抗値を“Ｒ”とすると、端子ＦＢに生じる帰還電圧Ｖｆｂは、式（１）で表される。

Ｖｆｂ＝Ｖｄｄ－Ｒ×Ｉ１・・・（１）
上述したように、本実施形態では、出力電圧Ｖｏｕｔの上昇に応じて、バイアス電流Ｉ１の電流値は増加する。このため、出力電圧Ｖｏｕｔが上昇すると、帰還電圧Ｖｆｂは低下することになる。

ＡＤコンバータ７１は、端子ＦＢの帰還電圧Ｖｆｂを、デジタル値に変換して出力する。負荷検出回路７２は、端子ＩＳで検出された、１次コイルＬ１の共振電流に応じた電圧を、端子ＣＡに接続されたコンデンサ５４、及び抵抗５７で平滑化し、電圧Ｖｃａとして出力する。

ここで、１次コイルＬ１の共振電流の電流値は、スイッチング電源回路１０の入力電力に応じて増加し、スイッチング電源回路１０の入力電力は、負荷１１で消費される電力に応じて増加する。このため、端子ＣＡに印加される電圧Ｖｃａは、負荷１１の消費電力の増加に応じて高くなる値を示すことになる。

ＡＤコンバータ７３は、負荷検出回路７２が出力する電圧Ｖｃａを、デジタル値に変換して出力する。コンパレータ７４は、電源電圧Ｖｃｃの低下を検出する。

コンパレータ７４は、高い閾値電圧である電圧Ｖ１と、電源電圧Ｖｃｃとを比較するとともに、低い閾値電圧である電圧Ｖ２（＜Ｖ１）と、電源電圧Ｖｃｃとを比較するヒステリシスコンパレータである。

コンパレータ７４は、電源電圧Ｖｃｃが低下し“電圧Ｖ２”より低くなると、比較結果を示す電圧Ｖｃをローレベル（以下、“Ｌレベル”とする。）に変化させる。また、コンパレータ７４は、電源電圧Ｖｃｃが上昇し、“電圧Ｖ１”より高くなると、電圧Ｖｃをハイレベル（以下、“Ｈレベル”とする。）に変化させる。

デジタル制御回路７８は、帰還電圧Ｖｆｂ、電圧Ｖｃａ、及び電圧Ｖｃに基づいて、駆動電圧Ｖｄｒ１，Ｖｄｒ２を出力する回路であり、駆動信号出力回路７５、及び制御回路７６を含んで構成される。

駆動信号出力回路７５は、制御回路７６からの制御信号ＣＯＮＴに基づいて、スイッチング電源回路１０の動作モードに応じた駆動信号Ｖｄｒ１，Ｖｄｒ２を出力する回路である。

なお、詳細は後述するが、本実施形態のスイッチング電源回路１０の“動作モード”には、“通常モード”と、“高周波バーストモード”と、“低周波バーストモード”と、の３つのモードがある。

そして、「通常モード」とは、例えば、連続的にスイッチング動作が行われ、間欠的にスイッチング動作が停止されないモードであり、「バーストモード」とは、例えば、間欠的にスイッチング動作が停止されるモードである。

また、「バーストモード」のうち、「高周波バーストモード」は、「低周波バーストモード」に比べ、間欠的にスイッチング動作が停止される周期が短いモードである。このため、「高周波バーストモード」と、「低周波バーストモード」とを比較すると、「低周波バーストモード」は、負荷１１がより軽負荷である場合の動作モードとして好ましい。

制御回路７６は、制御信号ＣＯＮＴに基づいて、駆動信号出力回路７５の各種動作を制御する。例えば、制御回路７６は、負荷１１の消費電力に応じて変化する帰還電圧Ｖｆｄ及び電圧Ｖｃａと、電源電圧Ｖｃｃと、に基づいて、駆動信号出力回路７５に対し、例えば、３つの“動作モード”のうち、何れかのモードに応じた駆動信号Ｖｄｒ１，Ｖｄｒ２を出力させる。なお、制御回路７６の詳細については後述する。

駆動回路７７は、入力される駆動信号Ｖｄｒ１，Ｖｄｒ２に基づいて、ＮＭＯＳトランジスタ２２，２３をスイッチングするバッファである。具体的には、駆動回路７７は、駆動信号Ｖｄｒ１と同じ論理レベルの信号Ｖｏ１で、ＮＭＯＳトランジスタ２２を駆動し、駆動信号Ｖｄｒ２と同じ論理レベルの信号Ｖｏ２で、ＮＭＯＳトランジスタ２３を駆動する。

＜＜駆動信号出力回路７５の詳細＞＞
図３は、駆動信号出力回路７５の構成の一例を示す図である。駆動信号出力回路７５は、発振回路９０、バッファ９１、インバータ９２、低周波バースト制御回路９３、タイマ９４、パルス回路９５、及びセレクタ９６を含んで構成される。なお、ここでは便宜上、図示を省略しているが、制御信号ＣＯＮＴは、駆動信号出力回路７５の各回路のうち、バッファ９１、及びインバータ９２以外の回路に入力される。

＝＝“通常モード”の信号Ｖａ１，Ｖａ２＝＝
発振回路９０、バッファ９１、及びインバータ９２は、“通常モード”を示す制御信号ＣＯＮＴが入力されている場合、スイッチング電源回路１０を“通常モード”で動作させるための信号Ｖａ１，Ｖａ２を出力するブロックである。

発振回路９０は、入力される帰還電圧Ｖｆｂに基づいて、例えば、“Ｈ”レベルのデューティ比が、５０％の発振信号Ｖｏｓｃを出力する電圧制御発振回路である。発振回路９０は、帰還電圧Ｖｆｂのレベルが低くなると、高い周波数の発振信号Ｖｏｓｃを出力する。また、発振回路９０は、“動作”を示す制御信号ＣＯＮＴが入力されると、帰還電圧Ｖｆｂに応じた発振信号Ｖｏｓｃを出力し、“停止”を示す制御信号ＣＯＮＴが入力されると、発振信号Ｖｏｓｃの出力を停止する。

バッファ９１は、発振信号Ｖｏｓｃと同じ論理レベルの信号を出力し、インバータ９２は、発振信号Ｖｏｓｃの論理レベルを反転させて出力する。この結果、スイッチング電源回路１０を“通常モード”で動作させるための信号Ｖａ１，Ｖａは、例えば、図４に示すように、互いに逆相の信号になる。

また、セレクタ９６は、“通常モード”を示す制御信号ＣＯＮＴが入力されている場合、バッファ９１、インバータ９２の出力である信号Ｖａ１，Ｖａ２を選択し、駆動信号Ｖｄｒ１，Ｖｄｒ２として出力する。この結果、ＮＭＯＳトランジスタ２２，２３は、“通常モード”の信号Ｖａ１，Ｖａ２に基づいて駆動されることになる。

なお、スイッチング電源回路１０が“通常モード”で動作している際、出力電圧Ｖｏｕｔのレベルが目的レベルより上昇すると、帰還電圧Ｖｆｂは低下するため、発振信号Ｖｏｓｃの周波数は高くなる。

ここで、ＬＬＣ電流共振型のコンバータであるスイッチング電源回路１０のゲイン（＝Ｖｏｕｔ／Ｖｉｎ）と、スイッチング周波数と、の間には例えば、図５に示す関係が成立する。そして、本実施形態では、発振信号Ｖｏｓｃの周波数は、スイッチング電源回路１０の共振周波数より高くなるよう、設計されている。この結果、帰還電圧Ｖｆｂが低下し、発振信号Ｖｏｓｃの周波数が高くなると、出力電圧Ｖｏｕｔは低下する。

一方、出力電圧Ｖｏｕｔのレベルが目的レベルより低下すると、帰還電圧Ｖｆｂは上昇するため、発振信号Ｖｏｓｃの周波数は低くなる。この結果、スイッチング電源回路１０の出力電圧Ｖｏｕｔは上昇する。したがって、スイッチング電源回路１０が“通常モード”で動作している際には、スイッチング電源回路１０は、目的レベルの出力電圧Ｖｏｕｔを生成することができる。

＝＝“低周波バーストモード”の信号Ｖｂ１，Ｖｂ２＝＝
発振回路９０、バッファ９１、インバータ９２、及び低周波バースト制御回路９３は、“低周波バーストモード”を示す制御信号ＣＯＮＴが入力されている場合、スイッチング電源回路１０を“低周波バーストモード”で動作させるための信号Ｖｂ１，Ｖｂ２を出力するブロックである。

低周波バースト制御回路９３は、スイッチング周期が間欠的に停止するよう、発振回路９０の動作を制御する回路である。低周波バースト制御回路９３は、帰還電圧Ｖｆｂが上昇し、“電圧Ｖ３”より高くなると、発振回路９０を動作させ、帰還電圧Ｖｆｂに応じた発振信号Ｖｏｓｃを生成させる。

一方、低周波バースト制御回路９３は、帰還電圧Ｖｆｂが低下し、“電圧Ｖ４”より低くなると、発振回路９０の動作を停止させる。

図６は、“低周波バーストモード”の信号Ｖｂ１，Ｖｂ２が生成されるタイミングについて説明するための図である。

例えば、時刻ｔ１０に、帰還電圧Ｖｆｂが上昇し、“電圧Ｖ３”となると、発振信号Ｖｏｓｃは生成される。そして、バッファ９１は、発振信号Ｖｏｓｃと同じ論理レベルの信号Ｖｂ１を出力し、インバータ９２は、発振信号Ｖｏｓｃの論理レベルが反転した信号Ｖｂ２を出力する。この結果、“低周波バーストモード”の信号Ｖｂ１，Ｖｂ２は、図４に示す信号Ｖａ１，Ｖａ２と同様の波形になる。

また、セレクタ９６は、“低周波バーストモード”を示す制御信号ＣＯＮＴが入力されている場合、バッファ９１、インバータ９２の出力である信号Ｖｂ１，Ｖｂ２を選択し、駆動信号Ｖｄｒ１，Ｖｄｒ２として出力する。この結果、ＮＭＯＳトランジスタ２２，２３は、“低周波バーストモード”の信号Ｖｂ１，Ｖｂ２に基づいて駆動されることになる。

時刻ｔ１０にＮＭＯＳトランジスタ２２，２３が駆動されると、出力電圧Ｖｏｕｔは上昇するため、時刻ｔ１０から若干遅れて帰還電圧Ｖｆｂは低下する。そして、例えば、時刻ｔ１１に、帰還電圧Ｖｆｂが低下して“電圧Ｖ４”となると、発振信号Ｖｏｓｃの生成は停止される。

この結果、ＮＭＯＳトランジスタ２２，２３のスイッチングも停止するため、出力電圧Ｖｏｕｔは低下する。そして、時刻ｔ１１から若干遅れて帰還電圧Ｖｆｂが上昇し、例えば時刻ｔ１２に、帰還電圧Ｖｆｂが“電圧Ｖ３”となると、発振信号Ｖｏｓｃが生成される。この結果、信号Ｖｂ１，Ｖｂ２に基づいて、ＮＭＯＳトランジスタ２２，２３が駆動される。なお、時刻ｔ１２以降、時刻ｔ１０～時刻１２までの動作が繰り返される。

このように、低周波バースト制御回路９３は、“低周波バーストモード”を示す制御信号ＣＯＮＴに基づいて、発振回路９０を制御することにより、スイッチング電源回路１０を、“低周波バーストモード”で動作させることができる。

なお、図６の時刻ｔ１０～ｔ１２までの期間が、“低周波バーストモード”の１周期を示す期間Ｔａとなる。そして、本実施形態では、期間Ｔａのうち、スイッチングが停止される“停止期間”が、“スイッチング期間”より十分長くなるよう、電圧Ｖ３及び電圧Ｖ４と、帰還電圧Ｖｆｂを生成する抵抗７０の抵抗値Ｒ（図２参照）と、が設定されている。

＝＝“高周波バーストモード”のパルス信号Ｖｐ１，Ｖｐ２＝＝
タイマ９４、及びパルス回路９５は、“高周波バーストモード”を示す制御信号ＣＯＮＴが入力されている場合、スイッチング電源回路１０を“高周波バーストモード”で動作させるためのパルス信号Ｖｐ１，Ｖｐ２を出力するブロックである。

タイマ９４は、例えば、“高周波バーストモード”の１周期の期間Ｔｂを繰り返し計り、パルス回路９５は、タイマ９４の計測時間に基づいて、期間Ｔｂ内の所定のタイミングで、合計３つのパルス信号Ｖｐ１，Ｖｐ２を出力する。

図７は、“高周波バーストモード”のパルス信号Ｖｐ１，Ｖｐ２が生成されるタイミングについて説明するための図である。

例えば、時刻ｔ２０に、タイマ９４が時間の計測を開始すると、パルス回路９５は、時刻ｔ２１となるタイミングまで、“Ｈ”レベルのパルス信号Ｖｐ２を出力する。

ここで、セレクタ９６は、“高周波バーストモード”を示す制御信号ＣＯＮＴが入力されている場合、パルス信号Ｖｐ１，Ｖｐ２を選択し、駆動信号Ｖｄｒ１，Ｖｄｒ２として出力する。したがって、時刻ｔ２０～ｔ２１に“Ｈ”レベルのパルス信号Ｖｐ２が出力されると、駆動信号Ｖｄｒ２が“Ｈ”レベルとなり、ＮＭＯＳトランジスタ２３はオンされる。

また、タイマ９４の出力に基づいて、時刻ｔ２１となると、パルス回路９５は、時刻ｔ２２となるタイミングまで、“Ｈ”レベルのパルス信号Ｖｐ１を出力する。この結果、時刻ｔ２１～ｔ２２の期間においては、駆動信号Ｖｄｒ１が“Ｈ”レベルとなり、ＮＭＯＳトランジスタ２２はオンされる。

さらに、タイマ９４の出力に基づいて、時刻ｔ２２となると、パルス回路９５は、時刻ｔ２３となるタイミングまで、“Ｈ”レベルのパルス信号Ｖｐ２を出力する。この結果、時刻ｔ２１～ｔ２２の期間においては、駆動信号Ｖｄｒ２が“Ｈ”レベルとなり、ＮＭＯＳトランジスタ２３はオンされる。

そして、タイマ９４の計測時間に基づいて、パルス回路９５は、時刻ｔ２３～ｔ２４まで期間においては、パルス信号Ｖｐ１，Ｖｐ２の生成を停止する。また、時刻ｔ２０から、期間Ｔｂ経過した時刻ｔ２４となると、タイマ９４の計測時間はリセットされるため、時刻ｔ２０～ｔ２４までの動作が繰り返される。

このように、タイマ９４、及びパルス回路９５は、“高周波バーストモード”を示す制御信号ＣＯＮＴに基づいて、パルス信号Ｖｐ１，Ｖｐ２を生成することにより、スイッチング電源回路１０を、“高周波バーストモード”で動作させることができる。

なお、本実施形態では、“高周波バーストモード”の単位時間あたりの“スイッチング期間”は、“低周波バーストモード”の単位時間あたりの“スイッチング期間”より十分長くなるよう、設計されている。

このため、本実施形態では、上述した３つの動作モードのうち、“通常モード”から“高周波バーストモード”へ移行し、“高周波バーストモード”から“低周波バーストモード”へ移行する毎に、単位時間あたりの“スイッチング期間”は短くなる。そして、スイッチング期間が短くなると、例えば、ゲート容量の大きいＮＭＯＳトランジスタ２２，２３や、駆動回路７７での消費電力は小さくなる。

この結果、例えば、図８に示すように、負荷１１の消費電力が減少するにつれて、スイッチング電源回路１０の“動作モード”を“通常モード”から、“高周波バーストモード”を介して、“低周波バーストモードに移行することで、スイッチング電源回路１０の効率を広い範囲で高めることができる。

＜＜制御回路７６について＞＞
図２の制御回路７６は、帰還電圧Ｖｆｂ、電圧Ｖｃａ、電圧Ｖｃに基づいて、駆動信号出力回路７５の各種動作を制御するステートマシンである。例えば、制御回路７６は、負荷１１の消費電力に応じて、スイッチング電源回路１０の“動作モード”を切り替えるための制御信号ＣＯＮＴを生成する。なお、「ステートマシン」とは、例えば、入力条件によって、出力の状態を変化させるよう、論理合成された論理回路である。

図９は、負荷１１の消費電力に応じて変化する帰還電圧Ｖｆｂ及び電圧Ｖｃａと、“動作モード”の遷移条件との関係を示す図である。ここで、負荷１１の消費電力が小さくなると、出力電圧Ｖｏｕｔは上昇するため、帰還電圧Ｖｆｂは、低下する。また、電圧Ｖｃａは、負荷１１の消費電力が小さくなると、低下する。なお、図９においては、帰還電圧Ｖｆｂ及び電圧Ｖｃａのレベルと、遷移条件との関係のみを説明するため、“動作モード”を遷移させる際の“遷移時間”については後述する。

本実施形態では、例えば、負荷１１の消費電力が大きく、帰還電圧Ｖｆｂが、電圧Ｖ５より高いか、電圧Ｖｃａが、電圧Ｖ７より高いと、“動作モード”を“通常モード”とする。なお、以下、帰還電圧Ｖｆｂが、電圧Ｖ５より高いか、電圧Ｖｃａが、電圧Ｖ７より高い場合を、“条件１”とする。

また、負荷１１の消費電力が小さくなり、帰還電圧Ｖｆｂが、電圧Ｖ６（＜電圧Ｖ５）より低くなるとともに、電圧Ｖｃａが、電圧Ｖ８（＜電圧Ｖ７）より低くなると、“動作モード”を“高周波バーストモード”とする。なお、以下、帰還電圧Ｖｆｂが、電圧Ｖ６より低く、かつ、電圧Ｖｃａが、電圧Ｖ８より低い場合を、“条件２”とする。

さらに、負荷１１の消費電力が非常に小さくなり、帰還電圧Ｖｆｂが、電圧Ｖ６より低くなるとともに、電圧Ｖｃａが、電圧Ｖ１０（＜電圧Ｖ８）より低くなると、“動作モード”を“低周波バーストモード”とする。なお、以下、帰還電圧Ｖｆｂが、電圧Ｖ６より低く、かつ、電圧Ｖｃａが、電圧Ｖ１０より低い場合を、“条件３”とする。

また、“動作モード”が“低周波バーストモード”であって、負荷１１の消費電力が大きくなり、帰還電圧Ｖｆｂが、電圧Ｖ５（＞電圧Ｖ６）より高くなるか、電圧Ｖｃａが、電圧Ｖ９（Ｖ８＜Ｖ９＜Ｖ１０）より高くなると、“動作モード”を“通常モード”とする。なお、以下、帰還電圧Ｖｆｂが、電圧Ｖ５より高くなるか、電圧Ｖｃａが、電圧Ｖ８より高い場合を、“条件４”とする。

＜＜状態遷移について＞＞
図１０は、制御回路７６への入力の条件と、制御信号ＣＯＮＴと、の関係を説明するための状態遷移図であり、図１１は、状態遷移表である。

＜＜“通常モード”内での遷移＞＞
ここでは、制御回路７６への入力の条件が、“条件１（Ｖｆｂ＞Ｖ５、またはＶｃａ＞Ｖ７）”を満たしており、“動作モード”は、“通常モード”であることとする。

ところで、上述したように、制御回路７６に入力される電圧Ｖｃａは、１次コイルＬ１の共振電流に応じた電圧がコンデンサ５４、及び抵抗５７で平滑化されて生成されるため、負荷１１の状態が変化しても、直ちに変化しない。

一方、帰還電圧Ｖｆｂは、フォトトランジスタ５９からの電流Ｉ１と、抵抗７０と、で生成される電圧であるため、負荷１１の状態が変化すると、電圧Ｖｃａより短い時間で変化する。そこで、本実施形態では、“通常モード”において、例えば負荷１１が軽負荷となり、帰還電圧Ｖｆｂのみが低下し、所定のレベルの電圧Ｖ２０より低下すると、一旦、スイッチング動作を停止させる処理が実行される。なお、スイッチング動作が停止される“所定のレベル”は、「第２レベル」に相当する。

具体的には、“通常モード”において、帰還電圧Ｖｆｂが所定のレベルの電圧Ｖ２０より低下すると、制御回路７６は、“停止”を示す制御信号ＣＯＮＴを出力する（処理Ｓ１０）。この結果、図３の発振回路９０の動作は停止するため、スイッチング動作が停止され、出力電圧Ｖｏｕｔのオーバーシュートは抑制される。

また、“通常モード”において、帰還電圧Ｖｆｂが所定のレベルの電圧Ｖ２１（＞電圧Ｖ２０）より上昇すると、制御回路７６は、“動作”を示す制御信号ＣＯＮＴを出力する（処理Ｓ１１）。この結果、発振回路９０は発振信号Ｖｏｓｃを生成するため、スイッチング動作が実行され、目的レベルの出力電圧Ｖｏｕｔが生成される。なお、本実施形態では、電圧Ｖ２１は、電圧Ｖ６よりも低い電圧であり、電圧Ｖ５，Ｖ６，Ｖ２０，Ｖ２１の間には、Ｖ５＞Ｖ６＞Ｖ２１＞Ｖ２０の関係が成立する。

＜＜“通常モード”から“高周波バーストモード”への遷移＞＞
ところで、例えば、負荷１１が過渡的に変化した際に、スイッチング電源回路１０の“動作モード”を、直ちに他のモードに移行してしまうと、出力電圧Ｖｏｕｔが目的レベルから大きくずれてしまうことがある。

そこで、本実施形態では、制御回路７６に対し、負荷１１が軽負荷になった時間が“所定時間Ｔｘ”となるか否かを判定させている。

このため、制御回路７６は、負荷１１が軽負荷になり、制御回路７６への入力の条件が、“条件２（Ｖｆｂ＜Ｖ６、かつＶｃａ＜Ｖ８）”を満たす期間が“所定時間Ｔｘ”継続すると、制御回路７６は、“高周波バーストモード”を示す制御信号ＣＯＮＴを出力する（処理Ｓ２０）。

この結果、スイッチング電源回路１０の“動作モード”は、“高周波バーストモード”へ遷移することになる。

＜＜“通常モード”から“低周波バーストモード”への遷移＞＞
例えば、負荷１１が、より軽負荷（または、無負荷）になり、制御回路７６への入力の条件が、“条件３（Ｖｆｂ＜Ｖ６、かつＶｃａ＜Ｖ１０）”を満たし、かつ、“条件３”が“所定時間Ｔｘ”だけ継続すると、制御回路７６は、“低周波バーストモード”を示す制御信号ＣＯＮＴを出力する（処理Ｓ２１）。

この結果、スイッチング電源回路１０の“動作モード”は、“低周波バーストモード”へ遷移することになる。

ところで、帰還電圧Ｖｆｂが、所定レベルの電圧Ｖ２０より低く、処理Ｓ１０が実行され、スイッチングが停止されることがある。そして、“条件３（Ｖｆｂ＜電圧Ｖ６、かつＶｃａ＜電圧Ｖ１０）”が満たされる場合、処理Ｓ２１では、“所定時間Ｔｘ”経過しないと、“低周波バーストモード”の動作が開始しないため、電源電圧Ｖｃｃが必要以上に低下し、制御ＩＣ４０が適切に動作しなくなることがある。

そこで、本実施形態では、制御回路７６への入力の条件が、“条件３（Ｖｆｂ＜Ｖ６、かつＶｃａ＜Ｖ１０）”を満たさない状態でも、帰還電圧Ｖｆｂが、所定レベルの電圧Ｖ２０より低く、処理Ｓ１０が実行され、電圧Ｖｃが“Ｌ”レベルとなると、つまり、電源電圧Ｖｃｃが“電圧Ｖ２”より低くなると、制御回路７６は、“低周波バーストモード”を示す制御信号ＣＯＮＴを出力する（処理Ｓ２２）。なお、処理Ｓ２２が実行される条件（以下、“条件５”とする。）は、帰還電圧Ｖｆｂ＜Ｖ２０、かつ、電源電圧Ｖｃｃ＜Ｖ２である。

この結果、“条件３”を満たし、“所定時間Ｔｘ”経過する前に、スイッチング電源回路１０は、“低周波バーストモード”で動作するため、電源電圧Ｖｃｃが必要以上に低下することを防ぐことができる。

なお、本実施形態では、例えば、“条件３（Ｖｆｂ＜Ｖ６、かつＶｃａ＜Ｖ１０）”を満たす状態が、「軽負荷状態」に相当する。また、処理Ｓ２１が、時間を条件に含む「第１遷移条件」に相当し、処理Ｓ２２が、時間を条件に含まない「第２遷移条件」に相当する。また、電圧Ｖ２は、「第１レベル」に相当し、「低周波バーストモード」は、「第１バーストモード」に相当する。

＜＜＜“高周波バースト”からの遷移＞＞＞
スイッチング電源回路１０が、“高周波バースト”で動作している際に、制御回路７６への入力の条件が、“条件３（Ｖｆｂ＜Ｖ６、かつＶｃａ＜Ｖ１０）”を満たし、かつ、“条件３”が“所定時間Ｔｘ”だけ継続すると、制御回路７６は、“低周波バーストモード”を示す制御信号ＣＯＮＴを出力する（処理Ｓ３０）。この結果、スイッチング電源回路１０の“動作モード”は、“低周波バーストモード”へ遷移することになる。

また、スイッチング電源回路１０が、“高周波バースト”で動作している際も、“低周波バースト”で動作している際と同様に、時間を含まない“条件５（Ｖｆｂ＜Ｖ２０、かつ、Ｖｃｃ＜Ｖ２）”が満たされると、制御回路７６は、“低周波バーストモード”を示す制御信号ＣＯＮＴを出力する（処理Ｓ３１）。

一方、制御回路７６への入力の条件が、“条件１（Ｖｆｂ＞Ｖ５、またはＶｃａ＞Ｖ７）”を満たすと、制御回路７６は、“通常モード”を示す制御信号ＣＯＮＴを出力する（処理Ｓ３２）。この結果、スイッチング電源回路１０の“動作モード”は、“通常モード”へ遷移することになる。

＜＜＜“低周波バースト”からの遷移＞＞＞
スイッチング電源回路１０が、“低周波バースト”で動作している際に、制御回路７６への入力の条件が、“条件４（Ｖｆｂ＞Ｖ５、またはＶｃａ＞Ｖ９）”を満たすと、制御回路７６は、“通常モード”を示す制御信号ＣＯＮＴを出力する（処理Ｓ４０）。この結果、スイッチング電源回路１０の“動作モード”は、“通常モード”へ遷移することになる。

なお、詳細は後述するが、本実施形態では、スイッチング電源回路１０が、“低周波バーストモード”で動作している際に負荷１１の消費電力が増加すると、“動作モード”は、“高周波バーストモード”でなく、“通常モード”に遷移する。スイッチング電源回路１０が“通常モード”で動作している際には、出力電圧Ｖｏｕｔを短時間で安定させることができる。このため、本実施形態では、負荷１１の消費電力が増加すると、“低周波バーストモード”から、“高周波バーストモード”への遷移をさせることなく、“通常モード”へ遷移させる。

＜＜“動作モード”の遷移後の待機時間＞＞
上述のように、制御回路７６への入力が所定の条件を満たすと、“動作モード”は遷移するが、遷移後の待機時間を設定してもよい。具体的には、制御回路７６は、“動作モード”を遷移させた後、所定の“待機時間Ｔ１（第１期間）”が経過するまでは、入力の受付すなわち動作モードの遷移を禁止する。この結果、“動作モード”を示す制御信号ＣＯＮＴは、少なくとも“待機時間Ｔ１（第１期間）”は出力され続ける。これにより、必要以上に、“動作モード”が切り替わり、スイッチング電源回路１０の動作が不安定になることを防ぐことができる。

本実施形態では、最も消費電力の小さい負荷に応じた動作モード、すなわち、“通常モード”から“低周波バーストモード”、または“高周波バーストモード”への遷移時に、この“待機時間Ｔ１”を設定している。なお、“通常モード”から“低周波バーストモード”への遷移時、または“通常モード”から“高周波バーストモード”への遷移時の何れか一方のみに、“待機時間Ｔ１”を設定しても良い。

＝＝＝スイッチング電源回路１０の動作＝＝＝
図１２は、負荷１１の状態が軽負荷となった際のスイッチング電源回路１０の動作を説明するための図である。なお、ここでは、時刻ｔ３０以前において、スイッチング電源回路１０は、“通常モード”で動作していることとする。

まず、時刻ｔ３０に、負荷１１の状態が軽負荷となると、出力電圧Ｖｏｕｔは上昇するため帰還電圧Ｖｆｂは低下し、また電圧Ｖｃａは低下する。

そして、時刻ｔ３１に、帰還電圧Ｖｆｂが“電圧Ｖ２０”まで低下すると、制御回路７６は、“停止”を示す制御信号ＣＯＮＴを出力する（図１０の処理Ｓ１０）。この結果、スイッチング動作が停止され、出力電圧Ｖｏｕｔの上昇は停止する。

また、時刻ｔ３２に、“条件３（Ｖｆｂ＜Ｖ６、かつＶｃａ＜Ｖ１０）”が満たされると、制御回路７６は、“低周波バーストモード”へ移行させるために、“所定時間Ｔｘ”の計測を開始する。

ただし、時刻ｔ３１にスイッチング動作が停止されるため、電源電圧Ｖｃｃが大きく低下することになる。なお、このタイミングは、“低周波バーストモード”へ移行させるために、“所定時間Ｔｘ”が経過する前のタイミングであるため、スイッチング電源回路１０が動作することはない。

時刻ｔ３３になると、電源電圧Ｖｃｃが低下し、電圧Ｖ２となると、制御回路７６は、“低周波バーストモード”を示す制御信号ＣＯＮＴを出力する（図１０の処理Ｓ２２）。つまり、条件３が満たされ、所定時間Ｔｘだけ経過する前に、処理Ｓ２２が実行される。この結果、スイッチング電源回路１０の“動作モード”は、“低周波バーストモード”に遷移する。

そして、出力電圧Ｖｏｕｔの低下に応じて、帰還電圧Ｖｆｂが上昇し、時刻ｔ３４に電圧Ｖ３となると、スイッチング動作が行われる。この結果、電源電圧Ｖｃｃが上昇するため、制御ＩＣ４０の電源電圧Ｖｃｃが必要以上に低下することを防ぐことができる。

また、時刻ｔ３４にスイッチング動作が行われると、出力電圧Ｖｏｕｔは上昇するため、帰還電圧Ｖｆｂは低下する。また、出力電圧Ｖｏｕｔの上昇に応じて、負荷１１での消費電力は増加するため、電圧Ｖｃａは上昇する。

そして、時刻ｔ３５に帰還電圧Ｖｆｂが低下し、電圧Ｖ４となると、スイッチング動作が停止する。このように、負荷１１が軽負荷の状態においては、スイッチング電源回路１０は、スイッチングが間欠的に停止されるため“低周波バーストモード”で動作するため、効率を上昇させつつ、目的レベルの出力電圧Ｖｏｕｔを生成することができる。

なお、図１２には図示していないが、例えば、時刻ｔ３３から待機時間Ｔ１だけ経過した時刻ｔ３６以降において、負荷１１の消費電力が増加すると、出力電圧Ｖｏｕｔは低下し、帰還電圧Ｖｆｂは上昇する。そして、“条件４（Ｖｆｂ＞Ｖ５、またはＶｃａ＞Ｖ９）”が満たされると、制御回路７６は、“通常モード”を示す制御信号ＣＯＮＴを出力する（図１０の処理Ｓ４０）。この結果、スイッチング電源回路１０は、“通常モード”で動作することになる。

また、ｔ３６以降において、Ｖｃａが高い場合（Ｖｃａ＞Ｖ９）、制御回路７６は、“通常モード”を示す制御信号ＣＯＮＴを出力する（図１０の処理Ｓ４０）。この結果、スイッチング電源回路１０は、“通常モード”で動作することになる。

スイッチング電源回路１０が、“通常モード”で動作している場合、“高周波バーストモード”で動作している場合と比べ、スイッチング期間が長くなる。このため、スイッチング電源回路１０の“動作モード”を、“低周波バーストモード”から、“通常モード”とすることで、負荷１１の消費電力の増加が大きい場合であっても、出力電圧Ｖｏｕｔの低下が抑制できる。

＝＝＝その他＝＝＝
例えば、スイッチング電源回路１０が“通常モード”で動作している際に、スイッチング周波数が非常に高くなると、ＮＭＯＳトランジスタ２２，２３等での消費電力が増加するため、電源電圧Ｖｃｃが大きく低下してしまうことがある。したがって、例えば、制御回路７６は、電源電圧Ｖｃｃが“電圧Ｖ２”より低くなると、“低周波バーストモード”を示す制御信号ＣＯＮＴを出力することとしても良い。

つまり、図１０の処理Ｓ２２では、条件５（Ｖｆｂ＜Ｖ２０、かつＶｃｃ＜Ｖ２）”を満たすと、“低周波バーストモード”に遷移させることとしたが、電源電圧Ｖｃｃのみが電圧Ｖ２より低下した場合、“低周波バーストモード”に遷移させても良い。このような構成とすることにより、制御ＩＣ４０の電源電圧Ｖｃｃが必要以上に低下することを防ぐことができる。

また、本実施形態の制御ＩＣ４０は、ＬＬＣ電流共振型のコンバータであるスイッチング電源回路１０に用いられたがこれに限られず、例えば、フライバック型のスイッチング電源回路に用いられても良い。なお、スイッチング電源回路１０において、１次コイルＬ１の電流を制御するＮＭＯＳトランジスタ２２，２３は、第１及び第２トランジスタに相当する。

また、制御回路７６は、入力条件に応じて制御信号ＣＯＮＴを変化させる論理回路であることとしたが、これに限られず、例えば、メモリ（不図示）に記憶されたプログラムを実行するマイコン（制御部）であっても良い。また、駆動信号出力回路７５についても、マイコンの機能ブロック（例えば、駆動信号出力部）で実現できる。このようなマイコンを用いた場合であっても、本実施形態と同様の機能を実現できる。

また、本実施形態では、ＡＤコンバータ７１，７３が、帰還電圧Ｖｆｂ、電圧Ｖｃａをデジタル値として変換し、デジタル制御回路７８が、駆動信号Ｖｄｒ１，Ｖｄｒ２を出力することとしたが、これに限られない。例えば、制御ＩＣ４０は、アナログ値の帰還電圧Ｖｆｂ、電圧Ｖｃａに基づいて、本実施形態と同様の駆動信号Ｖｄｒ１，Ｖｄｒ２を出力するよう、各種、アナログ回路、デジタル回路を含むこととしても良い。このような場合であっても、本実施形態と同様の効果を得ることができる。

＝＝＝まとめ＝＝＝
以上、本実施形態のスイッチング電源回路１０について説明した。スイッチング電源回路１０が“通常モード”で動作している際に、条件３が“所定時間Ｔｘ”だけ継続する「第１遷移条件」が満たされると、または、「第２遷移条件」に対応する、時間を含まない条件５（Ｖｆｂ＜Ｖ２０、かつＶｃｃ＜Ｖ２）が満たされると、スイッチング電源回路１０は、“低周波バーストモード”で動作する。これにより、電源電圧Ｖｃｃの低下を抑制しつつ、スイッチング電源回路１０の効率を上昇させることができるため、スイッチング電源回路１０を適切な“動作モード”で動作させることができる。

また、負荷１１が軽負荷となる状態が続くと、結果的に、例えば、条件３が“所定時間Ｔｘ”だけ継続し、「第１遷移条件」が満たされることになる。このため、スイッチング電源回路１０は、負荷１１が軽負荷となる状態が継続されると、確実に“低周波バーストモード”へ移行することができる。

また、例えば、スイッチング電源回路１０が“通常モード”で動作している際に、スイッチング周波数が非常に高くなると、電源電圧Ｖｃｃが大きく低下してしまうことがある。例えば、電源電圧Ｖｃｃが“電圧Ｖ２（第１レベル）”より低くなると、“低周波バーストモード”に遷移させることにより、制御ＩＣ４０の電源電圧Ｖｃｃが必要以上に低下することを防ぐことができる。したがって、このような構成とすることで、スイッチング電源回路１０を適切な“動作モード”で動作させることができる。

また、制御回路７６は、例えば、負荷１１が軽負荷となった状態で、電源電圧Ｖｃｃが“電圧Ｖ２”より低くなると、“動作モード”を、“低周波バーストモード”に遷移させている。このため、スイッチング電源回路１０の効率を上昇させることができる。

また、本実施形態では、負荷１１が軽負荷であるか否かは、例えば、“条件３（Ｖｆｂ＜Ｖ６、かつＶｃａ＜Ｖ１０）”を満たしているか否かに基づいて判定したがこれに限られない。例えば、制御回路７６は、帰還電圧Ｖｆｂが電圧Ｖ６より低い状態、または、電圧Ｖｃａが電圧Ｖ１０より低い状態の何れか一方に基づいて、負荷１１が軽負荷であるか否かを判定しても良い。このような場合であっても、負荷１１が軽負荷であるか否かを正確に判定できる。

また、制御回路７６は、負荷１１が軽負荷となった際に出力電圧Ｖｏｕｔが上昇し、帰還電圧Ｖｆｂが所定レベルの電圧Ｖ２０となると、スイッチング動作を停止させている（例えば、図１０の処理Ｓ１０）。これにより、出力電圧Ｖｏｕｔのオーバーシュートを抑制できる。また、このような処理Ｓ１０が実行されると、電源電圧Ｖｃｃが大きく低下する。本実施形態では、軽負荷の状態が“所定時間Ｔｘ”継続する前に、電源電圧Ｖｃｃが“電圧Ｖ２”となると、“低周波バーストモード”に直ちに遷移させている。このため、電源電圧Ｖｃｃが大きく低下することを防ぐことができる。

また、制御回路７６は、スイッチング電源回路１０が“通常モード”で動作している際には、負荷１１の消費電力に応じて“動作モード”を、“高周波バーストモード”、または“低周波バーストモード”に変化させる。一方、制御回路７６は、スイッチング電源回路１０が“低周波モード”で動作している際には、負荷１１の消費電力が増加すると、必ず“動作モード”を、“通常モード”に変化させる。これにより、負荷１１の消費電力が増加し、重負荷になった場合の出力電圧Ｖｏｕｔをより安定化させることができる。

また、制御回路７６は、“通常モード”から“高周波バーストモードまたは低周波バーストモード”への遷移時に、少なくとも所定の“待機時間Ｔ１”が経過するまでは“動作モード”を変更しない。このため、スイッチング電源回路１０の動作モードが必要以上に切り替わり、スイッチング電源回路１０の動作が不安定になることを防ぐことができる。

このように、本実施形態では、スイッチング電源回路１０の“動作モード”は、複数の“バーストモード”のうち、最も負荷１１の消費電力の小さい場合の“低周波バーストモード”から、直接“通常モード”に変更されている。したがって、特に、負荷１１が重負荷になった際には、出力電圧Ｖｏｕｔを安定化させるために、全ての“バーストモード”を順次用いる必要はない。

なお、本実施形態では、“バーストモード”は、“低周波バーストモード”と、“高周波バーストモード”との２つであることとしたが、例えば、３つ以上“バーストモード”があっても良い。このような場合であっても、最も負荷１１の消費電力の小さい場合の“バーストモード”から、他の“バーストモード”を介さずに、直接“通常モード”に遷移させることにより、本実施形態と同様の効果を得ることができる。

また、“低周波バーストモード”、“高周波バーストモード”が選択される際に生成される信号を、例えば、図４、図５、及び図７で図示したが、これに限られず、例えば、間欠的にスイッチング動作を停止することができればどのような信号であっても良い。

上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。また、本発明は、その趣旨を逸脱することなく、変更や改良され得るとともに、本発明にはその等価物が含まれるのはいうまでもない。

１０ スイッチング電源回路
１１ 負荷
２０，２１，３２，５０～５４ コンデンサ
２２，２３ ＮＭＯＳトランジスタ
２４ トランス
２５ 制御ブロック
３０，３１，５８ ダイオード
３３ 定電圧回路
３４ 発光ダイオード
４０ 制御ＩＣ
５５～５７，７０ 抵抗
５９ フォトトランジスタ
７１，７３ ＡＤコンバータ
７２ 負荷検出回路
７４ コンパレータ
７５ 駆動信号出力回路
７６ 制御回路
７７ 駆動回路
７８ デジタル制御回路
９０ 発振回路
９１ バッファ
９２ インバータ
９３ 低周波バースト制御回路
９４ タイマ
９５ パルス回路
９６ セレクタ

Claims (14)

1. １次側に設けられた１次コイルと、２次側に設けられた２次コイルと、前記１次コイルまたは前記２次コイルに電磁結合された補助コイルとを含むトランスと、前記１次コイルの電流を制御するトランジスタと、を含み目的レベルの出力電圧を２次側に生成する電源回路の前記補助コイルからの電圧に応じた電源電圧に基づいて動作し、前記トランジスタのスイッチングを制御するスイッチング制御回路であって、
   前記電源回路の動作モードに応じた駆動信号を出力する駆動信号出力回路と、
   前記駆動信号出力回路の出力に基づいて、前記トランジスタをスイッチングする駆動回路と、
   時間を条件に含む第１遷移条件と時間を条件に含まない第２遷移条件とを有し、前記第１遷移条件または前記第２遷移条件を満たすと、前記電源回路を通常モードから第１バーストモードで動作させる前記駆動信号を、前記駆動信号出力回路に出力させる制御回路と、
   を備えるスイッチング制御回路。
2. 請求項１に記載のスイッチング制御回路であって、
   前記第１遷移条件は、負荷が軽負荷である軽負荷状態が所定時間継続することである、
   スイッチング制御回路。
3. 請求項１または２に記載のスイッチング制御回路であって、
   前記第２遷移条件は、前記電源電圧が第１レベルまで低下することである、
   スイッチング制御回路。
4. 請求項３に記載のスイッチング制御回路であって、
   前記第２遷移条件は、負荷の状態が軽負荷状態であり、かつ前記電源電圧が前記第１レベルまで低下することである、
   スイッチング制御回路。
5. 請求項１～４の何れか一項に記載のスイッチング制御回路であって、
   前記制御回路は、
   前記出力電圧に応じた帰還電圧と、前記１次側の入力電力に応じた電圧と、の少なくとも一方に基づいて、負荷の状態が軽負荷状態であるか否かを判定する、
   スイッチング制御回路。
6. 請求項１～５の何れか一項に記載のスイッチング制御回路であって、
   前記制御回路は、
   前記出力電圧が前記目的レベルより上昇し、前記出力電圧に応じた帰還電圧が第２レベルとなると、前記駆動回路に前記トランジスタの駆動を停止させる、
   スイッチング制御回路。
7. 請求項１～６の何れか一項に記載のスイッチング制御回路であって、
   前記制御回路は、
   前記電源回路が通常モードで動作している際に負荷の消費電力が減少すると、前記第１バーストモードを含む複数のバーストモードのうち、前記負荷の消費電力に応じた動作モードで前記電源回路を動作させる前記駆動信号を、前記駆動信号出力回路に出力させ、
   前記複数のバーストモードのうち、最も消費電力の小さい前記負荷に応じた動作モードで前記電源回路が動作している際に前記負荷の消費電力が増加すると、前記通常モードで前記電源回路を動作させる前記駆動信号を、前記駆動信号出力回路に出力させる、
   スイッチング制御回路。
8. 請求項７に記載のスイッチング制御回路であって、
   前記制御回路は、
   最も消費電力の小さい前記負荷に応じた動作モードから前記通常モードへの遷移時に、前記通常モードで前記電源回路を動作させる前記駆動信号を、前記駆動信号出力回路に、少なくとも第１期間出力させる、
   スイッチング制御回路。
9. １次側に設けられた１次コイルと、２次側に設けられた２次コイルと、前記１次コイルまたは前記２次コイルに電磁結合された補助コイルとを含むトランスと、前記１次コイルの電流を制御するトランジスタと、を含み目的レベルの出力電圧を２次側に生成する電源回路の前記補助コイルからの電圧に応じた電源電圧に基づいて動作し、前記トランジスタのスイッチングを制御するスイッチング制御回路であって、
   前記電源回路の動作モードに応じた駆動信号を出力する駆動信号出力回路と、
   前記駆動信号出力回路の出力に基づいて、前記トランジスタをスイッチングする駆動回路と、
   前記電源回路が通常モードで動作している際に負荷の消費電力が減少すると、最も消費電力の小さい前記負荷に応じた第１バーストモードと、第２バーストモードとを含む複数のバーストモードのうち、前記負荷の消費電力に応じた動作モードで前記電源回路を動作させる前記駆動信号を、前記駆動信号出力回路に出力させ、
   前記複数のバーストモードのうち、前記第１バーストモードで前記電源回路が動作している際に前記負荷の消費電力が増加すると、前記通常モードで前記電源回路を動作させる前記駆動信号を、前記駆動信号出力回路に出力させる制御回路と、
   を備え、
   前記制御回路は、
   前記電源回路が前記通常モードで動作している際に前記負荷の状態が前記第１バーストモードに対応する状態となると、前記第２バーストモードを介さずに前記第１バーストモードで前記電源回路を動作させる前記駆動信号を、前記駆動信号出力回路に出力させる、
   スイッチング制御回路。
10. 請求項９に記載のスイッチング制御回路であって、
    前記制御回路は、
    最も消費電力の小さい前記負荷に応じた動作モードから前記通常モードへの遷移時に、前記通常モードで前記電源回路を動作させる前記駆動信号を、前記駆動信号出力回路に、少なくとも第１期間出力させる、
    スイッチング制御回路。
11. 請求項９に記載のスイッチング制御回路であって、
    前記第１バーストモードのスイッチング期間に対するスイッチング停止期間の割合は、前記第２バーストモードのスイッチング期間に対するスイッチング停止期間の割合よりも高い、
    スイッチング制御回路。
12. １次側に設けられた１次コイルと、２次側に設けられた２次コイルと、前記１次コイルまたは前記２次コイルに電磁結合された補助コイルとを含むトランスと、
    前記１次コイルの電流を制御するトランジスタと、
    前記補助コイルからの電圧に応じた電源電圧に基づいて動作し、前記トランジスタのスイッチングを制御するスイッチング制御回路と、
    を含み目的レベルの出力電圧を２次側に生成する電源回路であって、
    前記スイッチング制御回路は、
    前記電源回路の動作モードに応じた駆動信号を出力する駆動信号出力回路と、
    前記駆動信号出力回路の出力に基づいて、前記トランジスタをスイッチングする駆動回路と、
    時間を条件に含む第１遷移条件と時間を条件に含まない第２遷移条件とを有し、前記第１遷移条件または前記第２遷移条件を満たすと、前記電源回路を通常モードから第１バーストモードで動作させる前記駆動信号を、前記駆動信号出力回路に出力させる制御回路と、
    を備える電源回路。
13. １次側に設けられた１次コイルと、２次側に設けられた２次コイルと、前記１次コイルまたは前記２次コイルに電磁結合された補助コイルとを含むトランスと、
    前記１次コイルの電流を制御するトランジスタと、
    前記補助コイルからの電圧に応じた電源電圧に基づいて動作し、前記トランジスタのスイッチングを制御するスイッチング制御回路と、
    を含み目的レベルの出力電圧を２次側に生成する電源回路であって、
    前記スイッチング制御回路は、
    前記電源回路の動作モードに応じた駆動信号を出力する駆動信号出力回路と、
    前記駆動信号出力回路の出力に基づいて、前記トランジスタをスイッチングする駆動回路と、
    前記電源回路が通常モードで動作している際に負荷の消費電力が減少すると、最も消費電力の小さい前記負荷に応じた第１バーストモードと、第２バーストモードとを含む複数のバーストモードのうち、前記負荷の消費電力に応じた動作モードで前記電源回路を動作させる前記駆動信号を、前記駆動信号出力回路に出力させ、
    前記複数のバーストモードのうち、前記第１バーストモードで前記電源回路が動作している際に前記負荷の消費電力が増加すると、前記通常モードで前記電源回路を動作させる前記駆動信号を、前記駆動信号出力回路に出力させる制御回路と、
    を備え、
    前記制御回路は、
    前記電源回路が前記通常モードで動作している際に前記負荷の状態が前記第１バーストモードに対応する状態となると、前記第２バーストモードを介さずに前記第１バーストモードで前記電源回路を動作させる前記駆動信号を、前記駆動信号出力回路に出力させる、
    電源回路。
14. 請求項１３に記載の電源回路であって、
    前記第１バーストモードのスイッチング期間に対するスイッチング停止期間の割合は、前記第２バーストモードのスイッチング期間に対するスイッチング停止期間の割合よりも高い、
    電源回路。

Images