JP7314783B2 - スイッチング制御回路、電源回路 - Google Patents

Description

本発明は、スイッチング制御回路、及び電源回路に関する。

電源回路には、一般に、負荷電流に応じた電流が、所定の電流値より大きい場合、負荷電流が過電流であることを検出する過電流検出回路が設けられている。そして、負荷電流が過電流となると、電源回路を保護すべく、電源回路の動作が停止されることがある（例えば、特許文献１，２）。

特開平９－２４６９３１号公報 特開２００５－２８７２４８号公報

ところで、電源回路の負荷の状態が過負荷状態になると、出力電圧は低下するとともに、負荷電流は増加する。そこで、出力電圧が低下して過負荷状態が検出されると、例えば、電源回路を制御する制御回路は、過電流検出回路がより確実に過電流を検出できるよう、過電流を検出するための所定の電流値を小さくすることがある。

しかしながら、このような電源回路に電源が供給されて起動される場合、起動時の出力電圧は低いため、過電流を検出するための所定の電流値も小さくなり、結果的に電源回路の起動が停止してしまうことがあった。

本発明は、上記のような従来の問題に鑑みてなされたものであって、電源回路を過電流から保護しつつ、適切に動作させることができるスイッチング制御回路を提供することを目的とする。

前述した課題を解決する本発明の第１の態様は、１次側に設けられた１次コイル、及び２次側に設けられた２次コイルを含むトランスと、前記１次コイルの電流を制御するトランジスタと、を含む電源回路が目的レベルの出力電圧を２次側に生成するよう、前記トランジスタのスイッチングを制御するスイッチング制御回路であって、前記出力電圧に応じた電圧が所定レベルとなると、前記電源回路の負荷の状態が過負荷状態であることを検出する過負荷検出回路と、前記負荷に流れる負荷電流に応じた電流が所定値となると、前記負荷電流が過電流であることを検出する過電流検出回路と、前記負荷の状態が前記過負荷状態となってから第１期間が経過すると、前記所定値を小さくすることが可能な調整回路と、前記出力電圧のレベルが前記目的レベルとなるよう、前記トランジスタを駆動する駆動回路と、前記負荷の状態が前記過負荷状態、または前記負荷電流が前記過電流となった後に、前記駆動回路に前記トランジスタの駆動を停止させる制御回路と、を備える。

本発明の第２の態様は、１次側に設けられた１次コイル、及び２次側に設けられた２次コイルを含むトランスと、前記１次コイルの電流を制御するトランジスタと、前記トランジスタのスイッチングを制御するスイッチング制御回路と、を含み、目的レベルの出力電圧を２次側に生成する電源回路であって、前記スイッチング制御回路は、前記出力電圧に応じた電圧が所定レベルとなると、前記電源回路の負荷の状態が過負荷状態であることを検出する過負荷検出回路と、前記負荷に流れる負荷電流に応じた電流が所定値となると、前記負荷電流が過電流であることを検出する過電流検出回路と、前記負荷の状態が前記過負荷状態となってから第１期間が経過すると、前記所定値を小さくすることが可能な調整回路と、前記出力電圧のレベルが前記目的レベルとなるよう、前記トランジスタを駆動する駆動回路と、前記負荷の状態が前記過負荷状態、または前記負荷電流が前記過電流となった後に、前記駆動回路に前記トランジスタの駆動を停止させる制御回路と、を備える。

本発明によれば、電源回路を過電流から保護しつつ、適切に動作させることができるスイッチング制御回路を提供することができる。

スイッチング電源回路１０の一例を示す図である。 制御ＩＣ４０の一例を示す図である。 電流Ｉｓの経路を説明するための図である。 過電流保護回路６３の一例を示す図である。 スイッチング電源回路１０の過負荷状態の動作の一例を説明するための図である。 スイッチング電源回路１０の起動を説明するための図である。 スイッチング電源回路１０の起動時の動作の一例を説明するための図である。

本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。
＝＝＝＝＝本実施形態＝＝＝＝＝
＜＜＜スイッチング電源回路１０の概要＞＞＞
図１は、本発明の一実施形態であるスイッチング電源回路１０の構成を示す図である。スイッチング電源回路１０は、所定の入力電圧Ｖｉｎから、目的レベルの出力電圧Ｖｏｕｔを負荷１１に印加するＬＬＣ電流共振型のコンバータである。

スイッチング電源回路１０は、コンデンサ２０，２１，３２、ＮＭＯＳトランジスタ２２，２３、トランス２４、制御ブロック２５、ダイオード３０，３１、定電圧回路３３、及び発光ダイオード３４を含んで構成される。

コンデンサ２０は、入力電圧Ｖｉｎが印加される電源ラインと、接地側のグランドラインとの間の電圧を安定化させ、ノイズ等を除去する。なお、入力電圧Ｖｉｎは、所定レベルの直流電圧である。コンデンサ２１は、１次コイルＬ１、２次コイルＬ２，Ｌ３との間にある漏れインダクタンス（リーケージインダクタンス）と共振回路を構成する、いわゆる共振コンデンサである。

ＮＭＯＳトランジスタ２２は、ハイサイド側のパワートランジスタであり、ＮＭＯＳトランジスタ２３は、ローサイド側のパワートランジスタである。なお、本実施形態では、スイッチング素子としてＮＭＯＳトランジスタ２２，２３が用いられているが、例えば、ＰＭＯＳトランジスタ、バイポーラトランジスタであっても良い。

トランス２４は、１次コイルＬ１、２次コイルＬ２，Ｌ３、補助コイルＬ４を備えており、１次コイルＬ１と、２次コイルＬ２，Ｌ３と、補助コイルＬ４との間は絶縁されている。トランス２４においては、１次側の１次コイルＬ１の両端の電圧の変化に応じて、２次側の２次コイルＬ２，Ｌ３に電圧が発生する。同様に、１次側の１次コイルＬ１の両端の電圧の変化、延いては２次コイルＬ２，Ｌ３の電圧の変化に応じて、１次側の補助コイルＬ４の電圧が発生する。

また、１次コイルＬ１は、一端にＮＭＯＳトランジスタ２２のソースと、ＮＭＯＳトランジスタ２３のドレインが接続され、他端にＮＭＯＳトランジスタ２３のソースがコンデンサ２１を介して接続されている。

したがって、ＮＭＯＳトランジスタ２２，２３のスイッチングが開始されると、２次コイルＬ２，Ｌ３と、補助コイルＬ４の夫々の電圧が変化することになる。なお、１次コイルＬ１と、２次コイルＬ２，Ｌ３とは、同極性で電磁結合されており、２次コイルＬ２，Ｌ３と、補助コイルＬ４も、同極性で電磁結合されている。

制御ブロック２５は、ＮＭＯＳトランジスタ２２，２３のスイッチングを制御するための回路ブロックであり、詳細は後述する。

ダイオード３０，３１は、２次コイルＬ２，Ｌ３の電圧を整流し、コンデンサ３２は、整流された電圧を平滑化する。この結果、コンデンサ３２には、平滑化された出力電圧Ｖｏｕｔが生成される。なお、出力電圧Ｖｏｕｔは、目的レベルの直流電圧となる。

定電圧回路３３は、一定の直流電圧を生成する回路であり、例えば、シャントレギュレータを用いて構成される。

発光ダイオード３４は、出力電圧Ｖｏｕｔと、定電圧回路３３の出力との差に応じた強度の光を発光する素子であり、後述するフォトトランジスタ５５とともに、フォトカプラを構成する。本実施形態では、出力電圧Ｖｏｕｔのレベルが高くなると、発光ダイオード３４からの光の強度は強くなる。
＜＜＜制御ブロック２５＞＞＞
制御ブロック２５は、制御ＩＣ４０、コンデンサ５０～５２、抵抗５３、ダイオード５４、及びフォトトランジスタ５５を含む。

制御ＩＣ４０は、ＮＭＯＳトランジスタ２２，２３のスイッチングを制御する集積回路であり、端子ＶＣＣ，ＧＮＤ，ＦＢ，ＩＳ，ＨＯ，ＬＯを有する。なお、制御ＩＣ４０は、「スイッチング制御回路」に相当する。

端子ＶＣＣは、制御ＩＣ４０を動作させるための電源電圧Ｖｃｃが印加される端子である。端子ＶＣＣには、一端が接地されたコンデンサ５０と、ダイオード５４のカソードとが接続されている。このため、コンデンサ５０は、ダイオード５４からの電流により充電され、コンデンサ５０の充電電圧が、制御ＩＣ４０を動作させる電源電圧Ｖｃｃとなる。なお、制御ＩＣ４０は、図示しない端子を介して入力電圧Ｖｉｎの分圧電圧が印加されて起動され、電源電圧Ｖｃｃが所定レベルより高くなると、電源電圧Ｖｃｃに基づいて動作する。

端子ＧＮＤは、接地電圧が印加される端子であり、例えばスイッチング電源回路１０が設けられる装置の筐体等に接続される。

端子ＦＢは、出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂが発生する端子であり、コンデンサ５２、及びフォトトランジスタ５５が接続される。コンデンサ５２は、端子ＦＢと、接地との間のノイズを除去するために設けられ、フォトトランジスタ５５は、発光ダイオード３４からの光の強度に応じた大きさのバイアス電流Ｉｂを、端子ＦＢから接地へと流す。このため、フォトトランジスタ５５は、シンク電流を生成するトランジスタとして動作する。

端子ＩＳは、１次コイルＬ１の共振電流（以下、電流Ｉｓとする。）の電流値を検出するための端子である。コンデンサ５１、及び抵抗５３が接続されるノードが接続された端子ＩＳには、電流Ｉｓの電流値に応じた電圧Ｖｒが発生する。

ここで、電流Ｉｓの電流値は、スイッチング電源回路１０の入力電力に応じて変化する。そして、スイッチング電源回路１０の入力電力は、負荷１１で消費される電力、つまり、出力電圧Ｖｏｕｔが目的レベルの際の負荷１１に流れる電流（以下、“負荷電流”とする。）に応じて変化する。このため、電流Ｉｓ及び電圧Ｖｒは、“負荷電流”に応じて変化することになる。

端子ＨＯは、ＮＭＯＳトランジスタ２２を駆動する信号Ｖｏ１が出力される端子であり、ＮＭＯＳトランジスタ２２のゲートが接続される。

端子ＬＯは、ＮＭＯＳトランジスタ２３を駆動する信号Ｖｏ２が出力される端子であり、ＮＭＯＳトランジスタ２３のゲートが接続される。
＜＜＜制御ＩＣ４０の詳細＞＞＞
図２は、制御ＩＣ４０の構成の一例を示す図である。制御ＩＣ４０は、抵抗６０、過負荷保護回路６１、電流検出回路６２、過電流保護回路６３、制御回路６４、及び駆動回路６５を含んで構成される。なお、ここでは、端子ＶＣＣ，ＧＮＤは省略されている。

抵抗６０は、フォトトランジスタ５５からのバイアス電流Ｉｂに基づいて、帰還電圧Ｖｆｂを生成する。なお、抵抗６０の一端には、所定の電圧Ｖｄｄが印加され、他端は、端子ＦＢに接続されている。このため、抵抗６０の抵抗値を“Ｒ”とすると、端子ＦＢに生じる帰還電圧Ｖｆｂは、式（１）で表される。

Ｖｆｂ＝Ｖｄｄ－Ｒ×Ｉｂ・・・（１）
本実施形態では、出力電圧Ｖｏｕｔが高くなると、発光ダイオード３４からの光の強度は強くなるため、バイアス電流Ｉｂの電流値は増加する。一方、出力電圧Ｖｏｕｔが低くなると、発光ダイオード３４からの光の強度は弱くなるため、バイアス電流Ｉｂの電流値は減少する。このため、例えば、負荷１１の状態が過負荷状態となり、出力電圧Ｖｏｕｔが低くなると、バイアス電流Ｉｂの電流値は減少するため、帰還電圧Ｖｆｂは上昇することになる。

過負荷保護回路６１は、負荷１１の状態が過負荷状態となってから、所定の期間Ｔａが経過すると、制御回路６４に駆動信号Ｖｄｒ１，Ｖｄｒ２の生成を停止させる。過負荷保護回路６１は、過負荷検出回路７０、タイマ７１を含んで構成される。

過負荷検出回路７０は、出力電圧Ｖｏｕｔに応じて変化する帰還電圧Ｖｆｂと、所定レベルの基準電圧Ｖｒｅｆ０と、を比較するコンパレータである。過負荷検出回路７０は、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ０より高くなると、負荷１１の状態が過負荷状態であることを示す、“Ｈ”レベルの電圧Ｖｏｌを出力する。

タイマ７１は、“Ｈ”レベルの電圧Ｖｏｌが出力されてから、所定の期間Ｔａを計時すると、駆動信号Ｖｄｒ１，Ｖｄｒ２の生成を停止させる“Ｈ”レベルの電圧Ｖｔ１を出力する。また、タイマ７１は、過負荷検出回路７０が、負荷１１の状態が過負荷状態でないことを示す、“Ｌ”レベルの電圧Ｖｏｌを出力すると、“Ｌ”レベルの電圧Ｖｔ１を出力する。なお、タイマ７１は、「第３計時回路」に相当し、所定の期間Ｔａは、「第３期間」に相当する。

また、詳細は後述するが、駆動信号Ｖｄｒ１，Ｖｄｒ２の生成が停止されると、ＮＭＯＳトランジスタ２２，２３のスイッチングは停止される。この結果、過負荷状態が所定の期間Ｔａ継続すると、スイッチング電源回路１０の動作は停止されるため、スイッチング電源回路１０は適切に保護される。

電流検出回路６２は、電圧Ｖｒに基づいて、電流Ｉｓの大きさに応じた電圧Ｖｓを出力する。図３は、ＮＭＯＳトランジスタ２２，２３が相補的にスイッチングされた際の電流Ｉｓの経路を説明するための図である。ＮＭＯＳトランジスタ２２がオンし、ＮＭＯＳトランジスタ２３がオフすると、電流Ｉｓの経路は、“点線”に示す経路となる。一方、ＮＭＯＳトランジスタ２２がオフし、ＮＭＯＳトランジスタ２３がオンすると、電流Ｉｓの経路は、“一点鎖線”に示す経路となる。このため、電流Ｉｓに応じた電圧Ｖｒは、“正”または“負”の値を取り得る。

本実施形態の電流検出回路６２は、例えば、“正”または“負”の値となる電圧Ｖｒのノイズを除去し、平滑化した後、“正”または“負”の電圧Ｖｒのピークを示す値を、“正”の電圧Ｖｓとして出力する。これにより、電圧Ｖｓのレベルは、電流Ｉｓの大きさ、つまり、“負荷電流”の大きさを示すことになる。電流検出回路６２は、例えば、ローパスフィルタ、ピークホールド回路を含んで構成される。

なお、本実施形態では、ノイズが除去された、平滑化された電圧Ｖｒのピークを示す値を、電圧Ｖｓとして出力することとしたが、電流Ｉｓの大きさに応じた電圧Ｖｓが出力できる回路であれば、どのような回路であっても良い。

過電流保護回路６３は、“負荷電流”が過電流となってから、所定の期間Ｔｂが経過すると、制御回路６４に駆動信号Ｖｄｒ１，Ｖｄｒ２の出力を停止させる。過電流保護回路６３は、図４に示すように、過電流検出回路８０、メモリ８１、調整回路８２、及びタイマ８３を含んで構成される。

過電流検出回路８０は、“負荷電流”に応じた電流Ｉｓの大きさを示す電圧Ｖｓと、所定の電流値（以下、“所定値”とする。）に対応する基準電圧（後述）と、を比較することにより、“負荷電流”が過電流であるかを検出する。具体的には、過電流検出回路８０は、電圧Ｖｓと、基準電圧と、を比較するコンパレータであり、電圧Ｖｓが基準電圧より高いと、“負荷電流”が過電流であることを示す“Ｈ”レベルの電圧Ｖｏｃを出力する。

メモリ８１は、負荷１１の状態が過負荷状態となってから所定期間Ｔｂだけ経過すると、過電流を検出する際の“所定値”を小さくするか、維持するかを設定するための設定情報ＳＥＴを記憶する記憶回路である。なお、本実施形態では、“所定値”を小さくする場合には、“Ｈレベル”のデータが、“設定情報ＳＥＴ”としてメモリ８１に記憶され、“所定値”を維持する場合には、“Ｌレベル”のデータが、“設定情報ＳＥＴ”としてメモリ８１に記憶される。

調整回路８２は、負荷１１の状態が過負荷状態であることを示す“Ｈ”レベルの電圧Ｖｏｌと、“設定情報ＳＥＴ”と、に基づいて、過電流を検出する際の“所定値”を調整可能な回路であり、タイマ１００、出力回路１０１を含んで構成される。

タイマ１００は、“Ｈ”レベルの電圧Ｖｏｌに基づいて、負荷１１の状態が過負荷状態となってから所定の期間Ｔｂだけ計時すると、電圧Ｖｔ２を“Ｌ”レベルから、“Ｈ”レベルに変化させる。また、タイマ１００は、過負荷検出回路７０が、負荷１１の状態が過負荷状態でないことを示す、“Ｌ”レベルの電圧Ｖｏｌを出力すると、“Ｌ”レベルの電圧Ｖｔ２を出力する。なお、タイマ１００は、「第１計時回路」に相当し、所定の期間Ｔｂは、「第１期間」に相当する。

出力回路１０１は、電圧Ｖｔ２と、“設定情報ＳＥＴ”と、に基づいて、過電流の基準となる基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２の何れかを、“所定値”として出力する回路であり、セレクタ（ＳＥＬ）１１０，１１１を含んで構成される。

なお、本実施形態の基準電圧Ｖｒｅｆ１は、電流値Ｉ１に対応する電圧であり、基準電圧Ｖｒｅｆ２は、電流値Ｉ１より小さい、電流値Ｉ２に対応する電圧である。また、基準電圧Ｖｒｅｆ１は、「第１電圧」に相当し、電流値Ｉ１は、「第１の値」に相当し、基準電圧Ｖｒｅｆ２は、「第２電圧」に相当し、電流値Ｉ２は、「第２の値」に相当する。

セレクタ１１０は、過電流の基準となる“所定値”を小さくするための“Ｈ”レベルの“設定情報”に基づいて、電圧Ｖｔ２を選択し、セレクタ１１１に出力する。また、セレクタ１１０は、“所定値”を維持するための“Ｌレベル”の“設定情報”に基づいて“Ｌ”レベルの接地電圧を選択し、セレクタ１１１に出力する。

セレクタ１１１は、セレクタ１１０からの電圧レベルに基づいて、基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２の何れかを選択し、過電流検出回路８０に出力する回路である。セレクタ１１１は、インバータ１２０，１２１、ＮＭＯＳトランジスタ１２２，１２３を含んで構成される。

例えば、セレクタ１１０から“Ｌ”レベルの電圧が出力されると、ＮＭＯＳトランジスタ１２２はオフし、ＮＭＯＳトランジスタ１２３はオンする。この結果、セレクタ１１１は、基準電圧Ｖｒｅｆ１を出力する。

一方、セレクタ１１０から“Ｈ”レベルの電圧が出力されると、ＮＭＯＳトランジスタ１２２はオンし、ＮＭＯＳトランジスタ１２３はオフする。この結果、セレクタ１１１は、基準電圧Ｖｒｅｆ１を出力する。

したがって、“所定値”を維持するための“Ｌレベル”の“設定情報”がメモリ８１に記憶されている場合、セレクタ１１１には“Ｌ”レベルの接地電圧が入力されるため、“基準電圧Ｖｒｅｆ１”が出力され続ける。この結果、過電流を検出するための“所定値”は、“電流値Ｉ１”となる。

一方、“所定値”を小さくするための“Ｈ”レベルの“設定情報”がメモリ８１に記憶されている場合、セレクタ１１１には、電圧Ｖｔ２が入力される。そして、負荷１１の状態が過負荷状態でない場合は、“Ｌ”レベルの電圧Ｖｔ２が出力されるため、セレクタ１１１は、“基準電圧Ｖｒｅｆ１”を出力する。

また、負荷１１の状態が過負荷状態となってから、期間Ｔｂだけ経過すると、“Ｈ”レベルの電圧Ｖｔ２が出力されるため、セレクタ１１１は、“基準電圧Ｖｒｅｆ２”を出力する。この結果、調整回路８２は、負荷１１の状態が過負荷状態となってから、期間Ｔｂだけ経過すると、過電流を検出するための“所定値”を、“電流値Ｉ１”から“電流値Ｉ２（＜Ｉ１）”へと小さくすることができる。

タイマ８３は、“Ｈ”レベルの電圧Ｖｏｃが出力されてから、所定の期間Ｔｃを計時すると、駆動信号Ｖｄｒ１，Ｖｄｒ２の生成を停止させる“Ｈ”レベルの電圧Ｖｔ２を出力する。なお、タイマ８３は、過電流検出回路８０が、負荷１１の電流が過電流でないことを示す、“Ｌ”レベルの電圧Ｖｏｃを出力すると、“Ｌ”レベルの電圧Ｖｔ３を出力する。なお、タイマ８３は、「第２計時回路」に相当し、所定の期間Ｔｃは、「第２期間」に相当する。

図２の制御回路６４は、帰還電圧Ｖｆｂに基づいて、出力電圧Ｖｏｕｔのレベルを目的レベルとするための駆動信号Ｖｄｒ１，Ｖｄｒ２を出力する。なお、本実施形態の駆動信号Ｖｄｒ１，Ｖｄｒ２は、ともに、ハイレベル（以下、“Ｈ”レベル）のデューティ比が５０％の信号である。

また、制御回路６４は、負荷１１の状態が過負荷状態であることが期間Ｔａ継続し、“Ｈ”レベルの電圧Ｖｔ１が出力されるか、“負荷電流”が過電流となることが期間Ｔｃ継続し、“Ｈ”レベルの電圧Ｖｔ３が出力されると、駆動信号Ｖｄｒ１，Ｖｄｒ２の生成を停止する。

駆動回路６５は、入力される駆動信号Ｖｄｒ１，Ｖｄｒ２に基づいて、ＮＭＯＳトランジスタ２２，２３を相補的にスイッチングするバッファである。具体的には、駆動回路６５は、駆動信号Ｖｄｒ１と同じ論理レベルの信号Ｖｏ１で、ＮＭＯＳトランジスタ２２を駆動し、駆動信号Ｖｄｒ２と同じ論理レベルの信号Ｖｏ２で、ＮＭＯＳトランジスタ２３を駆動する。

なお、制御回路６４は、出力電圧Ｖｏｕｔのレベルが、目的レベルから変化すると、出力電圧Ｖｏｕｔが目的レベルとなるよう、駆動信号Ｖｄｒ１，Ｖｄｒ２の周波数を変化させる。これにより、スイッチング電源回路１０は、目的レベルの出力電圧Ｖｏｕｔを生成することができる。
＜＜＜スイッチング電源回路１０の過負荷状態の動作の一例＞＞＞
図５は、スイッチング電源回路１０の過負荷状態の動作の一例を説明するための図である。時刻ｔ０以前には、ＮＭＯＳトランジスタ２２，２３がスイッチングされ、目的レベルの出力電圧Ｖｏｕｔが、所定の負荷１１に生成されていることとする。ここでは、過電流を検出するための“電流値Ｉ１”は、比較的大きい値（例えば、出力電圧Ｖｏｕｔが生成されるノード間が、ほぼ短絡状態になった際の“電流Ｉｓ”の電流値）が設定されていることとする。また、以下、本実施形態では、“Ｈ”レベルの“設定情報ＳＥＴ”がメモリ８１に記憶されていることとする。

例えば、時刻ｔ０において、スイッチング電源回路１０の負荷１１の状態が、定格負荷を僅かに超えると、出力電圧Ｖｏｕｔは低下するため、帰還電圧Ｖｆｂは上昇する。そして、時刻ｔ１に、帰還電圧Ｖｆｂが、基準電圧Ｖｒｅｆ０より高くなると、過負荷検出回路７０は、負荷１１の状態が過負荷状態であることを示す“Ｈ”レベルの電圧Ｖｏｌを出力する。

なお、上述のように、ここでは、過電流を検出するための“電流値Ｉ１”は、比較的大きい値が設定されている。このため、時刻ｔ１において、電流Ｉｓに応じた電圧Ｖｓは、“電流値Ｉ１”を示す基準電圧Ｖｒｅｆ１より低く、過電流が検出されることはない。

時刻ｔ１に“Ｈ”レベルの電圧Ｖｏｌが出力されると、図４のタイマ１００は、負荷１１が過負荷状態である時間を計時する。そして、時刻ｔ１から、所定の期間Ｔｂだけ経過した時刻ｔ２になると、タイマ１００は、電圧Ｖｔ２を“Ｈ”レベルに変化させる。この結果、出力回路１０１は、基準電圧Ｖｒｅｆ２を出力するため、過電流を検出するための“所定値”は、“電流値Ｉ１”から“電流値Ｉ２”へと小さくなる。

また、時刻ｔ２において、電流Ｉｓに応じた電圧Ｖｓは、“電流値Ｉ２”を示す基準電圧Ｖｒｅｆ２より高いため、過電流検出回路８０は、“負荷電流”が過電流であることを示す“Ｈ”レベルの電圧Ｖｏｃを出力する。

タイマ８３は、“Ｈ”レベルの電圧Ｖｏｃに基づいて、“負荷電流”が過電流である時間を計時する。そして、時刻ｔ２から、所定の期間Ｔｃだけ経過した時刻ｔ３になると、タイマ８３は、電圧Ｖｔ３を“Ｈ”レベルに変化させる。この結果、制御回路６４は、駆動信号Ｖｄｒ１，Ｖｄｒ２の生成を停止するため、ＮＭＯＳトランジスタ２２，２３のスイッチングは停止される。このように、本実施形態では、例えば、負荷１１の状態が定格負荷を超え、過電流が発生した場合に、スイッチング電源回路１０の動作は停止するため、スイッチング電源回路１０を過電流から保護できる。
＜＜＜スイッチング電源回路１０の起動時の動作の一例＞＞＞
図６は、スイッチング電源回路１０の起動を説明するための図である。ここで、「起動」とは、例えば、スイッチ１２がオンし、スイッチング電源回路１０を動作させるための入力電圧Ｖｉｎ（電源電圧）がスイッチング電源回路１０に供給されてから、負荷１１への出力電圧Ｖｏｕｔが目的レベルとなることをいう。なお、図６の一例では、負荷１１として、例えば定格負荷が用いられていることとするが、定格負荷より軽い負荷であっても良い。また、ここでも、“Ｈ”レベルの“設定情報ＳＥＴ”がメモリ８１に記憶されていることとする。

図７は、スイッチング電源回路１０の起動時の動作の一例を説明するための図である。まず、時刻ｔ１０において、スイッチ１２がオンすると、制御ＩＣ４０の起動回路（不図示）は、図示しない端子を介して入力電圧Ｖｉｎの分圧電圧に基づいて、コンデンサ５０を充電する。そして、例えば、時刻ｔ１１に、コンデンサ５０の電源電圧Ｖｃｃが所定レベルより高くなると、制御回路６４は、駆動信号Ｖｄｒ１，Ｖｄｒ２を生成するため、ＮＭＯＳトランジスタ２２，２３のスイッチング動作が開示される。

時刻ｔ１１にスイッチング動作が開始されると、出力電圧Ｖｏｕｔは“０Ｖ”から徐々に上昇する。ただし、この時点で出力電圧Ｖｏｕｔは、ほぼ“０Ｖ”と非常に低いため、帰還電圧Ｖｆｂは、急激に上昇する。

そして、時刻ｔ１２に帰還電圧Ｖｆｂが、基準電圧Ｖｒｅｆ０より高くなると、過負荷検出回路７０は、“Ｈ”レベルの電圧Ｖｏｌを出力する。本実施形態の過負荷検出回路７０は、出力電圧Ｖｏｕｔのみに基づいて、負荷１１の状態が過負荷状態であるか否かを検出している。したがって、過負荷検出回路７０は、実際には負荷１１の状態が、過負荷状態ではない場合であっても、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ０より高くなると、“Ｈ”レベルの電圧Ｖｏｌを出力する。

時刻ｔ１２に“Ｈ”レベルの電圧Ｖｏｌが出力されてから、所定の期間Ｔｂだけ経過した時刻ｔ１３になると、タイマ１００は、電圧Ｖｔ２を“Ｈ”レベルに変化させる。この結果、出力回路１０１は、基準電圧Ｖｒｅｆ２を出力するため、過電流を検出するための“所定値”は、“電流値Ｉ１”から“電流値Ｉ２”へと小さくなる。

時刻ｔ１３において、電流Ｉｓに応じた電圧Ｖｓは、“電流値Ｉ２”を示す基準電圧Ｖｒｅｆ２より高くなるため、過電流検出回路８０は、“負荷電流”が過電流であることを示す“Ｈ”レベルの電圧Ｖｏｃを出力する。

ところで、時刻ｔ１１にスイッチング動作が開始され、出力電圧Ｖｏｕｔが上昇し、目的レベルに近づくと、帰還電圧Ｖｆｂは徐々に低下する。そして、例えば、時刻ｔ１４に帰還電圧Ｖｆｂが、基準電圧Ｖｒｅｆ０より低くなると、過負荷検出回路７０は、“Ｌ”レベルの電圧Ｖｏｌを出力する。この結果、タイマ１００は、電圧Ｖｔ２を“Ｌ”レベルに変化させるため、過電流を検出するための“所定値”は、“電流値Ｉ２”から“電流値Ｉ１”へと大きくなる。

したがって、時刻ｔ１４において、過電流検出回路８０は、“負荷電流”が過電流でないことを示す“Ｌ”レベルの電圧Ｖｏｃを出力する。そして、時刻ｔ１５に、出力電圧Ｖｏｕｔが上昇し、目的レベルとなると、スイッチング電源回路１０の起動が完了する。

本実施形態では、過負荷が検出されてから、過電流を検出するための“所定値”を小さくするまでの期間Ｔｂと、過電流が検出されてから、スイッチング動作を停止させるまでの期間Ｔｃと、の和の期間より、スイッチング電源回路１０が「起動」にかかる期間Ｔｘが短くなるよう、期間Ｔｂ，Ｔｃを定めている。したがって、スイッチング電源回路１０が起動する際、誤って起動が停止してしまうことを防ぐことができる。なお、図７において、スイッチング電源回路１０が起動する期間Ｔｘは、時刻ｔ１０～時刻ｔ１５までの期間である。
＝＝＝まとめ＝＝＝
以上、本実施形態のスイッチング電源回路１０について説明した。本実施形態の調整回路８２は、負荷１１が過負荷状態となってから期間Ｔｂ経過した際に、過電流を検出するための“所定値”を、“電流値Ｉ１”から“電流値Ｉ２”へと小さくすることが可能である。つまり、スイッチング電源回路１０の利用者は、負荷１１に応じて、“電流値Ｉ１”から“電流値Ｉ２”を小さくするか否かを定めることができる。したがって、例えば、スイッチング電源回路１０が起動する際であっても、過電流となる期間を調整できる。この結果、スイッチング電源回路１０が起動中に誤って停止してしまうことを防ぐことが可能となるため、スイッチング電源回路１０を過電流から保護しつつ、適切に動作させることができる。

また、“設定情報”が“Ｈ”レベルの場合、調整回路８２は、過負荷が検出されてから期間Ｔｂだけ経過すると、“所定値”を、“電流値Ｉ１”から“電流値Ｉ２”へと小さくする。仮に、期間Ｔｂを設けず、直ちに“所定値”を“電流値Ｉ２”とすると、過電流の状態が期間Ｔｃだけ継続し、スイッチング電源回路１０の起動が停止してしまう。しかしながら、例えば、図７に示すように、負荷１１の状態が過負荷状態となってから、期間Ｔｂ後に、“所定値”を“電流値Ｉ２”としているため、スイッチング電源回路１０を確実に起動することができる。

また、例えば、過電流を検出するための“電流値Ｉ１”を小さく設定した場合、“電流値Ｉ１”から、更に小さい“電流値Ｉ２”へと変更すると、電流Ｉｓのノイズの影響を受けてしまうことがある。本実施形態では、メモリ８１に記憶される“設定情報”が“Ｌ”レベルの場合、調整回路８２は、負荷１１の状態に関わらず、過電流を検出するための“所定値”を維持するため、電流Ｉｓのノイズの影響を受けにくくなる。

また、出力回路１０１は、“設定情報”が“Ｈ”レベルの場合、過電流検出回路８０に対し、“電流値Ｉ１”に対する基準電圧Ｖｒｅｆ１から、“電流値Ｉ２”に対するＶｒｅｆ２を出力することにより、過電流を検出する“所定値”を小さくすることができる。

また、出力回路１０１は、“設定情報”が“Ｌ”レベルの場合、過電流検出回路８０に対し、“電流値Ｉ１”に対する基準電圧Ｖｒｅｆ１を出力し続けることで、“所定値”を維持することができる。

また、本実施形態では、過電流検出回路８０が過電流を検出してから、期間Ｔｃ経過すると、制御回路６４は、スイッチング電源回路１０のスイッチング動作を停止させる。このため、過電流検出回路８０がノイズ等により、誤って過電流を検出しても、直ちにスイッチング電源回路１０の動作が停止されることはない。

また、本実施形態では、図７に示す期間Ｔｂと、期間Ｔｃと、の和の期間より、スイッチング電源回路１０が「起動」にかかる期間Ｔｘが短くなるよう、期間Ｔｂ，Ｔｃを定めている。したがって、スイッチング電源回路１０が起動する際、誤って起動が停止してしまうことを防ぐことができる。

また、本実施形態では、過負荷検出回路７０が過負荷を検出してから、期間Ｔａ経過すると、制御回路６４は、スイッチング電源回路１０のスイッチング動作を停止させる。スイッチング電源回路１０が動作している際、過負荷の状態が長く継続することを防ぐことができる。

また、過負荷と、過電流とが両方発生している場合、過電流によりスイッチング電源回路１０が破壊されることが多い。本実施形態では、期間Ｔｃは、期間Ｔａより短くなるよう、設計されているため、確実にスイッチング電源回路１０が破壊されることを防ぐことができる。
＝＝＝その他＝＝＝
なお、例えば、スイッチング電源回路１０には、“重負荷”と、“軽負荷”とを“所定周期”で変化させる試験が実施されることがある。このような場合、所定周期において負荷が“重負荷”となる期間が、期間Ｔｂと、期間Ｔｃと、の和の期間より短くなるよう、期間Ｔｂ，Ｔｃを定めても良い。このような期間を設定することにより、スイッチング電源回路１０に試験を実施している際、誤って動作が停止してしまうことを防ぐことができる。

また、本実施形態では、制御ＩＣ４０は、ＬＬＣ電流共振型のコンバータであるスイッチング電源回路１０に用いられたが、これに限られない。例えば、本実施形態は、ＬＬＣ電流共振型のコンバータの代わりに、フライバック型、フォワード型のスイッチング電源回路に用いても同様の効果を得ることができる。

また、例えば、期間Ｔｂを設けず、期間Ｔｃのみを期間Ｔｘより長くした場合、スイッチング電源回路１０の起動が停止することはない。しかしながら、このような場合、過電流が検出されてから、スイッチング電源回路１０の動作が停止するまでの期間Ｔｃが長くなってしまう。したがって、本実施形態のように、期間Ｔｂと、期間Ｔｃとを、期間Ｔｘより長くすることにより、スイッチング電源回路１０を過電流から適切に保護できる。

上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。また、本発明は、その趣旨を逸脱することなく、変更や改良され得るとともに、本発明にはその等価物が含まれるのはいうまでもない。

１０ スイッチング電源回路
１１ 負荷
１２ スイッチ
２０，２１，３２，５０～５２ コンデンサ
２２，２３，１２２，１２３ ＮＭＯＳトランジスタ
２４ トランス
２５ 制御ブロック
３０，３１，５４ ダイオード
３３ 定電圧回路
３４ 発光ダイオード
４０ 制御ＩＣ
５３，６０ 抵抗
５５ フォトトランジスタ
６１ 過負荷保護回路
６２ 電流検出回路
６３ 過電流保護回路
６４ 制御回路
６５ 駆動回路
７０ 過負荷検出回路
７１，８３，１００ タイマ
８０ 過電流検出回路
８１ メモリ
８２ 調整回路
１０１ 出力回路
１１０，１１１ セレクタ
１２０，１２１ インバータ

Claims (10)

1. １次側に設けられた１次コイル、及び２次側に設けられた２次コイルを含むトランスと、前記１次コイルの電流を制御するトランジスタと、を含む電源回路が目的レベルの出力電圧を２次側に生成するよう、前記トランジスタのスイッチングを制御するスイッチング制御回路であって、
   前記出力電圧に応じた電圧が所定レベルとなると、前記電源回路の負荷の状態が過負荷状態であることを検出する過負荷検出回路と、
   前記負荷に流れる負荷電流に応じた電流が所定値となると、前記負荷電流が過電流であることを検出する過電流検出回路と、
   前記負荷の状態が前記過負荷状態となってから第１期間が経過すると、前記所定値を小さくすることが可能な調整回路と、
   前記出力電圧のレベルが前記目的レベルとなるよう、前記トランジスタを駆動する駆動回路と、
   前記負荷の状態が前記過負荷状態、または前記負荷電流が前記過電流となった後に、前記駆動回路に前記トランジスタの駆動を停止させる制御回路と、
   を備えるスイッチング制御回路。
2. 請求項１に記載のスイッチング制御回路であって、
   前記所定値を小さくするか、前記所定値を維持するかを設定するための設定情報を記憶する記憶回路を備え、
   前記調整回路は、
   前記所定値を小さくするための前記設定情報が前記記憶回路に記憶されている場合、前記負荷の状態が前記過負荷状態となってから前記第１期間が経過すると、前記所定値を小さくする、
   スイッチング制御回路。
3. 請求項２に記載のスイッチング制御回路であって、
   前記調整回路は、
   前記所定値を維持するための前記設定情報が前記記憶回路に記憶されている場合、前記負荷の状態に関わらず前記所定値を維持する、
   スイッチング制御回路。
4. 請求項２または請求項３に記載のスイッチング制御回路であって、
   前記調整回路は、
   前記負荷の状態が前記過負荷状態となってから前記第１期間を計時する第１計時回路と、
   前記所定値を小さくするための前記設定情報が前記記憶回路に記憶されている場合、前記負荷の状態が前記過負荷状態となってから前記第１期間となるまでは、第１の値を示す第１電圧を前記所定値として出力し、前記負荷の状態が前記過負荷状態となってから前記第１期間が経過すると、前記第１の値より小さい第２の値を示す第２電圧を前記所定値として出力する出力回路と、
   を備えるスイッチング制御回路。
5. 請求項４に記載のスイッチング制御回路であって、
   前記出力回路は、
   前記所定値を維持するための前記設定情報が前記記憶回路に記憶されている場合、前記負荷の状態に関わらず前記第１電圧を前記所定値として出力する、
   スイッチング制御回路。
6. 請求項１～５の何れか一項に記載のスイッチング制御回路であって、
   前記負荷電流が前記過電流となってから第２期間を計時する第２計時回路を更に備え、
   前記制御回路は、
   前記負荷電流が前記過電流となってから前記第２期間が経過すると、前記駆動回路に前記トランジスタの駆動を停止させる、
   スイッチング制御回路。
7. 請求項６に記載のスイッチング制御回路であって、
   前記スイッチング制御回路を動作させるため電源が供給されてから、前記出力電圧が前記目的レベルとなるまでの期間は、前記第１期間と、前記第２期間と、の和の期間より短い、
   スイッチング制御回路。
8. 請求項６または請求項７に記載のスイッチング制御回路であって、
   前記負荷の状態が前記過負荷状態となってから第３期間を計時する第３計時回路を更に備え、
   前記制御回路は、
   前記負荷の状態が前記過負荷状態となってから前記第３期間が経過すると、前記駆動回路に前記トランジスタの駆動を停止させる、
   スイッチング制御回路。
9. 請求項８に記載のスイッチング制御回路であって、
   前記第２期間は、前記第３期間より短い期間である、
   スイッチング制御回路。
10. １次側に設けられた１次コイル、及び２次側に設けられた２次コイルを含むトランスと、前記１次コイルの電流を制御するトランジスタと、前記トランジスタのスイッチングを制御するスイッチング制御回路と、を含み、目的レベルの出力電圧を２次側に生成する電源回路であって、
    前記スイッチング制御回路は、
    前記出力電圧に応じた電圧が所定レベルとなると、前記電源回路の負荷の状態が過負荷状態であることを検出する過負荷検出回路と、
    前記負荷に流れる負荷電流に応じた電流が所定値となると、前記負荷電流が過電流であることを検出する過電流検出回路と、
    前記負荷の状態が前記過負荷状態となってから第１期間が経過すると、前記所定値を小さくすることが可能な調整回路と、
    前記出力電圧のレベルが前記目的レベルとなるよう、前記トランジスタを駆動する駆動回路と、
    前記負荷の状態が前記過負荷状態、または前記負荷電流が前記過電流となった後に、前記駆動回路に前記トランジスタの駆動を停止させる制御回路と、
    を備える電源回路。
    
    

Images