CN114553029A - 集成电路和电源电路 - Google Patents

Abstract

提供可适当检测来自辅助线圈的电压的集成电路。集成电路驱动电源电路的晶体管，电源电路包括：变压器，包含初级线圈、次级线圈和辅助线圈；及晶体管，控制流过初级线圈的电流，电源电路根据输入电压生成目标电平的输出电压，集成电路包含：第一端子，在晶体管关断时施加有与辅助线圈的线圈电压相对应的电压；第二端子，施加有与输出电压相对应的反馈电压；第三端子，在晶体管导通时施加有与流过晶体管的电流相对应的电压，在晶体管关断时施加有与线圈电压相对应的电压；第一检测电路，检测晶体管关断时的第三端子的电压是否低于第一基准电压；及控制电路，基于反馈电压、晶体管导通时的第三端子的电压和第一检测电路的检测结果控制晶体管的开关。

Description

集成电路和电源电路

技术领域

本发明涉及集成电路和电源电路。

背景技术

在AC-DC转换器中，通过对控制变压器的初级线圈的电感器电流的晶体管进行开关，在次级线圈和辅助线圈中产生电压。这样的AC-DC转换器中，驱动晶体管的集成电路通常以来自辅助线圈的电压来作为电源电压进行动作。

而且，集成电路中包含检测电路，该检测电路基于施加有来自辅助线圈的电源电压的电源端子的电压电平来检测负载的功率，并且使驱动晶体管的模式变化(例如，专利文献1)。

现有技术文献

专利文献

专利文献1：日本专利特开2017－127109号公报

发明内容

发明所要解决的技术问题

然而，集成电路的电源端子的电源电压通常是基于来自辅助线圈的电压而生成的，因此有时会有噪声等重叠而大幅变化。另外，对于电源电压，由于考虑到连接到电源端子的其他电路(例如，检测电源电压的下降的电路)来设置辅助线圈的匝数等，所以难以基于电源端子的电压来适当地使上述检测电路进行动作。

本发明是鉴于上述那样的现有问题而完成的，其目的在于，提供一种能够适当地检测来自辅助线圈的电压的集成电路。

用于解决技术问题的技术手段

解决上述问题的本发明所涉及的集成电路的第一方面是一种集成电路，该集成电路驱动电源电路的晶体管，该电源电路包括：变压器，该变压器包含初级线圈、次级线圈、和辅助线圈；以及所述晶体管，该晶体管控制流过所述初级线圈的电流，该电源电路根据输入电压生成目标电平的输出电压，所述集成电路包含：第一端子，该第一端子在所述晶体管关断时被施加有与所述辅助线圈的线圈电压相对应的电压；第二端子，该第二端子被施加有与所述输出电压相对应的反馈电压；第三端子，该第三端子在所述晶体管导通时被施加有与流过所述晶体管的电流相对应的电压，并且在所述晶体管关断时被施加有与所述线圈电压相对应的电压；第一检测电路，该第一检测电路对所述晶体管关断时的所述第三端子的电压是否低于第一基准电压进行检测；以及控制电路，该控制电路基于所述反馈电压、所述晶体管导通时的所述第三端子的电压和所述第一检测电路的检测结果来控制所述晶体管的开关。

解决上述问题的本发明所涉及的电源电路的第一方面是一种电源电路，该电源电路包括：变压器，该变压器包含初级线圈、次级线圈、和辅助线圈；晶体管，该晶体管控制流过所述初级线圈的电流；以及集成电路，该集成电路具有第一～第三端子并驱动所述晶体管，所述电源电路根据输入电压生成目标电平的输出电压，所述电源电路包含：第一二极管，该第一二极管对所述辅助线圈的线圈电压进行整流；第一电容器，该第一电容器连接至所述第一端子且被来自所述第一二极管的电流充电；检测电阻，该检测电阻连接至所述第三端子且在所述晶体管导通时对流过所述晶体管的电流进行检测；第二二极管，该第二二极管对所述线圈电压进行整流；和第二电容器，该第二电容器连接至所述第三端子且被来自所述第二二极管的电流充电，所述集成电路包含：第一检测电路，该第一检测电路对所述晶体管关断时的所述第三端子的电压是否低于第一基准电压进行检测；以及控制电路，该控制电路基于与施加到所述第二端子的所述输出电压相对应的反馈电压、所述晶体管导通时的所述第三端子的电压和所述第一检测电路的检测结果来控制所述晶体管的开关。

解决上述问题的本发明所涉及的集成电路的第二方面是一种集成电路，该集成电路驱动电源电路的晶体管，该电源电路包括：变压器，该变压器包含初级线圈、次级线圈、和辅助线圈；以及所述晶体管，该晶体管控制流过所述初级线圈的电流，该电源电路根据输入电压生成目标电平的输出电压，所述集成电路包含：第一端子，该第一端子在所述晶体管关断时被施加有与所述辅助线圈的线圈电压相对应的电压；第二端子，该第二端子被施加有与所述输出电压相对应的反馈电压；第三端子，该第三端子在所述晶体管导通时被施加有与流过所述晶体管的电流相对应的电压；检测电路，该检测电路对所述晶体管关断时的所述第一端子的电压是否低于基准电压进行检测；以及控制电路，该控制电路基于所述反馈电压、所述晶体管导通时的所述第三端子的电压和所述检测电路的检测结果来控制所述晶体管的开关。

解决上述问题的本发明所涉及的电源电路的第二方面是一种电源电路，该电源电路包括：变压器，该变压器包含初级线圈、次级线圈、和辅助线圈；晶体管，该晶体管控制流过所述初级线圈的电流；以及集成电路，该集成电路具有第一～第三端子并驱动所述晶体管，所述电源电路根据输入电压生成目标电平的输出电压，所述电源电路包含：第一二极管，该第一二极管对所述辅助线圈的线圈电压进行整流；第一电容器，该第一电容器连接至所述第一端子且被来自所述第一二极管的电流充电；检测电阻，该检测电阻连接至所述第三端子且在所述晶体管导通时对流过所述晶体管的电流进行检测，所述集成电路包含：检测电路，该检测电路对所述晶体管关断时的所述第一端子的电压是否低于基准电压进行检测；以及控制电路，该控制电路基于与施加到所述第二端子的所述输出电压相对应的反馈电压、所述晶体管导通时的所述第三端子的电压和所述检测电路的检测结果来控制所述晶体管的开关。

发明效果

根据本发明，能够提供能适当地检测来自辅助线圈的电压的集成电路。

附图说明

图1是示出AC-DC转换器10a的结构的一个示例的图。

图2是示出控制IC42a的结构的一个示例的图。

图3是示出控制电路62a的结构的一个示例的图。

图4是示出OCP102的结构的一个示例的图。

图5是示出振荡电路80的结构的一个示例的图。

图6是示出电压控制振荡电路124的结构的一个示例的图。

图7(A)是示出在“通常模式”的情况下的信号Ss的振荡频率Fsw的变化的图。图7(B)是示出在电压Vfb变为电压Vfba～Vfbd时的电压V1、V3与基准电压VREF4～VREF6之间的关系的表。

图8是示出在“OPP模式”的情况下的信号Ss的振荡频率Fsw的变化的图。

图9是示出“通常模式”时的控制IC42a的动作的一个示例的图。

图10是示出从“通常模式”转移至“OPP模式”时的控制IC42a的动作的一个示例的图。

图11是示出从“OPP模式”转移至“通常模式”时的控制IC42a的动作的一个示例的图。

图12是示出OPP60a的变形例即OPP60b的图。

图13是表示AC-DC转换器10b的结构的一个示例的图。

图14是示出控制IC42b的结构的一个示例的图。

图15是示出控制电路62b的结构的一个示例的图。

图16是示出从“通常模式”转移至“OPP模式”时的控制IC42b的动作的一个示例的图。

图17是示出从“OPP模式”转移至“通常模式”时的控制IC42b的动作的一个示例的图。

具体实施方式

根据本说明书及附图的记载，至少明确了以下事项。

＝＝＝＝＝本实施方式＝＝＝＝＝

图1是示出作为本发明的一个实施方式的AC-DC转换器10a的结构的一个示例的图。AC-DC转换器10a是根据商用电源的交流电压Vac产生目标电平的输出电压Vout的反激方式的电源电路。

＜＜＜AC-DC转换器10a的概要＞＞＞

AC-DC转换器10a被构成为包含全波整流电路20、电容器21、25、变压器22、控制块23、二极管24、齐纳二极管26、27、发光二极管28和开关29。而且，AC-DC转换器10a将功率提供到电动机30。

全波整流电路20对所输入的规定的交流电压Vac进行全波整流，并且将其作为电压Vrec输出至变压器22的初级线圈L1和电容器21。此外，电容器21对电压Vrec进行滤波。另外，交流电压Vac例如是有效值为100～240V、频率为50～60Hz的电压。

变压器22具有初级线圈L1、与初级线圈L1磁耦合的次级线圈L2以及辅助线圈L3。此处，次级线圈L2和辅助线圈L3被卷绕，使得在次级线圈L2和辅助线圈L3中产生的电压的极性与在初级线圈L1中产生的电压的极性相反。

控制块23通过控制流过变压器22的一次侧的初级线圈L1的电感器电流IL，来控制在变压器22的二次侧的次级线圈L2中产生的电压。结果，在变压器22的二次侧生成目标电平的输出电压Vout。

二极管24对来自变压器22的次级线圈L2的电流进行整流，并提供给电容器25。电容器25通过来自二极管24的电流进行充电，因此在电容器25的端子间产生输出电压Vout。

齐纳二极管26、27和发光二极管28串联设置在二极管24的阴极与接地之间，并且齐纳二极管26、27串联连接，使得对应于输出电压Vout的电压变为反向电压。此外，发光二极管28设置在二极管24的阴极与齐纳二极管27的阴极之间。

齐纳二极管26、27是当被施加有反向电压时输出恒定的电压的元件。

发光二极管28为发射具有与输出电压Vout和齐纳二极管27的阴极之间的电压相对应的强度的光的元件。

开关29与齐纳二极管26并联连接，并且根据来自控制电动机30的装置(未图示)的外部信号ExSig被导通/关断。另外，在电动机30变为待机状态时，开关29导通。

电动机30是连接至AC-DC转换器10a的负载，并且被施加有输出电压Vout。另外，将流过电动机30的电流设为输出电流Iout。

＜＜＜控制块23的概要＞＞＞

控制块23是用于控制AC-DC转换器10a的电路块。控制块23构成为包含功率晶体管40、电阻41、44、46、51、控制IC42a、电容器43、47、49、二极管45、50、光电晶体管48。

功率晶体管40是用于对提供给电动机30的功率进行控制的NMOS晶体管。另外，在本实施方式中，功率晶体管40是MOS(Metal Oxide Semiconductor：金属氧化物半导体)晶体管，但不限于此。功率晶体管40只要是能控制功率的晶体管即可，例如也可以是双极型晶体管等。

电阻41是用于检测当功率晶体管40导通时流过初级线圈L1的电感器电流IL的电阻，其一端连接到功率晶体管40的源极电极，另一端接地。

控制IC42a是控制功率晶体管40的开关以使输出电压Vout的电平成为目标电平的集成电路。具体地说，控制IC42a基于电感器电流IL和输出电压Vout来驱动功率晶体管40。

另外，关于控制IC42a的详细情况将在后文阐述，控制IC42a上设有端子CS、FB、OUT、VCC。另外，功率晶体管40的栅极电极连接至端子OUT。另外，在实际的控制IC42a中也设置有其他端子，但为了方便说明进行省略。

电容器43设置在端子CS与接地之间，并且经由电阻44施加由于电感器电流IL流动而产生的电阻41的电压。另外，电容器43和电阻44构成低通滤波器，以使端子CS的电压Vcs稳定。

二极管45的阳极连接至辅助线圈L3，阴极经由电阻46连接至端子CS。

电容器47设置在端子FB与接地之间，以使端子FB的电压Vfb稳定。此外，电压Vfb是与输出电压Vout相对应的反馈电压，并且施加到端子FB。另外，虽然在后文中阐述详细情况，但是控制IC42a以与电压Vfb相对应的频率使功率晶体管40导通。而且，通常地，当功率晶体管40导通的期间内电压Vcs超过电压Vfb时，控制IC42a关断功率晶体管40。

光电晶体管48设置在端子FB与接地之间，并且与变压器22的二次侧的发光二极管28一起构成光电耦合器。此外，当从发光二极管48发射的光的强度变强时，光电晶体管48使较大的灌电流Ia流过端子FB。

电容器49设置于端子VCC与接地之间。此外，二极管50的阳极连接至辅助线圈L3，阴极经由电阻51连接至端子VCC。此外，在辅助线圈L3中产生的电压Va经由二极管50、电阻51施加到电容器49，电容器49的电压成为控制IC42a的电源电压Vcc。另外，当功率晶体管40关断时，与辅助线圈L3的电压Va相对应的电压、即电容器49的电压施加到端子VCC。

此处，虽然在后文阐述详细情况，但是电压Vfb根据输出电压Vout而变化，并且决定电感器电流IL的电流值。即，输出电压Vout决定电感器电流IL的电流值。而且，电感器电流IL的电流值的变化使电压Va变化。此外，电压Va的变化使电源电压Vcc变化。

因此，当输出电压Vout的电平变化时，电源电压Vcc也变化。因此，可以通过检测电源电压Vcc的变化来检测输出电压Vout的电平的变化。

此外，通过调整变压器的初级线圈L1、次级线圈L2和辅助线圈L3的绕组比来决定电源电压Vcc。在这种情况下，难以为了检测输出电压Vout的变化来调整用于输出目标电平的输出电压Vout的绕组比，并且需要调整电阻51的电阻值。

然而，当电源电压Vcc由于电阻51的电阻值的调整而变化时，后文中阐述的控制IC42a中的检测电源电压Vcc并且进行动作的电路块也受到影响。因此，难以检测输出电压Vout的变化而不影响电路块。

另外，交流电压Vac相当于“输入电压”，电压Va相当于“线圈电压”。此外，电容器49相当于“第一电容器”，电容器43相当于“第二电容器”。此外，二极管50相当于“第一二极管”，二极管45相当于“第二二极管”。此外，端子VCC相当于“第一端子”，端子FB相当于“第二端子”，端子CS相当于“第三端子”。此外，电阻41相当于“检测电阻”。

＜＜＜控制IC42a的结构＞＞＞

图2是示出控制IC42a的结构的一个示例的图。控制IC42a构成为包含OPP60a、电阻61和控制电路62a。

过功率保护电路(OPP)60a是对输出电压Vout的目标电平因外部信号ExSig而变更这一情况进行检测的电路。具体而言，当功率晶体管40关断时电压Vcs低于基准电压VREF0的期间持续规定时间时，OPP60a输出“H”电平的信号opp_o。

另一方面，当功率晶体管40关断时电压Vcs变得高于基准电压VREF0时，OPP60a输出“L”电平的信号opp_o。OPP60a构成为包含比较器70、单触发电路71、D触发器72和计时器73。

比较器70对电压Vcs与基准电压VREF0进行比较，当电压Vcs高于基准电压VREF0时，输出“L”电平的信号。另一方面，当电压Vcs低于基准电压VREF0时，比较器70输出“H”电平的信号。

虽然在后文中阐述详细情况，但是单触发电路71是在由控制电路62a输出的信号Sdrv下降时生成脉冲信号的电路。

在后文中阐述的UVLO84输出“L”电平的复位信号rst的情况下，当单触发电路71输出脉冲信号时，D触发器72将来自比较器70的信号输出作为信号opp_cmp。另一方面，在UVLO84输出“L”电平的复位信号rst并且单触发电路71不输出脉冲信号的情况下，D触发器72将信号opp_cmp维持在之前的逻辑电平。此外，当后文中阐述的UVLO84输出“H”电平的复位信号rst时，D触发器72被复位。

即，在复位信号rst为“L”电平的情况下，比较器70、单触发电路71和D触发器72输出信号opp_cmp，该信号opp_cmp示出电压Vcs在信号Sdrv下降时是否高于基准电压VREF0。

计时器73是判定是否在规定期间内输入“H”电平的信号opp_cmp的电路，并且当在规定期间内输入“H”电平的信号opp_cmp时，输出“H”电平的信号opp_o。另一方面，当输入“L”电平的信号opp_cmp时，计时器73输出“L”电平的信号opp_o。

另外，将信号opp_o为“L”电平的情况下的控制IC42a的动作模式设为“通常模式”，将信号opp_o为“H”电平的情况下的控制IC42a的动作模式设为“OPP模式”。

电阻61设置在施加有由内部电源(未图示)根据电源电压Vcc生成的内部电压Vdd的节点与端子FB之间，并生成与光电晶体管48所流过的灌电流Ia相对应的电压Vfb。

控制电路62a是基于电压Vfb、功率晶体管40导通时的电压Vcs和信号opp_o来控制功率晶体管40的开关的电路。

另外，比较器70相当于“比较电路”，“H”电平的信号opp_cmp相当于“第一信号”，“L”电平的信号opp_cmp相当于“第二信号”。此外，计时器73相当于“输出电路”。此外，OPP60a相当于“第一检测电路”，基准电压VREF0相当于“第一基准电压”。此外，信号opp_o相当于“检测结果”。

<<<控制电路62a的结构>>>

图3是示出控制电路62a的结构的一个示例的图。控制电路62a构成为包含振荡电路80、驱动电路81、OCP82、OVP83、UVLO84、OLP85、或门电路86和锁存器87。

振荡电路80输出具有与电压Vfb和信号opp_o相对应的频率Fsw的振荡信号Vosc。具体地说，当OPP60a输出“H”电平的信号opp_o时，振荡电路80输出频率Fsw0的振荡信号Vosc。另一方面，当OPP60a输出“L”电平的信号opp_o时，振荡电路80输出与电压Vfb相对应的频率Fsw0至Fsw2的振荡信号Vosc。另外，在后文中阐述振荡电路80的详细情况。

驱动电路81是基于振荡信号Vosc导通功率晶体管40，并且基于功率晶体管导通时的电压Vcs和电压Vfb来关断功率晶体管40的电路。

驱动电路81构成为包含单触发电路90、SR触发器91、或门电路92、94、96、缓冲器93和比较器95。

单触发电路90是在振荡信号Vosc上升时输出脉冲信号Ss的电路。具体地说，当电压Vfb低于基准电压VREF1时，单触发电路90停止脉冲信号Ss的输出。另一方面，当电压Vfb高于基准电压VREF1时，单触发电路90输出具有与振荡信号Vosc的频率Fsw相对应的频率Fsw的脉冲信号Ss。

当单触发电路90输出脉冲信号Ss时，SR触发器91输出“H”电平的信号Vp1。另一方面，虽然在后文阐述详细情况，但是当或门电路96输出“H”电平的信号Sr时，SR触发器91输出“L”电平的信号Vp1。

或门电路92取脉冲信号Ss与信号Vp1的逻辑或，并且将其作为信号Sdrv进行输出。即，当脉冲信号Ss或信号Vp1变为“H”电平时，输出“H”电平的信号Sdrv。另一方面，当脉冲信号Ss和信号Vp1变为“L”电平时，或门电路92输出“L”电平的信号Sdrv。

缓冲器93放大信号Sdrv并将其作为驱动信号Vg进行输出。具体地说，当或门电路92输出“H”电平的信号Sdrv并且或门电路94输出“L”电平的信号Soff时，缓冲器93输出导通功率晶体管40的驱动信号Vg。另一方面，当或门电路92输出“L”电平的信号Sdrv并且或门电路94输出“L”电平的信号Soff时，缓冲器93输出关断功率晶体管40的驱动信号Vg。此外，当或门电路94输出“H”电平的信号Soff时，缓冲器93输出关断功率晶体管40的驱动信号Vg。

或门电路94是取来自后文中阐述的UVLO84的复位信号rst和来自后文中阐述的锁存器87的信号lat_o的逻辑或的元件。具体地说，在信号rst或信号lat_o为“H”电平的情况下，或门电路94使缓冲器93停止功率晶体管40的开关。另一方面，在信号rst和信号lat_o为“L”电平的情况下，或门电路94使缓冲器93输出对功率晶体管40进行开关的驱动信号Vg。

比较器95是将功率晶体管40导通时的电压Vcs与电压Vfb进行比较，并且当电压Vcs变为高于电压Vfb时输出“H”电平的信号Vr的电路。另外，在功率晶体管40导通时的电压Vcs低于电压Vfb的情况下，比较器95输出“L”电平的信号Vr。

另外，电压Vcs也可以作为电压Vcs1而经由斜率补偿电路(未图示)输入到比较器95。在这种情况下，将电压Vcs1与电压Vfb进行比较，当电压Vcs1超过电压Vfb时，比较器95输出“H”电平的信号Vr。另一方面，在电压Vcs1不超过电压Vfb的情况下，比较器95输出“L”电平的信号Vr。

或门电路96是取来自后文中阐述的OCP82的信号ocp_o和信号Vr的逻辑或并将其作为信号Sr进行输出的元件。通常，OCP82输出“L”电平的信号ocp_o，因此，信号Sr与信号Vr相同。

因此，当电压Vcs变得高于电压Vfb并且比较器95输出“H”电平的信号Vr时，SR触发器91输出“L”电平的信号Vp1。由此，当电压Vcs变得高于电压Vfb时，功率晶体管40关断。

过电流保护电路(OCP)82是用于基于电压Vcs和信号opp_o来判定流过功率晶体管40的电感器电流IL是否大于表示过电流的规定电流的电路。具体地说，当电感器电流IL大于规定电流时，OCP82输出“H”电平的信号ocp_o。另一方面，在电感器电流IL小于规定电流的情况下，OCP82输出“L”电平的信号ocp_o。另外，OCP82的详细情况将在后文中阐述。

过电压保护电路(OVP)83是当电源电压Vcc高于第一规定电压(例如25.5V)的期间持续规定期间时，使缓冲器93停止功率晶体管40的开关并使功率晶体管40关断的电路。具体地说，当电源电压Vcc高于第一规定电压的期间持续规定期间时，OVP83输出“H”电平的信号ovp_o。另一方面，在电源电压Vcc高于第一规定电压的期间没有持续规定期间的情况下，OVP83输出“L”电平的信号ovp_o。另外，OVP83相当于“第三检测电路”，第一规定电压相当于“第二基准电压”。

在电源电压Vcc为第二规定电压(例如6.5V)以下的情况下，低电压保护电路(UVLO)84对控制IC42a进行复位。具体地说，当电源电压Vcc变为第二规定电压以下时，UVLO84输出用于对控制IC42a进行复位的“H”电平的复位信号rst。另一方面，在电源电压Vcc高于第三规定电压(例如13V)的情况下，UVLO84输出“L”电平的信号rst。

过载保护电路(OLP)85是通过功率晶体管40导通时的电压Vcs检测电感器电流IL并检测电动机30的状态是否为过载状态的电路。具体地说，OLP85是当过载状态持续规定期间时输出“H”电平的信号olp_o的电路。另一方面，在过载状态没有持续规定期间的情况下，OLP85输出“L”电平的信号olp_o。

当OLP85输出“H”电平的信号olp_o时，缓冲器93停止功率晶体管40的开关。另外，OLP85判定为电动机30的状态为过载状态的电压Vcs的值低于OCP82判定为流过功率晶体管40的电流大于规定电流的电压Vcs的值。

或门电路86是取信号ovp_o和信号olp_o的逻辑或的元件。

锁存器87是在UVLO84输出“L”电平的信号rst的情况下，当或门电路86输出“H”电平的信号时输出“H”电平的信号lat_o并且使缓冲器93停止功率晶体管40的开关的电路。

此外，在UVLO84输出“L”电平的信号rst的情况下，在或门电路86输出“H”电平的信号以后，锁存器87即使输出“L”电平的信号，也不输出“L”电平的信号lat_o，并继续输出“H”电平的信号lat_o。另一方面，当UVLO84输出“H”电平的信号rst时，锁存器87输出“L”电平的信号lat_o。

放电电路88是在功率晶体管40导通时、即在信号Sdrv上升时对连接到端子CS的电容器43进行放电的电路。放电电路88构成为包含NMOS晶体管100和单触发电路101。

NMOS晶体管100根据来自单触发电路101的、脉冲宽度比功率晶体管40的导通期间Ton要短的脉冲信号Vp2而导通，并将积蓄在电容器43中的电荷放电至接地。

当或门电路92输出“H”电平的信号Sdrv时，单触发电路101输出脉冲宽度比功率晶体管40的导通期间Ton要短的脉冲信号Vp2。

＜＜＜OCP82的结构＞＞＞

图4是示出OCP82的结构的一个示例的图。具体地说，OCP82将基于信号opp_o来调整的规定电流(即，由基准电压ocp_ref来决定的电流值)与功率晶体管40导通时的电感器电流IL进行比较。当功率晶体管40导通时的电压Vcs变得高于基准电压ocp_ref时，OCP82输出“H”电平的信号ocp_o。另一方面，在电压Vcs低于基准电压ocp_ref的情况下，OCP82输出“L”电平的信号ocp_o。

OCP82构成为包含逆变器110、传输门111、112和比较器113。在功率晶体管40关断时的电压Vcs低于基准电压VREF0的情况下，OPP60a使OCP82将基准电压ocp_ref切换到基准电压VREF3，并调整规定电流。另一方面，在功率晶体管40关断时的电压Vcs高于基准电压VREF0的情况下，OPP60a使OCP82将基准电压ocp_ref切换到基准电压VREF2，并调整规定电流以使规定电流变大。另外，基准电压VREF2高于基准电压VREF3。

如此，OPP60a使OCP82将基准电压ocp_ref下降至基准电压VREF3，该基准电压ocp_ref判定为在控制IC42a以“OPP模式”进行动作时流过功率晶体管40的电感器电流IL大于规定电流。

由此，控制IC42a可以限制“OPP模式”时的输出功率。此外，由此，考虑到在输出电压Vout较低的情况下输出电流Iout变大，无需根据输出电压Vout较低的情况选定AC-DC转换器10a的部件。另外，OCP82相当于“第二检测电路”。

＜＜＜振荡电路80的结构＞＞＞

图5是示出振荡电路80的结构的一个示例的图。振荡电路80是输出与电压Vfb对应的频率Fsw或频率Fsw0的振荡信号Vosc的电路。具体地说，在输入“H”电平的信号opp_o时(即，处于“OPP模式”时)，振荡电路80输出频率Fsw0的振荡信号Vosc，而与电压Vfb的变化无关。另一方面，当输入“L”电平的信号opp_o时(即，处于“通常模式”时)，振荡电路80输出频率Fsw0以上且与电压Vfb对应的频率Fsw的振荡信号Vosc。即，当输入“L”电平的信号opp_o时，振荡电路80基于根据输出电压Vout的下降而变化的电压Vfb，使振荡信号Vosc的频率从频率Fsw0经由频率Fsw1而呈阶梯状地上升到频率Fsw2。

振荡电路80构成为包含分压电路120、电压选择电路121、第一电压电路122、第二电压电路123以及电压控制振荡电路124。

分压电路120是对电压Vfb进行分压并且生成电压Vfb0、Vfb1的电路。另外，分压电路120对电压Vfb进行分压并输出，使得电压Vfb0变得低于电压Vfb1。

分压电路120构成为包含电阻130～132。分压电路120具有施加有电压Vfb的一端和接地的另一端。电阻130～132串联连接在一端和另一端之间。而且，分压电路120在电阻130和电阻131之间的连接点处生成电压Vfb1，在电阻131和电阻132之间的连接点处生成电压Vfb0。

电压选择电路121是根据OPP60a所输出的信号opp_o的逻辑电平来输出电压Vfb0或接地电压作为电压V0的电路。具体地说，在OPP60a输出“L”电平的信号opp_o的情况下，电压选择电路121输出电压Vfb0作为电压V0。另一方面。在OPP60a输出“H”电平的信号opp_o的情况下，电压选择电路121输出接地电压作为电压V0。

电压选择电路121构成为包含逆变器140、141和NMOS晶体管142、143。当OPP60a输出“L”电平的信号opp_o时，NMOS晶体管142导通，电压选择电路121输出电压Vfb0作为电压V0。另一方面，当OPP60a输出“H”电平的信号opp_o时，NMOS晶体管143导通，并且电压选择电路121输出接地电压作为电压V0。

第一电压电路122是输出与电压V0相对应的电压V1或基准电压VREF4中较高的电压作为电压V2的电路。具体来说，在电压Vfb变化并且与电压Vfb0相对应的电压V1低于基准电压VREF4的情况下，第一电压电路122输出基准电压VREF4作为电压V2。此外，当电压Vfb变化并且电压V1变得高于基准电压VREF4时，第一电压电路122输出电压V1作为电压V2。此外，第一电压电路122构成为包含运算放大器150、155和电阻152～154。

运算放大器150和电阻151～154输出当电压V0变高时变高的电压V1。运算放大器155输出连接到两个非反相输入的电压V1或基准电压VREF4中较高的电压作为电压V2。

因此，运算放大器155、即第一电压电路122输出基准电压VREF4作为电压V2，直到电压V0上升且电压V1变得等于基准电压VREF4为止，并且当电压V1变得高于基准电压VREF4时，输出电压V1作为电压V2。

第二电压电路123是输出与电压Vfb1相对应的电压V3或基准电压VREF5中较高的电压作为电压V4的电路。具体来说，在电压Vfb变化并且与电压Vfb1相对应的电压V3低于基准电压VREF5的情况下，第二电压电路123输出基准电压VREF5作为电压V4。此外，当电压Vfb变化并且电压V3变得高于基准电压VREF5时，第二电压电路123输出电压V3作为电压V4。此外，第二电压电路123构成为包含运算放大器160、165和电阻162～164。

而且，运算放大器160对应于运算放大器150，电阻162～164对应于电阻152～154，运算放大器165对应于运算放大器155。此外，电压Vfb1对应于电压V0，电压V4对应于电压V2。因此，第二电压电路123与第一电压电路122相同地动作。

电压控制振荡电路124是基于电压V2、V4或基准电压VREF6输出频率Fsw的振荡信号Vosc的电路。

＜＜＜电压控制振荡电路124的结构＞＞＞

图6是示出电压控制振荡电路124的结构的一个示例的图。电压控制振荡电路124是基于电压V2、V4或基准电压VREF6中最低的电压来输出频率Fsw的振荡信号Vosc的电路。另外，基准电压VREF4低于基准电压VREF5，基准电压VREF5低于基准电压VREF6。

首先，将说明在信号opp_o为“L”电平的情况(即，为“通常模式”的情况)下由电压控制振荡电路124输出的振荡信号Vosc的频率的变化。之后，说明电压控制振荡电路124的结构。

另外，当信号opp_o为“H”电平的情况(即，为“OPP模式”的情况)下，电压控制振荡电路124输出规定频率的振荡信号Vosc。此外，将在后文中使用图10和图11说明使驱动功率晶体管40的信号Sdrv变为“H”电平的信号Ss的频率。

在电压Vfb变化并且与电压Vfb0相对应的电压V1低于基准电压VREF4的情况下，电压控制振荡电路124输出基于基准电压VREF4的频率Fsw0的振荡信号Vosc。此外，当电压Vfb变化并且电压V1变得高于基准电压VREF4时，电压控制振荡电路124输出比频率Fsw0要高的基于电压V1的频率Fsw的振荡信号Vosc。另外，将电压V1变为基准电压VREF4时的电压Vfb的电压设为电压Vfba。

而且，当电压Vfb变化并且电压V1变得高于基准电压VREF5时，电压控制振荡电路124输出基于基准电压VREF5的频率Fsw1的振荡信号Vosc。此外，当电压Vfb变化并且电压V3变得高于基准电压VREF5时，电压控制振荡电路124输出比频率Fsw1要高的基于电压V3的频率Fsw的振荡信号Vosc。另外，将电压V1变为基准电压VREF5时的电压Vfb的电压设为电压Vfbb，将电压V3变为基准电压VREF5时的电压Vfb的电压设为电压Vfbc。

而且，当电压Vfb变化并且电压V3变得高于基准电压VREF6时，电压控制振荡电路124输出基于基准电压VREF6的频率Fsw2的振荡信号Vosc。另外，将电压V3变为基准电压VREF6时的电压Vfb的电压设为电压Vfbd。

电压控制振荡电路124构成为包含运算放大器170、NMOS晶体管171、176、177、179、电阻172、PMOS晶体管173、174、175、178、电容180和迟滞比较器181。

运算放大器170调整NMOS晶体管171的栅极电压V6，使得施加到三个非反相输入的电压V2、V4和基准电压VREF6中最低的电压变为反相输入所连接的节点的电压V5。结果，当流过电阻172的电流设为电流I0时，由于电流I0流过电阻172而在电阻172中产生的电压变为电压V5。

PMOS晶体管173～175构成电流镜电路。PMOS晶体管174使与流过PMOS晶体管173的电流I0相对应的电流流动，PMOS晶体管175使与PMOS晶体管178导通时流过PMOS晶体管173的电流I0相对应的电流I1流动。

NMOS晶体管176、177也构成电流镜电路。NMOS晶体管176使流过PMOS晶体管174的电流流动。当NMOS晶体管179导通时，NMOS晶体管177使与流过PMOS晶体管174和NMOS晶体管176的电流相对应的电流I2流动。

PMOS晶体管178和NMOS晶体管179根据振荡信号Vosc的逻辑电平而导通关断。在振荡信号Vosc为“L”电平的情况下，PMOS晶体管178导通，电容器180以电流I1充电。另外，此时，NMOS晶体管179关断。

另一方面，在振荡信号Vosc为“H”电平的情况下，NMOS晶体管179导通，电容器180以电流I2放电。另外，此时，PMOS晶体管178关断。

迟滞比较器181将电容器180的电压与基于基准电压VREF7而生成的较高的阈值电压Vthh或较低的阈值电压Vthl进行比较，在电容器180的电压高于较高的阈值电压Vthh的情况下，输出“H”电平的振荡信号Vosc。另一方面，在电容器180的电压低于较低的阈值电压Vthl的情况下，迟滞比较器181输出“L”电平的振荡信号Vosc。

如上所述，说明了当信号opp_o为“L”电平时，电压控制振荡电路124输出根据电压Vfb而变化的频率Fsw的振荡信号Vosc的情况。如根据电压控制振荡电路124的上述的电路结构可知，运算放大器170使电压V5的电压、即电压V2、V4或基准电压VREF6中最低的电压的电压值越高则越大的电流I0流过电阻172。结果，电流I1、I2也变大。当电流I1、I2变大时，电容器180的充放电快速进行，因而，电压控制振荡电路124输出更高频率Fsw的振荡信号Vosc。

接着，说明在信号opp_o为“H”电平的情况(即，为“OPP模式”的情况)下的电压控制振荡电路124的动作。在信号opp_o为“H”电平的情况下，电压选择电路121输出接地电压作为电压V0。

若接收到接地电压即电压V0，则第一电压电路122生成比基准电压VREF4要低的电压V1。结果，第一电压电路122输出基准电压VREF4作为电压V2。

当接收到基准电压VREF4即电压V2时，基准电压VREF4是低于基准电压VREF5、VREF6的电压，因而，电压控制振荡电路124输出频率Fsw0的振荡信号Vosc，而与电压Vfb的变化无关。

＜＜＜在“通常模式”的情况下的信号Ss的频率Fsw＞＞＞

图7A是示出在“通常模式”时的信号Ss的振荡频率Fsw的变化的图。图7B是示出在电压Vfb变为电压Vfba～Vfbd时的电压V1、V3与基准电压VREF4～VREF6之间的关系的表。如上所述，在“通常模式”的情况下，振荡电路80输出与电压Vfb相对应的频率Fsw的振荡信号Vosc。

而且，如上所述，单触发电路90接收振荡信号Vosc，并且在电压Vfb高于基准电压VREF1的情况下，输出脉冲信号Ss。另一方面，在电压Vfb低于基准电压VREF1的情况下，单触发电路90不输出脉冲信号Ss。

具体地说，在电压Vfb低于基准电压VREF1的情况下，不输出脉冲信号Ss。而且，在电压Vfb高于基准电压VREF1且低于电压Vfba的情况下、即在电压V1低于基准电压VREF4的情况下，脉冲信号Ss的频率Fsw变为基于基准电压VREF4的频率Fsw0。

此外，若电压Vfb变为电压Vfba，则电压V1变为基准电压VREF4，脉冲信号Ss的频率变为基于电压V1的频率Fsw0。

此外，在电压Vfb高于电压Vfba且低于电压Vfbb的情况下、即在电压V1高于基准电压VREF4且低于基准电压VREF5的情况下，脉冲信号Ss的频率Fsw与电压Vfb的上升(即电压V1的上升)成比例地变高。

此外，当电压Vfb变为电压Vfbb时，电压V1变为基准电压VREF5，脉冲信号Ss的频率变为基于基准电压VREF5的频率Fsw1。

此外，在电压Vfb高于电压Vfbb且低于电压Vfbc的情况下，即在电压V3低于基准电压VREF5的情况下，脉冲信号Ss的频率Fsw变为基于基准电压VREF5的频率Fsw1。

此外，当电压Vfb变为电压Vfbc时，电压V3变为基准电压VREF5，脉冲信号Ss的频率变为基于电压V3的频率Fsw1。

此外，在电压Vfb高于电压Vfbc且低于电压Vfbd的情况下、即在电压V3高于基准电压VREF5且低于基准电压VREF6的情况下，脉冲信号Ss的频率Fsw与电压Vfb的上升(即电压V3的上升)成比例地变高。

此外，当电压Vfb变为电压Vfbd时，电压V3变为基准电压VREF6，脉冲信号Ss的频率变为基于基准电压VREF6的频率Fsw2。

最后，当电压Vfb变得高于电压Vfbd、即电压V3变得高于基准电压VREF6时，脉冲信号Ss的频率Fsw变为基于基准电压VREF6的频率Fsw2。

＜＜＜在“OPP模式”的情况下的信号Ss的频率Fsw＞＞＞

图8是示出在“OPP模式”的情况下信号Ss的振荡频率Fsw的变化的图。如上所述，在“OPP模式”的情况下，振荡电路80输出频率Fsw0的振荡信号Vosc，而与电压Vfb的变化无关。

而且，如上所述，单触发电路90接收振荡信号Vosc，并且在电压Vfb高于基准电压VREF1的情况下，输出频率Fsw0的脉冲信号Ss。另一方面，在电压Vfb低于基准电压VREF1的情况下，单触发电路90不输出脉冲信号Ss。

另外，频率Fsw0相当于“第一频率”，频率Fsw1相当于“第二频率”，频率Fsw2相当于“第三频率”。

＜＜＜“通常模式”时的控制IC42a的动作＞＞＞

图9是示出“通常模式”时的控制IC42a的动作的一个示例的图。另外，为了简化说明，流过功率晶体管40的电感器电流IL设为不会成为过电流。因此，功率晶体管40关断的定时由功率晶体管40导通时的电压Vcs和电压Vfb决定。

此外，设为电压Vfb高于基准电压VREF1，且单触发电路90输出脉冲信号Ss。此外，或门电路94设为不输出“H”电平的信号Soff，缓冲器93设为输出对功率晶体管40进行开关的驱动信号Vg。另外，电阻41中产生的电压设为电压Vb，二极管45的阴极的电压设为电压Vc。此外，电压Vc经由电阻46施加至电容器43。

此外，控制IC42a以“通常模式”进行动作，因而，AC-DC转换器10a将第一目标电平(例如32V)的输出电压Vout施加至电动机30。

在时刻t0，当振荡电路80基于与电压Vfb相对应的频率输出“H”电平的振荡信号Vosc时，单触发电路90输出脉冲信号Ss。而且，或门电路92在接收到脉冲信号Ss时输出“H”电平的Sdrv，SR触发器91在接收到脉冲信号Ss时输出“H”电平的信号Vp1。

由此，功率晶体管40导通，并且电感器电流IL流过初级线圈L1。而且，当电感器电流IL流过功率晶体管40时，在电阻41中产生与电感器电流IL相对应的电压Vb。

而且，当放电电路88接收到“H”电平的信号Sdrv时，将电容器43的电荷进行放电。结果，电压Vcs变为0V。之后，由于在电阻41中产生的电压Vb根据电感器电流IL的增加而上升，因此电压Vcs逐渐上升。

此外，当电感器电流IL流过初级线圈L1时，在辅助线圈L3中产生极性与初级线圈L1中产生的电压相反的电压Va。

此时，电压Va为负电压，因此，电流不经由二极管45和电阻46流向电容器43，辅助线圈L3不对电容器43进行充电。

在振荡电路80输出“H”电平的振荡信号Vosc的时刻t1，单触发电路90输出脉冲信号Ss。然而，由于SR触发器91已经正在输出“H”电平的信号Vp1，因此，信号Sdrv保持在“H”电平。

在电压Vcs上升且变为等于电压Vfb的时刻t2，比较器95输出“H”电平的信号Vr。由此，SR触发器91输出“L”电平的信号Vp1，或门电路92输出“L”电平的信号Sdrv。因此，功率晶体管40关断。此外，当功率晶体管40关断时，电感器电流IL不流过初级线圈L1。

当电感器电流IL不流过初级线圈L1时，在初级线圈L1中产生的电压变为极性与功率晶体管40导通时相反的电压。因此，在辅助线圈L3中产生的电压Va变为正电压。而且，电感电流IL不流动，因而，电压Vb变为0V。

此时，电压Va是正电压，因此，电压Va经由二极管45和电阻46传输的电压Vc变为正电压，电压Vc施加到电容器43，电容器43由辅助线圈L3中产生的电压Va来充电。此外，电压Vb为0V，因而，电压Vcs变为电压Vc，并且变得高于基准电压VREF0。

此外，由于电压Va也用作用于生成控制IC42a的电源电压Vcc的电压，所以电压Va高于由电压Vb产生的电压Vcs。此外，当输出电压Vout变化时，电感器电流IL变化，电压Va随之变化，因而，功率晶体管40关断时的电压Vcs也变化。另外，从时刻t0到时刻t2为止的期间设为导通期间Ton。

在振荡电路80输出“H”电平的振荡信号Vosc的时刻t3之后，重复从时刻t0到时刻t3为止的动作。另外，从时刻t2到时刻t3为止的期间设为关断期间Toff。

如此，在导通期间Ton中，电容器43由根据电感器电流IL而在电阻41中产生的电压Vb来充电。结果，电压Vcs变为与电感器电流IL相对应的电压。

另一方面，由于电感器电流IL在关断期间Toff中不流动，所以电容器43不由电压Vb充电，而是由辅助线圈L3中产生的电压Va充电。结果，关断期间Toff内的电压Vcs变得高于导通期间Ton内的电压Vcs。

如上所述，功率晶体管40关断时的电压Vcs根据输出电压Vout而变化，因此，与电源电压Vcc检测输出电压Vout的变化相同，可以通过电压Vcs检测输出电压Vout的变化。

＜＜＜模式转移的情况下的控制IC42a的动作＞＞＞

＝＝＝从“通常模式”到“OPP模式”的转移＝＝＝

图10是示出从“通常模式”转移至“OPP模式”时的控制IC42a的动作的一个示例的图。另外，设为电压Vfb不低于基准电压VREF1。此外，或门电路94设为不输出“H”电平的信号Soff。此外，为了便于说明，信号Sdrv的周期与实际的动作的情况下的周期不同。

当单触发电路90在时刻t10输出脉冲信号Ss时，或门电路92输出“H”电平的信号Sdrv。由此，功率晶体管40导通。此后，在AC-DC转换器10a中，当开关29由外部信号ExSig导通时，输出电压Vout开始下降以变为第二目标电平(例如，12V)。

在功率晶体管40导通时的电压Vcs变为电压Vfb的时刻t11，比较器95输出“H”电平的信号Vr，或门电路96输出“H”电平的信号Sr。然后，SR触发器91输出“L”电平的信号Vp1，或门电路92输出“L”电平的信号Sdrv。由此，功率晶体管40关断。

当功率晶体管40关断时，电压Vcs从辅助线圈L3经由二极管45和电阻46充电。此时，输出功率Pout开始下降，并且输出电压Vout也从第一目标电平(例如，32V)稍微下降，但是由于输出电流Iout较大，因而当功率晶体管40导通时的电感器电流IL也较大。因此，辅助线圈L3的电压Va也较大，并且功率晶体管40关断时的电压Vcs高于基准电压VREF0。

当单触发电路90在输出电压Vout变为第二目标电平(例如，12V)的时刻t12输出脉冲信号Ss时，功率晶体管40与时刻t10相同地导通。

此时，由于输出电压Vout和齐纳二极管27的阴极之间的电压因开关29导通而变大，所以发光二极管28发射的光的强度变强。由此，光电晶体管48使较大的灌电流Ia流动，结果，电压Vfb下降。此外，电压Vfb下降至低于电压Vfba时，单触发电路90开始输出频率Fsw0的脉冲信号Ss。

在功率晶体管40导通时的电压Vcs变为下降后的电压Vfb的时刻t13，功率晶体管40与时刻t11相同地关断。此时，电压Vcs由来自辅助线圈L3的电压Va充电，但是输出功率Pout已经下降并且输出电压Vout也下降，因此，当功率晶体管40导通时的电感器电流IL变小。因此，辅助线圈L3的电压Va也变小，功率晶体管40关断时的电压Vcs低于基准电压VREF0。

在从时刻t13起功率晶体管40关断时的电压Vcs比基准电压VREF0要低的期间已经持续了规定期间的时刻t14，OPP60a输出“H”电平的信号opp_o。此时，振荡电路80输出频率Fsw0的振荡信号Vosc。然后，OCP82将基准电压ocp_ref从基准电压VREF2切换到基准电压VREF3。另外，控制IC42a在时刻t14之前以“通常模式”进行动作，并且在时刻t14之后以“OPP模式”进行动作。

＝＝＝从“OPP模式”到“通常模式”的转移＝＝＝

图11是示出从“OPP模式”转移至“通常模式”时的控制IC42a的动作的一个示例的图。另外，设为控制IC42a在时刻t15之前以“OPP模式”进行动作，控制IC42a在时刻t15之后直到时刻t16为止也以“OPP模式”进行动作。此外，电压Vfb设为不低于基准电压VREF1。此外，或门电路94设为不输出“H”电平的信号Soff。此外，与图10相同地，为了便于说明，信号Sdrv的周期与实际的动作的情况下的周期不同。

在时刻t15，当输出电流Iout由于电动机30的负载的突然变化等而变大时，流过发光二极管28的电流减少，并且从发光二极管28发射的光的强度变弱。由此，光电晶体管48使较小的灌电流Ia流动，结果，电压Vfb上升。此时，电压Vfb变为高于当信号opp_o为“H”电平时的OCP82的基准电压VREF3。

结果，在时刻t15，OCP82输出“H”电平的信号ocp_o。然后，当输出“H”电平的信号ocp_o时，SR触发器91输出“L”电平的信号Vp1，或门电路92输出“L”电平的信号Sdrv。因此，设为作为过电流的电感器电流IL流过功率晶体管40，功率晶体管40关断。

在时刻t16，当功率晶体管40关断时的电压Vcs超过基准电压VREF0时，OPP60a输出“L”电平的信号opp_o。由此，当电压Vfb高于电压Vfbd时，振荡电路80输出频率Fsw2的振荡信号Vosc。此外，当OPP60a输出“L”电平的信号opp_o时，OCP82将基准电压ocp_ref切换为基准电压VREF2。

＝＝＝变形例＝＝＝

图12是示出OPP60a的变形例即OPP60b的图。OPP60b构成为包含单触发电路190、NMOS晶体管191、电容器192、比较器193和计时器73。

当控制电路62a输出“L”电平的信号Sdrv时，单触发电路190在信号Sdrv下降时生成导通NMOS晶体管191的脉冲信号。

当NMOS晶体管191导通时，与电压Vcs对应的电压施加至电容器192。另一方面，当NMOS晶体管191关断时，电容器192保持与电压Vcs相对应的电压。

比较器193将电容器192的电压与基准电压VREF0进行比较，当电容器192的电压低于基准电压VREF0时，输出“H”电平的信号opp_cmp。另一方面，当电容器192的电压高于基准电压VREF0时，比较器193输出“L”电平的信号opp_cmp。

当“H”电平的信号opp_cmp输入达规定期间时，计时器73输出“H”电平的信号opp_o。另一方面，当输入“L”电平的信号opp_cmp时，计时器73输出“L”电平的信号opp_o。

＜＜AC-DC转换器的其他实施方式＞＞

图13是示出图1的AC-DC转换器10a的变形例即AC-DC转换器10b的结构的一个示例的图。AC-DC转换器10b由控制IC42a的变形例即控制IC42b控制，并且是不使用AC-DC转换器10a的二极管45和电阻46的电路。另外，在本实施方式中，有时对相同或类似的结构标记共同的标号并省略重复的说明。

另外，上述图2的控制IC42a基于端子CS的电压Vcs检测输出电压Vout的目标电平变更的情况。然而，为了检测输出电压Vout的目标电平变更的情况，不一定需使用端子CS的电压Vcs。本实施方式的控制IC42b基于端子VCC的电源电压Vcc检测输出电压Vout的目标电平变更的情况。

图14是示出控制IC42b的结构的一例的图。控制IC42b包含OPP60a的变形例即OPP60c和控制电路62a的变形例即控制电路62b。另外，图14中，标记了与图2相同的参照标号的电阻61、端子VCC、FB、CS、OUT与图2相同。

OPP60c基于端子VCC的电源电压Vcc检测输出电压Vout的目标电平变更的情况。具体地说，当电源电压Vcc变得低于基准电压VREF8时，OPP60c输出“H”电平的信号opp_o。

另一方面，当电源电压Vcc变得高于基准电压VREF8时，OPP60c输出“L”电平的信号opp_o。OPP60c构成为包含比较器74。比较器74将电源电压Vcc与基准电压VREF8进行比较，当电源电压Vcc高于基准电压VREF8时，输出“L”电平的信号opp_o。另一方面，当电源电压Vcc低于基准电压VREF8时，比较器74输出“H”电平的信号opp_o。另外，OPP60c相当于“检测电路”。

图15是示出图3的控制电路62a的变形例即控制电路62b的结构的一个示例的图。当将施加至端子VCC的电源电压Vcc放电时，控制IC42b不动作，因此图3的放电电路88不包含在图15的控制电路62b中。此外，省略对其他相同结构的说明。

根据以上内容，本实施方式的控制IC42b中的OPP60c检测端子VCC的电压Vcc，因而控制IC42b可以基于电压Vcc检测输出电压Vout的目标电平变更的情况。

此外，在本实施方式中，OCP82判定流过功率晶体管40的电感器电流IL是否是过电流。此外，用于判定OCP82的过电流的判定阈值的基准电压ocp_ref通过使用OPP60c的基准电压VREF8的检测结果的信号opp_o切换为基准电压VREF2或VREF3。另外，OCP82相当于“过电流检测电路”。

＜＜＜模式转移的情况下的控制IC42a的动作＞＞＞

＝＝＝从“通常模式”到“OPP模式”的转移＝＝＝

图16是示出从“通常模式”转移至“OPP模式”时的控制IC42b的动作的一个示例的图。另外，设为电压Vfb不低于基准电压VREF1。此外，或门电路94设为不输出“H”电平的信号Soff。此外，为了便于说明，信号Sdrv的周期与实际的动作的情况下的周期不同。

此外，图16的时刻t20～t24被描绘为与图10的时刻t10～时刻t14相对应。此外，与实际的电压Vcc的下降不同，电压Vcc的下降也被绘制为平缓。而且，在以下对图16和图10中不同的动作进行说明。

在功率晶体管40导通时的电压Vcs变为电压Vfb的时刻t21，功率晶体管40关断。当功率晶体管40关断时，电压Vcc从辅助线圈L3经由二极管50和电阻51充电。此时，输出功率Pout开始下降，并且输出电压Vout也从第一目标电平(例如，32V)稍微下降，但是由于输出电流Iout较大，因而当功率晶体管40导通时的电感器电流IL也较大。因此，辅助线圈L3的电压Va也较大，并且电压Vcc下降不大，而与控制IC42b的功耗无关。另外，电容器43中充电的电荷经由电阻41、44放电，因而功率晶体管40关断时的电压Vcs变为零伏。

在功率晶体管40导通时的电压Vcs变为下降后的电压Vfb的时刻t23，功率晶体管40与时刻t21相同地关断。此时，电压Vcc由来自辅助线圈L3的电压Va充电，但是由于输出功率Pout已经下降并且输出电压Vout也下降，所以当功率晶体管40导通时的电感器电流IL变小。因此，辅助线圈L3的电压Va也变小，并且电压Vcc根据控制IC42b的功耗而逐渐下降。

在时刻t24，当逐渐下降的电压Vcc变为低于基准电压VREF8时，OPP60c输出“H”电平的信号opp_o。此时，振荡电路80输出频率Fsw0的振荡信号Vosc。然后，OCP82将基准电压ocp_ref从基准电压VREF2切换到基准电压VREF3。另外，控制IC42b在时刻t24之前以“通常模式”进行动作，并且在时刻t24之后以“OPP模式”进行动作。

＝＝＝从“OPP模式”到“通常模式”的转移＝＝＝

图17是示出从“OPP模式”转移至“通常模式”时的控制IC42b的动作的一个示例的图。另外，设为控制IC42a在时刻t25之前以“OPP模式”进行动作，控制IC42a在时刻t25之后直到时刻t26为止也以“OPP模式”进行动作。此外，电压Vfb设为不低于基准电压VREF1。此外，或门电路94设为不输出“H”电平的信号Soff。此外，与图10相同地，为了便于说明，信号Sdrv的周期与实际的动作的情况下的周期不同。

此外，图17的时刻t25、t26被描绘为与图11的时刻t15、t16相对应。此外，与实际的电压Vcc的上升不同，电压Vcc的上升也被绘制为平缓。而且，在以下对图17和图11中不同的动作进行说明。

在时刻t25，设为作为过电流的电感器电流IL流过功率晶体管40，功率晶体管40关断。因此，使作为过电流的电感器电流IL流过，从而辅助线圈L3的电压Va变大，并且电压Vcc开始逐渐上升，而与控制IC42b的功耗无关。另外，电容器43中充电的电荷经由电阻41、44放电，因而功率晶体管40关断时的电压Vcs变为零伏。

在时刻t26，当逐渐上升的电压Vcc超过基准电压VREF8时，OPP60c输出“L”电平的信号opp_o。由此，当电压Vfb高于电压Vfbd时，振荡电路80输出频率Fsw2的振荡信号Vosc。此外，当OPP60c输出“L”电平的信号opp_o时，OCP82将基准电压ocp_ref切换到基准电压VREF2。

＝＝＝总结＝＝＝

以上说明了本实施方式的AC-DC转换器10a。控制IC42a构成为包含OPP60a以及控制电路62a。OPP60a检测当功率晶体管40关断时的电压Vcs是否低于基准电压VREF0。由此，控制IC42a可以通过电压Vcs而不是电源电压Vcc来检测AC-DC转换器10a的输出电压Vout的变化。因此，可以提供能够更简单地检测输出电压的电平的变化的集成电路。

此外，OPP60a包含比较器70以及计时器73。计时器73基于电压Vcs比基准电压VREF0要低的期间是否持续规定期间，来输出信号opp_o。由此，OPP60a可以防止AC-DC转换器10a启动时的、功率晶体管40关断时的电压Vcs的下降的误检测。

此外，控制电路62a包含OCP82以及驱动电路81。当功率晶体管40关断时的电压Vcs在规定期间内下降至低于基准电压VREF0时，OPP60a输出“H”电平的信号opp_o，并且切换OCP82的基准电压ocp_ref从而使得过电流值变小。由此，可以限制在“OPP模式”时提供给变压器22的二次侧的功率。

此外，当功率晶体管40关断时的电压Vcs高于基准电压VREF0时，OPP60a输出“L”电平的信号opp_o，并且切换OCP82的基准电压ocp_ref从而使得过电流值变大。由此，可以在“通常模式”时适当将功率提供给变压器22的二次侧。

此外，控制电路62a包含振荡电路80。振荡电路80在输入“H”电平的信号opp_o时输出频率Fsw0的振荡信号Vosc，在输入“L”电平的信号opp_o时输出频率Fsw0～Fsw2的振荡信号Vosc。由此，可以防止在“OPP模式”时将过大的功率提供到变压器22的二次侧。

此外，当输入“L”电平的信号opp_o时，振荡电路80输出频率Fsw的振荡信号Vosc，该频率Fsw随着电压Vfb的增加而从频率Fsw0逐步上升至频率Fsw2。由此，即便电压Vfb在规定范围内变化，振荡电路80也可输出频率Fsw1的振荡信号Vosc。此外，可以仅在想向电动机30提供大功率的情况下，输出频率Fsw2的振荡信号Vosc。

此外，控制电路62a还包含OVP83。当电源电压Vcc高于第一规定电压的期间持续规定期间时，OVP83输出“H”电平的信号ovp_o。当OVP83输出“H”电平的信号ovp_o时，缓冲器93关断功率晶体管40。

此外，对电压Va进行整流的二极管50和电容器49连接至端子VCC，并且对电压Va进行整流的二极管45和电容器43连接至端子CS。由此，与通过电源电压Vcc检测输出电压Vout的变化相同，能够通过电压Vcs检测输出电压Vout的变化。此外，相比于通过电源电压Vcc检测输出电压Vout的变化，通过电压Vcs检测输出电压Vout的变化使得各种电源电路能够检测输出电压Vout的变化。

此外，控制电路62a还包含放电电路88。放电电路88在信号Sdrv上升时使电容器43放电。由此，控制IC42a可以通过电压Vcs检测功率晶体管40导通时的电压Vb和功率晶体管40关断时的电压Va这两者的电压。

此外，控制IC42b包含OPP60c以及控制电路62b。OPP60c检测端子VCC的电源电压Vcc是否低于基准电压VREF8。由此，控制IC42b可以基于端子VCC的电源电压Vcc检测AC-DC转换器10b的输出电压Vout的目标电平的变化。因此，可以提供能够更简单地检测输出电压的电平的变化的集成电路。

上述实施方式是为了便于理解本发明，而不是为了限定地解释本发明。另外，本发明可以在不脱离其主旨的情况下进行变更或改进，并且本发明当然包含其等价物。

标号说明

10a、10b AC-DC转换器

20 全波整流电路

21、25、43、47、49、180 电容器

22 变压器

23 控制块

24、45 二极管

26、27 齐纳二极管

28 发光二极管

29 开关

30 电动机

40 功率晶体管

42a、42b 控制IC

41、44、46、51、61、130、131、132、151、152、153、154、162、163、164、172 电阻

48 光电晶体管

62a、62b 控制电路

70、95、113、193 比较器

71 单触发电路

72 D触发器

73 计时器

80 振荡电路

81 驱动电路

86、92、94、96 或门电路

87 锁存器

88 放电电路

90、101、190 单触发电路

91 SR触发器

93 缓冲器

100、142、143、171、176、177、179、191 NMOS晶体管

110、140、141 逆变器

111、112 传输门

120 分压电路

121 电压选择电路

122 第一电压电路

123 第二电压电路

124 电压控制振荡电路

150、155、160、165、170 运算放大器

173、174、175、178 PMOS晶体管

181 迟滞比较器。

Claims (12)

1.一种集成电路，

该集成电路对电源电路的晶体管进行驱动，该电源电路包括：变压器，该变压器包含初级线圈、次级线圈和辅助线圈；以及所述晶体管，该晶体管控制流过所述初级线圈的电流，该电源电路根据输入电压生成目标电平的输出电压，所述集成电路的特征在于，包含：

第一端子，该第一端子在所述晶体管关断时被施加有与所述辅助线圈的线圈电压相对应的电压；

第二端子，该第二端子被施加有与所述输出电压相对应的反馈电压；

第三端子，该第三端子在所述晶体管导通时被施加有与流过所述晶体管的电流相对应的电压，而在所述晶体管关断时被施加有与所述线圈电压相对应的电压；

第一检测电路，该第一检测电路检测所述晶体管关断时的所述第三端子的电压是否低于第一基准电压；以及

控制电路，该控制电路基于所述反馈电压、所述晶体管导通时的所述第三端子的电压和所述第一检测电路的检测结果，控制所述晶体管的开关。

2.如权利要求1所述的集成电路，

其特征在于，

所述第一检测电路包含：

比较电路，该比较电路将所述第三端子的电压与所述第一基准电压进行比较；以及

输出电路，该输出电路基于在所述晶体管关断时所述第三端子的电压比所述第一基准电压要低的期间是否持续规定期间，来输出所述检测结果。

3.如权利要求1或2所述的集成电路，

其特征在于，

所述控制电路包含：

第二检测电路，该第二检测电路检测流过所述晶体管的电流是否大于基于所述检测结果来调整的规定电流；以及

驱动电路，该驱动电路基于振荡信号来导通所述晶体管，并根据所述晶体管导通时的所述第三端子的电压和所述反馈电压来关断所述晶体管，

所述第一检测电路中，

当检测到所述晶体管关断时的所述第三端子的电压低于所述第一基准电压的情况时，调整所述规定电流以使得所述规定电流变小，

所述驱动电路中，

当流过所述晶体管的电流变为所述规定电流时，关断所述晶体管。

4.如权利要求3所述的集成电路，

其特征在于，

所述第一检测电路中，

当检测到所述晶体管关断时的所述第三端子的电压高于所述第一基准电压的情况时，调整所述规定电流以使得所述规定电流变大。

5.如权利要求4所述的集成电路，

其特征在于，

所述第一检测电路中，

当检测到所述晶体管关断时的所述第三端子的电压低于所述第一基准电压的情况时，输出第一信号作为所述检测结果，而当检测到所述晶体管关断时的所述第三端子的电压高于所述第一基准电压的情况时，输出第二信号作为所述检测结果，

所述控制电路包含：

振荡电路，该振荡电路在输入所述第一信号时输出第一频率的所述振荡信号，而在输入所述第二信号时输出所述第一频率以上且与所述反馈电压相对应的频率的所述振荡信号。

6.如权利要求5所述的集成电路，

其特征在于，

所述振荡电路中，

在输入所述第二信号时，基于根据所述输出电压的下降而变化的所述反馈电压，使所述振荡信号的频率从所述第一频率经由第二频率而呈阶梯状地上升到第三频率。

7.如权利要求3至6中任一项所述的集成电路，

其特征在于，

所述控制电路还包含：

第三检测电路，该第三检测电路检测所述第一端子的电压是否高于第二基准电压，

所述驱动电路中，

在所述第一端子的电压高于所述第二基准电压的情况下，关断所述晶体管。

8.如权利要求1至7中任一项所述的集成电路，

其特征在于，

对所述线圈电压进行整流的第一二极管和由来自所述第一二极管的电流充电的第一电容器连接到所述第一端子，

在所述晶体管导通时对流过所述晶体管的电流进行检测的检测电阻、对所述线圈电压进行整流的第二二极管和由来自所述第二二极管的电流充电的第二电容器连接到所述第三端子。

9.如权利要求8所述的集成电路，

其特征在于，

所述控制电路包含：

放电电路，当所述晶体管导通时，该放电电路在比所述晶体管的导通期间要短的期间内使所述第二电容器放电。

10.一种电源电路，

该电源电路包括：变压器，该变压器包含初级线圈、次级线圈和辅助线圈；晶体管，该晶体管控制流过所述初级线圈的电流；以及集成电路，该集成电路具有第一端子～第三端子并且驱动所述晶体管，该电源电路根据输入电压生成目标电平的输出电压，所述电源电路的特征在于，包含：

第一二极管，该第一二极管对所述辅助线圈的线圈电压进行整流；

第一电容器，该第一电容器连接到所述第一端子并且由来自所述第一二极管的电流充电；

检测电阻，该检测电阻连接到所述第三端子，并且在所述晶体管导通时对流过所述晶体管的电流进行检测；

第二二极管，该第二二极管对所述线圈电压进行整流；以及

第二电容器，该第二电容器连接到所述第三端子并且由来自所述第二二极管的电流充电；

所述集成电路包含：

第一检测电路，该第一检测电路检测所述晶体管关断时的所述第三端子的电压是否低于第一基准电压；以及

控制电路，该控制电路基于与施加到所述第二端子的所述输出电压相对应的反馈电压、所述晶体管导通时的所述第三端子的电压和所述第一检测电路的检测结果，控制所述晶体管的开关。

11.一种集成电路，

该集成电路对电源电路的晶体管进行驱动，该电源电路包括：变压器，该变压器包含初级线圈、次级线圈和辅助线圈；以及所述晶体管，该晶体管控制流过所述初级线圈的电流，该电源电路根据输入电压生成目标电平的输出电压，所述集成电路的特征在于，包含：

第一端子，该第一端子在所述晶体管关断时被施加有与所述辅助线圈的线圈电压相对应的电压；

第二端子，该第二端子被施加有与所述输出电压相对应的反馈电压；

第三端子，该第三端子在所述晶体管导通时被施加有与流过所述晶体管的电流相对应的电压；

检测电路，该检测电路检测所述晶体管关断时的所述第一端子的电压是否低于基准电压；以及

控制电路，该控制电路基于所述反馈电压、所述晶体管导通时的所述第三端子的电压和所述检测电路的检测结果，控制所述晶体管的开关，

对流过所述晶体管的电流是否为过电流进行判定的过电流检测电路连接到所述第三端子，

用于对所述过电流检测电路的所述过电流进行判定的判定阈值根据使用所述检测电路的所述基准电压的检测结果进行切换。

12.一种电源电路，

该电源电路包括：变压器，该变压器包含初级线圈、次级线圈和辅助线圈；晶体管，该晶体管控制流过所述初级线圈的电流；以及集成电路，该集成电路具有第一端子～第三端子并且驱动所述晶体管，该电源电路根据输入电压生成目标电平的输出电压，所述电源电路的特征在于，包括：

第一二极管，该第一二极管对所述辅助线圈的线圈电压进行整流；

第一电容器，该第一电容器连接到所述第一端子并且由来自所述第一二极管的电流充电；以及

检测电阻，该检测电阻连接到所述第三端子，并且在所述晶体管导通时对流过所述晶体管的电流进行检测；

所述集成电路包含：

检测电路，该检测电路检测所述晶体管关断时的所述第一端子的电压是否低于基准电压；以及

控制电路，该控制电路基于与施加到所述第二端子的所述输出电压相对应的反馈电压、所述晶体管导通时的所述第三端子的电压和所述检测电路的检测结果，控制所述晶体管的开关，

对流过所述晶体管的电流是否为过电流进行判定的过电流检测电路连接到所述第三端子，

用于对所述过电流检测电路的所述过电流进行判定的判定阈值根据使用所述检测电路的所述基准电压的检测结果进行切换。

Images