JP2015220962A

JP2015220962A - スイッチング電源

Info

Publication number: JP2015220962A
Application number: JP2014105446A
Authority: JP
Inventors: 洋三浦; Hiroshi Miura; 山下　茂治; Shigeji Yamashita; 茂治山下
Original assignee: FDK Corp
Current assignee: FDK Corp
Priority date: 2014-05-21
Filing date: 2014-05-21
Publication date: 2015-12-07
Anticipated expiration: 2034-05-21
Also published as: JP6313654B2

Abstract

【課題】従来のスイッチング電源は、複数のコンバータを直列に接続した場合の軽負荷時におけるコンバータの出力電圧に偏りが生じるという問題があった。【解決手段】直流電圧を変換する複数のコンバータが直列に接続されたスイッチング電源において、複数のコンバータの合計の出力電圧が予め設定された第１電圧になるように、複数のコンバータを制御する制御回路と、コンバータ毎に設けられ、コンバータの出力電圧が予め設定された電圧の範囲内に収まるように制御するローカル制御回路とを有することを特徴とする。【選択図】図１

Description

本発明は、スイッチング電源に関する。

直流電圧を所望の電圧に変換するスイッチング電源として、DC-DC(直流-直流)コンバータが知られている。DCーDCコンバータは、直流電源からトランスの一次側コイルに流れる電流をスイッチでオンオフし、トランスで変圧された二次側コイルに発生する交流を直流に変換して負荷に出力する。そして、DC-DCコンバータは、負荷に出力する電圧をモニタして所望の電圧になるようにスイッチをオンオフするパルス幅を制御する。DC-DCコンバータは、出力回路の耐圧やコスト的な問題などにより、出力電圧が５０Ｖから１００Ｖ程度のものが広く用いられている。そこで、数百ボルト程度の高電圧を要する場合に、複数のDC-DCコンバータを直列に接続する技術が検討されている（特許文献１参照）。

特開平０６−００６９７５号公報

一方、直列に接続される複数のDC-DCコンバータは、所望の出力電圧を等分した電圧を出力するのが好ましい。ところが、スイッチとして用いられるＦＥＴ(Field Effect Transistor)がオンする時のスレシホールド電圧のばらつきにより、オンできないＦＥＴが存在する。そして、出力電圧を一定に維持するためには、オンしていないＦＥＴのDC-DCコンバータの出力電圧分をオンしているＦＥＴのDC-DCコンバータが負担することになる。これにより、オンしていないＦＥＴのDC-DCコンバータの出力電圧に比べて、オンしているＦＥＴのDC-DCコンバータの出力電圧が高くなり、出力回路の耐圧がオーバーしてコンデンサなどが壊れるという問題が生じる。

本件開示のスイッチング電源は、複数のコンバータを直列に接続した場合の軽負荷時におけるコンバータの出力電圧の偏りを抑制する技術を提供することを目的とする。

一つの観点によれば、直流電圧を変換する複数のコンバータが直列に接続されたスイッチング電源において、複数のコンバータの合計の出力電圧が予め設定された第１電圧になるように、複数のコンバータを制御する制御回路と、コンバータ毎に設けられ、コンバータの出力電圧が予め設定された電圧の範囲内に収まるように制御するローカル制御回路とを有することを特徴とする。

本件開示のスイッチング電源およびＦＥＴデバイスは、複数のコンバータを直列に接続した場合の軽負荷時におけるコンバータの出力電圧の偏りを抑制することができる。

本実施形態に係るスイッチング電源の一例を示す図である。比較例のスイッチング電源の一例を示す図である。スイッチの周辺回路の一例を示す図である。負荷電流とパルスのオン幅の特性例を示す図である。入力容量が相対的に大きいＦＥＴにおいて、負荷の大きさが異なる場合のスイッチの動作例を示す図である。比較例のスイッチング電源の負荷電流と出力電圧の特性例を示す図である。軽負荷時における本実施形態に係るスイッチング電源の出力電圧の特性例を示す図である。駆動回路およびローカル制御回路の一例を示す図である。トランジスタがオンオフする時のヒステリシス特性の一例を示す図である。軽負荷時だけ駆動回路を制御する場合の一例を示す図である。

以下、図面を用いて実施形態を説明する。

図１は、本実施形態に係るスイッチング電源１００の一例を示す。図１において、スイッチング電源１００は、DC-DCコンバータ１０１（１）と、DC-DCコンバータ１０１（２）と、DC-DCコンバータ１０１（３）と、制御回路１０２と、コンデンサ１０３とを有する。図１において、DC-DCコンバータ１０１（１）と、DC-DCコンバータ１０１（２）と、DC-DCコンバータ１０１（３）とのそれぞれの入力は、電圧Ｖｉｎの同一の直流電源に接続されている。また、DC-DCコンバータ１０１（１）の出力と、DC-DCコンバータ１０１（２）の出力と、DC-DCコンバータ１０１（３）の出力は、直列に接続されている。

ここで、DC-DCコンバータ１０１（１）と、DC-DCコンバータ１０１（２）と、DC-DCコンバータ１０１（３）とは、同一又は同様の機能を有する。尚、以降の説明において、DC-DCコンバータ１０１（１）と、DC-DCコンバータ１０１（２）と、DC-DCコンバータ１０１（３）とに共通の説明を行う場合は、符号末尾の（番号）を省略して、DC-DCコンバータ１０１と表記する。また、後述する他の素子についても符号末尾の（番号）は、各DC-DCコンバータ１０１の（番号）に対応し、各素子に共通の説明を行う場合は、符号末尾の（番号）を省略して表記する。

各DC-DCコンバータ１０１は、直流電源から供給される入力電圧Ｖｉｎに応じて、昇降圧変換した電圧を出力する。例えばDC-DCコンバータ１０１（１）は、入力電圧Ｖｉｎを変換して電圧Ｖｏ１を出力する。同様に、DC-DCコンバータ１０１（２）およびDC-DCコンバータ１０１（３）は、入力電圧Ｖｉｎを変換して、それぞれ電圧Ｖｏ２および電圧Ｖｏ３を出力する。図１の例では、DC-DCコンバータ１０１（１）の出力（電圧Ｖｏ１）と、DC-DCコンバータ１０１（２）の出力（電圧Ｖｏ２）と、DC-DCコンバータ１０１（３）の出力（電圧Ｖｏ３）とが直列に接続されている。従って、スイッチング電源１００は、DC-DCコンバータ１０１の各出力電圧を加算した電圧Ｖｏｕｔ（Ｖｏ１＋Ｖｏ２＋Ｖｏ３）を出力する。尚、図１の例では、３つのDC-DCコンバータ１０１を直列に接続しているが、２つまたは４以上のDC-DCコンバータ１０１を直列に接続する場合においても本実施形態と同様の効果が得られる。

制御回路１０２は、直列に接続されたDC-DCコンバータ１０１の出力電圧Ｖｏｕｔが予め設定された電圧（第１電圧）になるように、各DC-DCコンバータ１０１を制御する回路である。図１において、制御回路１０２は、抵抗Ｒ１１，Ｒ１２，Ｒ１３と、増幅回路ＡＭＰと、三角波発振器ＯＳＣ(OSCirator）と、比較回路ＣＯＭＰと、基準電圧Ｖｒｅｆを与える電源Ｐｓとを有する。

抵抗Ｒ１１および抵抗Ｒ１２は、スイッチング電源１００の出力電圧Ｖｏｕｔをモニタするために、出力電圧Ｖｏｕｔを分圧する回路である。尚、抵抗Ｒ１１に加えられる出力電圧Ｖｏｕｔは、スイッチング電源１００から負荷Ｌｄに出力される電圧を電気的に絶縁する回路を通してモニタされる。或いは、制御回路１０２の接地をスイッチング電源１００の出力の接地と共通にして、スイッチング電源１００から負荷Ｌｄに出力される電圧を直接、抵抗Ｒ１１に加えてもよい。

増幅回路ＡＭＰは、電源Ｐｓにより与えられる基準電圧Ｖｒｅｆと、抵抗Ｒ１１と抵抗Ｒ１２とで分圧された出力電圧Ｖｏｕｔとの差の電圧を出力する。増幅回路ＡＭＰは、基準電圧Ｖｒｅｆに応じて、比較回路ＣＯＭＰに出力する出力電圧Ｖｏｕｔのモニタ電圧を調整することができる。

三角波発振器ＯＳＣは、三角波を出力する発振器である。

比較回路ＣＯＭＰは、増幅回路ＡＭＰの出力電圧と、三角波発振器ＯＳＣが出力する三角波の電圧とを比較して、三角波の電圧が増幅回路ＡＭＰの出力電圧より大きい場合に正のパルスを出力する。比較回路ＣＯＭＰが出力するパルスＰＷは、DC-DCコンバータ１０１に与えられる。ここで、比較回路ＣＯＭＰが出力するパルスＰＷの幅は、スイッチング電源１００の出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆよりも大きい場合に狭くなり、スイッチング電源１００の出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆよりも小さい場合に広くなる。

次に、DC-DCコンバータ１０１の回路について説明する。尚、ここでは、DC-DCコンバータ１０１（１）の回路について説明するが、DC-DCコンバータ１０１（２）およびDC-DCコンバータ１０１（３）の回路も同じである。

図１において、DC-DCコンバータ１０１（１）は、トランスＴｒ２（１）と、トランスＴｒ２（１）の一次側回路および二次側回路とを有する。一次側回路は、駆動回路２０１（１）と、トランスＴｒ１（１）と、スイッチＱ（１）と、抵抗Ｒ１（１），Ｒ２（１）と、ダイオードＤ１（１）と、コンデンサＣ１（１）とを有する。二次側回路は、ダイオードＤ２（１），Ｄ３（１）と、コンデンサＣ２（１）と、チョークコイルＬ１（１）と、抵抗Ｒ３（１）と、ローカル制御部２０２（１）とを有する。

駆動回路２０１（１）は、制御回路１０２から出力されるパルスＰＷでトランスＴｒ１（１）を駆動するための回路を有する。また、駆動回路２０１（１）は、後述するローカル制御部２０２（１）が出力するＳＴＯＰ信号により、制御回路１０２から出力されるパルスＰＷをトランスＴｒ１（１）に出力するか否かを制御する。

トランスＴｒ１（１）は、制御回路１０２から出力されるパルスＰＷをDC-DCコンバータ１０１（１）内部の回路に電気的に絶縁して伝えるためのパルストランスである。

トランスＴｒ２（１）は、直流電源から流れる電流をスイッチングすることにより、一次側コイルの端子a1と端子a2との間に発生する交流電圧を変圧して二次側コイルに出力する。

スイッチＱ（１）は、例えばＦＥＴが用いられる。スイッチＱ（１）は、トランスＴｒ２（１）の一次側コイルに流れる電流をオンオフする。また、スイッチＱ（１）は、制御回路１０２が出力するパルスＰＷによりオンオフされる。ここで、制御回路１０２は、DC-DCコンバータ１０１（２）のスイッチＱ（２）およびDC-DCコンバータ１０１（３）のスイッチＱ（３）についても、スイッチＱ（１）と同一のパルスＰＷにより共通にオンオフする。このように、本実施形態では、制御回路１０２は、複数のDC-DCコンバータ１０１のスイッチング動作を同一の制御信号(パルスＰＷ)により共通に制御する。

抵抗Ｒ１（１）は、スイッチＱ（１）のゲートに流れる電流を調整する。

ダイオードＤ１（１）、コンデンサＣ１（１）および抵抗Ｒ２（１）は、トランスＴｒ２（１）がオフした時に発生するサージ電圧を吸収するための保護回路である。

ダイオードＤ２（１）およびダイオードＤ３（１）は、トランスＴｒ２（１）の二次側コイルに発生する交流を直流に変換するための整流用のダイオードである。ダイオードＤ２（１）のアノードは二次側コイルの端子ｂ１、ダイオードＤ３（１）のアノードは二次側コイルの端子ｂ２にそれぞれ接続される。そして、二次側コイルの端子ｂ２側を基準として、ダイオードＤ２（１）およびダイオードＤ３（１）のカソード側に正電圧が出力される。

チョークコイルＬ１（１）およびコンデンサＣ２（１）は、ダイオードＤ２（１）およびダイオードＤ３（１）により整流された直流電圧のリップルを除去するためのフィルタとして機能する。

抵抗Ｒ３（１）は、例えば数ＭΩオーダーのダミー抵抗で、無負荷時や軽負荷時にコンデンサＣ２（１）を放電する。尚、放電特性は、抵抗Ｒ３（１）とコンデンサＣ２（１）との時定数で決まる。

ローカル制御部２０２（１）は、駆動回路２０１（１）の動作を制御するＳＴＯＰ信号を駆動回路２０１（１）に出力する。例えば、ローカル制御回路２０２（１）は、DC-DCコンバータ１０１（１）の出力電圧Ｖｏ１が予め設定された第２電圧を超えた場合に、ＳＴＯＰ信号により、駆動回路２０１（１）がパルスＰＷをトランスＴｒ１（１）に出力しないように制御する。また、ローカル制御部２０２（１）は、DC-DCコンバータ１０１（１）の出力電圧Ｖｏ１が予め設定された第３電圧よりも低下した場合に、ＳＴＯＰ信号により、駆動回路２０１（１）がパルスＰＷをトランスＴｒ１（１）に出力するように制御する。ここで、第２電圧は、第３電圧よりも大きい。これにより、DC-DCコンバータ１０１（１）は、出力電圧Ｖｏ１が第２電圧と第３電圧との範囲内に収まるように制御する。例えば、所望の出力電圧が１００Ｖの場合、第２電圧は１１０Ｖ、第３電圧は９０Ｖにそれぞれ設定され、ローカル制御回路２０２（１）の制御により、DC-DCコンバータ１０１（１）の出力電圧Ｖｏ１は、１１０Ｖと９０Ｖの範囲内に抑えられる。

このようにして、DC-DCコンバータ１０１（１）は、直流電源から供給される入力電圧Ｖｉｎを電圧Ｖｏ１に変換して出力する。尚、同様に、DC-DCコンバータ１０１（２）およびDC-DCコンバータ１０１（３）は、直流電源から供給される入力電圧Ｖｉｎを電圧Ｖｏ２および電圧Ｖｏ３にそれぞれ変換して出力する。

そして、DC-DCコンバータ１０１（１）の正電圧側がコンデンサ１０３の正極側に接続され、負電圧側がDC-DCコンバータ１０１（２）の正電圧側に接続される。さらに、DC-DCコンバータ１０１（２）の負電圧側がDC-DCコンバータ１０１（３）の正電圧側に接続され、DC-DCコンバータ１０１（３）の負電圧側がコンデンサ１０３の負極側に接続される。

このようにして、本実施形態に係るスイッチング電源１００は、DC-DCコンバータ１０１（１）の電圧Ｖｏ１と、DC-DCコンバータ１０１（２）の電圧Ｖｏ２と、DC-DCコンバータ１０１（３）の電圧Ｖｏ３とが加算された出力電圧Ｖｏｕｔを負荷Ｌｄに供給する。ここで、一例として、入力電圧Ｖｉｎが１２Ｖ、各DC-DCコンバータ１０１の電圧Ｖｏ１、電圧Ｖｏ２および電圧Ｖｏ３が１００Ｖとした場合、スイッチング電源１００は、３００Ｖの出力電圧Ｖｏｕｔを負荷Ｌｄに供給する。

尚、図１は、３台のDC-DCコンバータ１０１を直列に接続する例を示したが、２個または４個以上のDC-DCコンバータ１０１を直列に接続した場合でも本実施形態に係るスイッチング電源１００と同様の効果が得られる。

図２は、比較例のスイッチング電源９００の一例を示す。尚、図２において、スイッチング電源９００は、DC-DCコンバータ９０１（１）と、DC-DCコンバータ９０１（２）と、DC-DCコンバータ９０１（３）と、制御回路１０２と、コンデンサ１０３とを有する。ここで、図２において、図１と同符号の素子は、図１の素子と同一又は同様の機能を有する。

図２において、DC-DCコンバータ９０１（１）、DC-DCコンバータ９０１（２）およびDC-DCコンバータ９０１（３）は、図１で説明した３つのDC-DCコンバータ１０１と同様に直列に接続されている。

図２において、DC-DCコンバータ９０１（１）は、直流電源から供給される入力電圧Ｖｉｎを変換した電圧Ｖｏ１を出力する。尚、DC-DCコンバータ９０１（２）およびDC-DCコンバータ９０１（３）は、DC-DCコンバータ９０１（１）と同様に、直流電源から供給される入力電圧Ｖｉｎを変換した電圧Ｖｏ２および電圧Ｖｏ３をそれぞれ出力する。そして、スイッチング電源９００は、各DC-DCコンバータ９０１の出力電圧を加算した電圧Ｖｏｕｔ（Ｖｏ１＋Ｖｏ２＋Ｖｏ３）を出力する。

ここで、図２の比較例において、図１と異なる部分は、各DC-DCコンバータ９０１の出力電圧をモニタする図１に示したローカル制御回路２０２が無いことである。また、図２の比較例において、駆動回路９０２は、図１に示した駆動回路２０１のようにＳＴＯＰ信号による制御が行われておらず、制御回路１０２が出力するパルスＰＷが常にトランスＴｒ１に与えられる。

このようにして、DC-DCコンバータ９０１は、出力電圧に偏りが生じた場合に出力電圧の偏りを調整する回路がなく、特定のDC-DCコンバータ９０１の出力電圧が他のDC-DCコンバータ９０１の出力電圧よりも大きくなってしまう可能性がある。例えば負荷Ｌｄに供給する電圧が３００Ｖに設定されている場合、DC-DCコンバータ９０１（１）、DC-DCコンバータ９０１（２）およびDC-DCコンバータ９０１（３）の出力電圧を加算した電圧Ｖｏｕｔは、３００Ｖになるように制御される。ところが、DC-DCコンバータ９０１（１）の出力電圧Ｖｏ１が１００Ｖで、DC-DCコンバータ９０１（２）の出力電圧Ｖｏ２が７０Ｖの場合、DC-DCコンバータ９０１（３）の出力電圧Ｖｏ３は１３０Ｖになる。ここで、DC-DCコンバータ９０１（３）の出力コンデンサＣ２（３）の耐圧が１２０Ｖの場合、出力コンデンサＣ２（３）は、耐圧オーバーとなり、最悪の場合、絶縁破壊される可能性がある。

図３は、スイッチＱの周辺回路の一例を示す。ここで、スイッチＱは、図１に示したDC-DCコンバータ１０１（１）のスイッチＱ（１）、DC-DCコンバータ１０１（２）のスイッチＱ（２）およびDC-DCコンバータ１０１（３）のスイッチＱ（３）に対応する。そして、トランスＴｒ１は、図１に示したトランスＴｒ１（１）、トランスＴｒ１（２）およびトランスＴｒ１（３）に対応する。また、抵抗Ｒ１は、図１に示した抵抗Ｒ１（１）、抵抗Ｒ１（２）および抵抗Ｒ１（３）に対応する。尚、図３に示した回路は、図２に示した比較例のスイッチング電源９００のDC-DCコンバータ９０１と同じである。

図３において、スイッチＱとして用いられるＦＥＴは、ゲートとソースとの間に与えられるゲート・ソース間電圧がＶｇｓで、入力容量がＣｉｓｓである。ところが、数十アンペアなどの比較的大きな電流を流すことができるＦＥＴは、数アンペア程度のＦＥＴに比べて入力容量Ｃｉｓｓが大きい。入力容量Ｃｉｓｓが相対的に大きいＦＥＴは、パルスＰＷを受けたときにゲートソース間電圧Ｖｇｓが立ち上がるまでの時間が長くなる。このため、スイッチＱは、パルスＰＷのオン幅が相対的に短くなるにつれて、オンしにくくなり、パルスＰＷのオン幅が相対的に長くなるにつれて、オンしやすくなる。

図４は、負荷電流ＩｏとパルスＰＷのオン幅の特性例を示す。図４において、横軸は負荷電流Ｉｏ（Ａ）、縦軸はパルスＰＷのオン幅（μｓ）をそれぞれ示す。図４に示すように、制御回路１０２は、負荷電流Ｉｏが大きくなる（重負荷）につれてパルスＰＷのオン幅を長くし、負荷電流Ｉｏが小さくなる（軽負荷）につれてパルスＰＷのオン幅を短くするように制御する。

このようにして、制御回路１０２は、出力電圧Ｖｏｕｔが所望の電圧になるように、DC-DCコンバータ１０１（１）、DC-DCコンバータ１０１（２）およびDC-DCコンバータ１０１（３）の３つのDC-DCコンバータ１０１を制御する。

図５は、入力容量Ｃｉｓｓが相対的に大きいＦＥＴにおいて、負荷Ｌｄの大きさが異なる場合のスイッチＱの動作例を示す。ここで、負荷Ｌｄに流れる電流の大きさに応じて軽負荷または重負荷と称する。例えば、軽負荷は負荷Ｌｄに流れる電流が数アンペア程度とし、重負荷は負荷Ｌｄに流れる電流が数十アンペアとする。

図５（ａ）は、軽負荷時におけるパルスＰＷ、ゲートソース間電圧Ｖｇｓおよびドレイン電流Ｉｄの一例を示す。図５（ｂ）は、重負荷時におけるパルスＰＷ、ゲートソース間電圧Ｖｇｓおよびドレイン電流Ｉｄの一例を示す。ここで、図４で説明したように、制御回路１０２は、軽負荷時のパルスＰＷのオン幅が重負荷時のパルスＰＷのオン幅よりも狭くなるように制御する。

図５（ａ）において、軽負荷時はパルスＰＷのオン幅が重負荷時よりも狭いので、タイミングＴ１でパルスＰＷがオンになってからスイッチＱのゲートソース間電圧Ｖｇｓが十分に上昇しない内にパルスＰＷがオフになる（タイミングＴ２）。このため、ゲートソース間電圧Ｖｇｓは、スイッチＱがオンするスレシホールドＴｈの電圧より大きくならず、スイッチＱはオフしたままの状態になり、ドレイン電流Ｉｄは流れない。

これに対して、図５（ｂ）において、重負荷時はパルスＰＷの幅が軽負荷時よりも広いので、タイミングＴ１でパルスＰＷがオンになってからスイッチＱのゲートソース間電圧ＶｇｓがタイミングＴ３でスレシホールドＴｈの電圧より大きくなる。そして、タイミングＴ４でパルスＰＷがオフになってからタイミングＴ５でゲートソース間電圧ＶｇｓがスレシホールドＴｈの電圧以下になり、スイッチＱはオフする。これにより、タイミングＴ３からタイミングＴ５までの期間、スイッチＱのドレイン電流Ｉｄが流れる。

このように、スイッチＱが入力容量Ｃｉｓｓの相対的に大きなＦＥＴの場合、スイッチＱが軽負荷時にオンしないことがある。尚、スイッチング電源１００は、１つのスイッチＱで動作させるので、重負荷時にも対応できるＦＥＴが用いられ、軽負荷時だけに用いるＦＥＴに比べて入力容量Ｃｉｓｓは大きくなる。また、スレシホールドＴｈは、スイッチＱとして使用するＦＥＴの素子ばらつきがあり、同じ電圧でオンオフしない場合がある。従って、DC-DCコンバータ１０１（１）のスイッチＱ（１）、DC-DCコンバータ１０１（２）のスイッチＱ（２）およびDC-DCコンバータ１０１（３）のスイッチＱ（３）は、軽負荷時において、いずれかのスイッチＱがオンしない状態になる場合が生じる。これは、図２に示した比較例のスイッチング電源９００におけるDC-DCコンバータ９０１（１）のスイッチＱ（１）、DC-DCコンバータ９０１（２）のスイッチＱ（２）およびDC-DCコンバータ９０１（３）についても同様である。このように、スイッチＱが動作しないDC-DCコンバータ１０１（DC-DCコンバータ９０１）がある場合、他のDC-DCコンバータ１０１（DC-DCコンバータ９０１）が不足する出力電圧Ｖｏをカバーするように動作する。このため、他のDC-DCコンバータ１０１（DC-DCコンバータ９０１）の出力電圧Ｖｏが高くなり、出力のコンデンサＣ２が絶縁破壊される危険がある。

そこで、本実施形態に係るスイッチング電源１００は、図１に示したように、ローカル制御回路２０２により各DC-DCコンバータの１０１出力電圧Ｖｏが予め設定された閾値を超えないように駆動回路２０１を制御する。これにより、スイッチング電源１００は、DC-DCコンバータ１０１の出力電圧Ｖｏが出力のコンデンサＣ２の耐圧を比較例のDC-DCコンバータ９０１に比べて低く抑えることができる。

図６は、比較例のスイッチング電源９００の負荷電流Ｉｏと出力電圧Ｖｏｕｔの特性例を示す。尚、図６の例では、DC-DCコンバータ９０１（１）、DC-DCコンバータ９０１（２）およびDC-DCコンバータ９０１（３）の合計の出力電圧Ｖｏｕｔは、３００Ｖである。このような場合、DC-DCコンバータ９０１（１）の出力電圧Ｖｏ１、DC-DCコンバータ９０１（２）の出力電圧Ｖｏ２およびDC-DCコンバータ９０１（３）の出力電圧Ｖｏ３は、それぞれ１００Ｖになるのが理想的である。尚、本実施形態に係るDC-DCコンバータ１０１（１）、DC-DCコンバータ１０１（２）およびDC-DCコンバータ１０１（３）についても、図１に示したローカル制御回路２０２が駆動回路２０１を制御しない場合の出力電圧の特性は、図６と同じである。

DC-DCコンバータ９０１で用いるスイッチＱ（DC-DCコンバータ１０１のスイッチＱも同様）は、重負荷に対応するＦＥＴが用いられる。従って、図３で説明したように、入力容量Ｃｉｓｓが大きく、また、スレシホールドＴｈの電圧にばらつきがあり、スイッチＱがオンするタイミングに偏りが生じる。このため、図６に示すように、軽負荷時のDC-DCコンバータ９０１（１）の出力電圧Ｖｏ１と、DC-DCコンバータ９０１（２）の出力電圧Ｖｏ２と、DC-DCコンバータ９０１（３）の出力電圧Ｖｏ３とにばらつきが生じる。ここで、制御回路１０２は、スイッチング電源９００の出力電圧Ｖｏｕｔをモニタして所定電圧（例えば３００Ｖ）になるように制御するので、電圧Ｖｏ１、電圧Ｖｏ２および電圧Ｖｏ３の合計の電圧が所定電圧になる。このため、図６に示したように、DC-DCコンバータ９０１（１）の出力電圧Ｖｏ１およびDC-DCコンバータ９０１（２）の出力電圧Ｖｏ２がそれぞれ１００Ｖに満たない場合、DC-DCコンバータ９０１（３）の出力電圧Ｖｏ３で不足分を補うことになる。ところが、DC-DCコンバータ９０１（３）の出力電圧Ｖｏ３が３つのDC-DCコンバータ９０１で等分した理想的な出力電圧（１００Ｖ）よりも大きくなり、DC-DCコンバータ９０１（３）のＣ２（３）の耐圧を超えることがある。この場合、Ｃ２（３）は、絶縁破壊される。或いは、３００Ｖに対応できる耐圧の高いコンデンサを用いることが求められ、コンデンサのサイズが大きくなり、コンデンサの耐圧の高さに応じてコストが高くなるという問題がある。尚、図６において、負荷が重い場合、DC-DCコンバータ９０１（１）のスイッチＱ（１）、DC-DCコンバータ９０１（２）のスイッチＱ（２）およびDC-DCコンバータ９０１（３）のスイッチＱ（３）は、全てがオン状態になる。これにより、DC-DCコンバータ９０１（１）の出力電圧Ｖｏ１、DC-DCコンバータ９０１（２）の出力電圧Ｖｏ２およびDC-DCコンバータ９０１（３）の出力電圧Ｖｏ３は、出力電圧Ｖｏｕｔを等分した理想的な電圧（１００Ｖ）に安定する。尚、図６の例において、電圧Ｖｏ１、電圧Ｖｏ２および電圧Ｖｏ３の各線は、わかり易いように、上下に少しずつずらして描いてある。

このように、比較例のDC-DCコンバータ９０１は、軽負荷時に出力電圧がばらついて偏りが生じるという問題が生じる。

そこで、本実施形態に係るスイッチング電源１００は、図１で説明したように、ローカル制御回路２０２によりDC-DCコンバータの１０１の出力電圧Ｖｏが予め設定された閾値を超えないように駆動回路２０１を制御する。

図７は、軽負荷時における本実施形態に係るスイッチング電源１００の出力電圧Ｖｏｕｔの特性例を示す。尚、図７において、横軸は時間ｔを示している。また、図７の例では、DC-DCコンバータ１０１（１）の出力電圧Ｖｏ１、DC-DCコンバータ１０１（２）の出力電圧Ｖｏ２、DC-DCコンバータ１０１（３）の出力電圧Ｖｏ３の合計の出力電圧Ｖｏｕｔは、３００Ｖである。

ここで、DC-DCコンバータ１０１（１）の出力電圧Ｖｏ１、DC-DCコンバータ１０１（２）の出力電圧Ｖｏ２およびDC-DCコンバータ１０１（３）の出力電圧Ｖｏ３は、それぞれ１００Ｖになるのが理想的であるが、軽負荷時は、図６で説明したように、出力電圧Ｖｏ１、出力電圧Ｖｏ２および出力電圧Ｖｏ３は、ばらついて偏りが生じる。図７の時刻Ｔｃより前の出力電圧Ｖｏ１、出力電圧Ｖｏ２および出力電圧Ｖｏ３は、図６に示した軽負荷時の各出力電圧を示している。例えば図７の時刻Ｔｃ以前の出力電圧Ｖｏ１は約１２０Ｖ、出力電圧Ｖｏ２は約１００Ｖ、出力電圧Ｖｏ３は約８０Ｖであり、出力電圧Ｖｏ１、出力電圧Ｖｏ２および出力電圧Ｖｏ３の合計の出力電圧Ｖｏｕｔは、３００Ｖである。

図７において、本実施形態の効果がわかり易いように、時刻Ｔｃより前の特性は比較例のスイッチング電源９００の特性を示し、時刻Ｔｃより後の特性は本実施形態に係るスイッチング電源１００の特性を示してある。尚、比較例のスイッチング電源９００の特性は、例えば図１において、ローカル制御回路２０２が駆動回路２０１の動作を制御しない場合の特性に相当する。そして、本実施形態のように、ローカル制御回路２０２が駆動回路２０１の動作を制御する場合、各出力電圧Ｖｏは、図７の時刻Ｔｃより後の特性を示し、ローカル制御回路２０２は、各出力電圧Ｖｏが予め設定された電圧の範囲内に収まるように制御する。図７の例において、上限電圧ＶｓＨは１１０Ｖ、下限電圧ＶｓＬは９０Ｖにそれぞれ設定されている。

図７の時刻Ｔｃにおいて、DC-DCコンバータ１０１（３）の出力電圧Ｖｏ３は約１２０Ｖであり、上限電圧ＶｓＨの１１０Ｖを超えているので、ローカル制御回路２０２（３）は、駆動回路２０１（３）の動作を停止させる。つまり、ローカル制御回路２０２（３）は、駆動回路２０１（３）からパルスＰＷをトランスＴｒ１（３）に出力しないように制御する。これにより、DC-DCコンバータ１０１（３）は、コンデンサＣ２（３）と抵抗Ｒ３（３）とで決まる時定数に応じて出力電圧Ｖｏ３が低下し始める。DC-DCコンバータ１０１（３）の出力電圧Ｖｏ３が低下すると、制御回路１０２は、出力電圧Ｖｏｕｔが３００Ｖを維持するように、パルスＰＷのオン幅を広げるように制御する。これにより、DC-DCコンバータ１０１（１）およびDC-DCコンバータ１０１（２）の出力電圧Ｖｏ１および出力電圧Ｖｏ２が上昇し始める。

そして、時刻ＴｄでDC-DCコンバータ１０１（２）の出力電圧Ｖｏ２が上限電圧ＶｓＨに達すると、DC-DCコンバータ１０１（２）のローカル制御回路２０２（２）が駆動回路２０１（２）の動作を停止する。つまり、ローカル制御回路２０２（２）は、駆動回路２０１（２）からパルスＰＷをトランスＴｒ１（２）に出力しないように制御する。これにより、DC-DCコンバータ１０１（２）の出力電圧Ｖｏ２は、コンデンサＣ２（２）と抵抗Ｒ３（２）とで決まる時定数に応じて低下し始める。DC-DCコンバータ１０１（２）の出力電圧Ｖｏ３が低下すると、制御回路１０２は、出力電圧Ｖｏｕｔが３００Ｖを維持するように、パルスＰＷのオン幅をさらに広げるように制御する。これにより、DC-DCコンバータ１０１（１）の出力電圧Ｖｏ１がさらに上昇し始める。

そして、時刻ＴｅでDC-DCコンバータ１０１（３）の出力電圧Ｖｏ３が下限電圧ＶｓＬに達すると、DC-DCコンバータ１０１（３）のローカル制御回路２０２（３）が駆動回路２０１（３）の動作の停止を解除する。つまり、ローカル制御回路２０２（３）は、駆動回路２０１（３）からパルスＰＷをトランスＴｒ１（３）に出力する。これにより、DC-DCコンバータ１０１（３）は、動作を再開して出力電圧Ｖｏ３が上昇し始める。この時点で、DC-DCコンバータ１０１（１）とDC-DCコンバータ１０１（３）とが動作して、出力電圧Ｖｏ１と出力電圧Ｖｏ３とが上昇し、DC-DCコンバータ１０１（２）の出力電圧Ｖｏ２の低下分を補う。

そして、時刻ＴｆでDC-DCコンバータ１０１（１）の出力電圧Ｖｏ１が上限電圧ＶｓＨに達すると、DC-DCコンバータ１０１（１）のローカル制御回路２０２（１）が駆動回路２０１（１）の動作を停止する。つまり、ローカル制御回路２０２（１）は、駆動回路２０１（１）からパルスＰＷをトランスＴｒ１（１）に出力しないように制御する。これにより、DC-DCコンバータ１０１（１）の出力電圧Ｖｏ１は、コンデンサＣ２（１）と抵抗Ｒ３（１）とで決まる時定数に応じて低下し始める。DC-DCコンバータ１０１（１）の出力電圧Ｖｏ１が低下すると、DC-DCコンバータ１０１（３）の出力電圧Ｖｏ３がさらに上昇し始める。

そして、時刻ＴｇでDC-DCコンバータ１０１（２）の出力電圧Ｖｏ２が下限電圧ＶｓＬに達すると、DC-DCコンバータ１０１（２）のローカル制御回路２０２（２）が駆動回路２０１（２）の動作の停止を解除する。これにより、DC-DCコンバータ１０１（２）は、動作を再開して出力電圧Ｖｏ２が上昇し始める。

同様に、時刻ＴｈでDC-DCコンバータ１０１（３）の出力電圧Ｖｏ３が上限電圧ＶｓＨに達すると、DC-DCコンバータ１０１（３）のローカル制御回路２０２（３）が駆動回路２０１（３）の動作を停止する。これにより、DC-DCコンバータ１０１（３）の出力電圧Ｖｏ１は、コンデンサＣ２（３）と抵抗Ｒ３（３）とで決まる時定数に応じて低下し始める。

そして、時刻ＴｉでDC-DCコンバータ１０１（１）の出力電圧Ｖｏ１が下限電圧ＶｓＬに達すると、DC-DCコンバータ１０１（１）のローカル制御回路２０２（１）が駆動回路２０１（１）の動作の停止を解除する。これにより、DC-DCコンバータ１０１（１）は、動作を再開して出力電圧Ｖｏ１が上昇し始める。

このようにして、本実施形態に係るスイッチング電源１００は、どの時点においても出力電圧Ｖｏｕｔを３００Ｖに維持するように制御することができる。そして、本実施形態に係るスイッチング電源１００は、各DC-DCコンバータ１０１の出力電圧Ｖｏが予め設定された上限電圧ＶｓＨを超えないように制御することができる。これにより、本実施形態に係るスイッチング電源１００の出力コンデンサＣ２の耐圧が比較例のスイッチング電源９００に比べて低く抑えられ、部品コストの低減や部品サイズを小さくすることができる。

尚、図７の例では、DC-DCコンバータ１０１（１）からDC-DCコンバータ１０１（３）までの３つのDC-DCコンバータ１０１は、少なくとも１つのDC-DCコンバータ１０１がオンした状態になるように制御されている。これは、３つのDC-DCコンバータ１０１が全てオフした場合、スイッチング電源１００は、３つのDC-DCコンバータ１０１の出力電圧Ｖｏ１からＶｏ３までの合計の電圧を例えば３００Ｖに維持することが難しくなるからである。

図８は、駆動回路２０１およびローカル制御回路２０２の一例を示す。図８において、駆動回路２０１は、トランスＴｒ１を介してスイッチＱを駆動するための回路である。駆動回路２０１は、ローカル制御回路２０２が出力するＳＴＯＰ信号により、制御回路１０２が出力するパルスＰＷをスイッチＱ側に与えるか否かを制御する。尚、図２に示した比較例のスイッチング電源９００における駆動回路９０２は、制御回路１０２が出力するパルスＰＷを常にスイッチＱ側に与える。

図８において、駆動回路２０１は、論理積回路ＡＮＤ１と、トランジスタＱ２１，Ｑ２２およびＱ２３と、抵抗Ｒ２０，Ｒ２１，Ｒ２２，Ｒ２３およびＲ２４と、コンデンサＣ２１とを有する。尚、図８に示すフォトカプラＰＣ１は、駆動回路２０１と後述するローカル制御回路２０２とを電気的に絶縁するための回路であり、駆動回路２０１に含めてもよいし、ローカル制御回路２０２に含めてもよい。

論理積回路ＡＮＤ１は、制御回路１０２が出力するパルスＰＷと、後述するローカル制御回路２０２が出力するＳＴＯＰ信号との論理積を出力する。ここで、ＳＴＯＰ信号は、パルスＰＷをスイッチＱ側に出力する場合に論理”１”、パルスＰＷをスイッチＱ側に出力しない場合に論理”０”をそれぞれ出力する。つまり、DC-DCコンバータ１０１は、ＳＴＯＰ信号が論理”１”の時に動作を行い、ＳＴＯＰ信号が論理”０”の時に動作を停止する。尚、ＳＴＯＰ信号は、フォトカプラＰＣ１の出力端子ｔａが抵抗Ｒ２０により電源Ｖｃｃにプルアップされて論理積回路ＡＮＤ１に入力される。フォトカプラＰＣ１は、オンの時に端子ｔａと端子ｔｂとの間が導通状態になり、ＳＴＯＰ信号は論理”０”になる。逆に、フォトカプラＰＣ１は、オフの時に端子ｔａと端子ｔｂとの間がオフになり、ＳＴＯＰ信号は論理”１”になる。

トランジスタＱ２１，Ｑ２２およびＱ２３は、論理積回路ＡＮＤ１が出力するパルスＰＷでトランスＴｒ１をドライブする回路である。論理積回路ＡＮＤ１が論理”１”を出力すると、抵抗Ｒ２１を介してトランジスタＱ２１のベース電流が流れてトランジスタＱ２１がオンする。トランジスタＱ２１がオンすると、電源ＶｃｃからトランジスタＱ２１のコレクタ電流が抵抗Ｒ２２を介して流れるので、トランジスタＱ２２はオンになり、トランジスタＱ２３はオフになる。トランジスタＱ２２がオンすると、電源ＶｃｃからトランジスタＱ２２、抵抗Ｒ２３、コンデンサＣ２１およびトランスＴｒ１の一次側に電流ｉが流れ、コンデンサ２１がチャージされる。

そして、論理積回路ＡＮＤ１が論理”０”を出力すると、トランジスタＱ２１がオフする。トランジスタＱ２１がオフすると、トランジスタＱ２２はオフになり、トランジスタＱ２３はオンになる。トランジスタＱ２３がオンすると、コンデンサＣ２１が放電して、抵抗Ｒ２４、トランジスタＱ２３およびトランスＴｒ１の一次側に電流ｉとは逆方向に電流が流れる。

このようにして、駆動回路２０１は、ＳＴＯＰ信号が”１”の場合、制御回路１０２が出力するパルスＰＷに応じて、トランスＴｒ１の一次側の電流が変化し、トランスＴｒ１の二次側にパルスＰＷを伝えることができる。これにより、図１に示したスイッチＱはオンオフするので、DC-DCコンバータ１０１は、動作状態になる。一方、ＳＴＯＰ信号が”０”の場合、トランジスタＱ２１およびトランジスタＱ２２はオフ、トランジスタＱ２３はオンの状態にそれぞれ固定され、コンデンサＣ２１が放電したままとなり、トランスＴｒ１の一次側に電流は流れない。つまり、図１に示したスイッチＱはオフしたままの状態になり、DC-DCコンバータ１０１は、動作を停止する。

次に、図８において、ローカル制御回路２０２は、ツェナーダイオードＺＤ１と、トランジスタＱ３０，Ｑ３１と、抵抗Ｒ３１，Ｒ３２，Ｒ３３，Ｒ３４、Ｒ３５およびＲ３６とを有する。

ツェナーダイオードＺＤ１は、逆方向に掛かる電圧がデバイス固有の電圧（ツェナー電圧Ｖｚ）を超えると電流が流れて定電圧を維持するダイオードである。図８の例では、抵抗Ｒ３１，Ｒ３２およびＲ３３とツェナーダイオードＺＤ１が直列に接続されて、DC-DCコンバータ１０１の出力に入っている。

図８において、トランジスタＱ３１は、抵抗Ｒ３３の両端に掛かる電圧Ｖｒ３３がトランジスタＱ３１がオンするベース・エミッタ電圧Ｖｂｅより大きくなった時にオンする。ここで、抵抗Ｒ３１，Ｒ３２およびＲ３３の和を抵抗Ｒａと置くと、トランジスタＱ３１がオンする時のDC-DCコンバータ１０１の電圧ＶｓＨは、（式１）で表すことができる。
ＶｓＨ＝Ｒａ／Ｒ３３ × Ｖｂｅ＋Ｖｚ・・・（式１）
そして、トランジスタＱ３１がオンすると、抵抗Ｒ３６とフォトカプラＰＣ１の発光ダイオードに電流が流れてＳＴＯＰ信号が論理”０”になる。また、トランジスタＱ３１がオンすると、抵抗Ｒ３４，Ｒ３５にも電流が流れて、トランジスタＱ３０がオンし、抵抗Ｒ３１ではなく、トランジスタＱ３０からツェナーダイオードＺＤ１，抵抗Ｒ３２およびＲ３３に電流が流れ、トランジスタＱ３１はオン状態を維持する。

ここで、トランジスタＱ３０がオンしている時、DC-DCコンバータ１０１の出力電圧ＶｏがツェナーダイオードＺＤ１，抵抗Ｒ３２およびＲ３３に掛かる。そこで、抵抗Ｒ３２およびＲ３３の和を抵抗Ｒｂと置くと、トランジスタＱ３１がオフする時のDC-DCコンバータ１０１の電圧ＶｓＬは、（式２）で表すことができる。
ＶｓＬ＝Ｒｂ／Ｒ３３ × Ｖｂｅ＋Ｖｚ・・・（式２）
（式１）と（式２）とにおいて、Ｒａ＞Ｒｂなので、ＶｓＨ＞ＶｓＬとなり、トランジスタＱ３１は、ヒステリシスを持ってオンオフする。

図９は、トランジスタＱ３１がオンオフする時のヒステリシス特性の一例を示す。図９において、DC-DCコンバータ１０１の出力電圧ＶｏがＶｓＨより大きくなるとトランジスタＱ３１がオン（ＯＦＦからＯＮ）し、DC-DCコンバータ１０１の出力電圧ＶｏがＶｓＬより小さくなるとトランジスタＱ３１がオフ（ＯＮからＯＦＦ）する。ここで、DC-DCコンバータ１０１の出力電圧ＶｏがＶｓＨより大きくなるとトランジスタＱ３１がオンしてＳＴＯＰ信号の論理が”０”になり、DC-DCコンバータ１０１の動作が停止する。逆に、DC-DCコンバータ１０１の出力電圧ＶｏがＶｓＬより小さくなるとトランジスタＱ３１がオフしてＳＴＯＰ信号の論理が”１”になり、DC-DCコンバータ１０１の動作が再開される。

図９において、例えば図７で説明したように、電圧ＶｓＨは１１０Ｖ、電圧ＶｓＬは９０Ｖのように設定される。尚、電圧ＶｓＨおよび電圧ＶｓＬは、図８に示したローカル制御回路２０２のツェナーダイオードＺＤ１のツェナー電圧Ｖｚと、抵抗Ｒ３１，Ｒ３２およびＲ３３の値により調整することができる。

このようにして、本実施形態に係るスイッチング電源１００は、図７で説明したように、軽負荷時において各DC-DCコンバータ１０１の出力電圧Ｖｏに偏りが生じた場合でも、出力電圧Ｖｏが電圧ＶｓＨを超えないようにすることができる。これにより、出力回路のコンデンサＣ２が耐圧オーバーで壊れることを防止できる。

尚、図１の例では、ローカル制御回路２０２は、軽負荷時と重負荷時とに拘らず、出力電圧Ｖｏをモニタして、駆動回路２０１を制御するようにしたが、ローカル制御回路２０２は、軽負荷時だけ駆動回路２０１を制御するようにしてもよい。
［応用例］
図１０は、軽負荷時だけ駆動回路２０１を制御する場合の一例を示す。尚、図１０において、図１と同符号のブロックは、図１と同一又は同様の機能を有する。図１０において、スイッチング電源１００’は、負荷電流を検出するための電流検出回路１０４を有する。電流検出回路１０４は、例えばホール素子などの非接触型のデバイスを用いてもよいし、シャント抵抗などにより電流を検出してもよい。電流検出回路１０４が検出した負荷電流値は、各DC-DCコンバータ１０１’のローカル制御回路２０２’に出力される。そして、ローカル制御回路２０２’は、電流検出回路１０４が出力する電流値が予め設定された閾値以上の場合、重負荷時であると判断して、図７で説明したような駆動回路２０１の制御を行わず、駆動回路２０１は、常にパルスＰＷをトランスＴｒ１に出力する。逆に、ローカル制御回路２０２’は、電流検出回路１０４が出力する電流値が予め設定された閾値未満の場合、軽負荷時であると判断して、図７で説明したように、駆動回路２０１を制御する。

このようにして、スイッチング電源１００’のローカル制御回路２０２’は、軽負荷時だけ駆動回路２０１を制御する。そして、図７で説明したように、軽負荷時において各DC-DCコンバータ１０１の出力電圧Ｖｏに偏りが生じた場合でも、出力電圧Ｖｏが電圧ＶｓＨを超えないようにすることができる。これにより、出力回路のコンデンサＣ２が耐圧オーバーで壊れることを防止できる。

以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずである。したがって、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。

１００，１００’，９００・・・スイッチング電源；１０１，１０１’，９０１・・・DC-DCコンバータ；１０２・・・制御回路；１０３，Ｃ１，Ｃ２，Ｃ２１・・・コンデンサ；１０４・・・電流検出回路；Ｄ１，Ｄ２，Ｄ３・・・ダイオード；Ｌ１・・・コイル；Ｌｄ・・・負荷；Ｔｒ１，Ｔｒ２・・・トランス；Ｑ，Ｑ１，Ｑ２，Ｑ２１，Ｑ２２，Ｑ２３，Ｑ３０，Ｑ３１・・・スイッチ；Ｒ１，Ｒ２，Ｒ３，Ｒ１１，Ｒ１２，Ｒ１３，Ｒ２０，Ｒ２１，Ｒ２２，Ｒ２３，Ｒ２４，Ｒ３１，Ｒ３２，Ｒ３３，Ｒ３４，Ｒ３５，Ｒ３６・・・抵抗；増幅回路・・・ＡＭＰ；比較回路・・・ＣＯＭＰ；ＺＤ１・・・ツェナーダイオード；ＰＣ１・・・フォトカプラ；ＡＮＤ１・・・論理積回路；２０１・・・駆動回路；２０２，２０２’・・・ローカル制御回路

Claims

直流電圧を変換する複数のコンバータが直列に接続されたスイッチング電源において、
複数の前記コンバータの合計の出力電圧が予め設定された第１電圧になるように、複数の前記コンバータを制御する制御回路と、
前記コンバータ毎に設けられ、前記コンバータの出力電圧が予め設定された電圧の範囲内に収まるように制御するローカル制御回路と
を有することを特徴とするスイッチング電源。
請求項１に記載のスイッチング電源において、
前記電圧の範囲は、第２電圧以下および第３電圧以上であり、
前記ローカル制御回路は、前記コンバータの出力電圧が前記第２電圧より低い電圧から前記第２電圧になった時に前記コンバータの動作を停止させ、前記コンバータの出力電圧が前記第３電圧より高い電圧から前記第３電圧になった時に前記コンバータの動作を開始させる
ことを特徴とするスイッチング電源。
請求項１または２に記載のスイッチング電源において、
前記制御回路は、複数の前記コンバータのスイッチング動作を同一の制御信号により共通に制御する
ことを特徴とするスイッチング電源。
請求項１から３のいずれか一項に記載のスイッチング電源において、
前記ローカル制御回路は、前記コンバータの出力電流をモニタし、前記出力電流が予め設定された閾値未満の場合に、前記コンバータの出力電圧が予め設定された電圧の範囲内に収まるように制御する
ことを特徴とするスイッチング電源。
請求項１から４のいずれか一項に記載のスイッチング電源において、
前記制御回路が出力する前記制御信号をＳＴＯＰ信号によりオフする駆動回路を前記コンバータの一次側回路に設け、
前記ローカル制御回路は、前記コンバータの二次側回路に配置され、フォトカプラを介して前記駆動回路に前記ＳＴＯＰ信号を出力する
ことを特徴とするスイッチング電源。