KR20170118729A - 전원 제어용 반도체 장치 - Google Patents

Abstract

과제는 보조 권선이 쇼트한 것을 전원 제어용 반도체 장치로 검출하여 전원 장치의 스위칭 동작을 정지시키도록 하는 것에 있다. 　전원 제어용 반도체 장치에, AC 입력의 전압이 입력되는 고압 입력 기동 단자와, 트랜스의 보조 권선에 유기되는 전압이 입력되는 전원 단자와, 고압 입력 기동 단자와 전원 단자 사이에 설치된 스위치 수단과, 전원 단자의 전압을 감시하고 이 전압이 제1 전압값 이하일 때에 스위치 수단을 온으로 하고 제2 전압값에 이르면 스위치 수단을 오프로 하는 제어를 행하는 전원 전압 제어 회로와, 전원 단자의 전압에 기초하여 스위치 수단을 온, 오프 제어하여 전원 단자의 전압이 제1 전압값-제2 전압값의 전압 범위보다 좁은 전압 범위에 들어가도록 제어하는 상태 제어 회로와, 보조 권선의 쇼트를 검출하는 보조 권선 쇼트 검출 회로를 설치하고, 보조 권선의 쇼트를 검출하면 온, 오프 제어 신호 생성 회로의 동작을 정지시키고 상태 제어 회로를 동작시키도록 구성했다.

Description

전원 제어용 반도체 장치

본 발명은 전원 제어용 반도체 장치에 관한 것으로, 특히 전압 변환용 트랜스를 구비한 절연형 직류 전원 장치를 구성하는 제어용 반도체 장치에 이용하기에 유효한 기술에 관한 것이다.

직류 전원 장치에는 교류 전원을 정류하는 다이오드·브리지 회로와, 이 회로에서 정류된 직류 전압을 강압하여 원하는 전위의 직류 전압으로 변환하는 절연형 DC-DC 컨버터 등으로 구성된 AC-DC 컨버터가 있다. 이러한 AC-DC 컨버터로서는 예를 들면 전압 변환용 트랜스의 1차측 권선과 직렬로 접속된 스위칭 소자를 PWM(펄스 폭 변조) 제어 방식이나 PFM(펄스 주파수 변조) 제어 방식 등으로 온, 오프 구동하여 1차측 권선에 흐르는 전류를 제어하고, 2차측 권선에 유기되는 전압을 간접적으로 제어하도록 한 스위칭 전원 장치가 알려져 있다.

또 스위칭 제어 방식의 AC-DC 컨버터에 있어서는, 보조 권선을 구비한 트랜스를 사용하고, 1차측 권선에 간헐적으로 전류를 흘렸을 때에 보조 권선에 유기되는 전압을 정류, 평활한 전압을 전원 제어 회로(IC)에 동작 전압으로서 공급하도록 구성하고 있는 것이 있다(특허문헌 1 참조).

일본 특개 2014-082831호 공보 일본 특개 2008-253032호 공보

그런데 상기 서술한 바와 같이 보조 권선을 구비한 트랜스를 사용한 절연형 직류 전원 장치에 있어서는, 보조 권선이 쇼트(단락)한 상태가 되면, 전원 제어 회로에 전원 전압이 공급되지 않게 되어, 통상의 제어 동작을 행할 수 없게 된다.

또한 보조 권선을 구비한 트랜스를 사용한 절연형 직류 전원 장치에 있어서, 보조 권선의 단락을 검출하는 회로를 설치하고, 보조 권선의 단락을 검출한 경우에 스위칭의 동작을 정지시키도록 한 발명이 제안되어 있다(특허문헌 2 참조).

그러나 특허문헌 2에 개시되어 있는 발명은, 스위칭 제어를 위한 발진 회로를 내장하지 않는 자려식의 직류 전원 장치에 있어서, 보조 권선 전류가 다 흐른 타이밍을 검출하여 스위칭 소자를 온으로 하는 제어를 행하는 소위 제로 전류 검출 방식의 AC-DC 컨버터에 있어서, 입력 전압을 분압한 전압과 전류 검출 전압 CS 및 전압 보조 권선 전압에 기초하여 보조 권선의 단락을 검출하고, 스위칭의 동작을 정지시키도록 한 발명이며, 본 발명과는 대상도 검출 방식도 상이하다.

또 본 발명자들이 적용을 검토한 전원 제어 회로(IC)는 AC 전원의 다이오드·브리지 회로에서 정류되기 전의 전압이 인가되는 고압 입력 기동 단자를 설치하고, AC 입력 투입시는 이 고압 입력 기동 단자 HV로부터의 전압으로 동작할 수 있도록 구성되어 있다. 그 때문에 보조 권선의 단락이 발생하여 보조 권선측으로부터 IC 전원 단자로의 전압의 공급이 없어지면, 고압 입력 기동 단자와 전원 단자간에 있는 기동 회로(스타트 회로)가 작용하여, 어떠한 전압 레벨에 이르면 IC 전원 단자에 접속되어 있는 용량(콘덴서)에 대하여 전류를 흘림으로써 IC 전원 단자에 전압을 공급한다. 그리고 전류를 차단하고, 상기 용량에 차지된 전압으로 IC가 동작한다.

또 보조 권선이 쇼트하여 고압 입력 기동 단자로부터의 전류 공급도 없는 경우, IC의 전원 전압은 상기 용량에 차지된 전압만이 된다. 그러면 이 전압이 IC의 동작에 따른 소비 전류에 의해 방전되어 전압이 저하되어 간다. 그리고 전원 전압이 어떠한 전압 레벨까지 저하되면 상기 기동 회로가 온이 되어 고압 입력 기동 단자로부터의 IC 전원 단자에 접속된 상기 용량에 전류를 흘리기 시작하고, IC 전원 단자의 전압을 상승시킨다. 이후 이 동작을 반복한다.

그 때문에 보조 권선이 쇼트하면, 전원 장치가 과부하 상태에 빠지고, 트랜스나 보조 권선에 대전류가 흘러, 전원 장치의 스위칭 동작을 정지시키지 않으면 전원 장치가 발열을 일으켜버릴 우려가 있다.

본 발명은 상기와 같은 배경하에 이루어진 것으로, 그 목적으로 하는 바는 트랜스를 구비한 절연형 전원 장치에 있어서 보조 권선이 쇼트했을 때에 보조 권선이 쇼트한 것을 전원 제어용 반도체 장치로 검출하여 전원 장치의 스위칭 동작을 정지시켜 전원 장치가 발열을 일으키는 것을 회피하는 것에 있다.

상기 목적을 달성하기 위해서 본 발명은

전압 변환용의 트랜스의 1차측 권선에 간헐적으로 전류를 흘리기 위한 스위칭 소자를, 상기 트랜스의 1차측 권선에 흐르는 전류에 비례한 전압과, 상기 트랜스의 2차측으로부터의 출력 전압 검출 신호가 입력됨으로써 온, 오프 제어하는 구동 펄스를 생성하여 출력하는 전원 제어용 반도체 장치로서,

상기 스위칭 소자를 온, 오프 제어하는 제어 신호를 생성하는 온, 오프 제어 신호 생성 회로와,

AC 입력의 전압이 입력되는 고압 입력 기동 단자와,

상기 트랜스의 보조 권선에 유기되는 전압이 입력되는 전원 단자와,

상기 고압 입력 기동 단자와 상기 전원 단자 사이에 설치된 스위치 수단과,

상기 전원 단자의 전압을 감시하여 이 전압이 소정의 제1 전압값 이하일 때에 상기 스위치 수단을 온으로 하고, 상기 전원 단자의 전압이 상기 제1 전압값보다 높은 제2 전압값에 이르면 상기 스위치 수단을 오프로 하는 제어를 행하는 전원 전압 제어 회로와,

상기 전원 단자의 전압에 기초하여 상기 스위치 수단을 온, 오프 제어하여 상기 전원 단자의 전압이 상기 제1 전압값-제2 전압값의 전압 범위보다 좁은 전압 범위에 들어가도록 제어하는 상태 제어 회로와,

상기 보조 권선의 쇼트를 검출하는 보조 권선 쇼트 검출 회로

를 구비하고, 상기 보조 권선 쇼트 검출 회로가 상기 보조 권선의 쇼트를 검출하면, 상기 보조 권선 쇼트 검출 회로로부터 출력되는 신호에 의해, 온, 오프 제어 신호 생성 회로의 동작이 정지됨과 아울러 상기 상태 제어 회로가 동작 상태가 되도록 구성했다.

상기한 구성에 의하면, 트랜스의 보조 권선이 쇼트한 것 같은 경우에, 전원 단자(VDD)의 전압이 제2 전압 범위(예를 들면 12V-13V)에 들어가도록 제어하는 상태 제어 회로(래치 정지 제어 회로)가 동작된다. 그 때문에 신호 생성 회로(드라이버)의 동작 정지로 보조 권선 전압이 내려감으로써 기동 회로(스타트 회로)가 동작하여 전원 단자(VDD)에 접속되어 있는 용량이 차지되어 전원 단자의 전압이 상승하여 내부 레귤레이터가 동작함으로써, 보조 권선(쇼트)으로부터의 전압 공급이 없는 용량의 전하가 소비되어 다시 전원 단자의 전압이 내려감으로써, 전원 단자(VDD)의 전압이 제1 전압 범위(예를 들면 6.5V-21V)에 들어가도록 제어하는 동작을 IC가 장시간에 걸쳐 반복하여, 전원 장치가 발열을 일으키는 것을 회피할 수 있다.

여기서 바람직하게는 상기 보조 권선 쇼트 검출 회로는 상기 전원 전압 제어 회로로부터 출력되는 상기 스위치 수단의 온, 오프 제어 신호를 감시하고, 상기 스위치 수단이 연속하여 소정 횟수 온, 오프 동작을 반복한 경우에 상기 보조 권선이 쇼트하고 있다고 판정하도록 구성한다.

이것에 의해, 보조 권선이 쇼트한 것 같은 경우에, 확실하고 또한 신속하게 신호 생성 회로(드라이버)의 동작을 정지시킴과 아울러 전원 단자(VDD)의 전압이 제2 전압 범위(예를 들면 12V-13V)에 들어가도록 제어하는 상태 제어 회로(래치 정지 제어 회로)를 동작시킬 수 있다.

또 바람직하게는 상기 고압 입력 기동 단자에 접속되어 이 고압 입력 기동 단자의 전압을 감시하는 고압 입력 감시 회로와, 상기 고압 입력 기동 단자와 접지점 사이에 상기 스위치 수단과 직렬로 접속된 방전 수단을 구비하고, 상기 고압 입력 감시 회로가 상기 고압 입력 기동 단자의 전압이 소정의 전압값을 밑돌지 않는 시간이 소정 시간 계속된 것을 검출한 경우에, 상기 방전 수단이 온이 되도록 구성한다.

고압 입력 기동 단자와 접지점 사이에 스위치 수단과 직렬로 접속된 방전 수단을 설치함으로써, 외부 단자수를 늘리지 않고, 따라서 대폭으로 칩 사이즈를 증대시키지 않고, 플러그를 뽑을 때에 X 콘덴서의 잔류 전하를 신속하게 방전할 수 있다. 또 보조 권선 쇼트를 검출한 경우에, IC의 동작을 정지시키지 않고 래치 정지 제어 회로를 동작시키기 때문에, 전원의 정지를 인식한 유저가 플러그를 콘센트로부터 뽑는 일이 있는데, 그 때에 방전 회로를 동작시켜 신속하게 X 콘덴서를 방전시킬 수 있다.

또한 바람직하게는 상기 트랜스의 1차측 권선에 흐르는 전류에 비례한 전압이 입력되는 전류 검출 단자와,

상기 전류 검출 단자의 상태를 감시하여 이상 상태를 검출하는 전류 이상 검출 회로

를 구비하고, 상기 이상 검출 회로가 상기 전류 검출 단자의 이상을 검출하면, 상기 이상 검출 회로로부터 출력되는 신호에 의해, 상기 온, 오프 제어 신호 생성 회로의 신호 생성 동작이 정지됨과 아울러 상기 상태 제어 회로가 동작 상태가 되도록 구성한다.

이것에 의해, 전류 검출 단자가 오픈 상태가 된 것 같은 경우에도, 상태 제어 회로(래치 정지 제어 회로)를 동작시켜 전원 장치의 재기동을 회피하고, 신호 생성 회로(드라이버)의 동작을 정지시키므로, 전원이 발열을 일으키는 것을 방지할 수 있다. 또 보조 권선이 쇼트한 경우도 전류 검출 단자가 오픈 상태가 된 경우도 공통의 상태 제어 회로(래치 정지 제어 회로)를 동작시키므로, 래치 정지 기능 추가에 따른 회로 규모의 증대를 억제할 수 있다.

본 발명에 의하면, 전압 변환용의 트랜스를 구비하고 1차측 권선에 흐르는 전류를 온, 오프하여 출력을 제어하는 절연형 직류 전원 장치의 제어용 반도체 장치에 있어서, 보조 권선이 쇼트한 경우에, 보조 권선이 쇼트한 것을 전원 제어용 반도체 장치로 검출하여 전원 장치의 스위칭 동작을 정지시켜, 전원 장치가 발열을 일으키는 것을 회피할 수 있다는 효과가 있다.

도 1은 본 발명에 따른 절연형 직류 전원 장치로서의 AC-DC 컨버터의 하나의 실시형태를 나타내는 회로 구성도이다.
도 2는 도 1의 AC-DC 컨버터에 있어서의 트랜스의 1차측 스위칭 전원 제어 회로(전원 제어용 IC)의 구성예를 나타내는 블록도이다.
도 3은 실시예의 전원 제어용 IC에 있어서의 각 부의 전압의 변화의 모습을 나타내는 파형도이다.
도 4는 실시예의 전원 제어용 IC에 있어서의 스위칭 주파수와 피드백 전압 VFB의 관계를 나타내는 특성도이다.
도 5는 실시예의 전원 제어용 IC에 있어서의 보조 권선 쇼트 검출 회로 및 래치 정지 제어 회로의 구성예를 나타내는 회로 구성도이다.
도 6은 도 5의 보조 권선 쇼트 검출 회로 및 래치 정지 제어 회로에 있어서의 보조 권선 쇼트 검출시의 동작 타이밍을 나타내는 타이밍 차트이다.
도 7은 도 5의 보조 권선 쇼트 검출 회로 및 래치 정지 제어 회로의 보다 구체적인 회로 구성예를 나타내는 회로 구성도이다.
도 8은 실시예의 전원 제어용 IC에 있어서의 방전 회로의 구성예를 나타내는 회로 구성도이다.
도 9는 도 8의 방전 회로에 의한 방전시의 동작 타이밍을 나타내는 타이밍 차트이다.
도 10은 도 8의 방전 회로의 보다 구체적인 회로 구성예를 나타내는 회로 구성도이다.

이하, 본 발명의 적합한 실시형태를 도면에 기초하여 설명한다.

도 1은 본 발명을 적용한 절연형 직류 전원 장치로서의 AC-DC 컨버터의 하나의 실시형태를 나타내는 회로 구성도이다.

이 실시형태의 AC-DC 컨버터는 노멀 모드 노이즈를 감쇠하기 위해서 AC 입력 단자간에 접속된 X 콘덴서 Cx와, 커먼 모드 코일 등으로 이루어지는 노이즈 차단용의 라인 필터(11)와, 교류 전압(AC)을 정류하는 다이오드·브리지 회로(12)와, 정류 후의 전압을 평활하는 평활용 콘덴서 C1과, 1차측 권선 Np와 2차측 권선 Ns 및 보조 권선 Nb를 가지는 전압 변환용의 트랜스 T1과, 이 트랜스 T1의 1차측 권선 Np와 직렬로 접속된 N채널 MOSFET로 이루어지는 스위칭 트랜지스터 SW와, 이 스위칭 트랜지스터 SW를 구동하는 전원 제어 회로(13)를 가진다. 이 실시형태에서는 전원 제어 회로(13)는 단결정 실리콘과 같은 1개의 반도체 칩 상에 반도체 집적 회로(이하, 전원 제어용 IC라고 함)로서 형성되어 있다.

상기 트랜스 T1의 2차측에는 2차측 권선 Ns와 직렬로 접속된 정류용 다이오드 D2와, 이 다이오드 D2의 캐소드 단자와 2차측 권선 Ns의 타방의 단자 사이에 접속된 평활용 콘덴서 C2가 설치되고, 1차측 권선 Np에 간헐적으로 전류를 흘림으로써 2차측 권선 Ns에 유기되는 교류 전압을 정류하여 평활함으로써, 1차측 권선 Np와 2차측 권선 Ns의 권선비에 따른 직류 전압 Vout을 출력한다.

또한 트랜스 T1의 2차측에는 1차측의 스위칭 동작으로 발생한 스위칭 리플·노이즈 등을 차단하기 위한 필터를 구성하는 코일 L3 및 콘덴서 C3가 설치되어 있음과 아울러, 출력 전압 Vout을 검출하기 위한 검출 회로(14)와, 이 검출 회로(14)에 접속되어 검출 전압에 따른 신호를 전원 제어용 IC(13)에 전달하는 포토 커플러의 발광측 소자로서의 포토 다이오드(15a)가 설치되어 있다. 그리고 1차측에는 상기 전원 제어용 IC(13)의 피드백 단자 FB와 접지점 사이에 접속되어 상기 검출 회로(14)로부터의 신호를 수신하는 수광측 소자로서의 포토 트랜지스터(15b)가 설치되어 있다.

또 이 실시형태의 AC-DC 컨버터의 1차측에는 상기 보조 권선 Nb와 직렬로 접속된 정류용 다이오드 D0와, 이 다이오드 D0의 캐소드 단자와 접지점 GND 사이에 접속된 평활용 콘덴서 C0로 이루어지는 정류 평활 회로가 설치되고, 이 정류 평활 회로에서 정류, 평활된 전압이 상기 전원 제어용 IC(13)의 전원 전압 단자 VDD에 인가되어 있다.

한편, 전원 제어용 IC(13)에는 다이오드·브리지 회로(12)에서 정류되기 전의 전압이 다이오드 D11, D12 및 저항 R1을 통하여 인가되는 고압 입력 기동 단자 HV가 설치되어 있고, AC 입력 투입시(플러그가 꽂혀진 직후)는 이 고압 입력 기동 단자 HV로부터의 전압으로 동작할 수 있도록 구성되어 있다.

또한 본 실시형태에 있어서는 스위칭 트랜지스터 SW의 소스 단자와 접지점 GND 사이에 전류 검출용의 저항 Rs가 접속되어 있음과 아울러, 스위칭 트랜지스터 SW와 전류 검출용 저항 Rs와의 노드 N1과 전원 제어용 IC(13)의 전류 검출 단자 CS 사이에 저항 R2가 접속되어 있다. 또한 전원 제어용 IC(13)의 전류 검출 단자 CS와 접지점 사이에는 콘덴서 C4가 접속되어, 저항 R2와 콘덴서 C4에 의해 로우 패스 필터가 구성되도록 되어 있다.

이어서 도 2를 사용하여, 상기 전원 제어용 IC(13)의 구체적인 구성예에 대해서 설명한다.

도 2에 나타내는 바와 같이, 본 실시예의 전원 제어용 IC(13)는 피드백 단자 FB의 전압 VFB에 따른 주파수에서 발진하는 발진 회로(31)와, 이 발진 회로(31)에서 생성된 발진 신호 φc에 기초하여 1차측 스위칭 트랜지스터 SW를 온으로 하는 타이밍을 부여하는 클록 신호 CK를 생성하는 원샷 펄스 생성 회로와 같은 회로로 이루어지는 클록 생성 회로(32)와, 클록 신호 CK에 의해 세트되는 RS·플립플롭(33)과, 이 플립플롭(33)의 출력에 따라 스위칭 트랜지스터 SW의 구동 펄스 GATE를 생성하는 드라이버(구동 회로)(34)를 구비한다.

또 전원 제어용 IC(13)는 전류 검출 단자 CS에 입력되어 있는 전압 Vcs를 증폭하는 앰프(35)와, 이 앰프(35)에 의해 증폭된 전위 Vcs'와 과전류 상태의 감시를 위한 비교 전압(스레숄드 전압) Vocp를 비교하는 전압 비교 회로로서의 컴퍼레이터(36a)와, 피드백 단자 FB의 전압 VFB에 기초하여 도 3(A)에 나타내는 바와 같은 소정의 파형의 전압 RAMP를 생성하는 파형 생성 회로(37)와, 상기 앰프(35)에 의해 증폭된 도 3(B)에 나타내는 바와 같은 파형의 전위 Vcs'와 파형 생성 회로(37)에 의해 생성된 파형 RAMP를 비교하는 컴퍼레이터(36b)와, 컴퍼레이터(36a와 36b)의 출력의 논리합을 취하는 OR 게이트 G1을 구비한다. 본 실시예의 전원 제어용 IC(13)에 있어서는 도 3(A)의 전압 RAMP는 피드백 전압 VFB로부터 어느 일정한 경사를 가지고 저하되도록 생성된다.

상기 OR 게이트 G1의 출력 RS(도 3(C) 참조)가 OR 게이트 G2를 통하여 상기 플립플롭(33)의 리셋 단자에 입력됨으로써, 스위칭 트랜지스터 SW를 오프로 하는 타이밍을 부여하도록 구성되어 있다. 또한 피드백 단자 FB와 내부 전원 전압 단자 사이에는 풀 업 저항이 설치되어 있고, 포토 트랜지스터(15b)에 흐르는 전류는 이 저항에 의해 전압으로 변환된다. 또 파형 생성 회로(37)를 설치하고 있는 것은 서브하모닉 발진 대책 때문이며, 전압 VFB를 직접 또는 레벨 시프트하여 컴퍼레이터(36b)에 입력하도록 구성해도 된다.

또 본 실시예의 전원 제어용 IC(13)는 피드백 단자 FB의 전압 VFB에 따라 상기 발진 회로(31)의 발진 주파수 즉 스위칭 주파수를, 도 4에 나타내는 바와 같은 특성에 따라 변화시키는 주파수 제어 회로(38)를 구비한다. 도 4에 있어서의 주파수 f1은 예를 들면 22kHz와 같은 값으로, 또 f2는 예를 들면 66kHz~100kHz와 같은 범위의 임의의 값으로 설정된다. 주파수 제어 회로(38)는 볼티지 팔로워와 같은 버퍼와, 피드백 단자 FB의 전압이 예를 들면 1.8V 이하일 때는 1.8V로, 또 2.1V 이상일 때는 2.1V로 각각 클램프하는 클램프 회로로 구성할 수 있다. 도시하지 않지만, 발진 회로(31)는 주파수 제어 회로(38)로부터의 전압에 따른 전류를 흘리는 전류원을 구비하고, 이 전류원이 흘리는 전류의 크기에 따라 발진 주파수가 변화하는 오실레이터에 의해 구성할 수 있다.

또 본 실시예의 전원 제어용 IC(13)에는 상기 클록 생성 회로(32)로부터 출력되는 클록 신호 CK에 기초하여, 구동 펄스 GATE의 듀티(Ton/Tcycle)가 미리 규정된 최대값(예를 들면 85%~90%)을 넘지 않도록 제한을 걸기 위한 최대 듀티 리셋 신호를 생성하는 듀티 제한 회로(39)가 설치되어 있고, 듀티 제한 회로(39)로부터 출력되는 최대 듀티 리셋 신호를 OR 게이트 G2를 통하여 상기 플립플롭(33)에 공급하여 펄스가 최대 듀티에 이른 경우에는 그 시점에서 리셋시킴으로써 스위칭 트랜지스터 SW를 즉시 오프로 하도록 구성되어 있다.

또 본 실시예의 전원 제어용 IC(13)에는 전류 검출 단자 CS의 전압 Vcs를 감시하여 CS 단자의 이상(오픈)을 검출하기 위한 CS 단자 감시 회로(61) 및 래치 정지 제어 회로(62)가 설치되어 있다.

CS 단자 감시 회로(61)는 전류 검출 단자 CS의 이상(오픈)을 검출하면, 그 출력이 하이 레벨로 변화하여 상기 드라이버(구동 회로)(34)의 동작을 정지시켜, 드라이버(34)로부터 출력되는 구동 펄스 GATE를 로우 레벨에 고정시키도록(SW를 오프로 하도록) 구성된다. CS 단자 감시 회로(61)의 출력으로 드라이버(34)의 동작을 정지시키는 대신에, 전단의 플립플롭(33)을 리셋 상태로 하여 그 출력 Q를 로우 레벨에 고정함으로써, 구동 펄스 GATE를 로우 레벨에 고정시키도록 구성해도 된다.

래치 정지는 IC의 고압 입력 기동 단자 HV와 전원 전압 단자 VDD 사이에 설치되어 있는 스위치 S0(도 5 참조)를 비교적 짧은 주기로 온, 오프시킴으로써 전원 전압 단자 VDD의 전압을 예를 들면 12V~13V와 같은 전압 범위로 억제함으로써, 전원 제어용 IC(13)가 리스타트하는 것을 회피하기 위한 기능이며, 래치 정지 제어 회로(62)는 전원 전압 단자 VDD의 전압과 소정의 전압(12V, 13V)을 비교하여, 상기와 같은 제어 동작을 행하도록 구성된다. 구체적으로는 전원 전압 단자 VDD의 전압이 12V까지 내려가면 스위치 S0를 온으로 하고, VDD의 전압이 13V까지 올라가면 스위치 S0를 오프로 하는 것을 반복한다.

이와 같은 래치 정지 기능이 없으면, CS 단자 감시 회로(61)가 CS 단자 오픈을 검출하여 드라이버(34)의 동작을 정지시킨 경우, 보조 권선에 전류가 흐르지 않게 되어 전원 전압 단자 VDD의 전압이 내려가게 되는데, 전원 전압 단자 VDD의 전압이 IC의 동작 정지 전압값(예를 들면 6.5V) 이하가 되면 후술하는 기동 회로(스타트 회로)(50)가 동작하여 스위치 S0를 온으로 하고, IC가 재기동함으로써 스위칭 제어를 재개해버린다.

그래서 본 실시예에서는 CS 단자 감시 회로(61)가 CS 단자 오픈을 검출하면 드라이버(34)의 동작을 정지시킴과 아울러, 래치 정지 제어 회로(62)를 동작시켜, 전원 제어용 IC(13)를 래치 정지 모드로 이행시켜, 상기와 같은 불합리한 동작을 회피하도록 하고 있다.

또한 상기 래치 정지 모드는 AC 전원측의 플러그를 콘센트로부터 뽑음으로써 해제된다.

또한 본 실시예의 전원 제어용 IC(13)에는 고압 입력 기동 단자 HV에 접속되어 이 단자의 전압이 입력되면, 고압 입력 기동 단자 HV와 전원 전압 단자 VDD 사이에 접속되어 있는 스위치 S0(도 5 참조)를 온으로 하여 IC를 기동시키기 위한 기동 회로(스타트 회로)(50)와, 고압 입력 기동 단자 HV의 전압을 감시하여 AC 전원의 플러그가 콘센트로부터 빠져 있는지 여부를 검출하고, 빠져 있다고 판단한 경우에는 X 콘덴서 Cx를 방전시키기 위한 방전 회로(40)가 설치되어 있다.

플러그가 빠져 있는지 여부는 예를 들면 어느 일정 시간(예를 들면 30m초) 내에 AC 입력 전압이 소정의 값(예를 들면 피크값의 30%)을 밑돌지 않았던 것을 검출함으로써 판단할 수 있다. 또 고압 입력 기동 단자 HV에 접속된 방전 회로(40)를 전원 제어용 IC(13)에 내장시킴으로써, 외부 단자수를 늘리지 않고, 따라서 대폭적으로 칩 사이즈를 증대시키지 않고, 플러그를 뽑을 때에 X 콘덴서의 잔류 전하를 신속하게 방전할 수 있다.

또 기동 회로(50)는 AC 입력 투입시에 스위치 S0를 온으로 하여 고압 입력 기동 단자 HV로부터 전원 단자 VDD에 접속되어 있는 용량(콘덴서) C0에 대하여 전류를 흘림으로써 전원 단자 VDD에 전압을 공급한다. 그리고 상기 용량에 차지된 전압이 21V에 이르면, 스위치 S0를 오프로 하여 전류를 차단하고, 내부 레귤레이터가 동작을 개시하여 IC를 동작시킨다. 또 기동 회로(50)는 전원 전압 단자 VDD의 전압을 감시하여 예를 들면 6.5V까지 내려가면 스위치 S0를 온으로 하는 기능을 구비하고 있고, 스위치 S0가 온이 되면, AC 입력 투입시와 마찬가지로 고압 입력 기동 단자 HV로부터 전원 단자 VDD에 접속되어 있는 용량(콘덴서) C0에 대하여 전류를 흘림으로써 전원 단자 VDD에 전압을 공급하고, 전원 단자 VDD의 전압이 21V에 이르면, 스위치 S0를 오프로 하여 전류를 차단하고, 내부 레귤레이터가 동작을 개시한다(본 명세서에서는 이것을 리스타트 동작이라고 칭한다). 또한 본 실시예의 전원 제어용 IC(13)는 보조 권선 쇼트 판정 기능을 구비하고 있어, 보조 권선이 쇼트하고 있다고 판정하면, 드라이버(34)의 동작을 정지(게이트 정지)시킴과 아울러 래치 정지 제어 회로(62)를 동작시키도록 구성되어 있다.

도 5에는 보조 권선 쇼트 판정 기능을 구비한 상기 기동 회로(50)의 구성예가 나타나 있다.

도 5에 나타내는 바와 같이, 기동 회로(50)는 전원 전압 단자 VDD의 전압을 상시 감시하고 있어 예를 들면 21V에 이르면 스위치 S0를 오프로 함과 아울러 레귤레이터(63)에 내부 전원 전압 Vreg를 생성하는 동작을 개시시키는 VDD 동작 개시 회로(51)와, VDD가 예를 들면 6.5V까지 내려가면 스위치 S0를 온으로 하여 레귤레이터(63)가 내부 전원 전압 Vreg를 생성하는 동작을 정지시키는 VDD 동작 정지 회로(52)를 구비한다.

또 기동 회로(50)는 상기 VDD 동작 개시 회로(51)와 VDD 동작 정지 회로(52)로부터의 출력 신호 등에 따라 스위치 S0를 온, 오프로 하는 스타트 제어 신호 ST를 생성하는 로직 회로(53)와, 이 로직 회로(53)로부터의 스타트 제어 신호(펄스) ST에 의해 스위치 S0를 온, 오프로 하는 스위치 제어 회로(54)를 구비한다.

레귤레이터(63)를 동작시키거나 정지시키거나 하는 제어 신호(이네이블 신호)는 로직부(53)를 통하여 레귤레이터(63)에 공급된다. 또한 레귤레이터(63)의 동작 정지 중에도 VDD 동작 개시 회로(51)와 VDD 동작 정지 회로(52)와 로직 회로(53) 및 래치 정지 제어 회로(62)는 동작할 수 있는 것이 필요한데, 이것은 이들 회로가 전원 전압 단자 VDD의 전압으로 직접 동작할 수 있도록, 내압이 높은 소자로 구성함으로써 실현할 수 있다. 또한 스위치 S0를 구성하는 디프레션형 MOS 트랜지스터는 700V와 같은 고내압의 소자로 구성된다.

스위치 S0는 디프레션형 MOS 트랜지스터로 구성되어 있다. 그 때문에 AC 입력 투입시에는 온 상태로 되어 있고, 전원 전압 단자 VDD의 전압이 21V에 이른 시점에서 오프된다. 또한 스위치 S0를 오프로 해도, 온으로 되어 있는 기간에 전원 전압 단자 VDD에 접속되어 있는 콘덴서 C0가 충전되므로, 이 콘덴서 C0의 전하에 의해 레귤레이터(63)는 내부 전원 전압 Vreg를 생성하여 내부 회로가 동작을 개시한다. 전원 장치가 정상이면, 내부 회로가 동작을 개시하면 스위칭 제어가 행해 지고, 보조 권선으로부터 전원 전압 단자 VDD에 대하여 전류의 공급이 행해짐으로써 내부 회로가 동작을 계속한다. 한편 보조 권선 쇼트와 같은 이상이 있는 것으로, 보조 권선으로부터 전원 전압 단자 VDD에 대한 전류의 공급이 없는 경우에는, 전류를 소비하기 때문에 전원 전압 단자 VDD의 전압이 저하되기 시작하고, 6.5V까지 내려가면 스위치 S0가 온이 되어 상기 동작을 반복하게 된다.

또한 기동 회로(50)는 스타트 제어 신호 ST의 펄스수를 계수하는 카운터 CNT를 가지고 이 카운터 CNT가 소정 펄스를 계수하면 보조 권선 쇼트가 발생하고 있다고 판정하는 보조 권선 쇼트 판정 회로(55)를 구비한다. 그리고 보조 권선 쇼트 판정 회로(55)가 보조 권선 쇼트를 검출하면, 드라이버(구동 회로)(34)의 동작을 정지시키는 게이트 정지 신호 GS1을 생성하고, 그 출력인 구동 펄스 GATE를 로우 레벨에 고정시킨다(SW를 오프로 한다). 그 결과, 트랜스의 1차측 권선에 전류가 흘려지지 않게 되어 전원 장치의 동작이 안전하게 정지하게 된다.

또 이 게이트 정지 신호 GS1은 상기 래치 정지 제어 회로(62)에 공급되어, 래치 정지 제어 회로(62)를 동작시킨다.

또한 기동 회로(50)의 상기 로직 회로(53)에는 이 래치 정지 제어 회로(62)로부터의 제어 신호 LC가 입력되어 있고, 이 제어 신호 LC에 의해 스위치 제어 회로(54)를 동작시켜 스위치 S0를 온, 오프시키도록 구성되어 있다. 이것에 의해 전원 전압 단자 VDD의 전압을 예를 들면 12V~13V와 같은 전압 범위로 억제하도록 동작하게 된다.

상기 서술한 바와 같이, 래치 정지 제어 회로(62)는 전원 전압 단자 VDD의 전압과 소정의 전압(12V, 13V)을 비교하여, 스위치 S0를 온, 오프시켜 전원 전압 단자 VDD의 전압을 예를 들면 12V~13V와 같은 전압 범위로 억제하는 기능을 구비하고 있으므로, 보조 권선 쇼트 판정 회로(55)가 보조 권선 쇼트를 검출한 경우에도, 래치 정지 제어 회로(62)를 동작시킴으로써, 로직 회로(53)가 상기 VDD 동작 개시 회로(51)와 VDD 동작 정지 회로(52)로부터의 출력에 의해 스위치 S0를 온, 오프시키는 전원 제어용 IC(13)의 리스타트 동작에 우선하여 래치 정지 제어를 실행함으로써 리스타트 동작을 회피하게 된다.

보조 권선 쇼트 판정 회로(55)를 가지지 않는 종래의 전원 제어용 IC에 있어서는 보조 권선 쇼트가 발생하면, 기동 회로(50)에 의한 리스타트 동작으로, 도 6(A)에 파선으로 나타내는 바와 같이 전원 전압 단자 VDD의 전압이 예를 들면 6.5V~21V와 같은 전압 범위에서 크게 변동해버리는데, 보조 권선 쇼트 판정 회로(55)를 구비한 본 실시예의 전원 제어용 IC에 있어서는 스타트 제어 신호 ST의 펄스수를 8개 계수한 타이밍 t1 이후는 래치 정지 제어 회로(62)가 동작되기 때문에, 도 6(A)에 실선으로 나타내는 바와 같이, 전원 전압 단자 VDD의 전압을 예를 들면 12V~13V와 같은 비교적 좁은 전압 범위로 억제할 수 있게 된다.

리스타트 동작에서는 전원 전압 단자 VDD의 전압을 예를 들면 6.5V~21V와 같은 전압 범위에서 동작하고, 스위칭 제어하고 있을 때도 있는 것에 대해, 래치 정지 제어에서는 전원 전압 단자 VDD의 전압을 예를 들면 12V~13V와 같은 전압 범위로 억제하므로, 리스타트 동작하지 않게 된다. 따라서, 보조 권선 쇼트의 발생으로, 전원 장치는 재기동하지 않고, 안전하게 계속해서 정지한다.

또한 본 실시예에서는 상기 서술한 바와 같이 CS 단자 감시 회로(61)가 설치되어, CS 단자 오픈이 발생한 경우에도 드라이버(34)의 동작이 정지됨과 아울러 래치 정지 제어가 실행되므로, 전원 제어용 IC의 리스타트 동작에 의한 전원 장치의 재기동을 회피하고, 안전하게 계속해서 정지할 수 있다.

도 7에는 도 5의 기동 회로(50)의 구체적인 실시예가 나타나 있다. 또한 본 실시예에서는 특별히 한정되는 것은 아니지만, 도 7에 나타내고 있는 회로는 30V 내압의 소자로 구성되어 있는 것으로 한다.

도 7에 나타내는 바와 같이, 기동 회로(50)를 구성하는 VDD 동작 개시 회로(51)와 VDD 동작 정지 회로(52)는 일방의 입력 단자에 전원 전압 단자 VDD의 전압이 인가되고 타방의 입력 단자에 21V와 6.5V의 비교 참조 전압 Vref1, Vref2가 각각 인가된 컴퍼레이터 CMP1, CMP2에 의해 구성할 수 있다.

또 래치 정지 제어 회로(62)는 일방의 입력 단자에 전원 전압 단자 VDD의 전압이 인가되고 타방의 입력 단자에 13V와 12V의 비교 참조 전압 Vref3, Vref4가 각각 인가된 컴퍼레이터 CMP3, CMP4와, 컴퍼레이터 CMP3, CMP4의 출력이 세트 단자와 리셋 단자에 각각 입력되는 RS 플립플롭 FF1에 의해 구성할 수 있다.

CS 단자 감시 회로(61)는 내부 전원 전압 Vreg를 공급하는 전원 라인과 전류 검출 단자 CS 사이에 접속된 풀 업 저항 Rp와, 전류 검출 단자 CS에 비반전 입력 단자가 접속되고 반전 입력 단자에 검출 전압 Vref0(예를 들면 2.5V)가 인가된 컴퍼레이터 CMP0로 구성되어 있고, 전류 검출 단자 CS에 오픈 이상이 발생하면 이 단자의 전압 Vcs가 Vreg까지 상승하여 컴퍼레이터 CMP0의 출력이 하이 레벨로 변화하여, 드라이버(34)의 동작을 정지시키는 게이트 신호 GS2를 출력한다. 또 이 게이트 신호 GS2는 로직 회로(53)에 공급되고, 상기 래치 정지 제어 회로(62)의 출력을 유효화한다. 또한 CS 단자 감시 회로(61)의 풀 업 저항 Rp는 정전류원으로 치환해도 된다.

로직 회로(53)는 상기 VDD 동작 개시 회로(51) 및 VDD 동작 정지 회로(52)를 구성하는 컴퍼레이터 CMP1, CMP2의 출력이 세트 단자와 리셋 단자에 각각 입력되는 RS 플립플롭 FF2와, CS 단자 감시 회로(61)의 출력과 상기 보조 권선 쇼트 판정 회로(55)의 출력 GS를 입력으로 하는 OR 게이트 G4와, 이 OR 게이트 G4의 출력과 플립플롭 FF2의 출력을 입력으로 하는 NOR 게이트 G5와, 상기 OR 게이트 G4의 출력과 상기 래치 정지 제어 회로(62)를 구성하는 플립플롭 FF1의 출력을 입력으로 하는 NOR 게이트 G6와, 이 NOR 게이트 G6의 출력과 상기 NOR 게이트 G5의 출력을 입력으로 하는 NOR 게이트 G7으로 구성되어 있다. 그리고 이 NOR 게이트 G7의 출력 신호 ST가 상기 보조 권선 쇼트 판정 회로(55)를 구성하는 카운터 CNT에 클록 펄스로서, 또 레귤레이터(63)에 이네이블 신호 EN으로서 공급되어 있다.

보조 권선 쇼트 판정 회로(55)는 로직 회로(53)의 출력 신호 ST의 펄스수를 계수하는 카운터 CNT와, 이 카운터 CNT의 출력이 세트 단자에 입력되는 RS 플립플롭 FF3와, 이 플립플롭 FF3의 출력의 변화를 소정 시간(250m초) 지연시키는 타이머 회로 TMR로 구성되고, 플립플롭 FF3의 출력이 상기 로직 회로(53)의 OR 게이트 G4에 공급됨과 아울러, 타이머 회로 TMR의 출력이 게이트 정지 신호 GS1으로서 드라이버(34)에 공급되어 있다. 카운터 CNT는 펄스를 8개 계수하면, 보조 권선이 쇼트하고 있다고 판정하여 출력이 로우 레벨로 변화하도록 구성되어 있다. 또한 카운터 CNT가 계수하는 펄스는 8개에 한정되는 것은 아니다. 또 타이머 회로 TMR은 생략해도 된다.

스위치 제어 회로(54)는 고압 입력 기동 단자 HV와 전원 전압 단자 VDD 사이에 설치된 고내압의 디프레션형의 MOS 트랜지스터로 이루어지는 전원 공급용의 스위치 S0와, 이 전원 전압 단자 VDD와 접지점 사이에 직렬로 접속된 저항 R7, R8 및 인핸스먼트형의 MOS 트랜지스터 Q1과, 이 트랜지스터 Q1과 병렬로 설치된 클램프용의 제너 다이오드 D3로 구성되어 있고, 저항 R7, R8의 접속 노드에 스위치 S0의 제어 단자로서의 게이트 단자가 접속되어 있다.

또 MOS 트랜지스터 Q1의 게이트 단자에 상기 로직 회로(53)의 최종단의 NOR 게이트 G7의 출력 ST가 인가되어 있고, Q1을 온으로 함으로써, 디프레션형의 MOS 트랜지스터인 스위치 S0의 게이트 단자에 소스 전압에 대하여 부의 전압을 인가하여 채널을 비도통 상태(드레인 전류가 흐르지 않는 상태)로 할 수 있도록 구성되어 있다. 상기 서술한 바와 같이, 스위치 S0는 기동 회로(50)에 의해 전원 전압 단자 VDD의 전압이 21V에 이르면 오프가 됨과 아울러, 레귤레이터(63)가 동작 상태가 되고, 내부 전원 전압 Vreg를 생성한다. 한편 스위치 제어 회로(54)의 트랜지스터 Q1이 오프가 되면, 스위치 S0이 온 상태가 됨과 아울러, 레귤레이터(63)의 동작이 정지된다. 또한 스위치 S0가 온이 되면, 고압 입력 기동 단자 HV로부터 전류가 공급됨으로써 VDD 단자에 접속되어 있는 외부 부착 콘덴서 C0가 충전되고, 전원 전압 단자 VDD의 전압이 상승하고, 21V에 이르면 컴퍼레이터 CMP1의 출력이 하이 레벨로 변화하여 트랜지스터 Q1이 온이 되고, 스위치 S0가 오프가 된다.

도 8에는 본 실시형태의 전원 제어용 IC에 있어서의 방전 회로(40)(도 2)의 구성예가 나타나 있다.

도 8에 나타내는 바와 같이, 방전 회로(40)는 고압 입력 기동 단자 HV와 접지점 사이에 직렬로 접속된 저항 R3, R4로 이루어지는 분압 회로(41)와, 이 분압 회로(41)에 의해 분압된 전압의 피크값을 유지하는 피크 홀드 회로(42)와, 저항 R3, R4의 접속 노드 N2의 전위 Vn2와 피크 홀드 회로(42)에 유지되어 있는 전압 Vp를 비례 축소한 전압 Vth를 비교하여 Vn2가 Vth를 밑돌았는지 여부를 판정하는 전압 비교 회로(43)와, Vn2가 Vth를 밑돌지 않은 시간을 계시하는 타이머 회로(44)와, 고압 입력 기동 단자 HV와 접지점 사이에, 스위치 S0와 직렬 형태가 되도록 접속된 저항 Rd 및 스위치 Sd로 이루어지는 방전 수단(45)을 구비하여 구성되어 있다.

여기서 스위치 S0는 고압 입력 기동 단자 HV와 전원 전압 단자 VDD 사이에 접속되고, 기동 회로(50)에 의해 제어되는 스위치이며, 예를 들면 고내압의 MOS 트랜지스터에 의해 구성된다. 스위치 S0는 AC 전원의 상승 직후에 온이 되고, 소정값(예를 들면 21V) 이상의 전압이 되면 오프가 되고, 내부 회로가 동작을 개시한다. 그러면 그 후는 보조 권선으로부터의 전압이 전원 전압 단자 VDD에 공급되게 되고, 스위치 S0가 오프가 된 채 내부 회로는 전원 전압 단자 VDD로부터의 전압으로 동작한다.

저항 R3, R4는 고압 입력 기동 단자 HV의 전압을 방전 회로(40)를 구성하는 소자의 내압 이하의 전압(예를 들면 6V)으로 떨어뜨리도록 저항값의 비가 설정된다.

상기 전압 비교 회로(43)는 접속 노드 N2의 전위 Vn2의 피크값의 30%의 값과 접속 노드 N2의 전위 Vn2를 비교하여 밑돌지 않았는지 여부를 검출한다. 타이머 회로(44)는 Vn2가 Vp를 밑돌지 않은 시간을 계시하여 계시 시간이 예를 들면 30m초를 넘었다고 판정하면, 스위치 S0 및 방전용 스위치 Sd를 온으로 하는 신호를 출력한다. 저항 Rd는 예를 들면 방전 속도가 47V/초가 되도록 전류를 제한하는 저항값으로 설정된다. 타이머 회로(44)는 Vn2가 Vp를 밑돌 때마다 리셋되어, 30m초의 계시를 개시하도록 구성되어 있다.

도 9에는 도 8에 나타내는 방전 회로(40)에 의한 동작 타이밍이 표시되어 있다. 도 9에 있어서 (A)의 실선은 고압 입력 기동 단자 HV의 전압 VHV의 파형을 나타내는 것으로, 파선은 피크값의 30%의 값을 나타내고 있다. 또 도 9(B)는 전압 비교 회로(43)의 출력 CP, 도 9(C)는 타이머 회로(44)의 출력 TM을 나타내고 있다.

도 9에 나타내는 바와 같이, 정상인 기간 T1 중에 있어서는 고압 입력 기동 단자 HV의 전압 파형의 주기에 대응한 주기로 펄스 CP가 출력된다. 타이밍 t2에서 플러그가 빠진 경우에는 전압 비교 회로(43)로부터 펄스 CP가 출력되지 않게 된다. 그리고 최후의 펄스의 출력 시점 t1로부터 30m초 경과한 시점 t3에서 타이머 회로(44)의 출력 TM이 하이 레벨로 변화하여 방전용 스위치 Sd가 온이 되어 X 콘덴서의 방전이 행해지고, 고압 입력 기동 단자 HV의 전압 VHV가 신속하게 하강하게 된다.

이와 같이 도 8에 나타내는 방전 회로(40)를 설치한 전원 제어용 IC에 있어서는 도 9로부터 알 수 있는 바와 같이 AC 입력이 차단된 경우에 X 콘덴서의 잔류 전하를 신속하게 방전시킬 수 있음과 아울러, 통상 동작 상태에서는 기동 회로(50)에 의해 전원 공급용의 스위치 S0가 오프되기 때문에, 방전용 저항 Rd에 의한 전력 손실을 없앨 수 있다. 또한 분압 회로(41)에 있어서는 상시 전력 손실이 생기는데, 방전용 저항 Rd는 방전 속도를 규정하기에 필요한 저항값으로 되어 있는 것에 대해, 분압 회로(41)를 구성하는 저항 R3, R4는 방전용 저항 Rd에 비해 충분히 높은 저항값으로 설정할 수 있으므로, 방전 회로(40) 전체로서의 전력 손실은 종래에 비해 저감할 수 있다.

도 10에는 본 실시형태의 전원 제어용 IC(13)를 구성하는 도 8의 방전 회로(40)의 구체적인 회로 구성예가 표시되어 있다. 또한 도 10에 나타나 있는 스타트 제어 회로(56)는 도 7에 나타내고 있는 VDD 동작 개시 회로(51)와 VDD 동작 정지 회로(52)와 로직 회로(53)와 보조 권선 쇼트 판정 회로(55)를 합친 회로이다. 따라서 스위치 제어 회로(54)와 스타트 제어 회로(56)를 합친 것이 기동 회로(50)에 상당한다.

도 10에 나타내는 바와 같이, 방전 회로(40)는 분압 회로(41)와 피크 홀드 회로(42)와 전압 비교 회로(43)와 타이머 회로(44)와 방전 수단(45)으로 구성되어 있고, 이 중 피크 홀드 회로(42)는 접속 노드 N2에 애노드 단자가 접속된 다이오드 D4와, 이 다이오드 D4의 캐소드 단자와 접지점 사이에 접속된 용량 소자 C4와, 다이오드 D4와 용량 소자 C4와의 접속 노드 N3에 입력 단자가 접속된 볼티지 팔로워로 이루어지는 버퍼 BFF4에 의해 구성되어 있다.

전압 비교 회로(43)는 상기 BFF4의 출력 단자와 접지점 사이에 직렬로 접속된 분압용의 저항 R5, R6와, 이 저항 R5, R6에 의해 분압된 전압(접속 노드 N3의 전위 Vn3)과 상기 분압 회로(41)에 의해 분압된 전압(접속 노드 N2의 전위 Vn2)을 비교하는 컴퍼레이터 CMP1에 의해 구성되어 있다. 저항 R5, R6의 저항값의 비가 2:1이 되도록 설정됨으로써, 용량 소자 C4에 유지되어 있는 피크 전압의 1/3의 크기의 전압이 접속 노드 N3에 나타난다. 이것에 의해 컴퍼레이터 CMP1은 접속 노드 N2의 전위 Vn2가 그 피크값의 대략 30%의 값을 밑돌았는지 여부를 검출할 수 있다.

타이머 회로(44)는 발진 회로(31)로부터의 클록 신호 φc에 의해 계수 동작하는 다운 카운터 CNT에 의해 구성되어 있고, 30m초에 상당하는 클록수를 계수하면 출력이 하이 레벨로 변화하도록 구성되어 있다. 또 상기 컴퍼레이터 CMP1의 출력이 다운 카운터 CNT의 리셋 단자에 입력되어 있고, 다운 카운터 CNT는 컴퍼레이터 CMP1의 출력 펄스가 입력될 때마다 30m초의 계시 동작을 리스타트한다.

통상은 30m초를 경과하기 전에 컴퍼레이터 CMP1으로부터의 펄스 CP가 입력되기 때문에 출력이 변화하는 일은 없지만, 플러그가 빠져 컴퍼레이터 CMP1으로부터의 리셋 펄스 CP가 입력되지 않게 되면, 30m초를 계시한 시점에서 다운 카운터 CNT의 출력이 하이 레벨로 변화하고, 그 출력에 의해 방전용의 스위치 Sd가 온이 된다.

또한 본 실시예에서는 상기 스위치 제어 회로(54)의 MOS 트랜지스터 Q1의 게이트 단자에 스타트 제어 회로(56)로부터의 신호 ST와 상기 방전 회로(40)의 타이머 회로(44)로부터의 신호 TM의 논리합을 취하는 NOR 게이트 G3의 출력 신호가 인가되어 있고, 방전용의 스위치 Sd를 온으로 할 때에 Q1을 오프로 하고, 전원 공급용 스위치 S0로서의 MOS 트랜지스터를 온으로 하도록 구성되어 있다. 스타트 제어 회로(56)는 상기 서술한 바와 같이 전압 컴퍼레이터를 내장하고 있고, 전원 전압 단자 VDD의 전압이 예를 들면 6.5V 이하이면 스위치 S0를 온으로 하고, VDD의 전압이 예를 들면 21V 이상이 되면 스위치 S0를 오프로 하도록 동작한다.

이 실시예에서는 전원 공급용의 스위치 S0가 고내압의 디프레션형의 MOS 트랜지스터에 의해 구성되는 것에 대해, 방전용의 스위치 Sd는 중내압의 인핸스먼트형 MOS 트랜지스터로 구성할 수 있다.

또한 도 10에 파선으로 나타내는 바와 같이, 다운 카운터 CNT의 리셋 단자의 전단에 OR 게이트 G4 등의 로직 회로를 설치하고, 컴퍼레이터 CMP1의 출력과 다운 카운터 CNT의 출력의 논리합을 취한 신호를 다운 카운터 CNT의 리셋 단자에 입력하여, 다운 카운터 CNT의 출력이 일단 하이 레벨로 변화하면, 다운 카운터 CNT가 계시 동작을 정지하도록 구성해도 된다.

또 방전용의 저항 Rd는 정전류 회로로 치환해도 되고, 방전용의 저항 Rd 혹은 정전류 회로와 방전용 스위치 Sd의 접속의 순서는 반대여도 된다.

이상 본 발명자에 의해 이루어진 발명을 실시형태에 기초하여 구체적으로 설명했는데, 본 발명은 상기 실시형태에 한정되는 것은 아니다. 예를 들면 상기 실시형태에서는 보조 권선 쇼트 판정 회로(55) 및 CS 단자 감시 회로(61)를 설치하여, 보조 권선 쇼트의 검출과 CS 단자 오픈의 검출의 양쪽으로 래치 정지 제어를 행하도록 하고 있는데, CS 단자 오픈의 검출의 기능은 생략하고, 보조 권선 쇼트의 검출시에만 래치 정지 제어를 행하도록 해도 된다. 또 피드백 단자 FB나 전류 검출 단자 CS에 유의한 전압 VFB, Vcs가 발생하고 있지 않은 AC 입력 투입시에, 1차측 권선에 과대한 전류가 흐르지 않도록 서서히 1차측 전류를 증가시키도록 플립플롭(33)을 리셋시키는 신호를 생성하는 소프트 스타트 회로를 설치해도 된다.

또 상기 실시형태에서는 트랜스의 1차측 권선에 간헐적으로 전류를 흘리는 스위칭 트랜지스터 SW를 전원 제어용 IC(13)와는 별개의 소자로 하고 있지만, 이 스위칭 트랜지스터 SW를 전원 제어용 IC(13)에 받아들여, 1개의 반도체 집적 회로로서 구성해도 된다.

(산업상 이용가능성)

상기 실시형태에서는 본 발명을 플라이백 방식의 AC-DC 컨버터를 구성하는 전원 제어용 IC에 적용한 경우에 대해서 설명했는데, 본 발명은 포워드형이나 의사 공진형의 AC-DC 컨버터 또한 1차측에서 취득한 정보만으로 2차측의 출력 전압의 제어를 행하는 소위 Primary Side Regulation(이하 PSR) 방식의 AC-DC 컨버터를 구성하는 전원 제어용 IC에도 적용할 수 있다.

11…라인 필터
12…다이오드·브리지 회로(정류 회로)
13…전원 제어 회로(전원 제어용 IC)
14…2차측 검출 회로(검출용 IC)
15a…포토 커플러의 발광측 다이오드
15b…포토 커플러의 수광측 트랜지스터
31…발진 회로
32…클록 생성 회로
34…드라이버(구동 회로)
35…앰프(비반전 증폭 회로)
36a…과전류 검출용 컴퍼레이터(과전류 검출 회로)
36b…전압/전류 제어용 컴퍼레이터(전압/전류 제어 회로)
36c…CS 단자 오픈 검출용 컴퍼레이터(단자 전압 감시 회로)
37…파형 생성 회로
38…주파수 제어 회로
39…듀티 제한 회로
40…방전 회로
42…래치 정지 제어 회로(상태 제어 회로)
43…레귤레이터
50…기동 회로
61…CS 단자 감시 회로

Claims (4)

1. 전압 변환용의 트랜스의 1차측 권선에 간헐적으로 전류를 흘리기 위한 스위칭 소자를, 상기 트랜스의 1차측 권선에 흐르는 전류에 비례한 전압과, 상기 트랜스의 2차측으로부터의 출력 전압 검출 신호가 입력됨으로써 온, 오프 제어하는 구동 펄스를 생성하여 출력하는 전원 제어용 반도체 장치로서,
   상기 스위칭 소자를 온, 오프 제어하는 제어 신호를 생성하는 온, 오프 제어 신호 생성 회로와,
   AC 입력의 전압이 입력되는 고압 입력 기동 단자와,
   상기 트랜스의 보조 권선에 유기되는 전압이 입력되는 전원 단자와,
   상기 고압 입력 기동 단자와 상기 전원 단자 사이에 설치된 스위치 수단과,
   상기 전원 단자의 전압을 감시하여 이 전압이 미리 정해진 제1 전압값 이하일 때에 상기 스위치 수단을 온으로 하고, 상기 전원 단자의 전압이 상기 제1 전압값보다 높은 제2 전압값에 이르면 상기 스위치 수단을 오프로 하는 제어를 행하는 전원 전압 제어 회로와,
   상기 전원 단자의 전압에 기초하여 상기 스위치 수단을 온, 오프 제어하여 상기 전원 단자의 전압이 상기 제1 전압값-제2 전압값의 전압 범위보다 좁은 전압 범위에 들어가도록 제어하는 상태 제어 회로와,
   상기 보조 권선의 쇼트를 검출하는 보조 권선 쇼트 검출 회로
   를 구비하고, 상기 보조 권선 쇼트 검출 회로가 상기 보조 권선의 쇼트를 검출하면, 상기 보조 권선 쇼트 검출 회로로부터 출력되는 신호에 의해, 온, 오프 제어 신호 생성 회로의 동작이 정지됨과 아울러 상기 상태 제어 회로가 동작 상태가 되도록 구성되어 있는 것을 특징으로 하는 전원 제어용 반도체 장치.
2. 제 1 항에 있어서, 상기 보조 권선 쇼트 검출 회로는
   상기 전원 전압 제어 회로로부터 출력되는 상기 스위치 수단의 온, 오프 제어 신호를 감시하고, 상기 스위치 수단이 연속하여 미리 정해진 횟수 온, 오프 동작을 반복한 경우에 상기 보조 권선이 쇼트하고 있다고 판정하도록 구성되어 있는 것을 특징으로 하는 전원 제어용 반도체 장치.
3. 제 1 항 또는 제 2 항에 있어서, 상기 고압 입력 기동 단자에 접속되어 이 고압 입력 기동 단자의 전압을 감시하는 고압 입력 감시 회로와,
   상기 고압 입력 기동 단자와 접지점 사이에 상기 스위치 수단과 직렬로 접속된 방전 수단
   을 구비하고, 상기 고압 입력 감시 회로가 상기 고압 입력 기동 단자의 전압이 미리 정해진 전압값을 밑돌지 않는 시간이 미리 정해진 시간 계속된 것을 검출한 경우에, 상기 방전 수단이 온이 되도록 구성되어 있는 것을 특징으로 하는 전원 제어용 반도체 장치.
4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 트랜스의 1차측 권선에 흐르는 전류에 비례한 전압이 입력되는 전류 검출 단자와,
   상기 전류 검출 단자의 상태를 감시하여 이상 상태를 검출하는 전류 이상 검출 회로
   를 구비하고, 상기 이상 검출 회로가 상기 전류 검출 단자의 이상을 검출하면, 상기 이상 검출 회로로부터 출력되는 신호에 의해, 상기 온, 오프 제어 신호 생성 회로의 신호 생성 동작이 정지됨과 아울러 상기 상태 제어 회로가 동작 상태가 되도록 구성되어 있는 것을 특징으로 하는 전원 제어용 반도체 장치.

Images