JP2023091598A - 集積回路及び電源回路 - Google Patents

Abstract

【課題】トランジスタのスイッチング周期が急激に変化することを抑制できる集積回路及び電源回路を提供する。【解決手段】制御ＩＣ３２は、１次コイルと、２次コイルと、補助コイルとを含むトランスと、１次コイルに流れる電流を制御するパワートランジスタと、を備え、入力電圧から出力電圧を生成する電源回路のパワートランジスタをスイッチングする集積回路であって、第１抵抗４１が接続される第１端子ＲＴと、電源回路の負荷の状態が過負荷か否かを検出する第１検出回路６５と、パワートランジスタに流れる電流が過電流か否かを検出する第２検出回路６４と、第１抵抗の抵抗値Ｒｒｔに応じた周期の発振信号を出力する発振回路６６、発振信号Ｖｃｔに基づいてパワートランジスタをオンし、出力電圧に応じた帰還電圧Ｖｆｂに基づいてパワートランジスタをオフする駆動信号を出力する駆動信号出力回路６７と、を備える。【選択図】図３

Description

本発明は、集積回路及び電源回路に関する。

ＡＣ－ＤＣコンバータの負荷の状態が過負荷になると、出力電圧を低下させる垂下特性を実現させる電源回路の集積回路がある。（例えば、特許文献１）

特開２０１４－１３１３８０号公報

ところで、集積回路には、負荷の状態が過負荷であるか否かに応じてスイッチング周期を変更するものがある。この場合、集積回路は、負荷の状態が過負荷である場合のモードに設定されると、スイッチング周期が長くなるよう動作する。しかしながら、このモードに入る際に、トランジスタのスイッチング周期が急激に変化することがある。

本発明は、上記のような従来の問題に鑑みてなされたものであって、その目的は、トランジスタのスイッチング周期が急激に変化することを抑制できる集積回路を提供することにある。

前述した課題を解決する本発明にかかる集積回路の態様は、１次コイルと、２次コイルと、補助コイルとを含むトランスと、前記１次コイルに流れる電流を制御するトランジスタと、を備え、入力電圧から出力電圧を生成する電源回路の前記トランジスタをスイッチングする集積回路であって、第１抵抗が接続される第１端子と、前記電源回路の負荷の状態が過負荷か否かを検出する第１検出回路と、前記トランジスタに流れる電流が過電流か否かを検出する第２検出回路と、前記第１抵抗の第１抵抗値に応じた周期の発振信号を出力する発振回路と、前記発振信号に基づいて前記トランジスタをオンし、前記出力電圧に応じた帰還電圧に基づいて前記トランジスタをオフする駆動信号を出力する駆動信号出力回路と、を備え、前記駆動信号出力回路は、前記トランジスタに流れる電流が過電流となると、前記トランジスタをオフする前記駆動信号を出力し、前記発振回路は、前記第１抵抗値に基づいて、第１電流を出力する第１電流源と、前記第１抵抗値に基づいて、第２電流を出力する第２電流源と、前記負荷の状態が過負荷となると、前記駆動信号の周期のうち前記トランジスタがオンとなる期間に応じた電圧に基づいて、前記第２電流が小さくなるよう前記第２電流を調整する調整回路と、前記第１電流の電流値に応じたオン期間を有し、前記第２電流の電流値に応じたオフ期間を有する前記発振信号を出力する第１出力回路と、を含む。

前述した課題を解決する本発明にかかる電源回路の態様は、入力電圧から出力電圧を生成する電源回路であって、１次コイルと、２次コイルと、補助コイルとを含むトランスと、前記１次コイルに流れる電流を制御するトランジスタと、前記トランジスタをスイッチングする集積回路と、を備え、前記集積回路は、第１抵抗が接続される第１端子と、前記電源回路の負荷の状態が過負荷か否かを検出する第１検出回路と、前記トランジスタに流れる電流が過電流か否かを検出する第２検出回路と、前記第１抵抗の第１抵抗値に応じた周期の発振信号を出力する発振回路と、前記発振信号に基づいて前記トランジスタをオンし、前記出力電圧に応じた帰還電圧に基づいて前記トランジスタをオフする駆動信号を出力する駆動信号出力回路と、を備え、前記駆動信号出力回路は、前記トランジスタに流れる電流が過電流となると、前記トランジスタをオフする前記駆動信号を出力し、前記発振回路は、前記第１抵抗値に基づいて、第１電流を出力する第１電流源と、前記第１抵抗値に基づいて、第２電流を出力する第２電流源と、前記負荷の状態が過負荷となると、前記駆動信号の周期のうち前記トランジスタがオンとなる期間に応じた電圧に基づいて、前記第２電流が小さくなるよう前記第２電流を調整する調整回路と、前記第１電流の電流値に応じたオン期間を有し、前記第２電流の電流値に応じたオフ期間を有する前記発振信号を出力する第１出力回路と、を含む。

トランジスタのスイッチング周期が急激に変化することを抑制できる集積回路を提供することができる。

ＡＣ－ＤＣコンバータ１０の一例を示す図である。 ＡＣ－ＤＣコンバータ１０の垂下特性を示す図である。 制御ＩＣ３２の一例を示す図である。 信号生成回路６３の構成の一例を示す図である。 抵抗４１の抵抗値Ｒｒｔと、信号Ｆ１～Ｆ３との関係を示す図である。 検出回路６５の構成の一例を示す図である。 発振回路６６の構成の一例を示す図である。 電流出力回路１００の構成の一例を示す図である。 電流出力回路１０１の構成の一例を示す図である。 出力回路１０２の構成の一例を示す図である。 信号Ｆ１～Ｆ３と、発振周波数Ｆｏｓｃとの関係を示す図である。 帰還電圧Ｖｆｂと、発振周波数Ｆｏｓｃとの関係を示す図である。 電圧Ｖｖｆと、発振周波数Ｆｏｓｃとの関係を示す図である。 負荷１１の状態が定格負荷である場合の制御ＩＣ３２の動作の一例を示す図である。 負荷１１の状態が軽負荷である場合の制御ＩＣ３２の動作の一例を示す図である。 負荷１１の状態が定格負荷又は過負荷である場合の駆動電圧Ｖｇ及びインダクタ電流ＩＬ１の関係を示す図である。 負荷１１の状態が過負荷である場合の制御ＩＣ３２の動作の一例を示す図である。

本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。

＝＝＝＝＝本実施形態＝＝＝＝＝
＜＜＜ＡＣ－ＤＣコンバータ１０の概要＞＞＞
図１は、本発明の一実施形態であるＡＣ－ＤＣコンバータ１０の構成の一例を示す図である。ＡＣ－ＤＣコンバータ１０は、商用電源の交流電圧Ｖａｃから目的レベルの出力電圧Ｖｏｕｔを生成するフォワード方式の電源回路であり、出力電圧Ｖｏｕｔに垂下特性を有する。

ＡＣ－ＤＣコンバータ１０は、全波整流回路２０、コンデンサ２１，５２、トランス２２、ダイオード２３，５０，５１、制御ブロック２４、コイルＬｄ、定電圧回路５３、及び発光ダイオード５４を含んで構成される。そして、負荷１１は、ＡＣ－ＤＣコンバータ１０に接続され、ＡＣ－ＤＣコンバータ１０により電力が供給される負荷であり、出力電圧Ｖｏｕｔが印加される。なお、負荷１１に流れる電流を負荷電流Ｉｏｕｔとする。

全波整流回路２０は、入力電圧である所定の交流電圧Ｖａｃを全波整流し、電圧Ｖｒｅｃ１として、トランス２２の１次コイルＬ１，リセット巻線Ｌ３、及びコンデンサ２１に印加する。また、コンデンサ２１は、電圧Ｖｒｅｃ１を平滑化する。なお、交流電圧Ｖａｃは、例えば、実効値が１００～２４０Ｖ、周波数が５０～６０Ｈｚの電圧である。

トランス２２は、入力側に設けられた１次コイルＬ１、１次コイルＬ１に磁気的に結合された２次コイルＬ２，リセット巻線Ｌ３，補助コイルＬ４を有する。ここで、２次コイルＬ２，リセット巻線Ｌ３，及び補助コイルＬ４に生じる電圧が、１次コイルＬ１に生じる電圧と極性が同じになるよう、２次コイルＬ２，リセット巻線Ｌ３，及び補助コイルＬ４は巻かれている。また、１次コイルＬ１、リセット巻線Ｌ３，及び補助コイルＬ４は、入力側（１次側）に設けられ、２次コイルＬ２は、出力側（２次側）に設けられる。

ダイオード２３は、パワートランジスタ３０（後述）がオフする際に、トランス２２に残留する磁気を、リセット巻線Ｌ３と伴にリセットするための素子である。ダイオード２３は、コンデンサ２１の接地側の端子と、リセット巻線Ｌ３との間に設けられる。また、パワートランジスタ３０がオフすると、ダイオード２３はオンし、ダイオード２３を流れる電流は、リセット巻線Ｌ３を流れる。この場合、パワートランジスタ３０のドレイン側の電圧Ｖｄｓは、整流電圧Ｖｒｅｃ１の２倍となる。

その後、トランス２２の１次側の１次コイルＬ１に流れるインダクタ電流ＩＬ１が負の方向に流れる。これにより、パワートランジスタ３０の寄生容量に蓄積された電荷は、放電される。そして、電圧Ｖｄｓは、整流電圧Ｖｒｅｃ１となる。なお、ＡＣ－ＤＣコンバータ１０の動作の詳細は後述する。

制御ブロック２４は、インダクタ電流ＩＬ１を制御することにより、トランス２２の２次側の２次コイルＬ２に生じる電圧を制御する。

ダイオード５０は、トランス２２の２次コイルＬ２からのインダクタ電流ＩＬ２を整流し、コイルＬｄを介してコンデンサ５２に供給する。同様に、ダイオード５１は、２次コイルＬ２からのインダクタ電流ＩＬ３を整流し、コイルＬｄを介してコンデンサ５２に供給する。コンデンサ５２は、ダイオード５０，５１からの電流により充電されるため、コンデンサ５２の端子間には出力電圧Ｖｏｕｔが発生する。

定電圧回路５３は、一定の直流電圧を生成する回路であり、例えば、シャントレギュレータを用いて構成される。

発光ダイオード５４は、出力電圧Ｖｏｕｔと、定電圧回路５３の出力との差に応じた強度の光を発光する素子であり、後述するフォトトランジスタ４０とともに、フォトカプラを構成する。本実施形態では、出力電圧Ｖｏｕｔのレベルが高くなると、発光ダイオード５４からの光の強度は強くなる。

＜＜＜制御ブロック２４の概要＞＞＞
制御ブロック２４は、ＡＣ－ＤＣコンバータ１０を制御するための回路ブロックである。制御ブロック２４は、パワートランジスタ３０、抵抗３１，３３，３５，４１、制御ＩＣ（Integrated Circuit）３２、コンデンサ３４，３６，３７，３９、ダイオード３８、及びフォトトランジスタ４０を含んで構成される。

パワートランジスタ３０は、負荷１１へ供給する電力を制御するためのＮＭＯＳトランジスタであり、１次コイルに流れるインダクタ電流ＩＬ１を制御する。なお、本実施形態では、パワートランジスタ３０は、ＭＯＳ（Metal Oxide Semiconductor）トランジスタであることとしたがこれに限られない。パワートランジスタ３０は、電力を制御できるトランジスタであれば、例えば、バイポーラトランジスタ等であっても良い。

抵抗３１は、パワートランジスタ３０がオンの際に１次コイルＬ１に流れるインダクタ電流ＩＬ１（つまり、パワートランジスタ３０に流れる電流）を検出するための抵抗である。抵抗３１の一端は、パワートランジスタ３０のソース電極に接続されるとともに接地され、他端は、ダイオード２３のアノードに接続される。

制御ＩＣ３２は、出力電圧Ｖｏｕｔを生成するため、パワートランジスタ３０をスイッチングする集積回路である。具体的には、制御ＩＣ３２は、帰還電圧Ｖｆｂに基づいて、パワートランジスタ３０をスイッチングする。

なお、制御ＩＣ３２の詳細については後述するが、制御ＩＣ３２には、端子ＣＳ，ＦＢ，ＶＦ，ＯＵＴ，ＶＣＣ，ＲＴ，ＧＮＤが設けられている。なお、パワートランジスタ３０のゲート電極は、端子ＯＵＴに接続され、パワートランジスタ３０は、駆動電圧Ｖｇによりスイッチングされる。また、実際の制御ＩＣ３２には、他の端子も設けられているが、説明の便宜上省略されている。なお、端子ＧＮＤは、抵抗３１を介して接地されている。

コンデンサ３４は、一端が端子ＣＳと接続され、他端が抵抗３１を介して接地と接続され、インダクタ電流ＩＬ１が流れることにより生じる抵抗３１の電圧が抵抗３３を介して印加される。なお、抵抗３３とコンデンサ３４は、ローパスフィルタを構成し、端子ＣＳの電圧Ｖｃｓを安定化させる。

コンデンサ３６は、一端が端子ＶＦと接続され、他端が抵抗３１を介して接地と接続され、駆動電圧Ｖｇが抵抗３５を介して印加される。なお、抵抗３５とコンデンサ３６は、ローパスフィルタを構成し、端子ＶＦの電圧Ｖｖｆを安定化させる。なお、電圧Ｖｖｆは、駆動信号Ｖｑ１（後述）の周期のうち、パワートランジスタ３０がオンとなる期間に応じた電圧である。

コンデンサ３７は、一端が端子ＶＣＣと接続され、他端が抵抗３１を介して接地と接続される。また、ダイオード３８は、アノードが補助コイルＬ４に接続され、カソードは端子ＶＣＣに接続される。

また、補助コイルＬ４に生じる電圧Ｖａは、ダイオード３８を介してコンデンサ３７に印加される。なお、端子ＶＣＣには、パワートランジスタ３０がオンの際に補助コイルＬ４の電圧Ｖａに基づく電圧が印加されるコンデンサ３７が接続されており、この電圧が電源電圧Ｖｃｃとなる。

コンデンサ３９は、一端が端子ＦＢと接続され、他端が抵抗３１を介して接地と接続され、端子ＦＢの電圧Ｖｆｂを安定化させる。また、電圧Ｖｆｂは、出力電圧Ｖｏｕｔに応じた帰還電圧であり、端子ＦＢに印加される。

フォトトランジスタ４０は、一端が端子ＦＢと接続され、他端が抵抗３１を介して接地と接続され、発光ダイオード５４からの光を受ける。また、フォトトランジスタ４０は、発光ダイオード５４が発光する光の強度が強くなると、より大きなシンク電流Ｉａを端子ＦＢに流す。その結果、詳細は後述するが、帰還電圧Ｖｆｂは低下する。

また、端子ＲＴには、抵抗４１の一端が接続される。抵抗４１他端は抵抗３１を介して接地に接続される。なお、抵抗４１は、「第１抵抗」に相当し、端子ＲＴは、「第１端子」に相当する。

＜＜＜ＡＣ－ＤＣコンバータ１０から出力される出力電圧Ｖｏｕｔの垂下特性＞＞＞
詳細は後述するが、本実施形態のＡＣ－ＤＣコンバータ１０は、負荷１１に電力を供給する。そして、負荷１１に負荷電流Ｉｏｕｔが多く流れる（すなわち、負荷１１の状態が重負荷となる。）場合に、ＡＣ－ＤＣコンバータ１０が目的レベルＶｏｕｔ_ｔａｒｇｅｔの出力電圧Ｖｏｕｔを出力し続けると、負荷１１が破壊される可能性がある。このような場合、一般的に、ＡＣ－ＤＣコンバータ１０は、出力電圧Ｖｏｕｔに垂下特性を持たせることがある。

なお、「負荷１１の状態が重負荷」とは、例えば、負荷１１に流れる負荷電流Ｉｏｕｔの電流値が所定値（例えば、１Ａ）より大きい場合を指す。なお、この場合の所定値（例えば、１Ａ）は、所定値Ｉｏｕｔ_ｌｉｍｉｔ（後述）より小さい。また、「負荷１１の状態が過負荷」とは、例えば、負荷１１に流れる負荷電流Ｉｏｕｔの電流値が所定値Ｉｏｕｔ_ｌｉｍｉｔより大きい場合を指す。

また、「負荷１１の状態が軽負荷」とは、例えば、負荷１１に流れる負荷電流Ｉｏｕｔの電流値が所定値（例えば、１Ａ）未満の場合を指す。また、「負荷１１の状態が無負荷」とは、負荷１１に流れる負荷電流Ｉｏｕｔの電流値が極めて小さいか、０（ゼロ）Ａである場合を指す。また、負荷１１の状態が重負荷か軽負荷かを判定するための負荷電流Ｉｏｕｔの電流値は、例えば、１Ａであると説明したが、この電流値は、様々に設定され得る。

ＡＣ－ＤＣコンバータ１０は、図２に示すように、負荷電流Ｉｏｕｔが所定値Ｉｏｕｔ_ｌｉｍｉｔより小さい場合、出力電圧Ｖｏｕｔを目的レベルＶｏｕｔ_ｔａｒｇｅｔに維持する。一方、負荷電流Ｉｏｕｔが所定値Ｉｏｕｔ_ｌｉｍｉｔより大きい場合、ＡＣ－ＤＣコンバータ１０は、出力電圧Ｖｏｕｔを低下させる。

＜＜＜制御ＩＣ３２の構成＞＞＞
図３は、制御ＩＣ３２の構成の一例を示す図である。制御ＩＣ３２は、出力電圧Ｖｏｕｔを生成すべく、帰還電圧Ｖｆｂに基づいてパワートランジスタ３０をスイッチングする。

制御ＩＣ３２は、低電圧保護回路（ＵＶＬＯ）６０、内部電源（ＲＥＧ）６１、抵抗６２、信号生成回路６３、コンパレータ６４，６８，３００、検出回路６５、発振回路６６、駆動信号出力回路６７、及びバッファ６９を含んで構成される。

＝＝低電圧保護回路６０＝＝
低電圧保護回路６０は、電源電圧Ｖｃｃに基づいて信号ｒｓｔを出力する。具体的には、低電圧保護回路６０は、電圧Ｖｃｃのレベルが所定レベルＶｏｆｆとなると、パワートランジスタ３０のスイッチングを停止させる“Ｌ”レベルの信号ｒｓｔを出力する。

一方、低電圧保護回路６０は、電圧Ｖｃｃのレベルが所定レベルＶｏｆｆより高い所定レベルＶｏｎとなると、パワートランジスタ３０のスイッチングを許可する“Ｈ”レベルの信号ｒｓｔを出力する。

＝＝内部電源６１＝＝
内部電源６１は、電源電圧Ｖｃｃに基づいて電源電圧Ｖｄｄを出力する。

＝＝抵抗６２＝＝
抵抗６２は、帰還電圧Ｖｆｂを生成するための素子であり、一端に電源電圧Ｖｄｄが印加され、他端は、端子ＦＢに接続される。また、抵抗６２には、シンク電流Ｉａが流れ、抵抗６２に生じる電圧に基づいて、帰還電圧Ｖｆｂは生成される。

具体的には、図１の発光ダイオード５４からの光の強度が増加すると、フォトトランジスタ４０は、大きなシンク電流Ｉａを端子ＦＢに流す。そのため、抵抗６２に生じる電圧は大きくなり、帰還電圧Ｖｆｂは低下する。

＝＝信号生成回路６３＝＝
信号生成回路６３は、発振回路６６（後述）の発振周波数Ｆｏｓｃを設定する信号を出力する。具体的には、信号生成回路６３は、端子ＲＴに接続される抵抗４１の抵抗値Ｒｒｔに応じて、発振信号Ｖｃｔ，ｏｓｃ_ｏｕｔ（後述）の発振周波数Ｆｏｓｃを設定する信号Ｆ１～Ｆ３を出力する。

図４は、信号生成回路６３の構成の一例を示す図である。信号生成回路６３は、定電流源８０、変換回路８１を含んで構成される。定電流源８０は、端子ＲＴを介して抵抗４１に定電流Ｉｒｔを供給する。

変換回路８１は、端子ＲＴに接続される抵抗４１の抵抗値Ｒｒｔに応じた電圧Ｖｒｔを、発振信号Ｖｃｔ，ｏｓｃ_ｏｕｔ（後述）の発振周波数Ｆｏｓｃを設定する信号Ｆ１～Ｆ３に変換する。アナログ・デジタル変換器としての変換回路８１は、コンパレータ８２～８４を含んで構成される。

コンパレータ８２～８４は、それぞれ抵抗４１に生じる電圧Ｖｒｔを、基準電圧と比較して信号Ｆ１～Ｆ３を出力する。具体的には、抵抗４１の抵抗値Ｒｒｔに応じた電圧Ｖｒｔが基準電圧Ｖｒｅｆ_ｆ１より高い場合、コンパレータ８２は、ハイレベル（以下、“Ｈ”レベルとする）の信号Ｆ１を出力する。一方、電圧Ｖｒｔが基準電圧Ｖｒｅｆ_ｆ１より低い場合、コンパレータ８２は、ローレベル（以下、“Ｌ”レベルとする）の信号Ｆ１を出力する。

同様に、電圧Ｖｒｔが基準電圧Ｖｒｅｆ_ｆ２より高い場合、コンパレータ８３は、“Ｈ”レベルの信号Ｆ２を出力する。一方、電圧Ｖｒｔが基準電圧Ｖｒｅｆ_ｆ２より低い場合、コンパレータ８３は、“Ｌ”レベルの信号Ｆ２を出力する。

そして、電圧Ｖｒｔが基準電圧Ｖｒｅｆ_ｆ３より高い場合、コンパレータ８４は、“Ｈ”レベルの信号Ｆ３を出力する。一方、電圧Ｖｒｔが基準電圧Ｖｒｅｆ_ｆ３より低い場合、コンパレータ８４は、“Ｌ”レベルの信号Ｆ３を出力する。ここで、基準電圧Ｖｒｅｆ_ｆ１＞基準電圧Ｖｒｅｆ_ｆ２＞基準電圧Ｖｒｅｆ_ｆ３である。

以上から、抵抗４１の抵抗値Ｒｒｔが抵抗値Ｒｒｔ０～Ｒｒｔ３の何れかとなる場合、図５に示すように、信号生成回路６３は、抵抗値Ｒｒｔに応じて信号Ｆ１～Ｆ３を出力する。なお、抵抗値Ｒｒｔは、「第１抵抗値」に相当する。

ここで、抵抗値Ｒｒｔは、Ｒｒｔ０＞Ｒｒｔ１＞Ｒｒｔ２＞Ｒｒｔ３となるよう設定され、抵抗値Ｒｒｔに応じた電圧Ｖｒｔは、信号生成回路６３が図５に示すような信号Ｆ１～Ｆ３を出力できるよう定まる。なお、信号Ｆ１～Ｆ３と、発振周波数Ｆｏｓｃとの関係は後述する。また、信号Ｆ１～Ｆ３は、「デジタル値」に相当する。

＝＝コンパレータ６４＝＝
図３に戻り、コンパレータ６４について説明する。コンパレータ６４は、インダクタ電流ＩＬ１に応じて生じる電圧Ｖｃｓでパワートランジスタ３０に流れる過電流を検出し、パワートランジスタに流れる電流が過電流か否かを検出する。なお、パワートランジスタ３０及び抵抗３１の接続点が接地されているため、電圧Ｖｃｓは、負電圧となる。

具体的には、電圧Ｖｃｓが基準電圧Ｖｒｅｆ_ｏｃｐより低下すると、すなわち、インダクタ電流ＩＬ１に応じて抵抗３１に生じる負電圧が基準電圧Ｖｒｅｆ_оｃｐより低下すると、コンパレータ６４は、過電流を検出したことを示す信号оｃｐを出力する。

一方、電圧Ｖｃｓが基準電圧Ｖｒｅｆ_оｃｐより高い場合、コンパレータ６４は、過電流を検出しないことを示す信号оｃｐを出力する。なお、電圧Ｖｃｓが負電圧であるため、基準電圧Ｖｒｅｆ_оｃｐも負電圧である。

また、図３においては、説明の便宜上、基準電圧Ｖｒｅｆ_оｃｐが負電圧であるとした。しかしながら、電圧Ｖｃｓをレベルシフトし正電圧とし、正電圧である電圧Ｖｃｓと、正電圧である基準電圧Ｖｒｅｆ_ｏｃｐとを比較することとしてもよい。なお、コンパレータ６４は、「第２検出回路」に相当し、信号ｏｃｐは、「検出結果」に相当する。

＝＝検出回路６５＝＝
検出回路６５は、図１の負荷１１の状態が過負荷か否かを検出する。具体的には、コンパレータ６４が過電流を検出したことを示す信号ｏｃｐを出力するか、帰還電圧Ｖｆｂが基準電圧Ｖｔｈｏｌｐ_ｈ（後述）を超える場合、検出回路６５は、過負荷を示す信号ｏｌｐを出力する。

一方、コンパレータ６４が過電流を検出しないことを示す信号ｏｃｐを出力し、かつ帰還電圧Ｖｆｂが基準電圧Ｖｔｈｏｌｐ_ｈ（後述）を超えない場合、検出回路６５は、過負荷でないことを示す信号ｏｌｐを出力する。

図６は、検出回路６５の構成の一例を示す図である。検出回路６５は、ヒステリシスコンパレータ９０、及び出力回路９１を含んで構成される。

＝＝＝＝ヒステリシスコンパレータ９０＝＝＝＝
ヒステリシスコンパレータ９０は、帰還電圧Ｖｆｂに基づいて負荷１１の状態が過負荷であるか否かを検出する。具体的には、ヒステリシスコンパレータ９０は、基準電圧Ｖｔｈｏｌｐから高い基準電圧Ｖｔｈｏｌｐ＿ｈ、及び基準電圧Ｖｔｈｏｌｐ_ｈより低い基準電圧Ｖｔｈｏｌｐ_ｌを生成する。そして、ヒステリシスコンパレータ９０は、帰還電圧Ｖｆｂと、基準電圧Ｖｔｈｏｌｐ_ｈとを比較する。

そして、帰還電圧Ｖｆｂが基準電圧Ｖｔｈｏｌｐ_ｈを超える場合、ヒステリシスコンパレータ９０は、過負荷を示す信号を出力する。一方、帰還電圧Ｖｆｂが基準電圧Ｖｔｈｏｌｐ_ｈを超えない場合、ヒステリシスコンパレータ９０は、過負荷でないことを示す信号を出力する。また、帰還電圧Ｖｆｂが基準電圧Ｖｔｈｏｌｐ_ｌより低い場合、ヒステリシスコンパレータ９０は、過負荷でないことを示す信号を出力する。なお、基準電圧Ｖｔｈｏｌｐ_ｈは、「第３電圧」に相当し、ヒステリシスコンパレータ９０は、「比較回路」に相当する。

＝＝＝＝出力回路９１＝＝＝＝
出力回路９１は、ヒステリシスコンパレータ９０の比較結果、又は信号ｏｃｐに基づいて負荷１１の状態が過負荷か否かを示す信号ｏｌｐを出力する。具体的には、ヒステリシスコンパレータ９０が過負荷を示す信号を出力するか、又は図３のコンパレータ６４が過電流を示す信号ｏｃｐを出力すると、出力回路９１は、過負荷を示す信号ｏｌｐを出力する。一方、ヒステリシスコンパレータ９０が過負荷でないことを示す信号を出力し、かつコンパレータ６４が過電流でないことを示す信号ｏｃｐを出力すると、出力回路９１は、過負荷でないことを示す信号ｏｌｐを出力する。

出力回路９１は、Ｄフリップフロップ９２，９５、ＯＲ素子９３、インバータ９４を含んで構成される。Ｄフリップフロップ９２は、図１のパワートランジスタ３０に過電流が流れるか否かに基づいて負荷１１の状態が過負荷であるか否かを検出する。具体的には、パワートランジスタ３０がオフする際に（すなわち、図３の信号Ｖｑ１（後述）の立下り時に）、コンパレータ６４が過電流を示す信号ｏｃｐを出力している場合、Ｄフリップフロップ９２は、過負荷を示す信号を出力する。

一方、パワートランジスタ３０がオフする際に、コンパレータ６４が過電流でないことを示す信号ｏｃｐを出力している場合、Ｄフリップフロップ９２は、過負荷でないことを示す信号を出力する。以上、図３の低電圧保護回路６０が“Ｈ”レベルのリセット信号ｒｓｔを出力する場合について上述した。一方、低電圧保護回路６０が“Ｌ”レベルのリセット信号ｒｓｔを出力すると、Ｄフリップフロップ９２は、過負荷でないことを示す信号を出力するよう、リセットされる。

ＯＲ素子９３は、ヒステリシスコンパレータ９０及びＤフリップフロップ９２の出力に基づいて、過負荷を示す信号を出力する。具体的には、ヒステリシスコンパレータ９０又はＤフリップフロップ９２の何れかが、過負荷を示す信号を出力している場合、ＯＲ素子９３は、過負荷を示す信号を出力する。

一方、ヒステリシスコンパレータ９０又はＤフリップフロップ９２の何れも、過負荷でないことを示す信号を出力する場合、ＯＲ素子９３は、過負荷でないことを示す信号を出力する。

インバータ９４は、信号Ｖｑ１の論理レベルを反転させ、Ｄフリップフロップ９５のクロック信号を出力する。

Ｄフリップフロップ９５は、ＯＲ素子９３の出力に基づいて過負荷か否かを検出する。具体的には、パワートランジスタ３０がオンする際に（すなわち、信号Ｖｑ１の立ち上がり時に）、ＯＲ素子９３が過負荷を示す信号を出力していると、Ｄフリップフロップ９５は、過負荷を示す信号ｏｌｐを出力する。

一方、パワートランジスタ３０がオンする際に、ＯＲ素子９３が過負荷でないことを示す信号を出力していると、Ｄフリップフロップ９５は、過負荷でないことを示す信号ｏｌｐを出力する。以上、図３の低電圧保護回路６０が“Ｈ”レベルのリセット信号ｒｓｔを出力する場合について上述した。一方、低電圧保護回路６０が“Ｌ”レベルのリセット信号ｒｓｔを出力すると、Ｄフリップフロップ９５は、過負荷でないことを示す信号ｏｌｐを出力するよう、リセットされる。なお、検出回路６５は、「第１検出回路」に相当し、出力回路９１は、「第２出力回路」に相当し、信号ｏｌｐは、「検出結果」に相当する。

＝＝発振回路６６＝＝
図３に戻り、発振回路６６について説明する。発振回路６６は、抵抗４１の抵抗値に応じた周期の発振信号Ｖｃｔ，ｏｓｃ_ｏｕｔを出力する。具体的には、図１の負荷１１の状態が過負荷でない場合、発振回路６６は、抵抗４１の抵抗値Ｒｒｔと、帰還電圧Ｖｆｂとに基づいて発振信号Ｖｃｔ，ｏｓｃ_ｏｕｔを出力する。

一方、負荷１１の状態が過負荷である場合、発振回路６６は、抵抗４１の抵抗値Ｒｒｔと、電圧Ｖｖｆとに基づいて発振信号Ｖｃｔ，ｏｓｃ_ｏｕｔを出力する。

図７は、発振回路６６の構成の一例を示す図である。発振回路６６は、電流出力回路１００，１０１、出力回路１０２を含んで構成される。電流出力回路１００は、抵抗４１の抵抗値Ｒｒｔと、電圧Ｖ１とに基づいて、電流Ｉｂ０，Ｉｂ１を出力する。

＝＝＝電流出力回路１００＝＝＝
図８は、電流出力回路１００の構成の一例を示す図である。電流出力回路１００は、抵抗４１の抵抗値Ｒｒｔに応じた信号Ｆ１～Ｆ３に基づいて、電圧Ｖ１に応じた電流Ｉｂ０，Ｉｂ１を出力する。

電流出力回路１００は、オペアンプ１１０、ＮＰＮトランジスタ１１１、可変抵抗１１２、ＰＭＯＳトランジスタ１１３～１１５を含んで構成される。

オペアンプ１１０の非反転入力端子には、電圧Ｖ１が印可される。オペアンプ１１０の反転入力端子には、ＮＰＮトランジスタ１１１と、ＰＭＯＳトランジスタ１１３とに流れる電流Ｉａ０を検出するための可変抵抗１１２の一端と、ＮＰＮトランジスタ１１１のエミッタ端子が接続される。

オペアンプ１１０は、反転入力端子の電圧が、非反転入力端子に印加される電圧Ｖ１となるよう、ＮＰＮトランジスタ１１１を制御する。

また、可変抵抗１１２は、信号Ｆ１～Ｆ３に応じて抵抗値Ｒ１となる。そして、可変抵抗１１２は、抵抗１２０～１２３、ＮＭＯＳトランジスタ１２４～１２６を含んで構成される。

また、可変抵抗１１２の抵抗値Ｒ１は、図４の信号生成回路６３からの信号Ｆ１～Ｆ３に応じて変化する。具体的には、図５に示すように、信号Ｆ１～Ｆ３が順に“Ｌ”レベルとなり、信号Ｆ１～Ｆ３のうち“Ｌ”レベルである信号が多いほど、段階的に抵抗値Ｒ１が大きくなる。なお、可変抵抗１１２は、「第２抵抗」に相当し、抵抗値Ｒ１は、「第２抵抗値」に相当する。

オペアンプ１１０の制御により、可変抵抗１１２には電圧Ｖ１が印加され、ダイオード接続されたＰＭＯＳトランジスタ１１３には、電圧Ｖ１と、可変抵抗１１２の抵抗値Ｒ１とで定める電流Ｉａ０が流れることになる。

また、ＰＭＯＳトランジスタ１１３と、ＰＭＯＳトランジスタ１１４とは、カレントミラー回路を構成する。このため、ＰＭＯＳトランジスタ１１４には、ＰＭＯＳトランジスタ１１３に流れる電流Ｉａ０に応じた電流Ｉｂ０が流れることになる。

すなわち、ＰＭＯＳトランジスタ１１３，１１４は、図１の抵抗４１の抵抗値Ｒｒｔに基づいて、電流Ｉｂ０を出力する。言い換えれば、ＰＭＯＳトランジスタ１１３，１１４は、抵抗値Ｒ１と、電圧Ｖ１とに応じた電流Ｉｂ０を出力する。なお、電圧Ｖ１は、「第１電圧」に相当し、電流Ｉｂ０は、「第１電流」に相当し、ＰＭＯＳトランジスタ１１３，１１４は、「第１電流源」に相当する。

同様に、ＰＭＯＳトランジスタ１１３と、ＰＭＯＳトランジスタ１１５とは、カレントミラー回路を構成する。このため、ＰＭＯＳトランジスタ１１５には、ＰＭＯＳトランジスタ１１３に流れる電流Ｉａ０に応じた電流Ｉｂ１が流れることになる。

すなわち、ＰＭＯＳトランジスタ１１３，１１５は、電流Ｉｂ１を出力する。なお、電流Ｉｂ１は、「第３電流」に相当し、ＰＭＯＳトランジスタ１１３，１１５は、「第３電流源」に相当する。

なお、ＰＭＯＳトランジスタ１１５のトランジスタサイズは、ＰＭＯＳトランジスタ１１４のトランジスタサイズより十分に小さいものとし、結果として電流Ｉｂ１は電流Ｉｂ０より十分に小さいものとする。

また、可変抵抗１１２の抵抗値Ｒ１は、信号Ｆ１～Ｆ３のうち“Ｌ”レベルである信号が多いほど、段階的に大きくなるため、結果として、信号Ｆ１～Ｆ３に応じて電流Ｉａ０，Ｉｂ０，Ｉｂ１は段階的に小さくなる。

＝＝＝電流出力回路１０１＝＝＝
図９は、電流出力回路１０１の構成の一例を示す図である。電流出力回路１０１は、信号ｏｌｐと、帰還電圧Ｖｆｂと、電圧Ｖｖｆとに基づいて電流Ｉｂ２を出力する。具体的には、図１の負荷１１の状態が過負荷でない場合、電流出力回路１０１は、帰還電圧Ｖｆｂに基づいて電流Ｉｂ２を出力する。一方、負荷１１の状態が過負荷である場合、電流出力回路１０１は、電圧Ｖｖｆに基づいて電流Ｉｂ２を出力する。

電流出力回路１０１は、電圧変換回路１３０，１３１、調整回路１３２、可変抵抗１３３、ＰＭＯＳトランジスタ１３４，１３５を含んで構成される。

＝＝＝＝電圧変換回路１３０＝＝＝＝
電圧変換回路１３０は、帰還電圧Ｖｆｂを電圧Ｖｆｂ２に変換する。具体的には、電圧変換回路１３０は、負荷１１の状態が軽負荷となると、電圧Ｖｆｂ２のレベルがオペアンプ１８０（後述）に入力される電圧Ｖ０と同レベルとなるよう、帰還電圧Ｖｆｂのレベルを電圧Ｖｆｂ２のレベルへと変換する。

電圧変換回路１３０は、オペアンプ１４０、抵抗１４１，１４２を含んで構成される。オペアンプ１４０の非反転入力端子には、帰還電圧Ｖｆｂ２が入力される。一方、オペアンプ１４０の反転入力端子には、一端がオペアンプ１４０の出力に接続される抵抗１４１と、一端に電圧Ｖｒｅｆ_ｏｆｆｓｅｔが印加された抵抗１４２との接続点の電圧が印加される。

そして、電圧Ｖｆｂが低下すると、抵抗１４１及び抵抗１４２の接続点の電圧は低下し、結果として電圧Ｖｆｂ２も低下する。一方、電圧Ｖｆｂが上昇すると、抵抗１４１及び抵抗１４２の接続点の電圧は上昇し、結果として電圧Ｖｆｂ２も上昇する。なお、負荷１１が軽負荷となり、電圧Ｖｆｂが、電圧Ｖｆｂ２_ｖ０となると、電圧Ｖｆｂ２が、オペアンプ１８０に入力される電圧Ｖ０と同じレベルの電圧となるよう、電圧変換回路１３０は設計されている。

＝＝＝＝電圧変換回路１３１＝＝＝＝
電圧変換回路１３１は、電圧Ｖｖｆを電圧Ｖｖｆ２に変換する。具体的には、電圧変換回路１３１は、負荷１１の状態が軽負荷となると、電圧Ｖｖｆ２のレベルがオペアンプ１８０に入力される電圧Ｖ０と同レベルとなるよう、電圧Ｖｖｆのレベルを電圧Ｖｖｆ２のレベルへと変換する。

電圧変換回路１３１は、電流源１５０、ＰＮＰトランジスタ１５１、ＮＰＮトランジスタ１５２、抵抗１５３，１５４を含んで構成される。

ＰＮＰトランジスタ１５１は、ベース電極に電圧Ｖｖｆが印加され、コレクタ電極には、電流源１５０が接続される。そして、エミッタ電極は接地される。電圧Ｖｖｆが低下すると、電流源１５０からの電流は、ＰＮＰトランジスタ１５１を介して接地へと流れる。結果として、電流源１５０と、ＰＮＰトランジスタ１５１との接続点の電圧は低下する。

そして、電流源１５０と、ＰＮＰトランジスタ１５１との接続点の電圧が低下すると、ＮＰＮトランジスタ１５２のオン抵抗が上昇し、直列に接続される抵抗１５３及び抵抗１５４に流れる電流は減少する。結果として、抵抗１５３と、抵抗１５４との接続点に生じる電圧Ｖｖｆ２は、低下する。

一方、電圧Ｖｖｆが上昇すると、電圧Ｖｖｆが低下した場合とは逆に電圧Ｖｖｆ２は上昇する。なお、負荷１１が過負荷であると判定され、電圧Ｖｖｆが、電圧Ｖｖｆ２_ｖ０となると、電圧Ｖｖｆ２が、オペアンプ１８０に入力される電圧Ｖ０と同じレベルの電圧となるよう、電圧変換回路１３１は設計されている。

＝＝＝＝調整回路１３２＝＝＝＝
調整回路１３２は、電流Ｉｂ２の電流値を調整する。具体的には、調整回路１３２は、図１の負荷１１の状態が過負荷となると、電圧Ｖｖｆに基づいて、電流Ｉｂ２が小さくなるよう電圧Ｖ２のレベルを調整することにより電流Ｉｂ２を調整する。一方、調整回路１３２は、負荷１１の状態が重負荷でない場合に出力電圧Ｖｏｕｔが上昇すると、帰還電圧Ｖｆｂに基づいて、電流Ｉｂ２が小さくなるよう電圧Ｖ２のレベルを調整することにより電流Ｉｂ２を調整する。

＝＝＝＝＝選択回路１６０＝＝＝＝＝
調整回路１３２は、選択回路１６０、出力回路１６１を含んで構成される。選択回路１６０は、負荷１１の状態が過負荷でないと、電圧Ｖｆｂ２を選択し、負荷１１の状態が過負荷になると、電圧Ｖｖｆ２を選択する。選択回路１６０は、アナログスイッチ１７０，１７１、インバータ１７２を含んで構成される。

検出回路６５が過負荷でないことを示す信号ｏｌｐを出力すると、アナログスイッチ１７０は、電圧Ｖｆｂ２をオペアンプ１８０に出力する。一方、検出回路６５が過負荷であることを示す信号ｏｌｐを出力すると、アナログスイッチ１７０は、電圧Ｖｆｂ２をオペアンプ１８０に出力しない。

また、検出回路６５が過負荷でないことを示す信号ｏｌｐを出力すると、アナログスイッチ１７１は、電圧Ｖｖｆ２をオペアンプ１８０に出力しない。一方、検出回路６５が過負荷であることを示す信号ｏｌｐを出力すると、アナログスイッチ１７１は、電圧Ｖｖｆ２をオペアンプ１８０に出力する。

インバータ１７２は、信号ｏｌｐの論理レベルを反転し、アナログスイッチ１７０，１７１に出力する。

＝＝＝＝＝出力回路１６１＝＝＝＝＝
出力回路１６１は、選択回路１６０で選択された電圧に基づいて電圧Ｖ２を出力する。具体的には、出力回路１６１は、電圧Ｖ０、及び選択回路１６０で選択された電圧のうち電流Ｉｂ２が小さくなる電圧を電圧Ｖ２として出力する。

出力回路１６１は、オペアンプ１８０、ＮＰＮトランジスタ１８１を含んで構成される。オペアンプ１８０は、電圧Ｖ０と、選択回路１６０で選択された電圧とに基づいて、ＮＰＮトランジスタ１８１と可変抵抗１３３の接続点の電圧を電圧Ｖ２にする。

オペアンプ１８０の１つ目の非反転入力端子には、電圧Ｖ０が印可され、２つ目の非反転入力端子には、選択回路１６０で選択された電圧が印加される。オペアンプ１８０の反転入力端子には、ＮＰＮトランジスタ１８１と可変抵抗１３３の接続点の電圧（すなわち、電圧Ｖ２）が印加される。

オペアンプ１８０は、反転入力端子の電圧Ｖ２を、非反転入力端子に印加された電圧とする。そして、ＮＰＮトランジスタ１８１には、電圧Ｖ２と、可変抵抗１３３（後述）の抵抗値とに基づいた電流Ｉａ１が流れる。

また、電流出力回路１０１は、電圧Ｖ０と、選択回路１６０で選択された電圧とのうち低い方の電圧に基づいて電流Ｉｂ２を出力する。なお、出力回路１６１は、「第３出力回路」に相当し、電圧Ｖ０は、「所定電圧」に相当する。

＝＝＝＝可変抵抗１３３＝＝＝＝
可変抵抗１３３は、信号Ｆ１～Ｆ３に応じて抵抗値Ｒ２となる。可変抵抗１３３は、抵抗１９０～１９３、ＮＭＯＳトランジスタ１９４～１９６を含んで構成される。

また、可変抵抗１３３の抵抗値Ｒ２は、図４の信号生成回路６３からの信号Ｆ１～Ｆ３に基づいて可変抵抗１１２と同様に変化する。具体的には、後述するように電流Ｉｂ２は決まるため、信号Ｆ１～Ｆ３に応じて段階的に抵抗値Ｒ２が大きくなるにつれて電流Ｉａ１，Ｉｂ２は段階的に小さくなる。

なお、電流出力回路１００に印加される電圧Ｖ１と、電流出力回路１０１で用いられる電圧Ｖ０が同じである場合、可変抵抗１１２の抵抗値Ｒ１が、可変抵抗１３３の抵抗値Ｒ２より小さくなるよう、可変抵抗１１２，１３３は設計される。また、抵抗値Ｒ２は、「第３抵抗値」に相当し、可変抵抗１３３は、「第３抵抗」に相当する。

＝＝＝＝ＰＭＯＳトランジスタ１３４，１３５＝＝＝＝
ＰＭＯＳトランジスタ１３４，１３５は、カレントミラー回路を構成する。このため、ＰＭＯＳトランジスタ１３５には、ＰＭＯＳトランジスタ１３４に流れる電流Ｉａ１に応じた電流Ｉｂ２が流れることになる。

すなわち、ＰＭＯＳトランジスタ１３４，１３５は、図１の抵抗４１の抵抗値Ｒｒｔに基づいて、電流Ｉｂ０より小さい電流Ｉｂ２を出力する。言い換えれば、ＰＭＯＳトランジスタ１３４，１３５は、抵抗値Ｒ２と、電圧Ｖ２とに応じた電流Ｉｂ２を出力する。なお、電圧Ｖ２は、「第２電圧」に相当し、電流Ｉｂ２は、「第２電流」に相当し、ＰＭＯＳトランジスタ１３４，１３５は、「第２電流源」に相当する。

＝＝＝出力回路１０２＝＝＝
出力回路１０２は、電流Ｉｂ０～Ｉｂ２に基づいて発振信号Ｖｃｔ，ｏｓｃ_ｏｕｔを出力する。具体的には、出力回路１０２は、電流Ｉｂ０の電流値に応じたオン期間を有し、電流Ｉｂ２の電流値に応じたオフ期間を有する発振信号Ｖｃｔ，ｏｓｃ_ｏｕｔを出力する。

図１０は、出力回路１０２の構成の一例を示す図である。出力回路１０２は、加算回路２００、ＰＭＯＳトランジスタ２０１、ＮＭＯＳトランジスタ２０２、コンデンサ２０３、発振信号出力回路２０４、インバータ２０５を含んで構成される。

＝＝＝＝加算回路２００＝＝＝＝
加算回路２００は、電流Ｉｂ１と、電流Ｉｂ２とを加算し、電流Ｉｂ３とする。具体的には、加算回路２００は、図１の負荷１１の状態が軽負荷又は過負荷となると、低下する帰還電圧Ｖｆｂ又は電圧Ｖｖｆに基づいて出力される電流Ｉｂ２と、電圧Ｖ１に基づいて出力される電流Ｉｂ１とを加算する。

加算回路２００は、ＮＭＯＳトランジスタ２１０～２１３を含んで構成される。ＮＭＯＳトランジスタ２１０と、ＮＭＯＳトランジスタ２１１とは、カレントミラー回路を構成する。このため、ＮＭＯＳトランジスタ２１１には、ＮＭＯＳトランジスタ２１０に流れる電流Ｉｂ２に応じた電流が流れることになる。

また、ＮＭＯＳトランジスタ２１２と、ＮＭＯＳトランジスタ２１３とは、カレントミラー回路を構成する。このため、ＮＭＯＳトランジスタ２１３には、ＮＭＯＳトランジスタ２１２に流れる電流Ｉｂ１に応じた電流が流れることになる。

そして、ＮＭＯＳトランジスタ２１１のドレイン電極と、ＮＭＯＳトランジスタ２１３のドレイン電極とが接続されるノードにおいて、電流Ｉｂ１に応じた電流と、電流Ｉｂ２に応じた電流とが加算され、電流Ｉｂ３となる。なお、電流Ｉｂ３は、「第４電流」に相当する。

＝＝＝＝ＰＭＯＳトランジスタ２０１及びＮＭＯＳトランジスタ２０２＝＝＝＝
ＰＭＯＳトランジスタ２０１及びＮＭＯＳトランジスタ２０２は、コンデンサ２０３の充放電を制御する。具体的には、図１のパワートランジスタ３０のオン期間を定める発振信号ｏｓｃ_ｏｕｔが出力される間、ＰＭＯＳトランジスタ２０１がオンされる。そして、ＰＭＯＳトランジスタ２０１を介して電流Ｉｂ０が流れることによりコンデンサ２０３は充電される。

一方、パワートランジスタ３０のオフ期間を定める発振信号ｏｓｃ_ｏｕｔが出力される間、ＮＭＯＳトランジスタ２０２がオンされる。そして、ＮＭＯＳトランジスタ２０２を介して電流Ｉｂ３が流れることによりコンデンサ２０３は放電される。

＝＝＝＝コンデンサ２０３＝＝＝＝
コンデンサ２０３は、発振信号ｏｓｃ_ｏｕｔが定めるオン期間に電流Ｉｂ０で充電され、発振信号ｏｓｃ_ｏｕｔが定めるオフ期間に電流Ｉｂ３で放電される。そして、コンデンサ２０３には、電圧Ｖｃｔが生じる。

＝＝＝＝発振信号出力回路２０４＝＝＝＝
発振信号出力回路２０４は、コンデンサ２０３に生じる電圧Ｖｃｔに基づいて、発振信号ｏｓｃ_ｏｕｔを出力する。具体的には、電圧Ｖｃｔが電圧Ｖｒｅｆ_ｏｎとなると、発振信号出力回路２０４は、パワートランジスタ３０のオン期間を定める発振信号ｏｓｃ_ｏｕｔを出力する。一方、電圧Ｖｃｔが電圧Ｖｒｅｆ_ｏｆｆとなると、発振信号出力回路２０４は、パワートランジスタ３０のオフ期間を定める発振信号ｏｓｃ_ｏｕｔを出力する。なお、電圧Ｖｒｅｆ＿ｏｆｆは、電圧Ｖｔｈｏｌｐ＿ｈより低い。

発振信号出力回路２０４は、コンパレータ２２０，２２１、ＳＲフリップフロップ２２２を含んで構成される。コンパレータ２２０は、電圧Ｖｃｔが電圧Ｖｒｅｆ_ｏｆｆとなると、“Ｈ”レベルの信号を出力する。一方、コンパレータ２２０は、電圧Ｖｃｔが電圧Ｖｒｅｆ_ｏｆｆより低い場合、“Ｌ”レベルの信号を出力する。

コンパレータ２２１は、電圧Ｖｃｔが電圧Ｖｒｅｆ_ｏｎとなると、“Ｈ”レベルの信号を出力する。一方、コンパレータ２２１は、電圧Ｖｃｔが電圧Ｖｒｅｆ_ｏｎより高い場合、“Ｌ”レベルの信号を出力する。

ＳＲフリップフロップ２２２は、発振信号ｏｓｃ_ｏｕｔを出力する。具体的には、コンパレータ２２０が“Ｈ”レベルの信号を出力すると、ＳＲフリップフロップ２２２は、パワートランジスタ３０のオフ期間を定める、“Ｌ”レベルの発振信号ｏｓｃ_ｏｕｔを出力する。

一方、コンパレータ２２１が“Ｈ”レベルの信号を出力すると、ＳＲフリップフロップ２２２は、パワートランジスタ３０のオン期間を定める、“Ｈ”レベルの発振信号ｏｓｃ_ｏｕｔを出力する。

インバータ２０５は、ＰＭＯＳトランジスタ２０１及びＮＭＯＳトランジスタ２０２を制御する。具体的には、発振信号出力回路２０４が“Ｈ”レベルの発振信号ｏｓｃ_ｏｕｔを出力すると、インバータ２０５はＰＭＯＳトランジスタ２０１をオンする。

一方、発振信号出力回路２０４が“Ｌ”レベルの発振信号ｏｓｃ_ｏｕｔを出力すると、インバータ２０５はＮＭＯＳトランジスタ２０２をオンする。

図１１は、信号Ｆ１～Ｆ３と、発振周波数Ｆｏｓｃとの関係を示す図である。図５に示した通り、図１の抵抗４１の抵抗値Ｒｒｔが設定されると、信号生成回路６３は、抵抗値Ｒｒｔに応じて信号Ｆ１～Ｆ３を出力する。

そして、電流出力回路１００は、信号Ｆ１～Ｆ３のうち“Ｌ”レベルである信号が多いほど、段階的に小さくなる電流Ｉｂ０，Ｉｂ１を出力する。同様に、電流出力回路１０１は、信号Ｆ１～Ｆ３のうち“Ｌ”レベルである信号が多いほど、段階的に小さくなる電流Ｉｂ２を出力する。結果として、加算回路２００は、信号Ｆ１～Ｆ３のうち“Ｌ”レベルである信号が多いほど、段階的に小さくなる電流Ｉｂ３を出力する。

したがって、コンデンサ２０３を充放電する電流Ｉｂ０，Ｉｂ３が信号Ｆ１～Ｆ３のうち“Ｌ”レベルである信号が多いほど小さくなるため、電圧Ｖｃｔの周期は、信号Ｆ１～Ｆ３のうち“Ｌ”レベルである信号が多いほど長くなる。そのため、図１１に示すように、発振周波数Ｆｏｓｃは、信号Ｆ１～Ｆ３のうち“Ｌ”レベルである信号が多いほど、段階的に低くなる。

上述したように、発振周波数Ｆｏｓｃは、信号Ｆ１～Ｆ３に基づいて定まるが、電流Ｉｂ２は、信号Ｆ１～Ｆ３で決まるだけではなく、図１の負荷１１の状態が過負荷か否かに応じて、帰還電圧Ｖｆｂ又は電圧Ｖｖｆにも応じて決まる。

また、フォワード方式のＡＣ－ＤＣコンバータ１０において、パワートランジスタ３０がオフされる期間の間に、トランス２２の残留磁気が消去される必要がある。そのため、パワートランジスタ３０の最大オンデューティが決まっている。そして、最大オンデューティを遵守するため、電流Ｉｂ０が、電流Ｉｂ２及び電流Ｉｂ３より大きくなるよう、電流出力回路１００，１０１は設計される。なお、出力回路１０２は、「第１出力回路」に相当する。

図１２は、帰還電圧Ｖｆｂと、発振周波数Ｆｏｓｃとの関係を示す図である。負荷１１の状態が過負荷でない場合、図９の選択回路１６０は、電圧Ｖｆｂ２を選択し、電流出力回路１０１は、電圧Ｖｆｂ２に応じて電流Ｉｂ２を出力する。

この場合、負荷１１の状態が軽負荷になるにつれ、帰還電圧Ｖｆｂは低下する。そして、図１２に示すように、帰還電圧Ｖｆｂが低下し、電圧Ｖｆｂ２_ｖ０となり、電圧Ｖｆｂ２が電圧Ｖ０より低くなると、図９のオペアンプ１８０が電圧Ｖｆｂ２に基づいて電圧Ｖ２を下げるよう調整する。そのため、電流出力回路１０１は、電圧Ｖｆｂ２に応じて減少する電流Ｉｂ２を出力し、徐々に発振回路６６の発振周波数Ｆｏｓｃは発振周波数Ｆｏｓｃｘから低下する。なお、発振周波数Ｆｏｓｃｘは、抵抗４１の抵抗値Ｒｒｔ（すなわち、Ｒｒｔ０～Ｒｒｔ３）に応じて定まる。ここで、「ｘ」は、Ｒｒｔ０～Ｒｒｔ３のそれぞれに応じた「０～３」を表す。

なお、詳細は後述するが、帰還電圧Ｖｆｂが電圧Ｖｒｅｆ_ｓｔｏｐより低下する場合、図３のコンパレータ６８が図１のパワートランジスタ３０のスイッチングを停止させる信号ｓｔｏｐ０を出力する。そのため、帰還電圧Ｖｆｂが電圧Ｖｒｅｆ_ｓｔｏｐより低下する場合、パワートランジスタ３０のスイッチングは停止される。

図１３は、電圧Ｖｖｆと、発振周波数Ｆｏｓｃとの関係を示す図である。負荷１１の状態が過負荷である場合、選択回路１６０は、電圧Ｖｖｆ２を選択し、電流出力回路１０１は、電圧Ｖｖｆ２に応じて電流Ｉｂ２を出力する。

この場合、詳細は後述するが、負荷１１の状態が過負荷となることで、図１のトランス２２の２次側へより多くの電力を供給するため、パワートランジスタ３０に流れるインダクタ電流ＩＬ１は、より多くの直流オフセット成分を有して流れる。

なお、「直流オフセット成分」とは、パワートランジスタ３０がオンした瞬間に流れるインダクタ電流ＩＬ１の電流値を指す。また、パワートランジスタ３０がオンしている際のインダクタ電流ＩＬ１の電流値は、直流オフセット成分に、１次コイルＬ１のインダクタンス値と、整流電圧Ｖｒｅｃ１とに応じて、時間の経過と伴に増加する電流の電流値を足した電流値となる。

そのため、負荷１１の状態が過負荷となると、パワートランジスタ３０がオンしてから、図１のコンパレータ６４が過電流を検出するまでの期間が短くなる。したがって、負荷１１の状態が過負荷である場合、パワートランジスタ３０がオンとなる期間は短くなる。

また、電圧Ｖｖｆは、パワートランジスタ３０がオンとなる期間に応じた電圧であるため、負荷１１の状態が過負荷である場合、電圧Ｖｖｆは、徐々に低下する。そして、図１３に示すように、電圧Ｖｖｆが低下し、電圧Ｖｖｆが電圧Ｖｖｆ２_ｖ０となると、電圧Ｖｖｆ２が電圧Ｖ０より低くなり、図９のオペアンプ１８０が電圧Ｖｖｆ２に基づいて電圧Ｖ２を下げるよう調整する。そのため、電流出力回路１０１は、電圧Ｖｖｆ２に応じて減少する電流Ｉｂ２を出力し、徐々に発振回路６６の発振周波数Ｆｏｓｃは発振周波数Ｆｏｓｃｘから低下する。そして、詳細は後述するが、電圧Ｖｖｆが電圧Ｖｖｆ２＿ｌｏｗとなると、コンパレータ３００がパワートランジスタ３０のスイッチングを停止させる信号ｓｔｏｐ１を出力する。そのため、帰還電圧Ｖｖｆが電圧Ｖｖｆ２＿ｌｏｗより低下する場合、パワートランジスタ３０のスイッチングは停止される。

＝＝駆動信号出力回路６７＝＝
図３に戻り、駆動信号出力回路６７について説明する。駆動信号出力回路６７は、発振信号ｏｓｃ_ｏｕｔに基づいてパワートランジスタ３０をオンし、帰還電圧Ｖｆｂに基づいてパワートランジスタ３０をオフする駆動信号Ｖｑ１を出力する。

また、パワートランジスタ３０に流れるインダクタ電流ＩＬ１が過電流となり、コンパレータ６４が過電流を示す信号ｏｃｐを出力すると、駆動信号出力回路６７は、パワートランジスタ３０をオフする駆動信号Ｖｑ１を出力する。

駆動信号出力回路６７は、コンパレータ７０、ワンショット回路７１、ＳＲフリップフロップ７２，７３、ＡＮＤ素子７４を含んで構成される。

詳細は後述するが、発振回路６６が“Ｈ”レベルの発振信号ｏｓｃ_ｏｕｔを出力すると、パワートランジスタ３０はオンする。そして、発振信号Ｖｃｔが帰還電圧Ｖｆｂとなると、コンパレータ７０は、パワートランジスタ３０をオフする信号Ｖｒを出力する。

また、“Ｈ”レベルの発振信号ｏｓｃ_ｏｕｔに基づいて、ワンショット回路７１は、パルス信号Ｖｐ１を出力する。

ＳＲフリップフロップ７２のセット端子と、ＳＲフリップフロップ７３のリセット端子とには、パルス信号Ｖｐ１が入力される。

そのため、ワンショット回路７１がパルス信号Ｖｐ１を出力すると、ＳＲフリップフロップ７２のＱ出力、及びＳＲフリップフロップ７３のＱバー出力から、パワートランジスタ３０をオンする信号が出力される。

また、ＳＲフリップフロップ７２のリセット端子には、コンパレータ７０からの信号Ｖｒが入力され、ＳＲフリップフロップ７３のセット端子には、コンパレータ６４からの信号ｏｃｐが入力される。

そして、コンパレータ７０がパワートランジスタ３０をオフする信号Ｖｒを出力すると、ＳＲフリップフロップ７２のＱ出力から、パワートランジスタ３０をオフする信号が出力される。また、コンパレータ６４が過電流を示す信号ｏｃｐを出力すると、ＳＲフリップフロップ７３のＱバー出力から、パワートランジスタ３０をオフする信号が出力される。

発振回路６６からの発振信号ｏｓｃ_ｏｕｔ、ＳＲフリップフロップ７２のＱ出力、及びＳＲフリップフロップ７３のＱバー出力に基づいて、ＡＮＤ素子７４は、駆動信号Ｖｑ１を出力する。具体的には、“Ｈ”レベルの発振信号ｏｓｃ_ｏｕｔが入力されている間に、ＳＲフリップフロップ７２のＱ出力及びＳＲフリップフロップ７３のＱバー出力から、パワートランジスタ３０をオンする信号が出力されると、ＡＮＤ素子７４は、パワートランジスタ３０をオンする、“Ｈ”レベルの駆動信号Ｖｑ１を出力する。

一方、“Ｈ”レベルの発振信号ｏｓｃ_ｏｕｔが入力されている間に、コンパレータ７０がパワートランジスタ３０をオフする信号Ｖｒを出力すると、ＡＮＤ素子７４は、パワートランジスタ３０をオフする、“Ｌ”レベルの駆動信号Ｖｑ１を出力する。同様に、コンパレータ６４が過電流を示す信号ｏｃｐを出力すると、ＡＮＤ素子７４は、パワートランジスタ３０をオフする、“Ｌ”レベルの駆動信号Ｖｑ１を出力する。

なお、“Ｈ”レベルの発振信号ｏｓｃ_ｏｕｔが入力される場合について上述したが、“Ｌ”レベルの発振信号ｏｓｃ_ｏｕｔが入力されると、ＡＮＤ素子７４は、パワートランジスタ３０をオフする、“Ｌ”レベルの駆動信号Ｖｑ１を出力する。したがって、発振信号ｏｓｃ_ｏｕｔは、パワートランジスタ３０の最大オン幅を決める信号として機能する。すなわち、帰還電圧Ｖｆｂが上昇し、電圧Ｖｒｅｆ＿ｏｆｆとなると、パワートランジスタ３０のオン幅は最大オン幅となる。そして、帰還電圧Ｖｆｂが更に上昇し、電圧Ｖｔｈｏｌｐ＿ｈを超えると、検出回路６５は、過負荷を示す信号ｏｌｐを出力する。

＝＝コンパレータ６８＝＝
図１の負荷１１の状態が軽負荷となり、帰還電圧Ｖｆｂが所定レベルまで低下すると、コンパレータ６８は、パワートランジスタ３０のスイッチングを停止する。具体的には、帰還電圧Ｖｆｂが電圧Ｖｒｅｆ_ｓｔｏｐまで低下すると、コンパレータ６８は、パワートランジスタ３０のスイッチングを停止する信号ｓｔｏｐ０を出力する。一方、帰還電圧Ｖｆｂが電圧Ｖｒｅｆ_ｓｔｏｐより高いと、コンパレータ６８は、パワートランジスタ３０のスイッチングを行わせる信号ｓｔｏｐ０を出力する。

＝＝コンパレータ３００＝＝
負荷１１の状態が過負荷となり、帰還電圧Ｖｖｆが所定レベルまで低下すると、コンパレータ３００は、パワートランジスタ３０のスイッチングを停止する。具体的には、電圧Ｖｖｆが電圧Ｖｖｆ２＿ｌｏｗまで低下すると、コンパレータ３００は、パワートランジスタ３０のスイッチングを停止する信号ｓｔｏｐ１を出力する。一方、電圧Ｖｖｆが電圧Ｖｖｆ２＿ｌｏｗより高いと、コンパレータ３００は、パワートランジスタ３０のスイッチングを行わせる信号ｓｔｏｐ１を出力する。

＝＝バッファ６９＝＝
バッファ６９は、駆動信号Ｖｑ１に基づいて駆動電圧Ｖｇを出力する。具体的には、パワートランジスタ３０をオンする駆動信号Ｖｑ１に基づいて、バッファ６９は、駆動電圧Ｖｇのレベルを電源電圧Ｖｃｃのレベルに変化させる。

一方、パワートランジスタ３０をオフする駆動信号Ｖｑ１に基づいて、バッファ６９は、駆動電圧Ｖｇのレベルを接地電圧に変化させる。また、コンパレータ６８がパワートランジスタ３０のスイッチングを停止する信号ｓｔｏｐ０を出力すると、バッファ６９は、駆動電圧Ｖｇのレベルを接地電圧に変化させる。同様に、コンパレータ３００がパワートランジスタ３０のスイッチングを停止する信号ｓｔｏｐ１を出力すると、バッファ６９は、駆動電圧Ｖｇのレベルを接地電圧に変化させる。

＜＜＜負荷１１の状態が定格負荷である場合のＡＣ－ＤＣコンバータ１０の動作＞＞＞
図１４は、負荷１１の状態が定格負荷である場合の制御ＩＣ３２の動作の一例を示す図である。なお、インダクタ電流ＩＬ１により端子ＣＳに生じる電圧Ｖｃｓは負電圧であるが、図１４において、インダクタ電流ＩＬ１と同様に、電圧Ｖｃｓも併せて正電圧であるものとして描画されている。また、「負荷１１の状態が定格負荷」とは、ＡＣ－ＤＣコンバータ１０が設計上効率よく動作する負荷１１の状態を指す。

発振信号Ｖｃｔが電圧Ｖｒｅｆ_ｏｎとなる時刻ｔ０において、発振回路６６は、“Ｈ”レベルの発振信号ｏｓｃ_ｏｕｔを出力する。そのため、ワンショット回路７１はパルス信号Ｖｐ１を出力し、結果としてバッファ６９は、駆動電圧Ｖｇのレベルを電源電圧Ｖｃｃのレベルに変化させる。

駆動電圧Ｖｇのレベルが電源電圧Ｖｃｃのレベルに変化すると、パワートランジスタ３０はオンし、電圧Ｖｄｓは接地電圧となる。そして、１次コイルＬ１にはインダクタ電流ＩＬ１が流れ始める。インダクタ電流ＩＬ１が流れ始めると、１次コイルと、２次コイルは、巻き方向が同じであるため、ダイオード５０はオンし、インダクタ電流ＩＬ２が流れ始める。一方、ダイオード５１はオフしており、インダクタ電流ＩＬ３は流れない。この場合、インダクタＬｄの電圧Ｖｌｄは正電圧となる。

電圧Ｖｃｔが帰還電圧Ｖｆｂとなる時刻ｔ１において、コンパレータ７０はパワートランジスタ３０をオフする信号Ｖｒを出力する。そのため、バッファ６９は、駆動電圧Ｖｇのレベルを接地電圧に変化させる。

駆動電圧Ｖｇのレベルが接地電圧のレベルに変化すると、パワートランジスタ３０はオフし、電圧Ｖｄｓは上昇する。この場合、１次コイルＬ１には、パワートランジスタ３０がオンしている際とは逆方向に起電力が生じるため、１次コイルＬ１からコンデンサ２１、ダイオード２３を介してリセット巻線Ｌ３に電流が流れる。これにより、電圧Ｖｄｓは、１次コイルＬ１及びリセット巻線Ｌ３に生じる電圧を合わせた電圧となる。

また、パワートランジスタ３０がオフすることにより、インダクタ電流ＩＬ１は低下する。同様にダイオード５０はオフし、インダクタ電流ＩＬ２は低下する。一方、ダイオード５１はオンし、インダクタ電流ＩＬ３が流れ始める。この場合、インダクタＬｄの電圧Ｖｌｄは負電圧となる。

電圧Ｖｃｔが電圧Ｖｒｅｆ_ｏｆｆとなる時刻ｔ２において、発振回路６６は、“Ｌ”レベルの発振信号ｏｓｃ_ｏｕｔを出力する。

１次コイルＬ１からコンデンサ２１、ダイオード２３を介してリセット巻線Ｌ３に流れる電流が減少する時刻ｔ３において、電圧Ｖｄｓは低下し始める。

そして、１次コイルＬ１からコンデンサ２１、ダイオード２３を介してリセット巻線Ｌ３に流れる電流がなくなる時刻ｔ４において、電圧Ｖｄｓは整流電圧Ｖｒｅｃ１となる。

さらに、発振信号Ｖｃｔが電圧Ｖｒｅｆ_ｏｎとなる時刻ｔ５において、発振回路６６は、“Ｈ”レベルの発振信号ｏｓｃ_ｏｕｔを出力する。なお、時刻ｔ５以降、時刻ｔ０から時刻ｔ４までの動作を繰り返す。

＜＜＜負荷１１の状態が軽負荷である場合のＡＣ－ＤＣコンバータ１０の動作＞＞＞
図１５は、負荷１１の状態が軽負荷である場合の制御ＩＣ３２の動作の一例を示す図である。なお、図１４と同様に、図１５において、インダクタ電流ＩＬ１と同様に、電圧Ｖｃｓも併せて正電圧であるものとして描画されている。

また、時刻ｔ１０，ｔ１５は、それぞれ時刻ｔ０，ｔ５に対応し、時刻ｔ１１は、時刻ｔ１に対応する。そして、時刻ｔ１２，ｔ１３は、それぞれ時刻ｔ３，４に対応し、時刻ｔ１４は、時刻ｔ２に対応する。

また、帰還電圧Ｖｆｂは、負荷１１の状態が定格負荷である場合より低下しており、結果としてパワートランジスタ３０のオン期間は減少する。そして、トランス２２の２次側へ供給される電力が低下するため、出力電圧Ｖｏｕｔは、低下する。

なお、ＡＣ－ＤＣコンバータ１０は、フォワード方式の電源回路であり、トランス２２のインダクタンス値が大きいため、負荷１１の状態が軽負荷となったとしても、電流連続モードで動作する。

しかしながら、負荷１１の状態が定格負荷である場合と比較して、負荷１１の状態が軽負荷となると、パワートランジスタ３０がオンする際のインダクタ電流ＩＬ１の直流オフセット成分が減少する。

＜＜＜負荷１１の状態が過負荷である場合のパワートランジスタ３０のオン期間＞＞＞
図１６は、負荷１１の状態が定格負荷又は過負荷である場合の駆動電圧Ｖｇ及びインダクタ電流ＩＬ１の関係を示す図である。なお、図１４，１５と同様に、図１６において、インダクタ電流ＩＬ１と同様に、電圧Ｖｃｓも併せて正電圧であるものとして描画されている。

図１６に示す通り、負荷１１の状態が過負荷となると、一般に、出力電圧Ｖｏｕｔを維持するため、トランス２２の２次側により多くの電力を供給する必要がある。そのため、負荷１１の状態が定格負荷である場合の直流オフセット成分ＩＬ１ａと比較して、負荷１１の状態が過負荷である場合、パワートランジスタ３０がオンする際のインダクタ電流ＩＬ１の直流オフセット成分ＩＬ１ｂは増加する。

これにより、ＡＣ－ＤＣコンバータ１０は、通常、出力電圧Ｖｏｕｔを目的レベルに維持する。しかしながら、本実施形態の制御ＩＣ３２は、負荷１１の状態が過負荷となると、出力電圧Ｖｏｕｔを低下させるよう、ＡＣ－ＤＣコンバータ１０を制御する。

また、パワートランジスタ３０がオンすると、インダクタ電流ＩＬ１は、増加した直流オフセット成分ＩＬ１ｂから、１次コイルＬ１のインダクタンス値と整流電圧Ｖｒｅｃ１とに応じた傾きで増加する。なお、この傾きは、負荷１１の状態がどのような場合であってもほぼ同様である。

そのため、負荷１１の状態が定格負荷である場合、電圧Ｖｃｓが電圧Ｖｒｅｃ_ｏｃｐとならない場合であっても、負荷１１の状態が過負荷となると、電圧Ｖｃｓが電圧Ｖｒｅｃ_ｏｃｐとなる。

また、電圧Ｖｃｓが電圧Ｖｒｅｃ_ｏｃｐとなると、コンパレータ６４は、パワートランジスタ３０をオフする信号ｏｃｐを出力する。結果として、パワートランジスタ３０のオン期間は、負荷１１の状態が定格負荷である場合のオン期間より減少する。

これにより、制御ＩＣ３２は、負荷１１の状態が過負荷となる場合、トランス２２の２次側に供給する電力を低下させ、出力電圧Ｖｏｕｔを低下させる。

＜＜＜負荷１１の状態が過負荷である場合のＡＣ－ＤＣコンバータ１０の動作＞＞＞
図１７は、負荷１１の状態が過負荷である場合の制御ＩＣ３２の動作の一例を示す図である。なお、図１４～１６と同様に、図１７において、インダクタ電流ＩＬ１と同様に、電圧Ｖｃｓも併せて正電圧であるものとして描画した。

また、時刻ｔ２０は、時刻ｔ１０に対応し、時刻ｔ２２～ｔ２５は、時刻ｔ１２～１５に対応する。また、この場合、出力電圧Ｖｏｕｔが低下するため、帰還電圧Ｖｆｂは電圧Ｖｒｅｆ_ｏｆｆより高くなる。

電圧Ｖｃｓが電圧Ｖｒｅｆ_ｏｃｐとなる時刻ｔ２１において、コンパレータ６４はパワートランジスタ３０をオフする信号ｏｃｐを出力する。そのため、バッファ６９は、駆動電圧Ｖｇのレベルを接地電圧のレベルに変化させる。これにより、パワートランジスタ３０はオフされる。なお、時刻ｔ２５以降、時刻ｔ２０から時刻ｔ２４までの動作を繰り返す。

＝＝＝まとめ＝＝＝
以上、本実施形態のＡＣ－ＤＣコンバータ１０について説明した。制御ＩＣ３２は、検出回路６５、コンパレータ６４、発振回路６６、駆動信号出力回路６７を備える。また、発振回路６６は、ＰＭＯＳトランジスタ１１３，１１４と、ＰＭＯＳトランジスタ１３４，１３５、調整回路１３２、出力回路１０２を含む。これにより、負荷１１の状態が過負荷となると、インダクタ電流ＩＬ１の直流オフセット成分が増加し、パワートランジスタ３０のオン期間が減少する。そして、駆動信号Ｖｑ１の周期のうちパワートランジスタ３０がオンとなる期間に応じた電圧Ｖｖｆ２は低下する。そして、負荷１１の状態が過負荷である場合、発振回路６６は、出力電圧Ｖｏｕｔを低下させるため、発振周波数Ｆｏｓｃが低下した発振信号ｏｓｃ_ｏｕｔを出力する。また、発振信号ｏｓｃ_ｏｕｔの発振周波数Ｆｏｓｃを低下させる際に、電圧Ｖｖｆ２に基づいて電流Ｉｂ２を減少させるため、簡易な回路で出力電圧Ｖｏｕｔの垂下特性が実現される。これにより、トランジスタのスイッチング周期が急激に変化することを抑制できる集積回路を提供することができる。

制御ＩＣ３２は、信号生成回路６３、可変抵抗１１２，１３３を含む。これにより、可変抵抗１１２，１３３の抵抗値Ｒ１，Ｒ２は、信号生成回路６３からの信号Ｆ１～Ｆ３に基づいて離散的に設定される。そして、可変抵抗１１２，１３３の抵抗値Ｒ１，Ｒ２に基づいて、電流Ｉｂ０～Ｉｂ３の電流値が設定される。そして、発振回路６６は、電流Ｉｂ０～Ｉｂ３に応じて定まる発振信号ｏｓｃ_ｏｕｔを出力するため、負荷１１の状態が定格負荷である場合の発振信号ｏｓｃ_ｏｕｔの発振周波数Ｆｏｓｃも離散的となる。これにより、出力電圧Ｖｏｕｔを低下させ始める際の駆動信号Ｖｑ１の周期の変動を抑制できる。

電圧Ｖ１と、電圧Ｖ２とが同じ電圧レベルである場合に、電流Ｉｂ０が電流Ｉｂ２より大きくなるよう、可変抵抗１１２，１３３は設計される。これにより、フォワード方式の電源回路における、パワートランジスタ３０の最大オンデューティの条件を簡易に満たすことができる。

発振回路６６は、ＰＭＯＳトランジスタ１１３，１１５を含む。出力回路１０２は、加算回路２００、コンデンサ２０３、発振信号出力回路２０４を含む。これにより、負荷１１の状態が過負荷となり、電圧Ｖｖｆが低くなり、電流Ｉｂ２が減少しても、コンデンサ２０３は放電される。すなわち、電流Ｉｂ１に応じた電流の電流値をコンデンサ２０３の放電電流の最低値とすることができる。

検出回路６５は、ヒステリシスコンパレータ９０、出力回路９１を含む。これにより、出力電圧Ｖｏｕｔの低下、又はパワートランジスタ３０に過電流が流れるかの何れかに基づいて、負荷１１の状態が過負荷となっていることを検出できる。

調整回路１３２は、選択回路１６０、出力回路１６１を含む。これにより、負荷１１の状態が軽負荷又は過負荷となったとしても、簡易な回路で発振信号ｏｓｃ_ｏｕｔの発振周波数Ｆｏｓｃが低下される。また、選択回路１６０及び出力回路１６１の構成により、パワートランジスタ３０のスイッチング周期が急激に変化することを抑制できる。

上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。また、本発明は、その趣旨を逸脱することなく、変更や改良され得るとともに、本発明にはその等価物が含まれるのはいうまでもない。

１０ ＡＣ－ＤＣコンバータ
１１ 負荷
２０ 全波整流回路
２１，３４，３６，３７，３９，５２，２０３ コンデンサ
２２ トランス
２３，３８，５０，５１ ダイオード
２４ 制御ブロック
３０ パワートランジスタ
３１，３３，３５，４１，６２，１２０～１２３，１４１，１４２，１５３，１５４，１９０～１９３ 抵抗
４０ フォトトランジスタ
５３ 定電圧回路
５４ 発光ダイオード
６０ 低電圧保護回路
６１ 内部電源
６３ 信号生成回路
６４，６８，７０，８２～８４，２２０，２２１，３００ コンパレータ
６５ 検出回路
６６ 発振回路
６７ 駆動信号出力回路
６９ バッファ
７１ ワンショット回路
７２，７３，２２２ ＳＲフリップフロップ
７４ ＡＮＤ素子
８０ 定電流源
８１ 変換回路
９０ ヒステリシスコンパレータ
９１，１０２，１６１ 出力回路
９２，９５ Ｄフリップフロップ
９３ ＯＲ素子
９４，１７２，２０５ インバータ
１００，１０１ 電流出力回路
１１０，１４０，１８０ オペアンプ
１１１，１５２，１８１ ＮＰＮトランジスタ
１１２，１３３ 可変抵抗
１１３～１１５，１３４，１３５，２０１ ＰＭＯＳトランジスタ
１２４～１２６，１９４～１９６，２０２，２１０～２１３ ＮＭＯＳトランジスタ
１３０，１３１ 電圧変換回路
１３２ 調整回路
１５０ 電流源
１５１ ＰＮＰトランジスタ
１６０ 選択回路
１７０，１７１ アナログスイッチ
２００ 加算回路
２０４ 発振信号出力回路

Claims (8)

1. １次コイルと、２次コイルと、補助コイルとを含むトランスと、前記１次コイルに流れる電流を制御するトランジスタと、を備え、入力電圧から出力電圧を生成する電源回路の前記トランジスタをスイッチングする集積回路であって、
   第１抵抗が接続される第１端子と、
   前記電源回路の負荷の状態が過負荷か否かを検出する第１検出回路と、
   前記トランジスタに流れる電流が過電流か否かを検出する第２検出回路と、
   前記第１抵抗の第１抵抗値に応じた周期の発振信号を出力する発振回路と、
   前記発振信号に基づいて前記トランジスタをオンし、前記出力電圧に応じた帰還電圧に基づいて前記トランジスタをオフする駆動信号を出力する駆動信号出力回路と、
   を備え、
   前記駆動信号出力回路は、
   前記トランジスタに流れる電流が過電流となると、前記トランジスタをオフする前記駆動信号を出力し、
   前記発振回路は、
   前記第１抵抗値に基づいて、第１電流を出力する第１電流源と、
   前記第１抵抗値に基づいて、第２電流を出力する第２電流源と、
   前記負荷の状態が過負荷となると、前記駆動信号の周期のうち前記トランジスタがオンとなる期間に応じた電圧に基づいて、前記第２電流が小さくなるよう前記第２電流を調整する調整回路と、
   前記第１電流の電流値に応じたオン期間を有し、前記第２電流の電流値に応じたオフ期間を有する前記発振信号を出力する第１出力回路と、
   を含む、
   集積回路。
2. 請求項１に記載の集積回路であって、
   前記第１抵抗値に応じた電圧をデジタル値に変換する変換回路と、
   前記デジタル値に応じて第２抵抗値となる第２抵抗と、
   前記デジタル値に応じて第３抵抗値となる第３抵抗と、
   を含み、
   前記第１電流源は、
   前記第２抵抗値と、第１電圧とに応じた前記第１電流を出力し、
   前記第２電流源は、
   前記第３抵抗値と、第２電圧とに応じた前記第２電流を出力する、
   集積回路。
3. 請求項２記載の集積回路であって、
   前記第１電圧のレベルと、前記第２電圧のレベルとは等しく、
   前記第１電流は、前記第２電流より大きい、
   集積回路。
4. 請求項２～３の何れか一項に記載の集積回路であって、
   前記発振回路は、
   第３電流を出力する第３電流源を含み、
   前記第１出力回路は、
   前記第３電流と、前記第２電流とを加算し第４電流とする加算回路と、
   前記オン期間に前記第１電流で充電され、前記オフ期間に前記第４電流で放電されるコンデンサと、
   前記コンデンサに生じる電圧に基づいて、前記発振信号を出力する発振信号出力回路と、
   を含む、
   集積回路。
5. 請求項２～４の何れか一項に記載の集積回路であって、
   前記第１検出回路は、
   前記帰還電圧と、過負荷を検出するための第３電圧を比較する比較回路と、
   前記比較回路の比較結果、または前記第２検出回路の検出結果に基づいて、前記負荷の状態が過負荷であるか否かを示す検出結果を出力する第２出力回路と、
   を含む、
   集積回路。
6. 請求項２～５の何れか一項に記載の集積回路であって、
   前記調整回路は、
   前記負荷の状態が重負荷でない場合に前記出力電圧が上昇すると、前記帰還電圧に基づいて、前記第２電流が小さくなるよう前記第２電圧のレベルを調整する、
   集積回路。
7. 請求項６の何れか一項に記載の集積回路であって、
   前記調整回路は、
   前記負荷の状態が重負荷でないと、前記帰還電圧に応じた電圧を選択し、前記負荷の状態が重負荷になると、前記トランジスタがオンとなる期間に応じた電圧を選択する選択回路と、
   前記選択回路で選択された電圧及び所定電圧のうち前記第２電流が小さくなる電圧を前記第２電圧として出力する第３出力回路と、
   を含む、
   集積回路。
8. 入力電圧から出力電圧を生成する電源回路であって、
   １次コイルと、２次コイルと、補助コイルとを含むトランスと、
   前記１次コイルに流れる電流を制御するトランジスタと、
   前記トランジスタをスイッチングする集積回路と、
   を備え、
   前記集積回路は、
   第１抵抗が接続される第１端子と、
   前記電源回路の負荷の状態が過負荷か否かを検出する第１検出回路と、
   前記トランジスタに流れる電流が過電流か否かを検出する第２検出回路と、
   前記第１抵抗の第１抵抗値に応じた周期の発振信号を出力する発振回路と、
   前記発振信号に基づいて前記トランジスタをオンし、前記出力電圧に応じた帰還電圧に基づいて前記トランジスタをオフする駆動信号を出力する駆動信号出力回路と、
   を備え、
   前記駆動信号出力回路は、
   前記トランジスタに流れる電流が過電流となると、前記トランジスタをオフする前記駆動信号を出力し、
   前記発振回路は、
   前記第１抵抗値に基づいて、第１電流を出力する第１電流源と、
   前記第１抵抗値に基づいて、第２電流を出力する第２電流源と、
   前記負荷の状態が過負荷となると、前記駆動信号の周期のうち前記トランジスタがオンとなる期間に応じた電圧に基づいて、前記第２電流が小さくなるよう前記第２電流を調整する調整回路と、
   前記第１電流の電流値に応じたオン期間を有し、前記第２電流の電流値に応じたオフ期間を有する前記発振信号を出力する第１出力回路と、
   を含む、
   電源回路。

Images