JP4387244B2 - スイッチング電源装置 - Google Patents

Description

本発明は、スイッチング電源装置であり、特に、出力電圧電流特性として定電流垂下特性を持つ充電器用スイッチング電源装置に関するものである。

従来から、例えば充電器用の電源装置として、２次側制御回路を備えることで、負荷の変動に対して良好な出力特性である定電流垂下特性を有するスイッチング電源装置が、広く利用されている。

この充電器用のスイッチング電源装置では、バッテリーを定電流で充電するための、２次側定電流制御回路を構成して、定電流垂下特性を実現するのが一般的である。しかしながら、この２次側定電流制御回路には、消費電力の増加、コストアップや部品点数の増加という課題があり、これを解決するために、この２次側定電流制御回路を構成することなく定電流垂下特性を実現する必要性が高まっている。

特許文献１には、定電流動作時には、出力電圧が低下するにつれて、スイッチング素子を流れる電流のピーク値を低くすることにより、２次側定電流制御回路を構成することなしに、定電流垂下特性を実現するフライバック電源が公開されている。

特許文献１に開示された従来のスイッチング電源装置の構成例を図１０に示す。図１０において、１０１はスイッチング素子である。１３０はスイッチング素子１０１の制御回路であり、この制御回路１３０は、入出力部として、起動用電源入力部ＰＩＮ、補助電源電圧入力部ＶＣＣ、電流検出入力部ＣＳ、スイッチング素子駆動出力部ＯＵＴ、制御回路のＧＮＤ出力部ＧＮＤを持つ。

制御回路１３０は、スイッチング素子１０１をスイッチングさせる発振回路を備え、ＯＵＴによってスイッチング素子１０１のゲートを駆動させる。これにより、スイッチング素子１０１は周期を持ってスイッチングを行い、トランス１４０の１次巻線１４０Ａのインダクタンスにより、スイッチング素子１０１を流れる電流ＩＤＳは入力電圧ＶＩＮに比例した傾きを持つ三角波となる。

制御回路１３０は、抵抗１０２の電圧を検出する電流検出入力部ＣＳの電圧によって、スイッチング素子１０１に流れる電流ＩＤＳを検出する。また、制御回路１３０はスイッチング素子１０１の過電流保護機能を持ち、電流ＩＤＳが電流リミットＩＬＩＭＩＴと呼ばれるＩＤＳの最大値まで大きくなると、スイッチング素子１０１を自動的にオフさせる。

制御回路１３０は、ＶＣＣ電圧（補助電源電圧入力部ＶＣＣの電圧）が一定電圧よりも高い時には、ＶＣＣ電圧の上昇によってスイッチング素子１０１のオンデューティーを小さくする。また、ＶＣＣ電圧が一定電圧よりも低い場合には、補助電源電圧入力部ＶＣＣ端子へ流れ込む電流の低下により、ＩＤＳの最大値である電流リミットＩＬＩＭＩＴを低下させる。このとき、電流リミットＩＬＩＭＩＴは、出力電流ＩＯを一定に保つため、補助電源電圧入力部ＶＣＣ端子へ流れ込む電流の関数で変化する。

１４０はトランスであり、１次巻線１４０Ａと、２次巻線１４０Ｂと、補助巻線１４０Ｃを有している。補助巻線１４０Ｃには、ダイオード１３１とコンデンサ１３４とで構成される整流平滑回路が接続され、半導体装置１３０の補助電源部、および出力電圧検出部として活用され、補助電源電圧入力部ＶＣＣ端子へ入力される。

２次巻線１４０Ｂには、ダイオード１５０とコンデンサ１５１とで構成される整流平滑回路が接続され、負荷１５４へ接続される。

以上のように構成されたスイッチング電源装置について、図面を用いて以下にその動作を説明する。

図１１は図１０の各部の動作波形を説明したタイムチャートである。

ＶＣＣ電圧が一定電圧よりも高い時には定電圧動作となり、ＶＣＣ電圧の上昇によってスイッチング素子１０１のオンデューティーを小さくし、定電圧特性を実現する。さらに負荷が重くなって、スイッチング素子１０１を流れる電流ＩＤＳのピーク値が電流リミットＩＬＩＭＩＴまで大きくなり、出力電力が最大になることで、出力電圧ＶＯが低下すると、この電圧に比例してＶＣＣ電圧が低下する。そして、ＶＣＣ電圧が一定電圧よりも低い場合には、補助電源電圧入力部ＶＣＣ端子へ流れ込む電流の低下により、ＩＤＳの最大値である電流リミットＩＬＩＭＩＴを低下させる。このとき、出力電流ＩＯを一定に保つため、電流リミットＩＬＩＭＩＴは補助電源電圧入力部ＶＣＣ端子へ流れ込む電流の関数で変化し、定電流特性が実現される。

ここで、この例に限らず、スイッチング素子１０１に過電流保護機能を設け、そこを流れる電流の最大値を設定することにより最大出力を決めて、それより重い負荷における出力電圧の低下を過負荷として検出し、そこから定電流動作とする方法は一般的ではあるが、実際の電源においては問題がある。

実際の回路においては、スイッチング素子１０１を流れる電流ＩＤＳのピーク値ＩＤｐｅａｋは電流リミットＩＬＩＭＩＴに比べて大きくなる。これは、図１２（ａ）に示すように、制御回路１３０がスイッチング素子１０１を流れる電流を検出してからスイッチング素子１０１をオフさせるまでに、過電流保護遅れ時間Ｔｄと呼ばれる一定の遅れ時間が存在するためである。

図１２（ａ）には入力電圧ＶＩＮが異なる場合のスイッチング素子１０１を流れる電流ＩＤＳの波形を示したが、入力電圧ＶＩＮが異なる場合には、スイッチング素子１０１を流れる電流ＩＤＳの電流波形の傾きが異なるのに対してＴｄは変化しないため、必然的にＴｄ期間における電流値の伸びが変化する。このため、同じ電流リミットＩＬＩＭＩＴでもＩＤｐｅａｋは入力電圧ＶＩＮによって変化する。つまり、入力電圧ＶＩＮが高いときには、ＩＤＳの傾きが大きく、ＩＤｐｅａｋも大きくなり、入力電圧ＶＩＮが低くなるときには、ＩＤＳの傾きが小さく、ＩＤｐｅａｋも小さくなる。

これにより、高い入力電圧ＶＩＮでは、同じＩＬＩＭＩＴでもＩＤｐｅａｋが高くなり、最大の出力電力Ｐｏが大きくなる。これは過負荷の検出が重負荷側に移動することを意味し、これにより定電流垂下特性における出力電流ＩＯが大きくなる。

図３（ｂ）には、このような常に一定の電流リミットＩＬＩＭＩＴを採用した時の定電流垂下特性を示した。非連続モードの場合の出力電力Ｐｏは
Ｐｏ＝Ａ×Ｌ×ＩＤｐｅａｋ²×ｆｏｓｃ （式１）
（Ａ：定数、Ｌ：トランス１４０の１次巻線のインダクタンス、ｆｏｓｃ：発振周波数）
であり、ＩＤｐｅａｋが一定であれば、入力電圧ＶＩＮが変化しても出力電力Ｐｏは一定となるが、上記したような理由により、入力電圧ＶＩＮによりＩＤｐｅａｋが変化し、出力電流ＩＯが変化してしまう。これが、スイッチング電流の最大値によって過負荷を検出する場合の問題点である。

上記した特許文献１では、この問題点を解決するための機能を提案している。図１３に示すようにスイッチング素子１０１がオンしてからの一定時間、電流リミットＩＬＩＭＩＴがオン時間Ｔｏｎにリニアに上昇し、その後、スイッチング素子１０１がオンした時の値まで低下するように変化させる機能を制御回路１３０が備えている。この電流リミットＩＬＩＭＩＴ上昇時の傾きを適当な値によって設定することによって、入力電圧ＶＩＮが高くＩＤＳの傾きが大きい時には、ＩＬＩＭＩＴが低くなり、入力電圧ＶＩＮが低くＩＤＳの傾きが小さい時には、ＩＬＩＭＩＴが高くなる。図１２（ｂ）に示すように、このような鋸型の電流リミットＩＬＩＭＩＴにより入力電圧ＶＩＮによるＩＤＳの最大値ＩＤｐｅａｋの変化を小さくすることが出来る。

この鋸型のＩＤＳの電流リミットＩＬＩＭＩＴにより、結果的に過負荷の検出が一定に近くなり、定電流特性時の出力電流値ＩＯの変化を抑えることができる。
特開２００３−１８９６１２号公報

しかしながら、この一定の過電流保護遅れ時間Ｔｄに対して、どのようなＩＤＳの傾きにおいても、ＩＤｐｅａｋを一定にしようとすると、電流リミットＩＬＩＭＩＴの時間変化は時間に対してリニアではなくなる。厳密な計算によれば、ＩＤｐｅａｋを一定にする電流リミットＩＬＩＭＩＴは、時間ｔに対して
ＩＬＩＭＩＴ＝ＩＤｐｅａｋ×（ｔ−Ｔｄ）／ｔ (式２)
で表される変化をする必要がある。また、この式における ｔ は、スイッチング素子がオンしてからの時間である。図１４のＩＬＩＭＩＴ１は、Ｔｄ＝１５０ｎｓの時に、ＩＤｐｅａｋが入力電圧によらず１アンペアになる電流リミットＩＬＩＭＩＴである。これによると、このＩＬＩＭＩＴ１は、１次時間微分係数を正、２次時間微分係数を負とする、単純増加、上に凸な関数となり、リニアな時間変化を行わない。

また、ＩＬＩＭＩＴ２はスイッチング素子のオン時間Ｔｏｎが１.０〜４.５μｓの範囲で変化する時に、ＩＤｐｅａｋの誤差が±３％程度になるように設定された時間ｔに対してリニアに変化する電流リミットＩＬＩＭＩＴである。ここで、Ｔｏｎとはスイッチング素子がオンしている期間を表し、厳密には、スイッチング素子がオンしてから、ＩＤＳがＩＬＩＭＩＴまで大きくなった後、Ｔｄだけ遅れてスイッチング素子がオフするまでの時間を言う。ＩＤｐｅａｋ２は、このＩＬＩＭＩＴ２を電流リミットＩＬＩＭＩＴとした時の、実際の電流ＩＤＳのピーク値ＩＤｐｅａｋである。

このように、リニアな時間変化を行うＩＬＩＭＩＴでも、あるＴｏｎの範囲内ではＩＤｐｅａｋの入力電圧依存性を小さくすることができる。例に挙げたＴｏｎの範囲（１．０〜４．５μｓ）は、４．５倍の範囲であり、例えばワールドワイド入力（ＡＣ８５〜２８２Ｖ）の入力電圧範囲に十分対応することができる。

ただし、過電流保護遅れ時間Ｔｄに対して、Ｔｏｎが短い時、つまりＴｄ／Ｔｏｎが大きい時には、ＩＤｐｅａｋの入力電圧依存性を小さくすることは難しい。このため、Ｔｄが長いこと、Ｔｏｎが短いことはリニアな時間変化を行うＩＬＩＭＩＴで、ＩＤｐｅａｋの入力依存性を小さくすることには不利となる。このことは、例に挙げた図１４中のＩＬＩＭＩＴ２を採用した時のＩＤｐｅａｋ２が、Ｔｏｎが１μｓ以下の時には、著しく１Ａから外れていることからも分かる。

特許文献１では、ＩＬＩＭＩＴを小さくすることにより、二次側に供給されるエネルギーを小さくして、定電流特性を実現しているが、結果的にＩＤｐｅａｋが小さくなり、Ｔｏｎが短くなる。

上記したように、時間に対してリニアに変化する鋸型のＩＬＩＭＩＴでは、オン時間が短くなるとＩＤｐｅａｋは著しく変化するので、このようにＩＬＩＭＩＴを小さくすることによって定電流動作を実現する場合には、出力電流ＩＯを入力電圧ＶＩＮと負荷の重さの変動に対して一定にするのは非常に困難になる。図１２（ｃ）には、定電流動作時に電流リミットＩＬＩＭＩＴが低下し、ＩＤｐｅａｋが低下した時のＩＤＳ波形を示したが、このように、ＩＬＩＭＩＴの傾きを図１２（ｂ）の場合と同じにした場合では、入力電圧ＶＩＮ、つまりＩＤＳ波形の傾きの変化によって、IＤｐｅａｋが変化する。

さらに、このＩＬＩＭＩＴが低下するにつれて、ＩＬＩＭＩＴの傾きを大きくすることにより、ＩＤｐｅａｋの変化を小さくすることができるが、前述したようにＴｏｎがＴｄに比べて小さい時には広い入力電圧範囲に対応できなくなる。

このために、定電流動作時に、鋸型のＩＬＩＭＩＴを低下させて制御を行う方法では、図３（ｃ）に示すような定電流垂下特性となり、出力電圧ＶＯが低下した時に入力電圧ＶＩＮによって出力電流ＩＯが変化してしまうと予想される。

そこで、本発明は、上記した課題に対し、スイッチング素子のオン時のデューティ比が小さくなっても、良好な定電流垂下特性の得られるスイッチング電源装置を提供することを目的とする。

本発明のスイッチング電源装置は、トランスと、トランスの１次巻線と直列に接続され、１次巻線を介して入力電圧が印加されるスイッチング素子と、トランスの２次巻線と接続され、２次巻線に発生する２次側電圧を整流し且つ平滑化することにより出力電圧を生成して出力する出力電圧生成回路と、スイッチング素子の動作を制御する制御回路とを備え、制御回路は、スイッチング素子をオンオフ動作させるスイッチング信号を発生する発振回路と、スイッチング素子に流れる電流を検出する電流検出回路と、電流検出回路で検出された電流値がスイッチング素子を流れる電流の最大値に達したときにスイッチング信号のスイッチング素子への入力を停止させるスイッチング信号制御回路と、スイッチング素子を流れる電流の最大値がスイッチング素子の各オン期間内でオンしている時間長に応じて大きくなるようにする回路構成部と、出力電圧生成回路で生成される出力電圧が所定の第１の閾値以下のときに出力電圧の増減に応じて発振回路で発生するスイッチング信号の周波数を増減させる周波数可変回路とを有している。

この構成により、出力電圧が第１の閾値以下の時には、ほぼ一定の出力電流を供給することができ、２次側に定電流制御回路を設けることなく、出力電圧が低下した時でも入力電圧によって出力電流が変化しない良好な定電流垂下特性を簡単に得ることができる。

また、本発明のスイッチング電源装置は、トランスと、トランスの１次巻線と直列に接続され、１次巻線を介して入力電圧が印加されるスイッチング素子と、トランスの２次巻線と接続され、２次巻線に発生する２次側電圧を整流し且つ平滑化することにより出力電圧を生成して出力する出力電圧生成回路と、スイッチング素子の動作を制御する制御回路とを備え、制御回路は、スイッチング素子をオンオフ動作させるスイッチング信号を発生する発振回路と、スイッチング素子に流れる電流を検出し、その検出値をスイッチング素子の各オン期間内でオンしている時間長に応じて小さくなるように補正する電流検出補正回路と、電流検出補正回路で検出および補正された電流の最大値を、出力電圧生成回路の出力電圧値の増加・減少に応じて減少・増加するように決定するクランプ回路と、電流検出補正回路で検出および補正された電流値がクランプ回路で決定される電流の最大値に達したときにスイッチング信号のスイッチング素子への入力を停止させるスイッチング信号制御回路と、出力電圧生成回路で生成される出力電圧が所定の第１の閾値以下のときに出力電圧の増減に応じて発振回路で発生するスイッチング信号の周波数を増減させる周波数可変回路とを有している。

この構成によると、電流検出補正回路にてスイッチング素子に流れる電流の検出値をスイッチング素子の各オン期間内でオンしている時間長に応じて小さくなるように補正することは、結果として、スイッチング素子を流れる電流の最大値がスイッチング素子の各オン期間内でオンしている時間長に応じて大きくなるようにすることと等価であり、先述の発明と同様、出力電圧が第１の閾値以下の時には、ほぼ一定の出力電流を供給することができ、２次側に定電流制御回路を設けることなく、出力電圧が低下した時でも入力電圧によって出力電流が変化しない良好な定電流垂下特性を簡単に得ることができる。

また、本発明において、トランスは、２次側電圧と比例した１次側電圧を発生する補助巻線を有し、補助巻線と接続され、補助巻線に発生する１次側電圧を整流し且つ平滑化することにより補助電源電圧を生成する補助電源電圧生成回路を設け、周波数可変回路は、補助電源電圧生成回路で生成される補助電源電圧が出力電圧の第１の閾値に対応する所定の第２の閾値以下のときに補助電源電圧の増減に応じて発振回路で発生するスイッチング信号の周波数を増減させるように構成してもよい。

また、本発明において、スイッチング素子と制御回路とが同一半導体基板上に形成された半導体装置からなるように構成することにより、省スペース化、低コスト化を実現できる。

また、本発明において、半導体装置は、クランプ回路で決定される電流の最大値のレベルを可変にするための端子を有することが好ましく、これにより半導体装置の電流リミットを可変とすることで定電流動作時の出力電流を自由に設定できる。

本発明によれば、２次側に定電流制御回路を設けることなく、スイッチング素子のオン時のデューティ比が小さく、出力電圧が低下した時でも入力電圧によって出力電流が変化しない良好な定電流垂下特性を簡単に得ることができる。

また、スイッチング素子と制御回路を１つの半導体装置として構成することにより、省スペース化、低コスト化を実現できる。そしてさらに半導体装置の電流リミットを可変とすることで定電流動作時の出力電流を自由に設定できる。

以下、本発明の実施の形態のスイッチング電源装置について、図面を参照しながら具体的に説明する。

図１は、本発明の実施の形態のスイッチング電源装置の一例を示すブロック図である。この図１において、３０はスイッチング電源制御用半導体装置であり、スイッチング素子１とその制御回路から構成されている。

半導体装置３０は、外部端子として、スイッチング素子１の入力端子ＤＲＡＩＮ（以下、ＤＲＡＩＮ端子という）、補助電源電圧入力端子ＶＣＣ（以下、ＶＣＣ端子という）、内部回路電源端子ＶＤＤ（以下、ＶＤＤ端子という）、フィードバック信号入力端子ＦＢ（以下、ＦＢ端子という）、過電流保護値可変端子ＣＬ（以下、ＣＬ端子という）、スイッチング素子１の出力端子および制御回路のグランド端子ＧＮＤ（以下、ＧＮＤ端子という）の６端子を備えている。

２は、半導体装置３０の内部回路電源を供給するためのレギュレータで、起動電流をＶＣＣ端子へ流すためのスイッチ２Ａと、起動電流をＶＤＤ端子へ流すためのスイッチ２Ｂと、ＶＣＣ端子からＶＤＤ端子へ電流を供給するためのスイッチ２Ｃを備えている。

３は、起動用の回路電流を供給するための起動用定電流源であり、起動時にスイッチ２Ａを介してＶＣＣ端子へ起動電流を供給する。また、起動後にＶＣＣ端子電圧が一定電圧以下のときは、スイッチ２Ｂを介してＶＤＤ端子へ回路電流を供給する。

７は、半導体装置３０の起動／停止を制御するための起動／停止回路であり、ＶＤＤ端子の電圧を検出し、ＶＤＤ端子電圧が一定電圧以下のときは、スイッチング素子１のスイッチング動作を停止させる信号を、ＮＡＮＤ回路５へ出力する。

６は、スイッチング素子１に流れる電流を検出するためのドレイン電流検出回路であり、検出した電流を電圧信号に変換して、比較器８へ信号を出力する。１１は、フィードバック信号制御回路であり、ＦＢ端子に入力される電流信号を電圧信号に変換して、クランプ回路１２を経由して、比較器８へ信号を出力する。クランプ回路１２は、この電圧信号の最大値を決定し、これがドレイン電流の最大値を決定し、スイッチング素子１の過電流保護として機能する。また、この最大値は電源の最大出力電力を決定する。比較器８は、フィードバック信号制御回路１１からの出力信号と、ドレイン電流検出回路６からの出力信号が等しくなったときに、ＲＳフリップフロップ回路１０のリセット端子へ信号を出力する。

１４は、ＶＣＣ電圧検出回路であり、ＶＣＣ端子電圧を検出し、起動／停止回路７、発振周波数可変回路１５に信号を送る。１５は発振周波数可変回路であり、ＶＣＣ端子電圧が一定電圧以下の時には、ＶＣＣ端子電圧に応じて発振周波数低下信号を、発振回路９へ出力し、結果的に発振周波数はＶＣＣ端子電圧にリニアに変化する。

９は発振回路であり、スイッチング素子１の最大デューティサイクルを決める、最大デューティサイクル信号９Ａと、スイッチング素子１の発振周波数を決める、クロック信号９Ｂを出力する。また、発振周波数可変回路１５から発振周波数低下信号が入力されると、ＶＣＣ端子電圧と比例して発振周波数が小さくなる。最大デューティサイクル信号９Ａは、ＮＡＮＤ回路５と、ドレイン電流検出可変回路１３へ入力され、クロック信号９Ｂは、ＲＳフリップフロップ回路１０のセット端子へ入力される。

１３はドレイン電流検出可変回路であり、発振回路９からの最大デューティサイクル信号９Ａに応じて、ドレイン電流の検出値を変化させることにより、鋸型の電流リミットの時間変化を実現する。

ＮＡＮＤ回路５へは、起動／停止回路７の出力信号と、最大デューティサイクル信号９Ａと、ＲＳフリップフロップ回路１０の出力信号が入力される。ＮＡＮＤ回路５の出力信号は、ゲートドライブ回路４へ入力され、スイッチング素子１のスイッチング動作を制御する。

また、４０はトランスであり、１次巻線４０Ａと、２次巻線４０Ｂと、１次側補助巻線４０Ｃを有している。

１次側補助巻線４０Ｃには、ダイオード３１とコンデンサ３２とで構成される整流平滑回路が接続され、半導体装置３０の補助電源部として活用され、ＶＣＣ端子へ入力される。また、１次側補助巻線４０Ｃは、出力電圧ＶＯを発生する２次巻線４０Ｂの定数倍の電圧波形を発生するため、平滑コンデンサ３２の両端には出力電圧ＶＯの定数倍の電圧が発生し、ＶＣＣ電圧検出回路１４によって検出される。３３は、ＶＤＤ端子電圧の安定化用コンデンサである。３４は、制御信号を２次側から１次側へ伝達するための制御信号伝達回路であり、フォトトランジスタ３４Ａと、フォトダイオード３４Ｂから構成される。フォトトランジスタ３４Ａのコレクタは、ＶＤＤ端子と接続され、フォトトランジスタ３４Ａのエミッタは、ＦＢ端子と接続される。

２次巻線４０Ｂには、ダイオード５０とコンデンサ５１とで構成される整流平滑回路が接続され、負荷５４へ接続される。シャントレギュレータ５７は、抵抗５２と抵抗５３により出力電圧ＶＯを分圧した電圧を検出し、２次側出力電圧ＶＯが一定になるようにフォトダイオード３４Ｂに流れる電流を制御する。

このスイッチング電源装置では、２次巻線４０Ｂと極性が同じため出力電圧ＶＯの定数倍の電圧波形を発生する１次側補助巻線４０Ｃが発生する電圧をＶＣＣ電圧検出回路１４により検出することで、過負荷時にドレイン電流ピークが電流リミットまで大きくなることで、出力電圧ＶＯが低下し、ＶＣＣ端子電圧が一定電圧以下になったところから周波数をＶＣＣ端子の電圧、及び出力電圧ＶＯにリニアに低下させることにより、定電流垂下特性を実現することができる。

また、前述したように、スイッチング素子１のオン期間において、電流リミットＩＬＩＭＩＴが増加する時間変化をさせる場合には、電流検出遅れ時間Ｔｄに対してオン時間Ｔｏｎがある程度大きい、ある範囲内では、スイッチング素子１を流れるドレイン電流ＩＤＳのピーク値ＩＤｐｅａｋの入力電圧ＶＩＮによる変化を小さくすることができる。

また、鋸型の電流リミットＩＬＩＭＩＴにより、スイッチング素子１のオン時間が電流検出遅れ時間Ｔｄに対してある程度大きいＴｏｎの範囲内ではＩＤｐｅａｋをほぼ一定にでき、さらに定電流動作時には周波数のみを変化させるため、Ｔｏｎが小さくならないためＩＤｐｅａｋが一定となり、全ての出力電圧ＶＯの範囲でも出力電流ＩＯが入力電圧ＶＩＮにより変化しない、精度の高い定電流垂下特性を実現することができる。

以上のように構成された、スイッチング電源装置の動作を、図１〜図３を用いて説明する。図２は、図１の各部の動作波形を説明したタイムチャートであり、図３（ａ）はこの構成により得られる出力電圧電流特性図である。

図１において、入力端子には、たとえば商用の交流電源が整流平滑されてつくられる、直流電圧ＶＩＮが入力される。直流電圧ＶＩＮは、トランス４０の１次巻線４０Ａを介して、半導体装置３０のＤＲＡＩＮ端子に印加される。そして、起動用定電流源３で作られる起動電流が流れ、レギュレータ２内のスイッチ２Ａを介して、コンデンサ３２を充電し、ＶＣＣ端子の電圧が上昇する。また、レギュレータ２内のスイッチ２Ｃは、ＶＤＤ端子電圧が一定電圧になるように動作するため、起動電流の一部は、スイッチ２Ｃを介してＶＤＤ端子に接続されたコンデンサ３３を充電し、ＶＤＤ端子の電圧も上昇する。レギュレータ２内のスイッチ２Ｂは、起動後の状態において、起動直後や過負荷時など、ＶＣＣ端子電圧が一定値以下のときに、スイッチング動作のオフ期間中に導通し、ＶＣＣ端子電圧が不足してもＶＤＤ端子電圧が低下しないようにしている。

ＶＣＣおよびＶＤＤ端子電圧が上昇し、ＶＤＤ端子電圧が起動／停止回路７で設定された起動電圧に達すると、スイッチング素子１のスイッチング動作が開始される。スイッチング動作が開始されると、トランス４０の各巻線にエネルギーが供給されるようになり、２次巻線４０Ｂ、１次側補助巻線４０Ｃに電流が流れる。

２次巻線４０Ｂに流れる電流は、ダイオード５０とコンデンサ５１により整流平滑されて、直流電力となり、負荷５４に電力を供給する。スイッチング動作が繰り返されることで、出力電圧ＶＯが徐々に上昇し、抵抗５２、抵抗５３と、シャントレギュレータ５７で設定された電圧に達すると、シャントレギュータ５７により、フォトダイオード３４Ｂに流れる電流が増加する。そして、フォトトランジスタ３４Ａに流れる電流が増加し、ＦＢ端子に流れ込む電流も増加する。ＦＢ端子電流が増加すると、比較器８に入力される電圧が低下するため、スイッチング素子１に流れるドレイン電流ＩＤＳが小さくなる。このような負帰還がかかることで、出力電圧ＶＯは安定化される。

１次側補助巻線４０Ｃに流れる電流は、ダイオード３１とコンデンサ３２により整流平滑されて、半導体装置３０の補助電源として活用され、ＶＣＣ端子に電流を供給する。ＶＤＤ端子電圧が一度起動電圧に達すると、レギュレータ２内のスイッチ２Ａはオフとなるため、起動後の半導体装置３０の電源は、１次側補助巻線４０Ｃから供給されるようになる。１次側補助巻線４０Ｃの極性は、２次巻線４０Ｂと同一のため、ＶＣＣ端子電圧は出力電圧ＶＯに比例した電圧となる。ただし、ＶＣＣ端子電圧が一定電圧以下のときは、レギュレータ２内のスイッチ２Ｂが導通可能となるため、このときは起動電流がスイッチ２Ｂを介してＶＤＤ端子に供給されることで、ＶＤＤ端子電圧が安定化される。

出力電圧ＶＯが安定化された後、負荷５４に流れる出力電流ＩＯを増加させていくと、出力電圧ＶＯが低下し、フォトダイオード３４Ｂに流れる電流は減少する。そしてフォトトランジスタ３４Ａに流れる電流が減少し、ＦＢ端子へ流れ込む電流も減少するため、スイッチング素子１に流れるドレイン電流ＩＤＳは大きくなる。そして、ＦＢ端子に流れ込む電流量がさらに減少し、フィードバック信号制御回路１１の出力電圧が大きくなり、その信号がクランプ回路１２によってクランプされると、スイッチング素子１を流れるドレイン電流ＩＤＳが設定された電流リミット値となり、出力電力が最大値になり出力電圧ＶＯは低下し始める。

また、制御回路３０の定電圧源であるＣＬ端子とＧＮＤの間に挿入された抵抗３５を流れる電流値によって、この電流リミットＩＬＩＭＩＴのレベルが変化する。

図８には発振回路９とドレイン電流検出可変回路１３のタイムチャートを示した。

ドレイン電流検出可変回路１３は発振回路９から最大デューティサイクル信号９Ａが入力され、最大デューティサイクル信号９ＡがＨの時に、この回路内部のコンデンサに電流が充電され、最大デューティサイクル信号９ＡがＬの時に、コンデンサに電流が放電されることにより、電圧信号Ｖｃａｐ２が作られ、これが電流信号Ｉｓｌｏｐｅに変換されてドレイン電流検出回路６に入力され、この信号により、電流リミットＩＬＩＭＩＴは図８に示すような時間変化をし、図１３とは異なるものの、スイッチング素子のオン期間中に電流リミットＩＬＩＭＩＴが増加するという条件を満たす鋸型の電流リミットが形成される。

電流リミットＩＬＩＭＩＴがこのような時間変化をするため、この出力電力が最大となったときの、電流検出遅れ時間Ｔｄを考慮した実際のドレイン電流ピーク値ＩＤｐｅａｋは、ＴｏｎがＴｄと比較してある程度大きい時には、入力電圧ＶＩＮによらずほぼ一定となる。このため、この電源の最大出力電力は、入力電圧ＶＩＮによらず一定になり、過負荷となる出力電流ＩＯも入力電圧ＶＩＮによらず一定となる。

前述の繰り返しになるが、図１４のＩＬＩＭＩＴ２はＴｄ＝１５０ｎｓ、ＩＤｐｅａｋ＝１Ａとした場合に、Ｔｏｎ＝１．０〜４．５μｓでＩＤｐｅａｋの変化が±３％以内になるＩＬＩＭＩＴの時間変化である。このＴｏｎの範囲は４．５倍であり、ワールドワイド入力（ＡＣ８５〜２８２Ｖ）に対応できる。また、このＴｏｎの範囲（Ｔｏｎ＝１．０〜４．５μｓ）は、例えばスイッチング周波数を１００ｋＨｚとした場合には、オンデューティーが１０〜４５％であり、非連続モードの電源として十分使用可能なオンデューティーの範囲であるため、制御回路部を汎用性の高い半導体装置とすることも可能となる。

そして、ＶＣＣ端子電圧が低下し一定電圧以下になると、発振周波数可変回路１５が作動を開始し、周波数低下信号ＩＦＬを発振回路９へ出力する。

図９には、発振周波数低下に関する信号のタイムチャートを示した。図９に示すように、電流ＩＦＬはＶＣＣ端子電圧が低下するにつれてリニアに増加する。この電流ＩＦＬが発振周波数ｆｏｓｃを決定する発振回路９の内部コンデンサの充放電基準電流Ｉｔｒｉｍ１を減少させ、電流Ｉｔｒｉｍ１は、図に示すようにＶＣＣ端子電圧が低下するにつれてリニアに低下する。そして、この結果、ＶＣＣ端子電圧の低下とともに発振周波数ｆｏｓｃはリニアに低下する。

ここで、非連続モードの場合の出力電力は
Ａ×Ｌ×IＤｐｅａｋ²×ｆｏｓｃ＝ＶＯ×ＩＯ （式３）
（Ａ：定数、Ｌ：トランス４０の１次巻線のインダクタンス）
で表されるため、ＩＤｐｅａｋが変化しない時には、出力電圧ＶＯと発振周波数ｆｏｓｃがリニアに変化すれば出力電流ＩＯは常に一定となる。

さらに、特許文献１に開示された例とは違い、周波数は低下するもののＩＬＩＭＩＴのレベルは変化しないため、出力電圧ＶＯ及びＶＣＣ端子電圧が低下した時にもＴｏｎは変化しない。このため、定電流動作領域においても、スイッチング素子のオン期間にリニアに増加するＩＬＩＭＩＴに対して、入力電圧ＶＩＮによってＩＤｐｅａｋが変化しないＴｏｎの範囲内に、オン時間Ｔｏｎを保つことができる。これにより、定電流動作領域においても、入力電圧ＶＩＮによって出力電流ＩＯが変化することはなく、図３（ａ）のような定電流特性を実現することができる。

以下には、これらの構成例を実現する内部回路の例を説明する。

図４には、ドレイン電流検出回路６と、フィードバック信号制御回路１１、クランプ回路１２、比較器８からなる、定電圧制御時のフィードバック制御と電流リミットの決定及び、ドレイン電流の検出の回路構成の一例を示した。

ＦＢ端子から入力される電流ＩＦＢは１１Ａと１１Ｂからなるカレントミラー回路と抵抗１３Ｃにより、電流ＩＦＢが大きい時ほど低い電圧が、電流ＩＦＢが小さい時ほど高い電圧がクランプ回路１２に入力される。この電圧はクランプ回路１２により、ある電圧以下にクランプされ、比較器８に入力される。このクランプ電圧により電流リミットが決定される。

図５には、ドレイン電流検出可変回路１３の構成の一例を示した。充放電回路１３Ａは、発振回路９より入力される最大デューティサイクル信号９ＡがＨの時には、コンデンサ１３Ｂを一定の電流で充電し、最大デューティサイクル信号９ＡがＬの時には、コンデンサ１３Ｂを放電する。図８には、このドレイン電流検出可変回路１３の各部のタイムチャートを示した。このときのコンデンサにかかる電圧Ｖｃａｐ２の時間変化は、図８に示すような非連続的な三角波となる。このＶｃａｐ２はバイポーラトランジスタ１３Ｃ、１３Ｄと抵抗１３Ｅにより電流信号に変化され、１３Ｆと１３Ｇからなるカレントミラー回路、１３Ｈと１３Ｉからなるカレントミラー回路により、この電流信号の定数倍の大きさの電流信号Ｉｓｌｏｐｅとして、ドレイン電流検出回路６に入力される。

ドレイン電流検出回路６は、スイッチング素子１のドレイン電流ＩＤＳを電圧信号Ｖｒｅｆに変換する。また、Ｖｒｅｆは抵抗６Ａと抵抗６Ｂの間の電圧値である。ここで、スイッチング素子１のドレインの電圧は、図４から、
ＲＯＮ×ＩＤＳ＝Ｖｒｅｆ×（Ｒ１＋Ｒ２）／Ｒ２＋Ｉｓｌｏｐｅ×Ｒ１ （式４）
（ＲＯＮ：スイッチング素子１のオン抵抗値、Ｒ１，Ｒ２：抵抗６Ａ，６Ｂの抵抗値）
であり、ＩＤＳは次のように表される。
ＩＤＳ＝｛（Ｒ１＋Ｒ２）×Ｖｒｅｆ＋Ｒ１×Ｒ２×Ｉｓｌｏｐｅ｝／（ＲＯＮ×Ｒ２）
（式５）
そして、このＶｒｅｆが、クランプ回路１２から比較器８に入力される電圧Ｖｇと同じになるとき、スイッチング素子１がオフされる。この時のドレイン電流をＩＤＳＦＢとすると、次のように表される。
ＩＤＳＦＢ＝｛（Ｒ１＋Ｒ２）×Ｖｇ＋Ｒ１×Ｒ２×Ｉｓｌｏｐｅ｝／（ＲＯＮ×Ｒ２）
（式６）
クランプ回路１２により決定されるＶｇの最大値ＶｇＭＡＸにより、電流リミットＩＬＩＭＩＴが決定され、次のように表される。
ＩＬＩＭＩＴ＝｛（Ｒ１＋Ｒ２）×ＶｇＭＡＸ＋Ｒ１×Ｒ２×Ｉｓｌｏｐｅ｝
／（ＲＯＮ×Ｒ２） （式７）
このため、Ｉｓｌｏｐｅが図８のように時間変化するときには、ＩＬＩＭＩＴはスイッチング素子がオンしている間上昇する、図８のような変化をする。

また、クランプ回路１２は抵抗３５の抵抗値により決まるＣＬ端子電流ＩＣＬの大きさが大きくなると、そのクランプ電圧が低下し、電流リミットＬＩＭＩＴのレベルも下がる。

図６に発振回路９の構成例を示し、図８には、このタイムチャートを示した。この回路は、充放電回路９Ｃが作る三角波信号Ｖｃａｐを、クロック信号変換回路９Ｅが最大デューティサイクル信号９Ａとクロック信号９Ｂに変換する構成になっている。

充放電回路９Ｃには充放電基準電流Ｉｔｒｉｍ１が注入され、このＩｔｒｉｍ１の定数倍の電流値で容量９Ｄを充電し、Ｖｃａｐがある電圧（Ｖｒｅｆ１）に達すると、Ｉｔｒｉｍ１の定数倍の電流値で容量９Ｄは放電される。また、Ｖｃａｐがある電圧（Ｖｒｅｆ２）に達すると、容量９Ｄが充電され始める。

この三角波信号Ｖｃａｐの周波数がスイッチング素子の発振周波数ｆｏｓｃとなるため、発振周波数ｆｏｓｃは充放電基準電流Ｉｔｒｉｍ１に比例する。

クロック信号変換回路９Ｅは、充放電回路９Ｃが容量９Ｄを充電する期間をＨ、逆に放電する期間をＬとして、図８に示したような最大デューティサイクル信号９Ａ（ＭＡＸ ＤＵＴＹ）を作成して、ＮＡＮＤ回路５とドレイン電流検出回路１３に出力し、また、充放電回路９Ｃが容量９Ｄを充電する時にＨのパルスを発生する信号としてクロック信号９Ｂを作成し、図８に示したようなクロック信号９Ｂ（ＣＬＯＣＫ）を作成して、ＲＳフリップフロップ回路１０に出力する。

図７には、ＶＣＣ電圧検出回路１４と発振周波数可変回路１５から構成されるＶＣＣ端子電圧によって発振周波数が低下する回路の構成の一例を示した。また、図９（ａ）には、このタイムチャートを示した。

ＶＣＣ電圧検出回路１４の抵抗１４Ａ、抵抗１４Ｂ、抵抗１４ＣによりＶＣＣ端子電圧を検出し、ＶＣＣ端子電圧が一定電圧（ＶＣＣ＿Ａ）以下になったときには、ＰｃｈＭＯＳＦＥＴ１５Ｇがオンし、反転増幅器１５Ａが作動し始める。この反転増幅器１５Ａには、抵抗１４Ａ、抵抗１４Ｂ、抵抗１４Ｃにより出力されるＶＣＣの定数倍の電圧が入力され、ある電圧値Ｖｒｅｆ３と比較され、その差の反転成分が増幅率＝１で出力されるものとする。

すると、この反転増幅器１５Ａの出力電流ＶＦＬは次のように表される。
ＶＦＬ＝Ｖｒｅｆ３−Ｂ×ＶＣＣ （式８）
（Ｂ：定数、Ｖｒｅｆ３：任意の値の基準電圧）
さらに、抵抗１５Ｄを流れる電流をＩＦＬ１とすると、
ＩＦＬ１＝ＶＦＬ／Ｒ３ （式９）
（Ｒ３：抵抗１５Ｄの抵抗値）
と表される。この電流ＩＦＬ１は１５Ｅと１５Ｆからなるカレントミラー回路と、１５Ｈと１５Ｉからなるカレントミラー回路により、定数倍された電流ＩＦＬとなり、次のように表される。

ＩＦＬ＝ＶＦＬ／Ｒ３×Ｃ
＝（Ｖｒｅｆ３−Ｂ×ＶＣＣ）×Ｃ／Ｒ３
＝Ｖｒｅｆ３×Ｃ／Ｒ３−（Ｂ×Ｃ／Ｒ３）×ＶＣＣ （式１０）
（Ｃ：定数）
定電流動作時には、基準電流Ｉｔｒｉｍより作られた電流Ｉｔｒｉｍ２から電流ＩＦＬを引くことでＩｔｒｉｍ１を減らし、容量９Ｄの充放電電流を減らし、発振周波数ｆｏｓｃを低下させる。このとき、Ｒ３と定数Ｂ、Ｃを
Ｂ＝Ｖｒｅｆ３／ＶＣＣ＿Ａ （式１１）
Ｒ３＝Ｖｒｅｆ３×Ｃ／Ｉｔｒｉｍ２ （式１２）
という関係にすることで、ＶＦＬ、ＩＦＬ、Ｉｔｒｉｍ１の変化は図９（ａ）のようになり、Ｉｔｒｉｍ１はＶＣＣ端子電圧に対して、リニアに変化するため、図９（ｂ）のように発振周波数ｆｓｏｃもＶＣＣ端子電圧に対してリニアに変化するようになる。

なお、この例では、ＶＣＣ端子の電圧によって出力電圧を検出し、その電圧に対してスイッチング素子１の発振周波数ｆｏｓｃを変化させているが、例えば、半導体装置に定電圧の端子を追加し、その端子とＶＣＣ端子の間に抵抗を挿入し、その端子に注入される電流により出力電圧を検出して、その電流の変化とともに発振周波数ｆｏｓｃを変化させる方法など、出力電圧を検出し、その電圧に対して発振周波数ｆｏｓｃを低下させているものであれば、他の方法でも構わない。

また、この例では、ドレイン電流検出をスイッチング素子１のオン抵抗を利用することにより行っているが、例えば、スイッチング素子１とシリーズに挿入された抵抗を利用してドレイン電流の検出を行う方法など、ドレイン電流の検出ができるものであれば、どのようのな方法であるかは、この発明の効果に影響を与えない。

さらに、この例では、ドレイン電流検出回路６によるドレイン電流検出値が、スイッチング素子１がオンしている期間内でオンしている時間長に応じて小さくなるように補正されることにより、結果として、スイッチング素子１がオンしている期間内に、オンしている時間長に応じて電流リミットＩＬＩＭＩＴが大きくなるような構成にしているが、逆に、クランプ回路１２の形成するクランプ電圧を、スイッチング素子１がオンしている期間内でオンしている時間長に応じて大きくなるように変化させる方法など、結果的にスイッチング素子１がオンしている期間内に、オンしている時間長に応じて電流リミットＩＬＩＭＩＴを大きくすることができれば、どのような構成であっても同様な効果が得られることは明らかである。

また、このスイッチング電源の構成例、内部回路の構成はあくまでも一例であり、他の構成であっても、請求項の内容を満たすものであれば構わない。

本発明のスイッチング電源装置は、２次側の制御ＩＣを用いることなく良好な定電流垂下特性を実現することができ、小型軽量化、及び低コスト化された充電器等に有用である。

本発明の実施の形態のスイッチング電源装置の一構成例を示すブロック図 本発明の実施の形態のスイッチング電源装置の動作を示すタイムチャート スイッチング電源装置における出力電圧電流特性を示す図であり、（ａ）は本発明の実施の形態のスイッチング電源装置における出力電圧電流特性、（ｂ）は電流リミットが時間変化しないスイッチング電源装置における出力電圧電流特性、（ｃ）は従来のスイッチング電源装置における出力電圧電流特性を示す図 本発明の実施の形態のスイッチング電源装置のフィードバック信号制御回路及び、ドレイン電流検出回路の一例を示す図 本発明の実施の形態のスイッチング電源装置のドレイン電流検出可変回路の一例を示す図 本発明の実施の形態のスイッチング電源装置の発振回路の一例を示す図 本発明の実施の形態のスイッチング電源装置のＶＣＣ電圧検出回路、及び発振周波数可変回路の一例を示す図 本発明の実施の形態のスイッチング電源装置の発振回路及び、過電流リミットのタイムチャート （ａ）は本発明の実施の形態のスイッチング電源装置の発振周波数可変回路のタイムチャート、（ｂ）は本発明の実施の形態のスイッチング電源装置のＶＣＣ端子電圧と発振周波数ｆｏｓｃの関係を示す図 従来のスイッチング電源装置における制御回路の一構成例を示す図 従来のスイッチング電源装置の動作を示すタイムチャート スイッチング電源装置の電流リミットＩＬＩＭＩＴとスイッチング素子電流ピーク値ＩＤｐｅａｋと入力電圧ＶＩＮの関係を示す図であり、（ａ）は電流リミットＩＬＩＭＩＴに時間変化のないスイッチング電源装置での関係を示す図、（ｂ）は従来のスイッチング電源装置での関係を示す図、（ｃ）は定電流動作時の従来のスイッチング電源装置での関係を示す図 従来のスイッチング電源装置の電流リミットの時間変化を示す図 スイッチング素子電流ピーク値ＩＤｐｅａｋを一定にする電流リミットの時間変化を示す図

符号の説明

１ スイッチング素子
２ レギュレータ
２Ａ、２Ｂ、２Ｃ スイッチ
３ 起動用定電流源
４ ゲートドライブ回路
５ ＮＡＮＤ回路
６ ドレイン電流検出回路
６Ａ、６Ｂ 抵抗
７ 起動／停止回路
８ 比較器
９ 発振回路
９Ａ 最大デューティサイクル信号
９Ｂ クロック信号
９Ｃ 充放電回路
９Ｄ 容量
９Ｅ クロック信号変換回路
１０ ＲＳフリップフロップ回路
１１ フィードバック信号制御回路
１１Ａ、１１Ｂ ＮｃｈＭＯＳＦＥＴ
１１Ｃ 抵抗
１２ クランプ回路
１３ クランプ電圧可変回路
１３Ａ 充放電回路
１３Ｂ コンデンサ
１３Ｃ ＰＮＰトランジスタ
１３Ｄ ＮＰＮトランジスタ
１３Ｆ、１３Ｇ ＰｃｈＭＯＳＦＥＴ
１３Ｈ、１３Ｉ ＮｃｈＭＯＳＦＥＴ
１４ Ｐ型ＭＯＳＦＥＴ
１４Ａ、１４Ｂ、１４Ｃ 抵抗
１４Ｄ 比較器
１５Ａ 反転増幅器
１５Ｂ ＰＮＰトランジスタ
１５Ｃ ＮＰＮトランジスタ
１５Ｅ、１５Ｆ、１５Ｇ、１５Ｊ、１５Ｋ ＰｃｈＭＯＳＦＥＴ
１５Ｈ、１５Ｉ ＮｃｈＭＯＳＦＥＴ
１５Ｌ 定電流源
３０ スイッチング電源用半導体装置
３１ ダイオード
３２、３３ コンデンサ
３４ 制御信号伝達回路
３４Ａ フォトトランジスタ
３４Ｂ フォトダイオード
３５、５２、５３、５５、５６ 抵抗
４０ トランス
４０Ａ １次巻線
４０Ｂ ２次巻線
４０Ｃ 補助巻線
５０ ダイオード
５１ コンデンサ
５４ 負荷
５７ シャントレギュレータ
１０１ スイッチング素子
１３０ 制御回路
１３１ ダイオード
１３２、１３４ コンデンサ
１３３ 抵抗
１４０ トランス
１４０Ａ １次巻線
１４０Ｂ ２次巻線
１４０Ｃ 補助巻線
１５０ ダイオード
１５１ コンデンサ
１５４ 負荷

Claims (5)

1. トランスと、
   前記トランスの１次巻線と直列に接続され、前記１次巻線を介して入力電圧が印加されるスイッチング素子と、
   前記トランスの２次巻線と接続され、前記２次巻線に発生する２次側電圧を整流し且つ平滑化することにより出力電圧を生成して出力する出力電圧生成回路と、
   前記スイッチング素子の動作を制御する制御回路とを備え、
   前記制御回路は、
   前記スイッチング素子をオンオフ動作させるスイッチング信号を発生する発振回路と、
   前記スイッチング素子に流れる電流を検出する電流検出回路と、
   前記電流検出回路で検出された電流値が前記スイッチング素子を流れる電流の最大値に達したときに前記スイッチング信号の前記スイッチング素子への入力を停止させるスイッチング信号制御回路と、
   前記スイッチング素子を流れる電流の最大値が前記スイッチング素子の各オン期間内でオンしている時間長に応じて大きくなるようにする回路構成部と、
   前記出力電圧生成回路で生成される前記出力電圧が所定の第１の閾値以下のときに前記出力電圧の増減に応じて前記発振回路で発生するスイッチング信号の周波数を増減させる周波数可変回路とを有したスイッチング電源装置。
2. トランスと、
   前記トランスの１次巻線と直列に接続され、前記１次巻線を介して入力電圧が印加されるスイッチング素子と、
   前記トランスの２次巻線と接続され、前記２次巻線に発生する２次側電圧を整流し且つ平滑化することにより出力電圧を生成して出力する出力電圧生成回路と、
   前記スイッチング素子の動作を制御する制御回路とを備え、
   前記制御回路は、
   前記スイッチング素子をオンオフ動作させるスイッチング信号を発生する発振回路と、
   前記スイッチング素子に流れる電流を検出し、その検出値を前記スイッチング素子の各オン期間内でオンしている時間長に応じて小さくなるように補正する電流検出補正回路と、
   前記電流検出補正回路で検出および補正された電流の最大値を、前記出力電圧生成回路の出力電圧値の増加・減少に応じて減少・増加するように決定するクランプ回路と、
   前記電流検出補正回路で検出および補正された電流値が前記クランプ回路で決定される電流の最大値に達したときに前記スイッチング信号の前記スイッチング素子への入力を停止させるスイッチング信号制御回路と、
   前記出力電圧生成回路で生成される前記出力電圧が所定の第１の閾値以下のときに前記出力電圧の増減に応じて前記発振回路で発生するスイッチング信号の周波数を増減させる周波数可変回路とを有したスイッチング電源装置。
3. 前記トランスは、前記２次側電圧と比例した１次側電圧を発生する補助巻線を有し、
   前記補助巻線と接続され、前記補助巻線に発生する前記１次側電圧を整流し且つ平滑化することにより補助電源電圧を生成する補助電源電圧生成回路を設け、
   前記周波数可変回路は、前記補助電源電圧生成回路で生成される前記補助電源電圧が前記出力電圧の前記第１の閾値に対応する所定の第２の閾値以下のときに前記補助電源電圧の増減に応じて前記発振回路で発生するスイッチング信号の周波数を増減させるようにした請求項１または２に記載のスイッチング電源装置。
4. 前記スイッチング素子と前記制御回路とが同一半導体基板上に形成された半導体装置からなる、請求項１、２または３に記載のスイッチング電源装置。
5. 前記半導体装置は、前記クランプ回路で決定される電流の最大値のレベルを可変にするための端子を有する請求項４に記載のスイッチング電源装置。

Images