JP4525311B2 - スイッチング電源装置 - Google Patents

Description

本発明は、スイッチング電源装置に関し、特に、出力電圧電流特性として定電流垂下特性を持つか、あるいは、過負荷の保護として、出力電流の過度な増加を防ぐような、充電器、及びアダプター等に使用されるスイッチング電源装置に関するものである。

従来から、例えば充電器用の電源装置として、２次側制御回路を備えることで、負荷の変動に対して良好な出力特性である定電流垂下特性を有するスイッチング電源装置が、広く利用されている（例えば、特許文献１参照）。

この充電器用のスイッチング電源装置では、バッテリーを定電流で充電するための、２次側定電流制御回路を構成して、定電流垂下特性を実現するのが一般的である。

しかしながら、この２次側定電流制御回路には、消費電力の増加、コストアップや部品点数の増加という課題があり、これを解決するために、この２次側定電流制御回路を構成することなく定電流垂下特性を実現する必要性が高まっている。

特許文献２には、出力電力とスイッチ素子の発振周波数が比例するという関係と、出力電流と出力電圧の積が出力電力であるという関係を用いて、定電流動作時には出力電圧と比例してスイッチ素子の発振周波数が低くなることにより、２次側定電流制御回路を構成することなしに、定電流垂下特性を実現するフライバック電源が公開されている。

従来のスイッチング電源装置の構成例を図１１に示す。図１１において、１３０はスイッチング電源制御用半導体装置であり、スイッチ素子１０１とその制御回路から構成されている。

半導体装置１３０は、外部入力端子として、スイッチ素子１０１の入力端子（ＤＲＡＩＮ）、補助電源電圧入力端子（ＶＣＣ）、内部回路電源端子（ＶＤＤ）、フィードバック信号入力端子（ＦＢ）、電流リミット可変端子（ＣＬ）、スイッチ素子１０１の出力端子および制御回路のＧＮＤ端子（ＧＮＤ）の６端子を備えている。

１０２は、半導体装置１３０の内部回路電源を供給するためのレギュレータで、起動電流をＶＣＣへ流すためのスイッチ１０２Ａと、起動電流をＶＤＤへ流すためのスイッチ１０２Ｂと、ＶＣＣからＶＤＤへ電流を供給するためのスイッチ１０２Ｃを備えている。

１０３は、起動用の回路電流を供給するための起動用定電流源であり、起動時にスイッチ１０２Ａを介してＶＣＣへ起動電流を供給する。また、起動後にＶＣＣが一定電圧以下のときは、スイッチ１０２Ｂを介してＶＤＤへ回路電流を供給する。

１０７は、半導体装置１３０の起動／停止を制御するための起動／停止回路であり、ＶＤＤの電圧を検出し、ＶＤＤが一定以下のときは、スイッチ素子１０１のスイッチング動作を停止させる信号を、ＮＡＮＤ回路１０５へ出力する。

１０６は、スイッチ素子１０１に流れる電流を検出するためのドレイン電流検出回路であり、検出した電流を電圧信号に変換して、比較器１０８へ信号を出力する。１１１は、フィードバック信号制御回路であり、ＦＢ端子に入力される電流信号を電圧信号に変換し、クランプ回路１１２を経由して、比較器１０８へ信号を出力する。クランプ回路１１２は、この電圧信号の最大値を決定し、これによってドレイン電流の最大値が決定され、スイッチ素子１０１の過電流保護として機能する。また、クランプ回路１１２はＣＬ端子の電圧値ＶＣＬによって、ドレイン電流の最大値を変化させる機能を持つ。ＣＬ端子は定電流源であり、この電圧値ＶＣＬは抵抗１３５の抵抗値によって変化する。ドレイン電流の最大値は電源の最大出力電力を決定するので、結果的に、このＣＬ端子−ＧＮＤ間の抵抗値を変えると、電源の出力電力を調整することができる。

比較器１０８は、フィードバック信号制御回路１１１からの出力信号と、ドレイン電流検出回路１０６からの出力信号が等しくなったときに、ＲＳフリップフロップ回路１１０のリセット端子へ信号を出力する。

１１３は、ＶＣＣ電圧検出回路であり、ＶＣＣ電圧を検出し、起動／停止回路１０７、発振周波数可変回路１１４に信号を送る。１１４は発振周波数可変回路であり、ＶＣＣ電圧が一定電圧以下の時にはＶＣＣ電圧に応じて、発振周波数低下信号を発振回路１０９へ出力し、結果的に発振周波数はＶＣＣ電圧にリニアに変化する。

１０９は発振回路であり、スイッチ素子１０１の最大デューティサイクルを決める最大デューティサイクル信号１０９Ａと、スイッチ素子１０１の発振周波数を決めるクロック信号１０９Ｂを出力する。また、発振周波数可変回路１１４から発振周波数低下信号が入力されると、ＶＣＣ電圧と比例して発振周波数が小さくなる。最大デューティサイクル信号１０９Ａは、ＮＡＮＤ回路１０５へ入力され、クロック信号１０９Ｂは、ＲＳフリップフロップ回路１１０のセット端子へ入力される。

ＮＡＮＤ回路１０５へは、起動／停止回路１０７の出力信号と、最大デューティサイクル信号１０９Ａと、ＲＳフリップフロップ回路１１０の出力信号が入力される。ＮＡＮＤ回路１０５の出力信号は、ゲートドライブ回路１０４へ入力され、スイッチ素子１０１のスイッチング動作を制御する。

また、１４０はトランスであり、１次巻線１４０Ａと、２次巻線１４０Ｂと、１次側補助巻線１４０Ｃを有している。

１次側補助巻線１４０Ｃには、ダイオード１３１とコンデンサ１３２とで構成される整流平滑回路が接続され、半導体装置１３０の補助電源部として活用され、ＶＣＣ端子へ入力される。また、１４０Ｃは出力電圧を発生する１４０Ｂの定数倍の電圧波形を発生するため、平滑コンデンサ１３２の両端には出力電圧の定数倍の電圧が発生し、ＶＣＣ端子によって検出される。１３３は、ＶＤＤの安定化用コンデンサである。１３４は、制御信号を２次側から１次側へ伝達するための制御信号伝達回路であり、フォトトランジスタ１３４Ａと、フォトダイオード１３４Ｂから構成される。フォトトランジスタ１３４Ａのコレクタは、ＶＤＤ端子と接続され、フォトトランジスタ１３４Ａのエミッタは、ＦＢ端子と接続される。

２次巻線１４０Ｂには、ダイオード１５０とコンデンサ１５１とで構成される整流平滑回路が接続され、負荷１５４へ接続される。シャントレギュレータ１５７は、抵抗１５２と抵抗１５３により出力電圧を検出し、２次側出力電圧ＶＯが一定になるようにフォトダイオード１３４Ｂに流れる電流を制御する。

このスイッチング電源では、１次側補助巻線１４０Ｃは２次巻線１４０Ｂと極性が同じであるため、定数倍の電圧波形を発生するＶＣＣ端子は、１次側補助巻線１４０Ｃが発生する電圧を検出する機能を持っており、過負荷時にドレイン電流ピークが電流リミットまで大きくなることによって出力電圧ＶＯが低下して、ＶＣＣが一定電圧ＶＣＣ＿Ａ以下になったところから周波数をＶＣＣ電圧、及び出力電圧に対してリニアに低下させることにより、定電流垂下特性を実現することができる。

以上のように構成されたスイッチング電源装置について、その動作を以下に説明する。

図１２は図１１の各部の動作波形を説明したタイムチャートである。

図１１において、入力端子には、たとえば商用の交流電源が整流平滑されて作られる、直流電圧ＶＩＮが入力される。このスイッチング電源の動作中には、半導体素子１３０は１次側補助巻線１４０Ｃのダイオード１３１とコンデンサ１３２によって構成される電圧ＶＣＣを電源とし、ＶＣＣ端子から電力を得ている。

半導体素子１３０の制御回路の電源電圧はＶＤＤ端子の電圧ＶＤＤであり、レギュレータ１０２内のスイッチ１０２Ｃにより、ＶＤＤが一定電圧になるようにＶＣＣから電力が供給されている。レギュレータ１０２内のスイッチ１０２Ｂは、起動直後や過負荷時などにＶＣＣ電圧が一定値ＶＣＣ＿Ａ以下になると、スイッチング動作のオフ期間中に導通が可能となり、ＶＣＣ電圧が不足しても、必要に応じてドレイン端子からＶＤＤに電力が供給されることによってＶＤＤ電圧が低下しないようにしている。

また、定電圧動作の定常動作時であるＶＣＣ電圧が一定値ＶＣＣ＿Ａ以上のときは、このスイッチ１０２Ｂは導通しない。

また、レギュレータ１０２内のスイッチ１０２Ａは、起動時においてドレインからＶＣＣに電力を供給する役割を果たしている。この動作により、ＶＣＣが起動電圧ＶＣＣ＿ＳＴＡＲＴまで上昇したとき、スイッチ素子１０１はスイッチング動作を開始する。

２次巻線１４０Ｂに流れる電流は、ダイオード１５０とコンデンサ１５１により整流平滑されて、直流電力となり、負荷１５４に電力を供給する。ＶＣＣ電圧が一定電圧ＶＣＣ＿Ａよりも高い時には、ＦＢ端子に流れ込む電流量に応じて、スイッチ素子１０１を流れる電流ＩＤＳのピーク値ＩＤｐｅａｋの大きさを制御する。

負荷が軽く、出力電圧が高くなるときには、シャントレギュレータ１５７のカソード・アノード間に流れる電流が大きくなるため、制御信号伝達回路１３４を通じて、結果的にＦＢ端子に流れ込む電流が大きくなる。このときには、半導体装置１３０はＩＤｐｅａｋを小さくし、出力電圧を一定にしようとする。

逆に負荷が重くなり、出力電圧が低くなるときには、シャントレギュレータ１５７のカソード・アノード間に流れる電流が小さくなるため、制御信号伝達回路１３４を通じて、結果的にＦＢ端子に流れ込む電流が小さくなる。このときには、半導体装置１３０はＩＤｐｅａｋを大きくし、出力電圧を一定にしようとする。

このような制御によって、負荷に応じて出力電流を変化させ、定電圧特性を実現する。そして、負荷が重くなると、スイッチ素子１０１を流れる電流ＩＤＳのピーク値ＩＤｐｅａｋが電流リミットＩＬＩＭＩＴまで大きくなり、出力電力が最大値になる。さらに負荷が重くなった時には、出力電力の低下及び出力電流の増加が制限されるため、それに応じて出力電圧が低下し、それに比例してＶＣＣ電圧が低下する。そして、ＶＣＣ電圧が一定電圧ＶＣＣ＿Ａよりも低くなると、半導体装置１３０はＶＣＣ電圧と比例して発振周波数ｆｏｓｃを低下させる。

ここで、電源が非連続モードで動作している時には、電源の効率をηとすると、出力電力ＰＯは次のように表される。

ＰＯ＝Ａ×Ｌ×（ＩＤｐｅａｋ）²×ｆｏｓｃ×η （式１）
（Ａ：定数、Ｌ：トランス１４０の１次巻線のインダクタンス）
ＩＤｐｅａｋが一定で、さらにＶＣＣ電圧および、出力電圧ＶＯに比例して発振周波数ｆｏｓｃが低下するときには、出力電圧ＰＯも出力電圧ＶＯに比例して低下するため、Ｐｏ＝ＩＯ×ＶＯであることを考えると、ＩＯは一定となり、定電流垂下特性が実現される。

このように、スイッチ素子の発振周波数を出力電圧の変化に対してリニアに変化させるという、比較的簡単な制御で定電流垂下特性を得られるため、発振周波数を制御する方法は定電流垂下特性の実現に対して有効である。
特開２００３−３３３８４３号公報 特開平５−６８３３０号公報

しかしながら、このような定電流垂下動作時に発振周波数を低下させる制御には、２つの問題点がある。

１つ目は、負荷短絡時（ＶＯ＝０Ｖ）にも出力電流の垂下特性が維持され、一定値の電流が短絡電流として流れてしまうことである。安全のため、この短絡電流は垂下特性時の定電流よりも小さいことが望ましく、出力電圧で低下した時に出力電流が小さくなる、いわゆるフの字保護機能が必要とされる。

２つ目は、出力電圧ＶＯに応じて発振周波数ｆｏｓｃが低下する時、発振周波数が可聴域（一般的に２０ｋＨｚ以下）まで小さくなると、トランスが音鳴りをすることである。この音鳴りは、このような電源が家庭で使用される電気機器に使用される場合には、特に問題となることが多く、改善される必要がある。このトランスの音鳴りの対策には、トランスの接着などが挙げられるが、この方法はコストが上昇するため、スイッチング電源の制御方法によって回避することが望ましい。

そこで、本発明は、上記課題に鑑み、スイッチ素子の発振周波数を出力電圧の変化に対してリニアに変化させるだけでなく、ＶＣＣ電圧に応じてクランプ回路の出力信号を低下させることにより、フの字保護機能とトランスの音鳴り防止とを同時に実現できる高性能のスイッチング電源装置を提供することを目的とする。

上記の問題を解決するために、本発明のスイッチング電源装置は、入力された第１の直流電圧を、トランスを介して第２の直流電圧に変換して出力するスイッチング電源装置であって、第１の直流電圧が印加される前記トランスの１次側に接続されたスイッチ素子と、前記第２の直流電圧を安定化させる出力電圧制御回路と、前記出力電圧制御回路からの信号を前記トランスの１次側へ伝達する制御信号伝達回路と、前記スイッチ素子の動作を制御する制御回路と、前記トランスの補助巻線と接続され、１次側出力電圧を発生すると共に、発生した１次側出力電圧を整流し且つ平滑化することにより、前記制御回路へ電源電圧を供給する補助電源電圧を生成する補助電源電圧生成回路とを備え、前記制御回路は、前記スイッチ素子の電流を検出するためのドレイン電流検出回路と、前記補助電源電圧を検出するための補助電源電圧検出回路と、前記補助電源電圧検出回路からの出力信号を受けて前記スイッチ素子の発振周波数を決定するクロック信号を出力する発振回路と、前記補助電源電圧に応じて発振周波数低下信号を前記発振回路に出力する発振周波数可変回路と、前記制御信号伝達回路からの信号をフィードバック信号として受けて、前記フィードバック信号に対応して変化するフィードバック出力信号を出力するフィードバック信号制御回路と、前記フィードバック出力信号の最大値を固定して前記スイッチ素子の電流の最大値を制限するクランプ回路と、前記ドレイン電流検出回路からの出力信号と前記クランプ回路からの出力信号とを比較し、比較した比較信号を出力する比較器と、を有し、前記比較器からの出力信号と前記発振回路からの出力信号とに基づいて、前記スイッチ素子をオンオフし、前記補助電源電圧が第１の値以下に低下すると、前記補助電源電圧検出回路から前記スイッチ素子の電流の最大値を低下させるための信号が前記クランプ回路に出力されることを特徴とする。

前記クランプ回路からの出力信号の低下に伴い、前記比較器からの出力信号が低下することが好ましい。

前記補助電源電圧が前記第１の値よりも大きい第２の値以下になると、前記補助電源電圧検出回路から発振周波数を低下させるための信号を前記発振周波数可変回路に出力し、その信号に基づいて前記スイッチング素子の発振周波数が低下することが好ましい。

前記補助電源電圧の低下量に対して前記発振周波数がリニアに低下することが好ましい。

前記補助電源電圧が前記第１の値以下に低下したときの前記スイッチ素子の電流の最大値は、前記補助電源電圧が前記第２の値のときの前記スイッチ素子の電流の最大値に対して２０％以下であることがさらに好ましい。

本発明のスイッチング電源装置によれば、過負荷時における出力電流の過度な増加を防ぐとともに、負荷短絡時に出力電流値を小さくする、いわゆるフの字保護機能と、発振周波数が低いことによるトランスの音鳴りの防止を実現することができる。

以下、本発明の実施の形態を、図面に基づいて具体的に説明する。

図１は、本発明の実施の形態におけるスイッチング電源装置の回路ブロック図である。

この実施の形態は、上述した従来の構成例と、一部を除いて同様な構成であるため、以下、相違点のみを説明し、同様な部位の説明は割愛する。

本実施の形態によれば、ＶＣＣ電圧検出回路１３がＶＣＣ電圧を検出し、このＶＣＣ電圧が一定値ＶＣＣ＿Ａ以下の時にはＶＣＣ電圧に応じて、発振周波数低下信号を発振回路９へ出力し、発振周波数がＶＣＣ電圧にリニアに低下する。そして、ＶＣＣ電圧がＶＣＣ＿Ａよりも低い一定値ＶＣＣ＿Ｂ以下になると、ＶＣＣ電圧検出回路１３はＩＬＩＭＩＴ低下信号Ｉｌｏｗをクランプ回路１２に出力する。

クランプ回路１２は、フィードバック信号制御回路１１より出力される電圧信号の最大値を決定することによって、スイッチ素子１を流れるドレイン電流の最大値ＩＬＩＭＩＴを決定している。ＶＣＣ電圧検出回路１３からクランプ回路１２に、ＩＬＩＭＩＴ低下信号としてＩｌｏｗが入力されると、クランプ回路１２では、クランプ電圧を低下させ、それに応じてドレイン電流の最大値を低下させる。

以上のように構成されたスイッチング電源装置の動作を、図１〜図３を用いて説明する。図２は、図１の各部の動作波形を説明したタイムチャートであり、図３（ａ）はこの構成により得られる出力電圧電流特性図、図３（ｂ）は従来の構成により得られる出力電圧電流特性図である。

前記した従来の形態と同様に、ＶＣＣ電圧が一定値ＶＣＣ＿Ａ以上のときには、図２に示したように、半導体装置３０のＦＢ端子に流れ込む電流ＩＦＢの大きさによってＩＤｐｅａｋの大きさを変化させ、定電圧動作を実現する。なお、ＩＦＢは負荷の重さによって変化する。

そして、ＶＣＣ電圧がＶＣＣ＿Ａ以下となった時には、スイッチ素子１の発振周波数をＶＣＣ電圧に対してリニアに変化させ、定電流動作を実現する。

さらに、ＶＣＣ電圧が低下し、ＶＣＣ＿Ｂ（＜ＶＣＣ＿Ａ）以下となると、ＶＣＣ電圧検出回路１３からクランプ回路１２にＩＬＩＭＩＴ低下信号が出力されることにより、そのドレイン電流の最大値ＩＬＩＭＩＴを低下させる。

このように、ＶＣＣ電圧が一定値ＶＣＣ＿Ｂ以下まで低下し、それに伴い出力電圧ＶＯが低下したときには、ＩＬＩＭＩＴが不連続に低下するため、結果的にスイッチ素子１を流れるドレイン電流のピーク値ＩＤｐｅａｋが低下し、出力へ供給されるエネルギーも不連続に低下する。この結果、出力電流が低下し、図３（ａ）に示したようなフの字保護特性が実現される。

また、ＶＣＣ電圧の変化により、スイッチ素子１の発振周波数が変化するため、ＶＣＣ電圧がＶＣＣ＿Ｂのときのスイッチ素子１の発振周波数ｆｏｓｃＬは一義的に決まる。

トランスの音鳴りは、トランス４０の１次巻線４０Ａを流れる電流、及びコア内の磁束密度の大きさに比例するので、ｆｏｓｃＬの値を可聴域以上に設定することでトランスの音鳴りを防止することができる。

トランスを流れる電流量、及び磁束密度とトランスの音鳴りの大きさは密接な関係があるために、このようにスイッチ素子、及びトランスの１次巻線を流れる電流を直接的に制御して、低下させる方法は、トランスの音鳴りを小さくする上で効果が高い。

ＶＣＣ電圧が一定値ＶＣＣ＿Ｂ以下まで低下した後のドレイン電流の最大値ＩＬＩＭＩＴ２を低下前、すなわち、定電流動作時のドレイン電流の最大値ＩＬＩＭＩＴ１の２０％以下にすることにより、トランスの音鳴りを防ぐことを実験的に確認しているが、この値はトランス等のサイズ、構造等にも依存するため、トランスの音鳴りが防げるのであれば、２０％以上であっても構わない。

また、可聴域が２０ｋＨｚ以下であることを考えると、上記のｆｏｓｃＬは２０ｋＨｚ以上であることが望ましい。仮に、ｆｏｓｃＨ＝１００ｋＨｚ、ｆｏｓｃＬ＝２０ｋＨｚとすると、出力電圧が最大値の２０％程度になったところで、ＩＯが低下するフの字保護が作動することになるが、実使用上の問題はない。

以下、上記した本実施の形態におけるスイッチング電源装置の各回路ブロックの具体例を例示し、説明する。

図４に本実施の形態における発振回路の構成例を示し、図５には発振回路の入出力信号のタイムチャートを示した。この回路は、充放電回路９Ｃが作る三角波信号Ｖｃａｐを、クロック信号変換回路９Ｅが最大デューティー信号９Ａとクロック信号９Ｂに変換する構成になっている。

充放電回路９Ｃには充放電基準電流Ｉｔｒｉｍ１が入力され、このＩｔｒｉｍ１の定数倍の電流値で容量９Ｄを充電し、Ｖｃａｐがある電圧（Ｖｒｅｆ１）に達すると、Ｉｔｒｉｍ１の定数倍の電流値で容量９Ｄは放電される。また、Ｖｃａｐがある電圧（Ｖｒｅｆ２）に達すると、容量９Ｄが充電され始める。

この三角波信号Ｖｃａｐの周波数がスイッチ素子の発振周波数ｆｏｓｃとなるため、発振周波数ｆｏｓｃはＩｔｒｉｍ１に比例する。

図６には、ＶＣＣ電圧検出回路１３と発振周波数可変回路１４との構成の一例を示し、図７には、これらの回路の各入出力信号のタイムチャートを示した。

ＶＣＣ電圧検出回路１３の抵抗１３Ａ、抵抗１３Ｂは、抵抗分割によりＶＣＣ電圧の定数倍の電圧ＶＣＣｒｅｆを作り出す。ＶＣＣ電圧が一定電圧（ＶＣＣ＿Ａ）以下になったときには、ＶＣＣｒｅｆがＶｒｅｆ４より低くなり、比較器１３ＤがＬｏｗ信号を出力する。この出力信号を受けて、ＰｃｈＭＯＳＦＥＴ１４Ｇがオンし、反転増幅器１４Ａが作動し始める。反転増幅器１４Ａには、抵抗１３Ａ、抵抗１３Ｂにより形成されるＶＣＣの定数倍の電圧ＶＣＣｒｅｆが入力され、ある電圧値Ｖｒｅｆ３と比較され、その差の反転成分が増幅率＝１で出力される。

この場合、反転増幅器１４Ａの出力ＶＦＬは次のように表される。

ＶＦＬ＝Ｖｒｅｆ３−Ｂ×ＶＣＣ （式２）
（Ｂ：ある定数、Ｖｒｅｆ３：ある基準電圧）
さらに、抵抗１４Ｅを流れる電流をＩＦＬ１とすると、
ＩＦＬ１＝ＶＦＬ／Ｒ３ （式３） （Ｒ３：抵抗１４Ｅの抵抗値）
ＩＦＬ１は、ＰｃｈＭＯＳＦＥＴ１４Ｆ、１４Ｈからなるカレントミラー回路と、ＮｃｈＭＯＳＦＥＴ１４Ｉと１４Ｊからなるカレントミラー回路により、定数倍されＩＦＬとなり、次のように表される。

ＩＦＬ＝Ｃ×ＶＦＬ／Ｒ３
＝（Ｖｒｅｆ３−Ｂ×ＶＣＣ）×Ｃ／Ｒ３
＝Ｖｒｅｆ３×Ｃ／Ｒ３−（Ｂ×Ｃ／Ｒ３）×ＶＣＣ （式４） （Ｃ：ある定数）
定電流動作時には、基準電流Ｉｔｒｉｍより作られた電流Ｉｔｒｉｍ２からＩＦＬを引くことで、容量９Ｄの充放電電流であるＩｔｒｉｍ１を減少させ、発振周波数ｆｏｓｃを低下させる。このとき、Ｒ３と定数Ｂ、Ｃを
Ｂ＝Ｖｒｅｆ３／ＶＣＣ＿Ａ （式５）
Ｒ３＝Ｖｒｅｆ３×Ｃ／Ｉｔｒｉｍ２ （式６）
という関係にすると、
ＶＦＬ＝Ｒ３×（ＶＣＣ＿Ａ−ＶＣＣ）/ＶＣＣ＿Ａ （式７）
ＩＦＬ＝（ＶＣＣ＿Ａ−ＶＣＣ）/ＶＣＣ＿Ａ （式８） Ｉｔｒｉｍ１＝Ｉｔｒｉｍ２−（ＶＣＣ＿Ａ−ＶＣＣ）/ＶＣＣ＿Ａ （式９） となる。ＶＦＬ、ＩＦＬ、Ｉｔｒｉｍ１の変化は図７（ａ）のようになり、Ｉｔｒｉｍ１はＶＣＣ電圧に対して、リニアに変化するため、図７（ｂ）のように発振周波数ｆｓｏｃもＶＣＣ電圧に対してリニアに変化するようになる。

ＶＣＣ電圧がＶＣＣ＿Ｂよりも高い場合には、抵抗１３Ａ、抵抗１３Ｂにより作られるＶＣＣ電圧の定数倍の電圧ＶＣＣｒｅｆが基準電圧Ｖｒｅｆ５よりも高いため、ＩＬＩＭＩＴ低下信号であるＩｌｏｗはＨｉｇｈレベルである。

一方、ＶＣＣ電圧が低下し、ＶＣＣ＿Ｂ以下、すなわち、発振周波数ｆｏｓｃがｆｏｓｃＬ以下になったときには、抵抗１３Ａ、抵抗１３Ｂにより作られるＶＣＣ電圧の定数倍の電圧ＶＣＣｒｅｆが基準電圧Ｖｒｅｆ５より低くなり、ＩＬＩＭＩＴ低下信号であるＩｌｏｗはＬｏｗレベルとなり、クランプ回路１２に出力される。

図８に、ドレイン電流検出回路６と、フィードバック信号制御回路１１、クランプ回路１２、比較器８の回路構成の一例を示す。

以下、これらの回路によって実現される定電圧制御時のフィードバック制御と電流リミットの決定について説明する。

ＦＢ端子から入力される電流ＩＦＢは、ＮｃｈＭＯＳＦＥＴ１１Ａ、１１Ｂからなるカレントミラー回路に入力され、この回路を介して抵抗１１ＣにＩＦＢと同じ大きさの電流が流れる。ＭＯＳＦＥＴ１１Ｂのドレイン電圧ＶＦＢは、ＶＤＤ端子の電圧から抵抗１１Ｃでの電圧降下を差し引いた分であるから、ＩＦＢが大きい時ほど低く、ＩＦＢが小さい時ほど高くなる。

クランプ回路１２に入力信号として電圧ＶＦＢが入力されるが、この入力電圧は、クランプ回路１２により、Ｉｌｏｗ信号、およびＣＬ端子に接続された抵抗３５（図示せず）の抵抗値ＲＣＬによって決まるクランプ電圧Ｖｇｍａｘ以下にクランプされ、電圧信号Ｖｇとして比較器８に入力される。

ドレイン電流検出回路６は、スイッチ素子がオンしている時のドレイン端子の電圧ＶＤＳを検出し、この電圧を、抵抗６Ａと抵抗６Ｂとで分割することによって、ＶＤＳの定数倍の電圧Ｖｒｅｆを決定し、Ｖｒｅｆを比較器８に出力している。スイッチ素子１が導通している時、ＶＤＳ、Ｖｒｅｆは次のようになり、ＶｒｅｆはＩＤＳに比例した値になる。

ＶＤＳ＝ＩＤＳ×ＲＯＮ （式１０） （ＲＯＮ：スイッチ素子１のオン抵抗、ＩＤＳ：スイッチ素子１を流れる電流） Ｖｒｅf＝（ＩＤＳ×ＲＯＮ×Ｒ２）／（Ｒ１＋Ｒ２） （式１１）
（Ｒ１：抵抗６Ａの抵抗値、Ｒ２：抵抗６Ｂの抵抗値）
比較器８は、ＶｒｅｆがＶｇを超えた時にフリップフロップ１０のリセット端子にＬｏｗ信号を出力し、その信号を受けてスイッチ素子１はオフする。

ＶＦＢがクランプ電圧Ｖｇｍａｘに達するまでは、出力信号ＶｇはＶＦＢに比例するが、一方で、上述したようにＩＦＢは、重負荷時に小さく、軽負荷時に大きくなるため、ＶＦＢは負荷によって変動し、重負荷時に高く、軽負荷時に低くなる。

そうすると、本実施の形態に示した構成によれば、負荷の大きさによってスイッチ素子１がオフするときのドレイン電圧のレベルが変動し、その結果、ドレイン電流のピーク値ＩＤｐｅａｋの大きさを調整する電流モードのＰＷＭ制御が実現される。

また、比較器８に入力されるクランプ回路の出力信号がＶｇｍａｘでクランプされているため、Ｖｇｍａｘを越える電圧信号Ｖｒｅｆが比較器８に入力されると、直ちにスイッチ素子１は停止する。一方で、Ｖｒｅｆは、スイッチ素子１のドレイン電圧に比例しているので、スイッチ素子１の動作時のドレイン電圧には一定のリミットがかかることとなり、それに対応してドレイン電流も一定値ＩＬＩＭＩＴ以上に増加しないよう制御される。

図９にはクランプ回路１２の回路構成の例を、また、図１０にはこの回路の各電位とＩＬＩＭＩＴ、ＩＤｐｅａｋのタイムチャートを示した。

前述したように、ＶＣＣ電圧検出回路１３から出力されたＩＬＩＭＩＴ低下信号Ｉｌｏｗは、ＶＣＣ電圧がＶＣＣ＿Ｂよりも高い時はＨｉｇｈレベルとなり、逆に、ＶＣＣ電圧がＶＣＣ＿Ｂよりも低い時はＬｏｗレベルとなる。ＩｌｏｗがＨｉｇｈレベルの時はＰｃｈＭＯＳＦＥＴ１２Ａがオンし、ＰｃｈＭＯＳＦＥＴ１２Ｂはオフしている。このとき、ＣＬ端子の外付け抵抗３５を流れる電流量は定電流源１２Ｄが流す電流値ＩＣＬ１となり、抵抗３５の抵抗値をＲＣＬとすると、ＣＬ端子の電圧ＶＣＬは以下のように表される。

ＶＣＬ＝ＩＣＬ１×ＲＣＬ （式１２） （Ｉｌｏｗ：Ｈｉｇｈレベル）
ＣＬ端子の電圧ＶＣＬは、ＰｃｈＭＯＳＦＥＴ１２Ｆのゲートに入力され、ＰｃｈＭＯＳＦＥＴ１２ＦとＮＰＮバイポーラトランジスタ１２Ｇがオンするが、このとき、１２Ｇのコレクタの電位Ｖｇは、ＭＯＳＦＥＴ１２Ｆのしきい値電圧とバイポーラトランジスタ１２Ｇのベース−エミッタ間電圧がそれぞれ一定値であるため、ある値Ｖｇｍａｘ１以上に上昇するのが抑制される。Ｖｇｍａｘ１は次式のようになる。

Ｖｇｍａｘ１＝ＶＣＬ＋ＶＴｐ＋ＶＢＥ
＝ＩＣＬ１×ＲＣＬ＋ＶＴｐ＋ＶＢＥ （式１３） （ＶＴｐ：ＰｃｈＭＯＳＦＥＴのＶＴ、
ＶＢＧ：ＮＰＮトランジスタのベース−エミッタ間電圧）
フィードバック信号制御回路１１の出力ＶＦＢが、この１２Ｇのコレクタに入力されるので、ＶｇはＶＦＢの変化に合わせて、次の式のような変化をする。

Ｖｇ＝ＶＦＢ （ＶＦＢ＜Ｖｇｍａｘ１）
Ｖｇ＝Ｖｇｍａｘ１ （ＶＦＢ＞Ｖｇｍａｘ１） （式１４） 前述したように、ＶｇｍａｘによりＩＬＩＭＩＴが決定されるので、ＩＬＩＭＩＴは抵抗３５の抵抗値ＲＣＬを変えると変化する。

ＩｌｏｗがＬｏｗレベルの場合、つまり、ＶＣＣ電圧がＶＣＣ＿Ｂ以下で発振周波数ｆｏｓｃがｆｏｓｃＬ以下の場合には、ＰｃｈＭＯＳＦＥＴ１２Ａがオフし、ＰｃｈＭＯＳＦＥＴ１２Ｂがオンするため、抵抗３５を流れる電流量は、定電流源１２Ｅを流れる電流値ＩＣＬ２となる。この時、ＶＣＬは次のようになる。

ＶＣＬ＝ＩＣＬ２×ＲＣＬ （式１５） （Ｉｌｏｗ：Ｌｏｗレベル）
そして、ＩｌｏｗがＨｉｇｈレベルの時と同様にＶｇｍａｘはある値Ｖｇｍａｘ２で固定され、その値は次式のようになる。

Ｖｇｍａｘ２＝ＶＣＬ＋ＶＴｐ＋ＶＢＥ
＝ＩＣＬ２×ＲＣＬ＋ＶＴｐ＋ＶＢＥ （式１６）
この時、ＩＣＬ２＜ＩＣＬ１となるように設定し、ＩｌｏｗがＬｏｗレベルになると、ＩＬＩＭＩＴが低下する。

なお、出力電圧低下前の値ＩＬＩＭＩＴ１と低下後の値ＩＬＩＭＩＴ２との関係は次のようになる。

ＩＬＩＭＩＴ２＝ＩＬＩＭＩＴ１×ＩＣＬ２／ＩＣＬ１ （式１７）
なお、本実施の形態に開示した構成はあくまでも一例であり、本発明の思想の範囲内であれば、上記構成に制限されるものではない。

また、上記のように定電流特性での動作時に、出力電圧に対してリニアに発振周波数を低下するように制御したものでなくとも、他の制御、例えば２次側の整流ダイオード（図１におけるダイオード５０）の導通時間の発振周期に対する割合を一定にするような制御などにより、結果的に周波数が低下するようなものでも構わない。

さらに、上記のように、過負荷時に出力電流が過度に増加しない保護として、スイッチ素子１の発振周波数が低下するものであれば、発振周波数が出力電圧に対してリニアに変化しなくても、さらに、出力電流が一定になるものでなくてもよく、発振周波数が一定値以下になる時にドレイン電流のピーク値を低下させることにより、上記したフの字保護やトランスの音鳴りの防止を実現することができる。

なお、上記のように、ドレイン電流の最大値を制御し、発振周波数が一定値以下になった時にドレイン電流の最大値を低下させることは、トランスの音鳴りの防止には効果的ではあるが、たとえば、発振回路９から出力されるＭＡＸ ＤＵＴＹ信号９Ａを変えて、オンＤＵＴＹの最大値を低下させることにより、結果的にドレイン電流のピーク値を低下させる方法であっても、上記したフの字保護やトランスの音鳴りの防止を実現することが可能である。

本発明に係るスイッチング電源装置は、コストアップすることなしにフの字保護特性とトランスの音鳴りを防ぐことができ、小型軽量化、及び低コスト化された充電器、及びアダプター等に有用である。

本発明の実施の形態におけるスイッチング電源装置の回路ブロック図 本発明の実施の形態におけるスイッチング電源装置の各部の動作波形を説明したタイムチャート スイッチング電源装置の出力電圧電流特性図であり、（ａ）は本発明の実施の形態におけるスイッチング電源装置の出力電圧電流特性図、（ｂ）は従来の構成の出力電圧電流特性図 本発明の実施の形態における発振回路の回路図 本発明の実施の形態における発振回路の入出力信号のタイムチャート 本発明の実施の形態におけるＶＣＣ電圧検出回路と発振周波数可変回路の回路図 本発明の実施の形態におけるＶＣＣ電圧検出回路と発振周波数可変回路の各入出力信号のタイムチャート 本発明の実施の形態におけるドレイン電流検出回路と、フィードバック信号制御回路、クランプ回路、比較器の回路図 本発明の実施の形態におけるクランプ回路の回路図 本発明の実施の形態におけるクランプ回路の各電位とＩＬＩＭＩＴ、ＩＤｐｅａｋのタイムチャート 従来のスイッチング電源装置の回路ブロック図 従来のスイッチング電源装置の各部の動作波形を説明したタイムチャート

符号の説明

１ スイッチ素子
２ レギュレータ
２Ａ、２Ｂ、２Ｃ スイッチ
３ 起動用定電流源
４ ゲートドライバ
５ ＮＡＮＤ回路
６ ドレイン電流検出回路
６Ａ、６Ｂ 抵抗
７ 起動／停止回路
８ 比較器
９ 発振回路
９Ａ 最大デューティサイクル信号
９Ｂ クロック信号
９Ｃ 充放電回路
９Ｄ 容量
９Ｅ クロック信号変換回路
１０ ＲＳフリップフロップ回路
１１ フィードバック信号制御回路
１１Ａ、１１Ｂ ＮｃｈＭＯＳＦＥＴ
１１Ｃ 抵抗
１２ クランプ回路
１２Ａ、１２Ｂ ＰｃｈＭＯＳＦＥＴ
１２Ｃ 反転器
１２Ｄ、１２Ｅ 定電流源
１２Ｆ ＰｃｈＭＯＳＦＥＴ
１２Ｇ ＮＰＮトランスジスタ
１３ ＶＣＣ電圧検出回路
１３Ａ、１３Ｂ 抵抗
１３Ｃ 比較器
１３Ｄ 比較器
１４ 発振周波数可変回路
１４Ａ 反転増幅器
１４Ｂ ＰＮＰトランジスタ
１４Ｃ 定電流源
１４Ｄ ＮＰＮトランジスタ
１４Ｅ 抵抗
１４Ｆ、１４Ｇ、１４Ｈ ＰｃｈＭＯＳＦＥＴ
１４Ｉ、１４Ｊ ＮｃｈＭＯＳＦＥＴ
１４Ｍ 定電流源
３０ スイッチング電源用半導体装置
３１ ダイオード
３２、３３ コンデンサ
３４ 制御信号伝達回路
３４Ａ フォトトランジスタ
３４Ｂ フォトダイオード
３５、５２、５３、５５、５６ 抵抗
４０ トランス
４０Ａ １次巻線
４０Ｂ ２次巻線
４０Ｃ 補助巻線
５０ ダイオード
５１ コンデンサ
５４ 負荷
５７ シャントレギュレータ
１３０ スイッチング電源制御用半導体装置
１３１ ダイオード
１３２、１３３ コンデンサ
１３４ 制御信号伝達回路
１３４Ａ フォトトランジスタ
１３４Ｂ フォトダイオード
１３５、１５２、１５３、１５５、１５６ 抵抗
１４０ トランス
１４０Ａ １次巻線
１４０Ｂ ２次巻線
１４０Ｃ 補助巻線
１５０ ダイオード
１５１ コンデンサ
１５４ 負荷
１５７ シャントレギュレータ

Claims (5)

1. 入力された第１の直流電圧を、トランスを介して第２の直流電圧に変換して出力するスイッチング電源装置であって、
   第１の直流電圧が印加される前記トランスの１次側に接続されたスイッチ素子と、
   前記第２の直流電圧を安定化させる出力電圧制御回路と、
   前記出力電圧制御回路からの信号を前記トランスの１次側へ伝達する制御信号伝達回路と、前記スイッチ素子の動作を制御する制御回路と、
   前記トランスの補助巻線と接続され、１次側出力電圧を発生すると共に、発生した１次側出力電圧を整流し且つ平滑化することにより、前記制御回路へ電源電圧を供給する補助電源電圧を生成する補助電源電圧生成回路とを備え、
   前記制御回路は、
   前記スイッチ素子の電流を検出するためのドレイン電流検出回路と、
   前記補助電源電圧を検出するための補助電源電圧検出回路と、
   前記補助電源電圧検出回路からの出力信号を受けて前記スイッチ素子の発振周波数を決定するクロック信号を出力する発振回路と、
   前記補助電源電圧に応じて発振周波数低下信号を前記発振回路に出力する発振周波数可変回路と、
   前記制御信号伝達回路からの信号をフィードバック信号として受けて、前記フィードバック信号に対応して変化するフィードバック出力信号を出力するフィードバック信号制御回路と、
   前記フィードバック出力信号の最大値を固定して前記スイッチ素子の電流の最大値を制限するクランプ回路と、
   前記ドレイン電流検出回路からの出力信号と前記クランプ回路からの出力信号とを比較し、比較した比較信号を出力する比較器と、を有し、
   前記比較器からの出力信号と前記発振回路からの出力信号とに基づいて、前記スイッチ素子をオンオフし、
   前記補助電源電圧が第１の値以下に低下すると、前記補助電源電圧検出回路から前記スイッチ素子の電流の最大値を低下させるための信号が前記クランプ回路に出力され、前記クランプ回路からの出力信号が低下することを特徴とするスイッチング電源装置。
2. 前記クランプ回路からの出力信号の低下に伴い、前記比較器からの出力信号が低下することを特徴とする請求項１記載のスイッチング電源装置。
3. 前記補助電源電圧が前記第１の値よりも大きい第２の値以下になると、前記補助電源電圧検出回路から発振周波数を低下させるための信号を前記発振周波数可変回路に出力し、その信号に基づいて前記スイッチ素子の発振周波数が低下することを特徴とする請求項１または２記載のスイッチング電源装置。
4. 前記補助電源電圧の低下量に対して前記発振周波数がリニアに低下することを特徴とする請求項３記載のスイッチング電源装置。
5. 前記補助電源電圧が前記第１の値以下に低下したときの前記スイッチ素子の電流の最大値は、前記補助電源電圧が前記第２の値のときの前記スイッチ素子の電流の最大値に対して２０％以下であることを特徴とする請求項３または４記載のスイッチング電源装置。

Images