JP2010226807A

JP2010226807A - Ｄｃ電源装置

Info

Publication number: JP2010226807A
Application number: JP2009069008A
Authority: JP
Inventors: Keisuke Samejima; 啓祐鮫島
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2009-03-19
Filing date: 2009-03-19
Publication date: 2010-10-07
Anticipated expiration: 2029-03-19
Also published as: KR101365502B1; CN101841248A; CN101841248B; US20100238688A1; JP5489502B2; US8284578B2; KR20100105419A

Abstract

【課題】軽負荷時の消費電力を更に低減させたＤＣ電源装置を提供する。
【解決手段】スイッチングＦＥＴのドレイン電流を検知して、出力電圧から作られるフィードバック信号と比較を行い、その結果、スイッチングＦＥＴのスイッチング周波数とデューティーを制御する電源ＩＣを使用したＤＣ電源装置において、ドレイン電流の検知電流を電圧に変換する際に、変換される電圧を抵抗分圧して電源ＩＣが検知するスイッチングＦＥＴのドレイン電流を低く検知させることで、スイッチングＦＥＴのスイッチング周波数を低く抑える。
【選択図】図１

Description

本発明はＤＣ電源装置、特に、軽負荷時の省エネルギーを目標とするＤＣ電源装置に関するものである。

従来のＤＣ電源装置であるフライバック方式のスイッチング電源において、フライバックトランスの１次電圧をスイッチングするスイッチングＦＥＴのスイッチング回数は、次のように制御される。例えば、２次出力電圧に対応する電圧と、スイッチングＦＥＴを流れる電流に対応する電圧と、スイッチングＦＥＴのドレイン・ソース間電圧とに基づいて、スイッチングＦＥＴのＯＮ／ＯＦＦが制御される。具体的には、既知の電源ＩＣを使用して、２次出力電圧に対応する電圧が第１の基準電圧を越え、且つ、スイッチングＦＥＴのドレイン・ソース間電圧が第２の基準電圧以下の条件で、スイッチングＦＥＴをＯＮとする。一方、スイッチングＦＥＴを流れる電流に対応する電圧よりも２次出力電圧に対応する電圧が低くなる条件で、スイッチングＦＥＴをＯＦＦとする。

このようなＤＣ電源装置において、低負荷時にスイッチングＦＥＴのＯＮ期間を短くすることで、軽負荷時の消費電力を低減させることも行われている（特許文献１を参照）。

特開平２０００−１４８２６５号公報

しかしながら、上記従来技術のようなＤＣ電源装置においては、スイッチングＦＥＴのスイッチング回数は維持されるので、軽負荷時の消費電力の低減には限界があった。

昨今、軽負荷時の消費電力の低減は、ＤＣ電源装置を搭載した機器の大きな課題の１つとなっている。たとえば、軽負荷時の消費電力を低減させたＤＣ電源装置を搭載した機器が動作待機状態つまり、軽負荷状態であった場合の消費電力を低減させることで、従来の機器を使用するよりも省エネ効果を生むことが出来る。また、このような省エネを意識した機器を開発して販売することで、より強い商品価値を生むこととなる。これらのことから、ＤＣ電源装置の軽負荷時の消費電力を低減させる必要性が高まっている。

本発明は、これまで説明してきた従来技術のようなＤＣ電源装置に対し、軽負荷時の消費電力を更に低減させたＤＣ電源装置を提供する。

かかる課題を解決するために、本発明のＤＣ電源装置は、１次巻線及び２次巻線を有するトランスと、前記１次巻線に流れる電流を断続するスイッチング素子と、前記１次巻線に流れる電流を検出するために電圧に変換する電流検出回路と、前記２次巻線の電圧を整流して平滑する整流平滑回路と、前記２次巻線の回生終了を検出するリセット検出回路と、基準電圧を提供する基準電圧源と、前記整流平滑回路の出力電圧と前記基準電圧源の基準電圧とを比較して増幅する誤差増幅回路と、前記スイッチング素子の断続する動作を制御する制御回路と、前記誤差増幅回路の出力を前記制御回路に伝達する伝達回路とを備え、前記リセット検出回路が前記２次巻線の回生終了を検出し、かつ前記伝達回路の出力電圧が所定の電圧以上であれば、前記制御回路が前記スイッチング素子を導通させ、前記電流検出回路の出力電圧が前記伝達回路の出力電圧を上回ることにより、前記制御回路が前記スイッチング素子を遮断させるＤＣ電源装置において、前記電流検出回路は、出力電圧を非直線的に変化させるよう構成されていることを特徴とする

本発明により、軽負荷時における単位時間あたりのスイッチングＦＥＴのスイッチング回数を低減出来、その結果、スイッチング損失分の消費電力を削減させることで省エネに貢献するＤＣ電源装置を実現することが可能となる。

実施形態１の電源装置の模式的回路例の図である。軽負荷状態における従来技術と実施形態１の動作波形を比較した図である。スイッチング損失を説明する図である。通常負荷状態における従来技術と実施形態１のＩＳ端子404の電圧波形を比較した図である。通常負荷状態における従来技術と実施形態１の動作波形を比較した図である。過負荷状態における従来技術と実施形態１のＩＳ端子404の電圧波形を比較した図である。実施形態２の電源装置の模式的回路例の図である。軽負荷状態における従来技術と実施形態２の動作波形を比較した図である。通常負荷状態における従来技術と実施形態２のＩＳ端子404の電圧波形を比較した図である。通常負荷状態における従来技術と実施形態２の動作波形を比較した図である。実施形態２においてダイオード201が無い場合と有る場合のＩＳ端子404の電圧の概要を示す図である。従来の電源装置の模式的回路例の図である。従来の電源装置の動作波形を示す図である。

＜従来のＤＣ電源装置の構成及び動作例＞
まず、本実施形態のＤＣ電源装置の特徴を明瞭にするため、従来のＤＣ電源装置の構成と動作について、図１２及ぶ図１３を参照して説明する。図１２の（ａ）は、従来のＤＣ電源装置の回路の概要を示した図であり、ここで説明するＤＣ電源装置はフライバック方式のスイッチング電源である。

図１２の（ａ）中、１次直流電圧を生成する回路として、101はインレット、102はヒューズ、103はコモンモードコイル、104は整流ダイオードブリッジ、105は１次平滑電解コンデンサ、106は起動抵抗である。また、１次直流電圧のスイッチングを制御する回路として、107はスイッチング素子であるスイッチングＦＥＴ、108はトランス、109は電源の制御回路である電源ＩＣ、110はスイッチングＦＥＴのゲート抵抗である。また、111はダイオード、112は抵抗、113はコンデンサ、114は１次巻線を流れる電流を電圧値に変換する電流検出回路を構成する電流検出用抵抗、115は伝達回路を構成するフォトカプラである。トランスの１次巻線に流れる電流は、スイッチングＦＥＴ107により断続が制御される。一方、２次直流電圧に関連する回路として、116はダイオード、117は平滑コンデンサ、118はＤＣ電圧出力、119はＤＣ電源装置に接続される負荷である。ダイオード116と平滑コンデンサ117が整流平滑回路を構成する。また、２次直流電圧を検出する回路として、120は抵抗、121、122はコンデンサと抵抗からなる位相保証回路、123、124はレギュレーション抵抗、125はシャントレギュレータである。

通常動作において、インレット101より入力された商用ＡＣ電源は、整流ダイオードブリッジ104を介し、全波整流され１次平滑電解コンデンサ105にＤＣ電圧としてチャージされる。更に、このＤＣ電圧は、起動抵抗106を介して電源ＩＣ109を起動させる。電源ＩＣ109が起動してスイッチングＦＥＴ107が導通状態になると、１次巻線Ｎｐに１次平滑コンデンサ105のＤＣ電圧が印加され、補助巻線Ｎｂに１次巻線Ｎｐと同極側を正とする電圧が誘起される。このとき２次巻線Ｎｓにも電圧が誘起されるが、ダイオード116のアノード側を負とする電圧であるため２次側には電圧は伝達されない。従って、１次巻線Ｎｐを流れる電流はトランス108の励磁電流だけで、トランス108には励磁電流の２乗に比例したエネルギが蓄積される。この励磁電流は時間に比例して増大する。また、補助巻線Ｎｂに誘起された電圧は、ダイオード111及び抵抗112を介してコンデンサ113を充電し、電源ＩＣ109に対して電源電圧を供給する。

次に、スイッチングＦＥＴ107が非導通状態になると、トランス108の各巻線には起動時と逆極性の電圧が誘起され、２次巻線Ｎｓにはダイオード116のアノード側を正とする電圧が誘起される。そして、トランス108に蓄積されたエネルギが、ダイオード116と平滑コンデンサ117で整流平滑されてＤＣ電圧出力118となり、負荷119に供給される。また、このように、トランス108が動作すると、トランスの補助巻線Ｎｂにより作られた電圧が電源ＩＣ109の電源として供給されるようになる。このため、電源IC109は動作を続けることが可能となり、引き続きスイッチングＦＥＴI07をスイッチング動作させるため、トランス108は安定した動作を続けることが可能となる。

また、ＤＣ電圧出力118の電圧制御は、以下のように行なわれる。まず、ＤＣ電圧出力118がレギュレーション抵抗123と124とで分圧された電圧が、位相補償回路121,122を伴うシャントレギュレータ125に入力される。そして、この入力される電圧レベルに応じた、フィードバック信号が作られ、フォトカプラ120を通じて電源ＩＣ109へフィードバックされる。そして、このフィードバック信号を基に電源ＩＣ109がスイッチングＦＥＴ107のスイッチング制御を行なうことで、安定したＤＣ電圧制御が可能となる。

次に、これまで動作概要で説明したＤＣ電源装置の核となる動作であるスイッチングＦＥＴと、これを制御する電源ＩＣの動作に対して説明を行なう。ここでは、上記の説明でも使用している一般的な電源ＩＣである、周波数非固定、デュティー非固定、電流制御モードで動作する電源ＩＣについて示すことにする。

なお、図１２の（ａ）中の電源ＩＣ109には、それぞれの端子ごとにａ〜ｇまでの符号をつけ、図１２の（ｂ）に端子名称を明示した電源ＩＣ109の構成例を示した。図１２の（ｂ）において、400は電源ＩＣの起動回路415の起動（ＶＨ）端子、401は電源ＩＣへ給電される電源電圧（Ｖcc)端子、402はBOTOM端子、403はＦＢ端子、404はＩＳ端子、405は電源ＩＣのＧＮＤ端子、406はＯＵＴ端子である。また、407、409、412は入力を比較して増幅するコンパレータ、408、410は基準電圧源、411はＡＮＤ回路、413はＲＳフリップフロップ論理回路である。

以下、この電源ＩＣ109のブロック図に示された主要部分における機能を説明する。まず、電源ＩＣ109の各端子を説明する。
・起動端子400（ａ）：電源ＩＣの起動回路に１次電圧を提供する。
・電源電圧端子401（ｂ）：電源ＩＣの電源となる電圧入力部。
・BOTOM端子402（ｃ）：スイッチングＦＥＴ107のドレイン・ソース間電圧Ｖdsをモニタする端子。かかるＶdsにより、２次巻線の回生終了が検出される。
・ＦＢ端子403（ｄ）：２次電圧の検出結果のフィードバック端子。すなわち、ＤＣ電圧出力118の電圧の変動をフォトカプラ115を介し入力する端子。
・ＩＳ端子404（ｅ）：スイッチングＦＥＴ107を流れる電流Ｉdをモニタする端子。また、所定の電圧を越えると電源ＩＣの発振動作を停止させる機能を持つ。
・ＧＮＤ端子405（ｆ）：電源ＩＣのＧＮＤ端子部。
・ＯＵＴ端子406（ｇ）：スイッチングＦＥＴ107のゲート端子へとつながる端子。

次に、電源ＩＣ109の各構成要素を説明する。
・コンパレータ407：BOTOM端子402の電圧が基準電圧408を下回ると、AND回路411へHigh信号を出力する。かかるコンパレータ407は、２次巻線の回生終了を検出するリセット検出回路を構成する。
・コンパレータ409：ＦＢ端子403の電圧が基準電圧408を上回ると、AND回路411へHigh信号を出力する。かかるコンパレータ409は、２次出力電圧と基準電圧とを比較して増幅する誤差増幅回路を構成する。
・ＡＮＤ回路411：コンパレータ407の出力とコンパレータ409の出力とが共にHighである場合のみに、ＲＳフリップフロップ論理回路413のセット端子（Ｓ）にHighを出力する。
・コンパレータ412：ＦＢ端子403とＩＳ端子404とから入力された電圧を比較し、ＩＳ端子404の電圧が高い場合にＲＳフリップフロップ論理回路409のリセット端子（Ｒ）へHighを出力する。
・ＲＳフリップフロップ論理回路413：一般的な、ＲＳフリップフロップ論理回路。
・起動回路415：１次電圧が提供されると、電源ＩＣ109を起動させる回路。

このような電源ＩＣ109を使用したＤＣ電源装置の動作波形の概要を、図１３示す。図１２及び図１３を使用して、従来のＤＣ電源装置の、主に電源ＩＣ109、スイッチングＦＥＴ107、トランス108、ダイオード116の動作を説明する。

（タイミング１）いま、図１３のタイミング１の状態であるとする。つまり、スイッチングＦＥＴ107が導通状態になったばかりであるとする。この時、スイッチングＦＥＴ107のドレイン電流Ｉdは、直線的に増加する。このことで、スイッチングＦＥＴ107のＩdによりトランス108にエネルギが蓄積される。また、２次巻線Ｎsに発生する電位はダイオード116を逆バイアスする電位であるため、ダイオード116に遮断されて電流Ｉfが流れない。このため、ＤＣ電圧出力118は下降する。さらに、ＦＢ端子403の電圧はフォトカプラ115を介し徐々に上昇する。また、ＩＳ端子404の電圧もスイッチングＦＥＴ107のドレイン電流Ｉdの増加と同様に直線的に増加する。

（タイミング２）タイミング２の状態へ移るトリガとなるのは、ＦＢ端子403の電圧よりもＩＳ端子404の電圧が高い電圧となったタイミングである。このタイミングで、ＲＳフリップフロップ論理回路409のＲ端子がHighとなり、ＲＳフリップフロップ論理回路409のＱ端子、つまり電源ＩＣ109のＯＵＴ端子406がLowとなり、スイッチングＦＥＴ107が非導通状態になり遮断される。このため、スイッチングＦＥＴ107のドレイン電流Ｉdは流れなくなる。また、２次巻線Ｎsに発生する電位によりダイオード116は正バイアスされて導通状態となり、絶縁トランス108に蓄積されたエネルギがダイオード116の電流Ｉfとして流れ始めることで、ＤＣ電圧出力118は上昇する。このため、ＦＢ端子403の電圧はフォトカプラ115を介して徐々に下降する。また、ＩＳ端子404の電圧はスイッチングＦＥＴ107のドレイン電流Ｉdの停止と同様に下降する。

（タイミング３）タイミング３の状態へ移るのは、BOTOM端子402の電圧が基準電圧408以下となり、かつ、ＦＢ端子403の電圧が基準電圧410よりも高くなったタイミングをトリガとする。この時、ＡＮＤ回路411からＲＳフリップフロップ論理回路413のＳ端子にHighが入力されて、ＲＳフリップフロップ論理回路409のＱ端子、つまり電源ＩＣ109のＯＵＴ端子406がHighとなり、スイッチングＦＥＴ107が導通状態になる。このタイミング３は、次ぎのサイクルのタイミング１なので、引き続き一連の動作サイクルを繰り返すことになる。

このように、一般的な、ＤＣ電源装置（電源ＩＣ：周波数非固定、デュティー非固定、電流制御モードで動作）の一連の動作が行なわれる。

［実施形態１］
図１は、実施形態１のＤＣ電源装置の回路構成例を示した図である。なお、図１の（ａ）には、ＤＣ電源装置の全体を示し、図１の（ｂ）には電源ＩＣ109の構成例を示す。なお、電源ＩＣ109の構成は従来技術で説明した図１２の（ｂ）と同様であるので、ここでは詳説を省く。また、図１２の（ａ）と同様な構成についても、ここでは詳説を省き、実施形態１の特徴部分を説明する。

＜実施形態１のＤＣ電源装置の特徴ある構成＞実施形態１では、電源ＩＣ109のＩＳ端子404（ｅ）と一次巻線の電流検出用の電圧検出点である電流検出用抵抗114の電流流入端との間にダイオード201を接続した。すなわち、ダイオード201のアノードを電流検出用抵抗114の電流流入端に接続し、電源ＩＣ109のＩＳ端子404（ｅ）にダイオード201のカソードを電流検出回路の出力端として接続する。このようにして、実施形態１は、従来技術で示したＤＣ電源装置よりも、軽負荷時における消費電力を削減している。この軽負荷時における消費電力の削減は、軽負荷時に単位時間あたりのスイッチングＦＥＴ107のスイッチング回数を低減し、スイッチング損失分の消費電力を削減させることで実現している。

＜実施形態１のＤＣ電源装置の動作例＞実施形態１の回路動作の特徴を、図２〜図６を参照して、＜軽負荷時の回路動作＞＜通常負荷時の回路動作＞＜過負荷状態の回路動作＞について、それぞれ説明する。

＜軽負荷状態の回路動作＞
（図２のタイミングＡ）軽負荷時、電流検出抵抗114間に発生する電圧がダイオード201のＶfを越えたポイントＡの時点から、ＩＳ端子404の電圧は一定の傾きで上昇を開始する。このように、ＩＳ端子404の電圧は非直線的に変化する。ＩＳ端子404の電圧が上昇してＦＢ端子403の電圧と同じ電圧になったタイミングで、スイッチングＦＥＴ107は非導通状態となり遮断される。この場合に、電流検出抵抗114間に発生する電圧がダイオード201のＶf分だけ低下してＩＳ端子404に入力することを利用して、スイッチングＦＥＴ107が導通状態から非導通状態となるまでの時間を従来技術に比べて伸ばしている。なお、従来技術に比べて伸びる非導通状態となるまでの時間の比率は、ダイオード201のＶfによるものである。

例えば、図２で示したようなスイッチングＦＥＴ107のスイッチング回数を従来技術のＤＣ電源装置の１／６にする場合、以下のような計算により、ダイオード201のＶfは以下のように導くことが出来る。

従来技術の場合は、Ｐ₁＝1/2×Ｌ×Ｉ₁ ²
ここで、Ｐ₁：トランス108に蓄えられるエネルギー、Ｌ：トランス108のＬ値（従来技術、実施形態２共に同じ）、Ｉ₁：スイッチングＦＥＴ107のＩdピーク
実施形態１の場合は、Ｐ2＝1/2×Ｌ×Ｉ₂ ²
ここで、Ｐ₂：トランス108に蓄えられるエネルギー、Ｌ：トランス108のＬ値（従来の技術、実施形態２共に同じ）、Ｉ2：スイッチングＦＥＴ107のＩdピーク
従って、スイッチング回数を１／６にすれば、６×Ｐ₁＝Ｐ₂であることから、Ｉ₂＝（６×Ｉ₁）^1/2となる。つまり、スイッチングＦＥＴ107の導通時間も、従来技術と比較して実施形態１では６^1/2倍となる。ＩＳ端子404のピーク電圧をＶ_ISとすれば、１+Ｖf／Ｖ_IS＝６^1/2であることから、Ｖf＝（６^1/2−１）×Ｖ_ISとして求めることが出来る。

（図２のタイミングＢ）タイミングＢは、スイッチングＦＥＴ107が非導通となった後に、トランス108に蓄積したエネルギーを、フライバック電流として、２次側に流し出す期間を示す。なお、実施形態１では、フライバック電流を流しきった後も、ＦＢ端子404の電圧が基準電圧410を越えない限り、ＡＮＤ回路411からの出力をＨＩにすることが出来ないため、フリップフロップ論理回路409のＳ端子をＨＩにすることが出来ない。このため、スイッチングＦＥＴ107が導通することができない。このようにして、フライバック電流を流しきった後も、すぐさまスイッチングＦＥＴ107は非導通状態を続けるようにスイッチング動作を制御して、ＤＣ電圧出力118の安定制御を行っている。なお、一般的な電源ＩＣにおいても、ＦＢ端子403の電圧を監視する機能を、電源ＩＣ内部に持っているものである。

（図２のタイミングＣ）ＦＢ端子403の電圧が徐々に上昇し、基準電圧410を越えるため、再び、スイッチングＦＥＴ107が導通状態となる期間を示す。

このようにして、従来技術と比べて単位時間あたりのスイッチングＦＥＴ107のスイッチング回数を削減し、スイッチング損失を低減することが出来る。この結果、軽負荷時の消費電力を低減することが可能となる。なお、スイッチング損失について、図３に概要図を示した。スイッチング損失とは、スイッチングＦＥＴ107がスイッチング時に発生させてしまう損失のことである。すなわち、スイッチング動作時のドレイン・ソース間電圧Ｖdsと、ドレイン電流Ｉdとを掛け合わせた電力をさす。

＜通常負荷状態の回路動作＞
次に、通常負荷状態の回路動作について説明する。図４及び図５に、通常負荷状態における従来技術のＤＣ電源装置と実施形態１のＤＣ電源装置の動作波形の概要を示して動作の比較を行なう。

（ＩＳ端子404の電圧）図４は、スイッチングＦＥＴ107の１回のスイッチングにおけるＩＳ端子404の電圧を示している。従来技術の場合、時間と共に一定の傾きで増加している。一方、実施形態１の場合は、ＩＳ端子404の電圧がダイオード201のＶfを越えたタイミングのポイントＡで傾き生じる。０ＶからポイントＡの電圧までは、ＩＳ端子404の電圧は傾きを持たず、そして、ポイントＡを超えると、従来の技術のＩＳ端子404の電圧推移の傾きと同じ傾きで増加するようになる。

（ＦＢ端子403の電圧とＩＳ端子404の電圧とスイッチングＦＥＴのＶds波形）次に、図５の上半分は、従来技術のＤＣ電源装置におけるＦＢ端子403の電圧と、ＩＳ端子404の電圧と、スイッチングＦＥＴのＶds波形を示している。一方、図４の下半分は、実施形態１のＤＣ電源装置における、ＦＢ端子403の電圧と、ＩＳ端子404の電圧と、スイッチングＦＥＴのＶds波形を示している。図４で説明したように、ＩＳ端子404の電圧波形は従来の技術と実施形態１とで異なる波形を示している。ところが、ＦＢ端子403の電圧波形が、従来技術と実施形態１とでスイッチングＦＥＴ107の非導通状態となるタイミングを合わせるように変化するため、スイッチングＦＥＴのＶds波形は、従来技術と実施形態１とで同じ波形となる。これは、従来技術と実施形態１とでＤＣ電圧出力118が同じ電圧を出力するように設定されているためである。このようにして、通常負荷の状態においても、従来技術と実施形態１とで、ＩＳ端子404の電圧は異なるものの、ＦＢ端子403電圧が変化することで同じ出力電圧となるように回路動作が働く。

＜過負荷状態の回路動作＞
次に、過負荷状態の回路動作の説明を行なう。ちなみに、ここで示す過負荷状態とは、過負荷を検知して電源ＩＣの発振動作を停止させる際の負荷のことをさす。従来技術と同様、過負荷の検知はＩＳ端子404のピーク電圧で検知を行なう。ＩＳ端子404のピーク電圧が電源ＩＣ109で定められた電圧以上の電圧になると、電源ＩＣ109の発振動作を停止させることが出来る。そして、これまで説明したように、過負荷検知に対しても、電流検出抵抗114間に発生する電圧からダイオード201のＶf分を差し引いた電圧がＩＳ端子404に入力されるため、従来技術のＤＣ電源装置の過負荷検知からダイオード201のＶf分だけずれた負荷で過負荷検知を行なうことになる。

このことを、図６に示す。横軸がＤＣ電源装置につながる負荷119、縦軸がＩＳ端子404のピーク電圧である。比較対象として、従来の技術のＤＣ電源装置で過電流検出を行なう場合と、実施形態１の場合とで比較した場合、過電流検出電流値は、ダイオード201のＶfでＩＳ端子404のピーク電圧が低下する分の差のみにとどまることになる。ちなみに、ポイントＡは、このポイントでＩＳ端子404のピーク電圧がダイオード201のＶfを越えたことを意味する。このポイントＡから、従来技術で示したＤＣ電源装置のＩＳ端子404のピーク電圧と比べて同じ傾きでグラフが示される。

＜実施形態１の効果＞このように、従来技術と比べて、軽負荷時のスイッチングＦＥＴ107のスイッチング損失を低減させることで、消費電力を低減することが可能である。

［実施形態２］
図７は、実施形態２のＤＣ電源装置の回路構成例を示した図である。なお、図２の（ａ）には、ＤＣ電源装置の全体を示し、図２の（ｂ）には電源ＩＣ109の構成例を示す。なお、電源ＩＣ109の構成は従来技術で説明した図１２の（ｂ）と同様であるので、ここでは詳説を省く。また、図１２の（ａ）と同様な構成についても、ここでは詳説を省き、実施形態２の特徴部分を説明する。

＜実施形態２のＤＣ電源装置の特徴ある構成＞実施形態２の実施形態１との違いは、第１の分圧抵抗202及び第２の分圧抵抗203と、ダイオード301を追加したことである。電源ＩＣ109のＩＳ端子404（ｅ）と一次巻線の電流検出用の電圧検出点である電流検出用抵抗114の電流流入端との間に、第１の分圧抵抗202とダイオード301とを並列に接続した。すなわち、ダイオード301のアノードを電流検出用抵抗114の電流流入端に接続し、電源ＩＣ109のＩＳ端子404（ｅ）にダイオード301のカソードを電流検出回路の出力端として接続する。また、第２の分圧抵抗203は、電源ＩＣ109のＩＳ端子404（ｅ）とＧＮＤ端子405（ｆ）との間に接続される。言い変えると、ダイオード301のカソードは、第１の分圧抵抗202と第２の分圧抵抗203との接続点に接続されている。この分圧抵抗を追加することにより、軽負荷時におけるスイッチングＦＥＴ107のスイッチング時間を実施形態１よりも細かく設定することが可能となる。

＜実施形態２のＤＣ電源装置の動作例＞実施形態２の回路動作の特徴を、図８〜図１１を参照して、＜軽負荷時の回路動作＞＜通常負荷時の回路動作＞＜過負荷状態の回路動作＞について、それぞれ説明する。

＜軽負荷状態の回路動作＞ここで示す軽負荷とは、分圧抵抗202間の電圧がダイオード301のＶfよりも低い状態を示す。つまり、分圧抵抗202の抵抗値をＲ202、分圧抵抗203の抵抗値をＲ203とするとＩＳ端子404の電圧をＶ_ISとして、Ｖ_IS＝（Ｒ202／Ｒ203）×Ｖfよりも低い電圧で動作する状態を示す。軽負荷時における従来技術の動作波形とタイミングを合わせて比較した実施形態２の動作波形の概要を、図８に示す。

（図８のタイミングＡ）分圧抵抗202と分圧抵抗203とにより電流検出抵抗114間に発生する電圧を分圧して、ＩＳ端子404に入力する。当然この電圧は、従来技術で示したＩＳ端子404に入力される電圧よりも低い電圧となる。このため、スイッチングＦＥＴ107が非導通となるタイミングは、従来技術で説明したようにＩＳ端子404の電圧とＦＢ端子403の電圧が同じ電圧になったときであるから、従来技術と比較して遅くなる。例えば、図８で示したようなスイッチングＦＥＴ107のスイッチング回数を従来技術のＤＣ電源装置の１／６にする場合、以下のような計算で分圧抵抗202と分圧抵抗203の比を決定すればよい。

従来技術の場合は、Ｐ₁＝1/2×Ｌ×Ｉ₁ ²
ここで、Ｐ₁：トランス108に蓄えられるエネルギー、Ｌ：トランス108のＬ値（従来技術、実施形態２共に同じ）、Ｉ₁：スイッチングＦＥＴ107のＩdピーク
実施形態２の場合は、Ｐ2＝1/2×Ｌ×Ｉ₂ ²
ここで、Ｐ₂：トランス108に蓄えられるエネルギー、Ｌ：トランス108のＬ値（従来技術、実施形態１共に同じ）、Ｉ2：スイッチングＦＥＴ107のＩdピーク
従って、スイッチング回数を１／６にするためには、６×Ｐ₁＝Ｐ₂であることから、Ｉ₂＝６^1/2×Ｉ₁となる。つまり、６^1/2倍のピーク電流を流すように分圧抵抗の分圧比を決定すればよいので、分圧抵抗202の抵抗値をＲ１、分圧抵抗203の抵抗値をＲ２とした場合、抵抗比Ｒ１：Ｒ２＝（６^1/2−１）：１となる。このような回路動作を設定することで、スイッチング損失は従来技術の回路に比べ実施形態２の回路は１／６となる。

（図８のタイミングＢ）タイミングＢは、スイッチングＦＥＴ107が非導通となった後に、トランス108に蓄積したエネルギーをフライバック電流として２次側に流し出す期間を示す。なお、実施形態２では、フライバック電流を流しきった後も、ＦＢ端子404の電圧が基準電圧410を越えない限りＡＮＤ回路411からの出力をHighにすることが出来ない。そのため、フリップフロップ論理回路409のＳ端子をHighにすることが出来ないので、スイッチングＦＥＴ107を導通させることができない。このようにして、フライバック電流を流しきった後も、スイッチングＦＥＴ107が非導通状態を続けるようにスイッチング動作を制御して、ＤＣ電圧出力118の安定制御を行っている。なお、一般的な電源ＩＣにおいても、ＦＢ端子403の電圧を監視する機能を電源ＩＣ内部に持っている。

（図８のタイミングＣ）ＦＢ端子403の電圧が徐々に上昇して基準電圧410を越えるため、再び、スイッチングＦＥＴ107が導通状態となるまでの期間を示す。

＜通常負荷状態の回路動作＞次に、通常負荷状態の回路動作について説明する。通常負荷とは、抵抗202間の電圧のピーク値がダイオード301のＶfよりも高い状態を示す。つまり、分圧抵抗202の抵抗値をＲ202、分圧抵抗203の抵抗値をＲ203とすると、ＩＳ端子404の電圧をＶ_ISとして、ＶIS＝（Ｒ202／Ｒ203）×Ｖfよりも高いピーク電圧で動作する状態を示す。

図９と図１０に、通常負荷状態における従来技術のＤＣ電源装置と実施形態２のＤＣ電源装置の動作波形の概要を示して動作の比較を行なう。

（ＩＳ端子404の電圧）図９は、スイッチングＦＥＴ107の１回のスイッチングにおけるＩＳ端子404の電圧を示している。従来技術の場合時間と共に一定の傾きで増加している。一方、実施形態２の場合は、上記で計算した、Ｖ_IS＝（Ｒ202／Ｒ203）×Ｖfの電圧をＩＳ端子404の電圧が越えるポイントＢで傾きが変わる。０ＶからポイントＢの電圧までは、従来技術のＩＳ端子404の電圧推移の傾きに比べなだらかな、Ｒ203／（Ｒ202+Ｒ203）の割合で電圧が推移する。そして、ポイントＢを超えると、従来技術のＩＳ端子404の電圧推移の傾きと同じ傾きで増加するようになる。このように、ＩＳ端子404の電圧は非直線的に変化する。

（ＦＢ端子403の電圧とＩＳ端子404の電圧とスイッチングＦＥＴのＶds波形）次に、図１０の上半分は、従来技術のＤＣ電源装置におけるＦＢ端子403の電圧と、ＩＳ端子404の電圧と、スイッチングＦＥＴのＶds波形を示している。一方、図１３の下半分は、実施形態２のＤＣ電源装置における、ＦＢ端子403の電圧と、ＩＳ端子404の電圧と、スイッチングＦＥＴのＶds波形を示している。図９で説明したように、ＩＳ端子404の電圧波形は従来の技術と実施形態２とで異なる波形を示している。ところが、ＦＢ端子403の電圧波形が、従来技術と実施形態２とでスイッチングＦＥＴ107の非導通状態となるタイミングを合わせるように変化するため、スイッチングＦＥＴのＶds波形は従来技術と実施形態２とで同じ波形となる。これは、従来技術と実施形態２とでＤＣ電圧出力118が同じ電圧を出力するように設定されているためである。このようにして、通常負荷の状態においても、従来技術と実施形態２とで、ＩＳ端子404の電圧は異なるものの、ＦＢ端子403電圧が変化することで同じ出力電圧となるように回路動作が働く。

＜過負荷状態の回路動作＞次に、過負荷状態の回路動作について説明する。ちなみに、ここで示す過負荷状態とは、過負荷を検知して電源ＩＣの発振動作を停止させる際の負荷のことをさす。従来技術と同様、過負荷の検知はＩＳ端子404のピーク電圧で検知を行なう。ＩＳ端子404のピーク電圧が電源ＩＣ109で定められた電圧以上の電圧になると、電源ＩＣ109の発振動作を停止させることが出来る。

ところが、実施形態２では、上記の＜軽負荷時の回路動作＞で示したように分圧抵抗202と分圧抵抗203で電流検出抵抗114間に発生する電圧を分圧して、ＩＳ端子404に入力してしまう。そのために、ＩＳ端子404の電圧は、従来技術で示したＤＣ電源装置における過負荷検知よりも高い負荷にならないと過負荷検知を行なうことが出来ない。例えば、実施形態２のように、従来技術と比較してＩＳ端子電圧が、例えば（１／６）^1/2になる場合、過電流検出電流値は６^1/2倍になってしまうのである。そこで、実施形態２では、ダイオード301を追加してこの問題の対策を行なっている。このダイオード301を追加した回路について動作の概要を示す。

実施形態２のＤＣ電源装置は、負荷119が上昇すると電流検出抵抗114間に発生する電圧が上昇する。そして、ダイオード301のＶfを越えると、ダイオード201を介して電流検出抵抗114間に発生する電圧がダイオード301のＶf分が差し引かれてＩＳ端子404に入力される。このため、これまでのように分圧抵抗202と分圧抵抗203で電流検出抵抗114間に発生する電圧を分圧することがなくなる。このようにして、分圧抵抗202と分圧抵抗203で電流検出抵抗114間に発生する電圧を分圧するよりも、より従来技術で示したＤＣ電源装置の過電流検知電流値に近い過負荷検知を行なうことが可能となるのである。

このことを比較したのが、図１１である。まず、図１１の（ａ）は、ダイオード201が仮になかった場合に、どの程度、従来技術と比べて過電流検出電流値に差が生じてしまうかを示した図である。横軸がＤＣ電源装置につながる負荷119、縦軸がＩＳ端子404のピーク電圧である。比較対照として、従来技術のＤＣ電源装置で過電流検出を行なう場合と、例としてＩＳ端子404の電圧を（１／６）^1/2になるように分圧した場合とを比較した。この場合、過電流検出電流値は６^1/2倍の差が生じてしまうことになる。

次に、図１１の（ｂ）は、ダイオード301がある場合に、どの程度、過電流検出電流値に差が生じてしまうかを示した図である。横軸と縦軸は、図１１の（ａ）と同じである。比較対象として、従来技術のＤＣ電源装置で過電流検出を行なう場合と、例としてＩＳ端子404の電圧を（１／６）^1/2になるように分圧し、かつ、ダイオード301がある場合とを比較した。この場合、過電流検出電流値は、ダイオード201のＶfでＩＳ端子404の電圧が低下する分の差のみにとどまることになる。なお、ポイントＢは、このポイントで電流検出抵抗114間に発生する電圧がダイオード301のＶfを越えたことを意味する。このポイントＢで、分圧抵抗202と分圧抵抗203で電流検出抵抗114間に発生する電圧を分圧することがなくなるため、グラフの傾きが変わっている。このように、ＩＳ端子404の電圧は非直線的に変化する。上記のように、図１１により、ダイオード301の有効性が説明できる。

＜実施形態２の効果＞このように、実施形態２では、従来の技術と比べて軽負荷時のスイッチングＦＥＴ107のスイッチング損失を低減させることで、消費電力を低減することが可能である。さらに、実施する際に弊害となる過電流検知電流のシフトに対しても大きな影響が出ないようにすることが可能となる。

107：スイッチングＦＥＴ、108：トランス、109：電源ＩＣ、114：電流検出抵抗、115：フォトカプラ、116、201、301：ダイオード、118：ＤＣ電圧出力、119：ＤＣ電源装置に接続される負荷、121、122：コンデンサと抵抗からなる位相補償回路、123、124：レギュレーション抵抗、125：シャントレギュレータ、202、203：分圧抵抗、400：起動電圧端子、401：電源ＩＣへ給電される電源電圧、402：BOTOM端子、403：フィードバック端子、404：ＩＳ端子、405：電源ＩＣのＧＮＤ端子、406：ＯＵＴ端子、407、409、412：コンパレータ、408：基準電圧源、410：基準電圧源、411：ＡＮＤ回路、413：ＲＳフリップフロップ論理回路、415：起動回路

Claims

１次巻線及び２次巻線を有するトランスと、
前記１次巻線に流れる電流を断続するスイッチング素子と、
前記１次巻線に流れる電流を検出するために電圧に変換する電流検出回路と、
前記２次巻線の電圧を整流して平滑する整流平滑回路と、
前記２次巻線の回生終了を検出するリセット検出回路と、
基準電圧を提供する基準電圧源と、
前記整流平滑回路の出力電圧と前記基準電圧源の基準電圧とを比較して増幅する誤差増幅回路と、
前記スイッチング素子の断続する動作を制御する制御回路と、
前記誤差増幅回路の出力を前記制御回路に伝達する伝達回路とを備え、
前記リセット検出回路が前記２次巻線の回生終了を検出し、かつ前記伝達回路の出力電圧が所定の電圧以上であれば、前記制御回路が前記スイッチング素子を導通させ、
前記電流検出回路の出力電圧が前記伝達回路の出力電圧を上回ることにより、前記制御回路が前記スイッチング素子を遮断させるＤＣ電源装置において、
前記電流検出回路は、出力電圧を非直線的に変化させるよう構成されていることを特徴とするＤＣ電源装置。
請求項１のＤＣ電源装置において、
前記電流検出回路は、電流検出用抵抗とダイオードとを備え、
前記ダイオードのアノードが前記電流検出用抵抗の電流流入端に接続され、
前記ダイオードのカソードが前記電流検出回路の出力端であることを特徴とするＤＣ電源装置。
請求項１のＤＣ電源装置において、
前記電流検出回路は、電流検出用抵抗と、前記電流検出用抵抗の電圧を分圧する第１の分圧抵抗及び第２の分圧抵抗と、ダイオードとを備え、
前記ダイオードのアノードが前記電流検出用抵抗の電流流入端に接続され、
前記ダイオードのカソードが前記第１の分圧抵抗と前記第２の分圧抵抗との接続点に接続されて、前記電流検出回路の出力端であることを特徴とするＤＣ電源装置。