JP5381027B2 - Ｄｃ−ｄｃコンバータ - Google Patents

Description

本発明は、出力電圧を帰還制御電圧によって一定値に制御するＤＣ−ＤＣコンバータに関する。

典型的なＤＣ−ＤＣコンバータは、直流電源と、直流電源の一端と他端との間に接続されたトランスの１次巻線とＭＯＳＦＥＴ等からなるスイッチング素子との直列回路と、トランスの２次巻線に接続された整流平滑回路と、整流平滑回路の出力電圧を検出する出力電圧検出回路と、スイッチング素子に流れる電流を検出する電流検出回路と、出力電圧検出回路の出力と電流検出回路の出力とに基づいてスイッチング素子をオン／オフ制御する制御回路とを有して構成されている。また、スイッチング素子をオン／オフさせる方式は、大別して次の第１乃至第３の方式がある。

第１の方式は、リンギング・チョーク・コンバータ方式、即ちＲＣＣ方式と呼ばれるもので、このＲＣＣ方式では、負荷が軽くなるにつれてスイッチング素子のオン／オフ繰り返し周波数、即ちスイッチング周波数が高くなる。

第２の方式は、パルス幅変調方式、即ちＰＷＭ方式と呼ばれるもので、このＰＷＭ方式では、スイッチング周波数が一定に保たれ、負荷が軽くなるにつれてスイッチング素子のオン時間幅が狭くなる。

第３の方式は、スイッチング素子のオフ時間幅一定方式と呼ばれるもので、このオフ時間幅一定方式では、負荷に応じて変化するオン時間と一定のオフ時間との和がスイッチング周期となる。このため、ＲＣＣ方式よりも周波数の変化が少ない。

ところで、第１及び第３の方式では、待機モード（スタンバイモード）のような軽負荷時にスイッチング周波数が高くなるので、単位時間当りのスイッチング回数が多くなる。このため、負荷に供給する電力に対してスイッチング素子に生じるスイッチング損失の割合が大きくなり、ＤＣ−ＤＣコンバータの効率が低下する。

また、第２の方式、即ちＰＷＭ方式では、通常負荷（ノーマルモード）時におけるトランスの損失を低減し且つ小型化するために、スイッチング周波数を例えば１００ｋＨｚのように高く設定するのが一般的である。このため、スタンバイモードのような軽負荷時において、比較的高いスイッチング周波数でスイッチが駆動される。この結果、ＰＷＭ方式の場合でも、軽負荷時にスイッチの単位時間当りのスイッチング回数が多いためにＤＣ−ＤＣコンバータの効率が悪くなるという課題を有していた。

上述の課題を解決するために、例えば、特許文献１，２に記載されたＤＣ−ＤＣコンバータが知られている。特許文献１，２は、通常負荷時と軽負荷時とでスイッチング周波数の切換えを実行し、軽負荷時のスイッチング周波数を下げることで、単位時間当りのスイッチング回数を下げて効率を向上している。

特許文献１では、制御信号形成及びモード切換回路が、フライバック電圧発生期間の終りの時点と、パルス発生器の出力パルスの後縁とを比較してスイッチング素子の制御モードを決定する。即ち、パルス発生器の出力は基準時間を示す信号として使用してフライバック電圧発生期間の長短を判断している。従って、パルス発生器の出力はスイッチング素子を一定周波数でオン／オフ制御する時のクロック信号を発生する第１の機能の他に、フライバック電圧発生期間の長短を判断するための基準時間を示す信号を発生する第２の機能を有する。

特許文献２では、負荷状態判定回路は、フライバック電圧発生時間検出回路及び基準時間発生回路に接続され、検出されたフライバック時間と第１及び第２の基準時間との比較によって負荷が第１負荷状態、即ち通常負荷状態か第２負荷状態即ち軽負荷状態かを示す信号をラインにより制御信号形成回路に送る。制御信号形成回路は、通常負荷状態を示す信号に応答してスイッチング素子を第１モードで駆動し、軽負荷時状態を示す信号に応答してスイッチング素子を第１モードよりも低いスイッチング周波数による第２モードで駆動する。
特開２００３−１６９４６９号公報 特開２００２−１７１７６１号公報

しかしながら、特許文献１は、パルス発生器の出力を基準時間信号として使用してフライバック電圧発生期間の長短を判断しているが、パルス発生器の周波数は固定される。このため、制御モードを切替える負荷条件を任意に調整することは、トランスのインダクタンスの調整や巻数比の変更を余儀なくされて困難であった。

また、特許文献２は、任意の負荷電流で制御モードを切替えは可能であるが、フライバック時間幅を検出して負荷状態を判定しているため、検出したフライバック時間幅を比較するために、第１及び第２の基準時間発生手段を制御回路内部に持たなければならず、回路構成が複雑になる。

本発明は、簡単な構成で負荷電流状態を正確に検出して、軽負荷電流時にスタンバイモードに切替えることで、軽負荷時の効率を向上させるＤＣ−ＤＣコンバータを提供することにある。

上記課題を解決するために、請求項１の発明は、１次巻線と２次巻線とが逆相に巻回されたトランスを有し、該トランスの１次巻線に印加された直流電圧をスイッチング素子によりオン／オフさせて前記トランスの２次巻線に発生するフライバック電圧を整流平滑して得られた直流出力電圧を負荷に供給するフライバック方式のＤＣ−ＤＣコンバータであって、前記スイッチング素子のスイッチングオフ期間に鋸波信号を発生し、該鋸波信号を第１基準電圧とし、前記鋸波信号に所定のオフセット電圧を直流バイアスしたものを第２基準電圧とし、各基準電圧と前記フライバック電圧とを比較し、前記第２基準電圧と前記フライバック電圧とが交差する時間から前記第１基準電圧と前記フライバック電圧とが交差する時間までの時間差を検出し、該時間差に基づいて前記負荷に流れる負荷電流の状態を判定する負荷状態判定手段と、前記負荷状態判定手段で判定された負荷電流の状態に応じて、通常動作モードとスタンバイ動作モードとの切替えを設定するモード切替設定手段とを備えることを特徴とする。また、請求項２の発明では、前記スタンバイ動作モードは、前記スイッチング素子を通常の発振周波数よりも低い一定の繰返し周波数でオン／オフ制御することを特徴とする。

請求項３の発明は、請求項１又は請求項２記載のＤＣ−ＤＣコンバータにおいて、前記負荷状態判定手段は、前記トランスの２次巻線に発生したフライバック電圧に比例するフライバック電圧の振幅を前記トランスの３次巻線から検出することにより前記負荷に流れる負荷電流の状態を判定し、さらに、前記トランスの３次巻線に発生したフライバック電圧に基づき前記スイッチング素子をオン／オフさせることにより前記直流出力電圧を所定値に制御する制御回路を備えることを特徴とする。

請求項４の発明は、請求項３記載のＤＣ−ＤＣコンバータにおいて、前記トランスの３次巻線に発生したフライバック電圧を減衰させる調整抵抗を有することを特徴とする。

請求項１の発明によれば、負荷状態判定手段が、フライバック時間幅を検出する代わりに、スイッチング素子のスイッチングオフ期間に鋸波信号を発生し、鋸波信号を第１基準電圧とし、鋸波信号に所定のオフセット電圧を直流バイアスしたものを第２基準電圧とし、各基準電圧とフライバック電圧とを比較し、第２基準電圧とフライバック電圧とが交差する時間から第１基準電圧とフライバック電圧とが交差する時間までの時間差を検出し、時間差に基づいて負荷に流れる負荷電流の状態を判定し、モード切替設定手段が、負荷状態判定手段で判定された負荷電流の状態に応じて、通常動作モードとスタンバイ動作モードとの切替えを設定する。このため、フライバック電圧発生期間の長短を判断するための基準時間発生手段を独立して設ける必要がなくなり、制御回路を小型化及び低コスト化できる。

請求項３の発明によれば、フライバック電圧の振幅をトランスの３次巻線から検出することにより負荷に流れる負荷電流の状態を判定できる。また、トランスの３次巻線に発生したフライバック電圧に基づき、フォトカプラなどの絶縁信号伝達素子を用いないで直流出力電圧を所定値に制御できる。

請求項４の発明によれば、調整抵抗により、トランスの３次巻線に発生したフライバック電圧の検出値を調整することで、負荷状態の判定基準を任意に調整できる。

以下、本発明のＤＣ−ＤＣコンバータの実施の形態を図面を参照しながら詳細に説明する。

図１は本発明の実施例１のＤＣ−ＤＣコンバータの回路構成図である。図１に示す実施例１のＤＣ−ＤＣコンバータは、一般にフライバックタイプのスイッチングレギュレータと呼ばれるもので、交流電源ＡＣの交流電圧を全波整流回路ＤＢで整流した整流電圧を平滑コンデンサＣ０で平滑して整流平滑電圧、即ち直流電源の直流電圧をトランスＴの１次巻線ＮＰとＮ型のＭＯＳＦＥＴからなるスイッチング素子Ｑｎ１と抵抗Ｒｏｃｐとからなる直列回路に印加している。抵抗Ｒｏｃｐは、スイッチング素子Ｑｎ１のドレイン電流を検出する電流検出回路を構成する。スイッチング素子Ｑｎ１のドレイン−ソース間には共振用コンデンサＣ１が接続されている。

トランスＴの１次巻線ＮＰに対してトランスＴの２次巻線ＮＳは逆相に巻回されており、トランスＴの２次巻線ＮＳの両端にはダイオードＤ１とコンデンサＣ２との直列回路が接続されており、ダイオードＤ１とコンデンサＣ２とで出力整流平滑回路６を構成している。コンデンサＣ２には負荷ＲＬが接続されている。即ち、このフライバック方式のＤＣ−ＤＣコンバータは、トランスＴの１次巻線ＮＰに印加された直流電圧をスイッチング素子Ｑｎ１によりオン／オフさせてトランスＴの２次巻線ＮＳに発生するフライバック電圧を出力整流平滑回路６で整流平滑して得られた直流出力電圧を負荷ＲＬに供給する。

トランスＴの３次巻線ＮＤは、トランスＴの２次巻線ＮＳと同相に巻回されており、トランスＴの２次巻線ＮＳに発生したフライバック電圧に比例するフライバック電圧を発生する。トランスの３次巻線に発生したフライバック電圧は、ダイオードＤ２と設定用抵抗Ｒｔ（調整抵抗）とダイオードＤ４を介して制御回路７のＯＣＰ／ＢＤ端子に入力される。

設定用抵抗ＲｔとダイオードＤ４のアノードとの接続点と、トランスＴの３次巻線ＮＤの一端とにはコンデンサＣ４が接続されている。トランスＴの３次巻線ＮＤの一端とＯＣＰ／ＢＤ端子とには抵抗Ｒｔ２が接続されている。

起動抵抗Ｒｓは、平滑コンデンサＣ０の正極端と、ダイオードＤ３のカソードとコンデンサＣ３の一端と制御回路７との間に接続され、電源起動時に平滑コンデンサＣ０の直流電圧を制御回路７に供給して制御回路７を起動させる。

トランスＴの３次巻線ＮＤの両端にはダイオードＤ３とコンデンサＣ３とからなる整流平滑回路８が接続されている。整流平滑回路８は、制御回路７が起動した後に、トランスＴの３次巻線ＮＤに発生したフライバック電圧を整流平滑して得られた直流電圧を制御回路７に供給する。

制御回路７は、スイッチング素子Ｑｎ１をオン／オフする制御信号を生成するもので、抵抗Ｒｏｃｐに流れる電流検出信号と、トランスＴを介して結合する２次巻線ＮＳと３次巻線ＮＤにより出力電圧Ｖｏと比例した電圧を発生するコンデンサＣ３電圧に基づいて、コンデンサＣ２の出力電圧Ｖｏが所定値になるようにスイッチング素子Ｑｎ１のオン期間を制御する。

制御回路７は、図２に示す負荷状態判定回路７０を有し、この負荷状態判定回路７０は、トランスＴの２次巻線ＮＳに発生したフライバック電圧に比例するフライバック電圧の振幅をトランスＴの３次巻線ＮＤから検出してＯＣＰ／ＢＤ端子に入力することにより負荷ＲＬに流れる負荷電流の状態を判定する。

また、制御回路７は、負荷状態判定回路７０で判定された負荷電流の状態に応じて、通常動作モードとスタンバイ動作モードとの切替えを設定するモード切替設定手段の機能を有する。即ち、制御回路７は、軽負荷状態の時にスイッチング素子Ｑｎ１を通常の発振周波数よりも低い一定の繰返し周波数でオン／オフ制御するスタンバイ動作モードにし、重負荷状態の時にスイッチング素子Ｑｎ１を通常動作モードであるＲＣＣ(リンギング・チョーク・コンバータ)動作させる。

負荷状態判定回路７０は、スイッチング素子Ｑｎ１の一定のオン／オフ周期と同一の鋸波信号を発生し、鋸波信号を第１基準電圧（第１鋸波基準）とし、鋸波信号にオフセット電圧Ｅｏを直流バイアスしたものを第２基準電圧（第２鋸波基準）とし、各基準電圧とトランスＴのフライバック電圧と比較して、第２基準電圧とフライバック電圧とが交差する時間から第１基準電圧とフライバック電圧とが交差する時間までの時間差を検出して、その時間差をパルスとして生成する。負荷状態判定回路７０は、時間差として生成されたパルスを、予め設定されたマスク時間によりマスクし、パルス幅の時間が予め設定されたマスク時間よりも短いか長いかを判定する。

制御回路７のモード切替設定手段は、パルス幅の時間がマスク時間よりも短い時（軽負荷状態の時）には、スイッチング素子Ｑｎ１を前記一定の繰返し周波数でオン／オフ制御するための第１制御信号を生成し、パルス幅の時間がマスク時間よりも長い時（重負荷状態の時）には、スイッチング素子Ｑｎ１をＲＣＣ動作させるための第２制御信号を生成する。

次に、フライバック電圧の振幅を検出する負荷状態判定回路７０の詳細な回路について、図２を用いて説明する。

図１において、制御回路７のＯＣＰ／ＢＤ端子には、抵抗Ｒｏｃｐによるスイッチング素子Ｑｎ１の電流の電圧降下−Ｖocpと、トランスＴの３次巻線電圧（フライバック電圧：Ｖin）とを設定用抵抗Ｒｔと抵抗Ｒｔ２とで分割した電圧と、が合成されて入力される。

制御回路７のＯＣＰ／ＢＤ端子は、内部で過電流検出回路と負荷状態判定回路７０に分かれている。図２では、負荷状態判定回路７０を示している。

コンパレータＣＰ１の非反転入力端子にはＯＣＰ／ＢＤ端子が接続され、コンパレータＣＰ１の反転入力端子には直流バイアスＶＢＤ１が接続されている。コンパレータＣＰ１の出力端子は、インバータＩＮＶ１を介してトランジスタＱ１のベースとトランジスタＱ２のベースとノア回路ＮＲ１，ＮＲ２の入力端子に接続されている。

トランジスタＱ１のコレクタとトランジスタＱ２のコレクタとは、電流源ＣＣ１を介して電源Ｒｅｇに接続され、直流電源Ｅｏ（直流オフセット電圧）を介してコンパレータＣＰ２の非反転入力端子に接続され、コンパレータＣＰ３の非反転入力端子とコンデンサＣ１０の一端に接続されている。

ＯＣＰ／ＢＤ端子は、コンパレータＣＰ２の反転入力端子とコンパレータＣＰ３の反転入力端子とに接続されている。トランジスタＱ１のエミッタとトランジスタＱ２のエミッタとコンデンサの他端は、一定電圧（例えばグランド）に設定されている。

コンパレータＣＰ２の出力端子は、ノア回路ＮＲ１の入力端子とノア回路ＮＲ２の反転入力端子に接続され、コンパレータＣＰ３の出力端子は、ノア回路ＮＲ２の入力端子に接続されている。ノア回路ＮＲ１の出力端子は、フリップフロップＦＦ１のセット端子Ｓに接続され、ノア回路ＮＲ２の出力端子は、ブランキング回路ＢＬＫの入力端子に接続されている。

ブランキング回路ＢＬＫの出力端子は、フリップフロップＦＦ１のリセット端子ＲとフリップフロップＦＦ２のリセット端子Ｒとに接続され、フリップフロップＦＦ１の端子Ｑｂは、ノア回路ＮＲ３の入力端子に接続されている。ノア回路ＮＲ３の出力端子は、フリップフロップＦＦ２のセット端子Ｓに接続され、フリップフロップＦＦ２の出力端子Ｑは、スタンバイ検出（スタンバイ動作モード）を出力し、フリップフロップＦＦ２の出力端子Ｑｂは、通常検出（通常動作モード）を出力する。

次に、このように構成された実施例１の負荷状態判定回路７０の動作を図２及び図３を参照しながら説明する。図３は実施例１のＤＣ−ＤＣコンバータの重負荷及び軽負荷時における負荷状態判定回路の各部の動作波形図である。

まず、フライバック電圧Ｖｉｎ（Ｖａ又はＶｂ）がＯＣＰ／ＢＤ端子に入力され、時刻ｔ１〜ｔ６において、フライバック電圧Ｖｉｎが直流バイアスＶＢＤ１以上の電圧になるので、コンパレータＣＰ１は、ＨレベルをインバータＩＮＶ１、ノア回路ＮＲ３に出力する。すると、インバータＩＮＶ１によりコンパレータＣＰ１の出力は、反転されて、Ｌレベルとなり、トランジスタＱ１，Ｑ２は、オフとなる。

コンデンサＣ１０の電圧Ｃ１０ｖは、電流源ＣＣ１の電流により充電されて時刻ｔ１から時刻ｔ６まで直線的に増加して鋸波信号を発生する。コンパレータＣＰ２は、フライバック電圧Ｖｉｎが、オフセット電圧ＥｏとコンデンサＣ１０の電圧Ｃ１０ｖとを合計した電圧以上になる時刻ｔ３〜ｔ６において、Ｈレベルを出力する。コンパレータＣＰ３は、フライバック電圧Ｖｉｎが、コンデンサＣ１０の電圧Ｃ１０ｖ以上になる時刻ｔ５〜ｔ６において、Ｈレベルを出力する。

ノア回路ＮＲ２は、インバータＩＮＶ１の出力とコンパレータＣＰ２の反転出力とコンパレータＣＰ３の出力とのノアをとるので、時刻ｔ３〜時刻ｔ５において、Ｈレベルが出力される。即ち、時刻ｔ３〜時刻ｔ５の時間差がノア回路ＮＯＲ２の出力端子に出力される。

そして、ノア回路ＮＯＲ２の出力、即ち、時刻ｔ３〜時刻ｔ５のＨレベルは、ブランキング回路ＢＬＫにより時刻ｔ３〜時刻ｔ４までのマスク時間だけマスクされるので、ブランキング回路ＢＬＫの出力からは時刻ｔ４〜時刻ｔ５において、ＨレベルがフリップフロップＦＦ１，ＦＦ２のリセット端子に出力される。

ここで、フリップフロップＦＦ２の出力端子ＱがＨレベルになると、スタンバイ動作モードの判定出力となり、フリップフロップＦＦ２の出力端子ＱｂがＨレベルになると、通常動作モードのＲＣＣモードの判定出力となる。

図３において、ブランキング回路ＢＬＫの出力波形は、１個目のフライバック電圧Ｖａ期間ではパルスが時刻ｔ４〜ｔ５において出力され、２個目のフライバック電圧Ｖｂ期間では出力されない。これは、ノア回路ＮＲ２の出力のパルス幅が、ブランキング回路ＢＬＫのマスク時間以上あるいはマスク時間未満かにより出力の有無が決定されている。即ち、フライバック電圧の期間幅に応じたパルス出力で負荷状態を判定できる。

より具体的には、フライバック電圧の振幅電圧を検出することによって、フライバック電圧期間幅に相当する検出を行い、負荷状態を判定する。この負荷状態の判定を図４を用いて説明する。図４ではフライバック電圧Ｖｉｎ波形を同じ波形とし、電圧を大小に調整している。

図４に示すフライバック電圧波形Ｖｉｎ１〜Ｖｉｎ３は、図１で示す設定用抵抗Ｒｔ２の両端電圧波形である。設定用抵抗Ｒｔの抵抗値を変更することで、ＯＣＰ／ＢＤ端子に入力されるフライバック電圧Ｖｉｎを調整する。

図４（ｂ）に示すフライバック電圧波形Ｖｉｎ１は、図３のフライバック電圧Ｖａに相当し、設定用抵抗Ｒｔの抵抗値を変更することで、図４（ｃ）に示すフライバック電圧波形の小さい電圧Ｖｉｎ２と図４（ａ）に示すフライバック電圧波形の大きいＶｉｎ３に変更できる。

まず、フライバック電圧波形Ｖｉｎ１と第１鋸波基準との比較、フライバック電圧波形Ｖｉｎ１と電圧Ｅｏ分オフセットさせた第２鋸波基準との比較を行いパルス幅Ｔｗ１を検出する。

パルス幅Ｔｗ１は、ブランキング回路ＢＬＫのマスク時間と比較され、パルス幅Ｔｗ１がマスク時間よりも長いパルス幅にあり、負荷状態は重負荷と判断される。ここで、ブランキング回路ＢＬＫのマスク時間は、パルス幅Ｔｗ１を超えない時間に設定してあり、例えばパルス幅Ｔｗ１の１／２とする。

次に、図４（ｃ）に示すように、フライバック電圧波形を小さい電圧Ｖｉｎ２に調整した場合には、第１鋸波基準と第２鋸波基準とフライバック電圧Ｖｉｎ２の交点は、前方（左側）に移動するが、各交点間の時間差Ｔｗ２は前記時間差Ｔｗ１とほぼ同じパルス幅になっている。従って、ブランキング回路ＢＬＫのマスク時間は、パルス幅Ｔｗ２を超えないので、負荷状態は重負荷と判断される。

次に、図４（ａ）に示すように、フライバック電圧波形を大きい電圧Ｖｉｎ３に調整した場合には、第１鋸波基準と第２鋸波基準とフライバック電圧Ｖｉｎ３の交点は後方（右側）に移動する。しかし、フライバック電圧の終了時点のため、電圧の時間変化率ｄｖ／ｄｔが大きくなり、各交点間の時間差Ｔｗ３は時間差Ｔｗ１より狭いパルス幅（１／２未満）になっている。ブランキング回路ＢＬＫのマスク時間は、パルス幅Ｔｗ３よりも広いため、負荷状態は、軽負荷と判断される。

次に、図５（ａ）〜図５（ｃ）では、フライバック電圧Ｖｉｎ波形の電圧を大小に調整したとき、各電圧設定により、負荷状態が重負荷と判定される臨界波形の時間がどのようになるかを示したものである。

図５（ｂ）のフライバック電圧Ｖｉｎ１波形に対して、図５（ｃ）のフライバック電圧Ｖｉｎ２波形ではフライバック電圧期間Ｔ２は短くてよく、図５（ａ）のフライバック電圧Ｖｉｎ３波形ではフライバック電圧期間Ｔ３は、図５（ｂ）のフライバック電圧Ｖｉｎ１波形に比べて長い時間が必要である。

このことにより、ＯＣＰ／ＢＤ端子に入力されるフライバック電圧を設定用抵抗Ｒｔで調整することにより、フライバック電圧発生期間Ｔ１〜Ｔ３の検出を調整することができる。

即ち、フライバック電圧発生期間は負荷電流に比例するので、フライバック電圧振幅を検出することで負荷状態を判定することが可能になり、かつ任意の負荷状態判定値を簡単に設定することができる。

なお、図６にフライバック電圧期間と負荷電流との関係を示した。図７にフライバック電圧の設定電圧振幅と負荷電流との関係を示した。

また、実施例１では、スイッチング素子Ｑｎ１の過電流検出をマイナス電圧で検出したが、実施例１の変形例としてスイッチング素子Ｑｎ１の過電流検出をプラス電圧で検出しても良い。また、トランスＴの３次巻線ＮＤの代わりに、４次巻線を設けて＋Ｖｉｎの振幅電圧を専用に検出しても良い。又は、４次巻線の極性を−Ｖｉｎに反転させる接続に変更すると共に制御回路７の負荷状態検出回路７０の検出方法もマイナス検出に変更させた構成としても良い。

図８は本発明の実施例２のＤＣ−ＤＣコンバータの回路構成図である。図８に示す実施例２のＤＣ−ＤＣコンバータは、図１に示す実施例１のＤＣ−ＤＣコンバータに対して、フォトカプラＰＣのダイオードと電圧検出回路１０とからなる出力電圧検出回路と、制御回路７ａに接続されたフォトカプラＰＣのトランジスタとを有することを特徴とする。

実施例２のＤＣ−ＤＣコンバータによれば、出力電圧が出力電圧検出回路９により検出され、検出された出力電圧に応じた電流がフォトカプラＰＣのトランジスタに流れる。制御回路７ａは、フォトカプラＰＣのトランジスタに流れる電流に比例した電圧に基づいて、コンデンサＣ２の出力電圧Ｖｏが所定値になるようにスイッチング素子３のオン期間を制御する。

このような実施例２のＤＣ−ＤＣコンバータによっても、実施例１のＤＣ−ＤＣコンバータと同様な効果が得られる。

本発明の実施例１のＤＣ−ＤＣコンバータの回路構成図である。 図１に示す実施例１のＤＣ−ＤＣコンバータ内の負荷状態判定回路の詳細図である。 図１に示す実施例１のＤＣ−ＤＣコンバータの重負荷及び軽負荷時における負荷状態判定回路の各部の動作波形図である。 検出するフライバック電圧を増減させた場合におけるフライバック電圧と重負荷電流判定との関係を示す図である。 検出するフライバック電圧と時間を増減させた場合におけるフライバック電圧と重負荷電流判定との関係を示す図である。 フライバック電圧期間と負荷電流との関係を示す図である。 フライバック電圧の設定電圧振幅と負荷電流との関係を示す図である。 本発明の実施例２のＤＣ−ＤＣコンバータの回路構成図である。

符号の説明

ＡＣ 交流電源
ＤＢ 全波整流回路
ＣＯ 平滑コンデンサ
３ バッファ
６，８ 整流平滑回路
７，７ａ 制御回路
９ 出力電圧検出回路
Ｔ トランス
ＮＰ １次巻線
ＮＳ ２次巻線
ＮＤ ３次巻線
Ｄ１〜Ｄ４ ダイオード
Ｑｎ１ スイッチング素子
ＰＣ フォトカプラ
Ｒｓ 起動抵抗
Ｒｔ 設定用抵抗
Ｃ１ 共振用コンデンサ
Ｃ２〜Ｃ４ コンデンサ
ＣＰ１〜ＣＰ３ コンパレータ
ＮＲ１〜ＮＲ３ ノア回路
ＩＮＶ１ インバータ
ＢＬＫ ブランキング回路
ＦＦ１，ＦＦ２ フリップフロップ回路

Claims (4)

1. １次巻線と２次巻線とが逆相に巻回されたトランスを有し、該トランスの１次巻線に印加された直流電圧をスイッチング素子によりオン／オフさせて前記トランスの２次巻線に発生するフライバック電圧を整流平滑して得られた直流出力電圧を負荷に供給するフライバック方式のＤＣ−ＤＣコンバータであって、
   前記スイッチング素子のスイッチングオフ期間に鋸波信号を発生し、該鋸波信号を第１基準電圧とし、前記鋸波信号に所定のオフセット電圧を直流バイアスしたものを第２基準電圧とし、各基準電圧と前記フライバック電圧とを比較し、前記第２基準電圧と前記フライバック電圧とが交差する時間から前記第１基準電圧と前記フライバック電圧とが交差する時間までの時間差を検出し、該時間差に基づいて前記負荷に流れる負荷電流の状態を判定する負荷状態判定手段と、
   前記負荷状態判定手段で判定された負荷電流の状態に応じて、通常動作モードとスタンバイ動作モードとの切替えを設定するモード切替設定手段と、
   を備えることを特徴とするＤＣ−ＤＣコンバータ。
2. 前記スタンバイ動作モードは、前記スイッチング素子を通常の発振周波数よりも低い一定の繰返し周波数でオン／オフ制御することを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
3. 前記負荷状態判定手段は、前記トランスの２次巻線に発生したフライバック電圧に比例するフライバック電圧の振幅を前記トランスの３次巻線から検出することにより前記負荷に流れる負荷電流の状態を判定し、
   さらに、前記トランスの３次巻線に発生したフライバック電圧に基づき前記スイッチング素子をオン／オフさせることにより前記直流出力電圧を所定値に制御する制御回路を備えることを特徴とする請求項１又は請求項２記載のＤＣ−ＤＣコンバータ。
4. 前記トランスの３次巻線に発生したフライバック電圧を減衰させる調整抵抗を有することを特徴とする請求項３記載のＤＣ−ＤＣコンバータ。

Images