JP2004304885A - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP2004304885A JP2004304885A JP2003092526A JP2003092526A JP2004304885A JP 2004304885 A JP2004304885 A JP 2004304885A JP 2003092526 A JP2003092526 A JP 2003092526A JP 2003092526 A JP2003092526 A JP 2003092526A JP 2004304885 A JP2004304885 A JP 2004304885A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- frequency
- power supply
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】スイッチング電源の待機時に、入力電源電圧が変動しても制御用ＩＣ回路の電源電圧を一定となるように制御し、待機状態から動作状態に移行する際の負荷変動に対して安定した応答特性が得られるようにする。
【解決手段】コンセント１１から供給される交流電源を入力フイルタ１２を介して整流回路１３で整流し、トランス１４の１次巻線Ｎ１に供給すると共に、スイッチング素子Ｑ１によって、所定のタイミングでオン・オフ制御する制御回路１９が設けられている。この制御回路１９には直流電圧Ｖｉｎが検出信号として入力され、機器の負荷動作モードではＰＷＭ変調された基本周波数でスイッチング動作が行われ、負荷回路１５が無負荷になるに従って基本周波数を低周波側にシフトし、スイッチング素子の最小オン期間はその周波数が低減する事で徐々にＯＮ時間を長くするように制御し、更には入力されている交流電源が高いときは前記オンパルス期間を狭く、交流電源が低いときはオンパルス期間を広くなるように制御する。
【選択図】 図１
【解決手段】コンセント１１から供給される交流電源を入力フイルタ１２を介して整流回路１３で整流し、トランス１４の１次巻線Ｎ１に供給すると共に、スイッチング素子Ｑ１によって、所定のタイミングでオン・オフ制御する制御回路１９が設けられている。この制御回路１９には直流電圧Ｖｉｎが検出信号として入力され、機器の負荷動作モードではＰＷＭ変調された基本周波数でスイッチング動作が行われ、負荷回路１５が無負荷になるに従って基本周波数を低周波側にシフトし、スイッチング素子の最小オン期間はその周波数が低減する事で徐々にＯＮ時間を長くするように制御し、更には入力されている交流電源が高いときは前記オンパルス期間を狭く、交流電源が低いときはオンパルス期間を広くなるように制御する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、例えばスイッチング素子によって直流電源を断続し、交番信号を得ると共に、その交番信号を整流・平滑することによって任意の直流電力を得る際に好適なスイッチング電源装置に関するものである。
【０００２】
【従来の技術】
近年、高周波の比較的大きい電流及び電圧に耐えるスイッチング素子、およびデバイスの開発によって、商用電源から比較的容易に直流電力に変換できるスイッチング電源装置が普及している。
【０００３】
図１４はかかるスイッチング電源の一例をブロック図で示したものである。
この図において、１１は商用電源に接続されるコネクタ、１２スイッチング電源が発生するノイズを除去する入力フィルター、１３は整流ダイオードによって交流電源を整流して直流電圧（Ｖｉｎ）を得る整流回路である。
１４は一次巻線Ｎ１、２次巻線Ｎ２、および３次巻線Ｎ３を有しているトランス（Ｔ１）であり、１５はこのトランス（Ｔ１）１４の２次巻線に誘起される交番電力が整流ダイオードＤ３、および平滑コンデンサＣ２によって直流の出力電圧（Ｖ０）に変換され供給されている負荷回路（装置）である。
【０００４】
この負荷回路１５は、例えば２次電池を設け、負荷回路が動作停止状態においては２次電池に充電を行うように動作し、一方負荷回路が動作状態においては、負荷回路が動作する為の電力を供給して動作する電子機器（例えば、デジタルカメラ、ビデオカメラ、小型ＴＶ等）等とされる。
【０００５】
１６，および１７は出力電圧（Ｖ０）及び出力電流（Ｉ０）を検出するためのオペアンプ（ＯＰ１）、（ＯＰ２）、１８は前記オペアンプ（ＯＰ１）１６，（ＯＰ２）１７の出力信号がダイオードＤ１、Ｄ２を介して入力されているホトダイオードと、ホトトランジスタからなるホトカプラー（ＰＨ１）であり、前記オペアンプ（ＯＰ１）、（ＯＰ２）の出力が負荷電力を検出する検出手段の信号となり、前記ホトカプラ（ＰＨ１）がホトダイオードからホトトランジスタに伝達されて、制御回路１９のＦＢ端子に接続されて、スイッチング素子となるトランジスタＱ１のオンオフ制御を行う制御信号として供給されている。
なお、スイッチング素子Ｑ１はＭＯＳＦＥＴによって構成することができる。また、通常ＩＣ回路で構成されている制御回路１９には、３次巻線Ｎ３に誘起される電力がダイオードＤ４，平滑コンデンサＣ１からなる整流回路を介して供給されている。
【０００６】
以下、上記したようなスイッチング電源の動作を説明する。
前記、交流電源を整流して直流電圧（Ｖｉｎ）からは起動抵抗Ｒｐを介して制御用のＩＣ回路に微少な起動電流を流し、制御回路１９の電圧（Ｖｃｃ）が動作領域に移行すると、制御回路１９から出力される駆動パルスによって、例えば発振周波数が１００ｋＨｚにてトランス（Ｔ１）１４の１次巻線Ｎ１に流れる電流をスイッチング素子Ｑ１によって断続する。
以下、本電源をフライバック方式の電源として説明すると
例えば、スイッチング素子Ｑ１がオンの時に１次巻線Ｎ１に蓄積された電磁エネルギーが、スイッチング素子Ｑ１のオフ時にトランス（Ｔ１）１４の２次側巻線（Ｎ２）及び３次巻線（Ｎ３）に電力を誘起する。
上記スイッチング電源の出力電圧制御は、２次側巻線（Ｎ２）から誘起された電圧をダイオードＤ３、平滑コンデンサＣ２で整流し、この出力電圧（Ｖｏ）をオペアンプ（ＯＰ１）１６の−端子に入力するとともに、オペアンプ１６（ＯＰ１）の＋端子には、基準電圧ＲＥＦ１が入力されており、上記出力電圧（Ｖｏ）と比較され、基準電圧ＲＥＦ１との誤差信号がダイオードＤ１を経由してホトカプラ（ＰＨ１）１８に接続される。
そして、上記電圧の誤差信号はホトカプラ（ＰＨ１）１８により２次側から１次側に伝達され、制御回路１９の内部に構成されているパルス幅変調回路（ＰＷＭ：Ｐｕｌｓｅ ｗｉｄｔｈ ｍｏｄｕｌａｔｉｏｎ）により１次側のスイッチング素子（Ｑ１）のオン期間を制御して２次側への電力を制御する。
結果、前記２次側の基準電圧となるオペアンプ１６の基準電圧ＲＥＦ１により設定された出力電圧（Ｖ０）に制御する。
【０００７】
一方、前記負荷回路１５に流入する出力電流（ＩＯ）は、低抵抗で構成されている抵抗Ｒ１を流れ、抵抗Ｒ１に流れた電流量は電圧変換されて、オペアンプ（ＯＰ２）１７の＋端子に基準電圧ＲＥＦ２を介して入力され、オペアンプ（ＯＰ２）１７の−端子は 上記基準電圧ＲＥＦ２が接続された抵抗Ｒ１端子のもう一方の端子に接続されており、この基準電圧ＲＥＦ２と前記抵抗Ｒ１に流れる電流量が比較される。
そして、オペアンプ（ＯＰ２）１７は基準電圧ＲＥＦ２で設定される電流量と抵抗Ｒ１に流れる電流量を比較し、その誤差信号がダイオードＤ２を経由してホトカプラ（ＰＨ１）１８に入力される。この出力電流の誤差信号は前記電圧制御時と同様に、出力電流Ｉｏが基準電圧ＲＥＦ２で設定される所定の電流量になるように１次側の制御回路（ＩＣ回路）１９がスイッチング素子Ｑ１の断続比を制御する。
以上のように、オペアンプ（ＯＰ１）１６は、出力電圧Ｖｏを所定の電圧に制御し、オペアンプ（ＯＰ２）１７は出力電流Ｉｏを所定の電流となるように制御する検出手段を形成している。
【０００８】
以上の動作を基に出力電流Ｉｏが負荷回路１５に流れない無負荷時の動作について説明する。
通常、負荷電流（Ｉｏ）が流れている場合は 制御回路１９（ＰＷＭＩＣ制御回路）は、ある所定の基本発振周波数、例えば１００ｋＨｚで発振を繰り返すように制御され、負荷電力に対応してスイッチング素子Ｑ１のオン期間を制御している。
一方無負荷時の場合には、後で述べるようにパルス幅が最小のパルス期間で上記基本周波数を低周波側にシフトして低周波発振となるように制御する。
このようなタイミングにおけるスイッチング素子Ｑ１のベース波形と、コレクタ波形を図１５の波形で示す。
負荷電流が流れている時は、制御回路１９（ＰＷＭ制御回路）から出力されるスイッチング素子Ｑ１のベース波形は、例えばｆ１（１００ｋＨｚ）で発振しているが、最小パルス幅に近い無負荷時になると、発振周波数は減少し、例えば、ｆ２（２０ｋＨｚ）にて発振する。これは、無負荷時においてもオペアンプ１６．１７、ホトカプラ１８等の駆動電力、及び制御回路１９を動作状態とする駆動電力が必要であり、すなわち、出力電圧を所定の電圧に制御するようにスイッチング素子Ｑ１のオン期間は一定でオフ期間を可変制御して、結果的に発振周波数が減少する。
【０００９】
【特許文献】特開平１０−１４２１７号公報
特開平１０−１４２１７号公報は、重負荷時にＰＷＭ変調を行い、軽負荷時にＰＦＭ（周波数低下）制御を行うものであるが、交流電源の変動に対する構成については何も記載がない。
【００１０】
【発明が解決しようとする課題】
ところで、このようなスイッチング電源は通常ワイドレンジ対応となるように設定されているので、スイッチング電源の使用地区によって入力される交流電源の電圧が変化する。
これは外国へ持っていくような電源等では１００Ｖ乃至２４０Ｖ程度の交流電源に対応できることが好ましい。
以上のような ワイドレンジ入力対応での待機時モード（負荷電流ゼロモード）状態での前記周波数可変動作については、商用交流電源が例えば１００Ｖから２４０Ｖまでに変化した場合、また２次側のオペアンプＯＰ１（１６）、オペアンプＯＰ２（１７）等の制御回路の消費電流（電力）が変化した場合において、前記３次巻線電圧から供給される制御回路用電圧源の安定化や２次側の出力電圧を所定の電圧に制御するように周波数を可変する為には、周波数変化幅が非常に広い制御となる。
【００１１】
このようなデータを図１６〜図１７のデータ及びグラフに示す。
図１６は商用交流入力（ＡＣ入力）１００Ｖ時にオンパルス幅（Ｔｏｎ）を１μＳとし、所定の出力電圧（Ｖ０）を例えば８．４２Ｖを得る周波数を示しており、その周波数範囲は２．４１ｋＨｚ〜３．００ｋＨｚとなっている。これは待機時モード、負荷電流ゼロモード時のデータである。
一方、図１７は商用交流入力ＡＣ＝２４０Ｖ時に同じくオンパルス幅を１μＳとし、出力電圧（Ｖ０）が８．４２Ｖとなるようにしたときの発振周波数の範囲を示しており、その周波数は範囲は０．２８ｋＨｚ〜０．３４ｋＨｚの周波数となる。これも待機時モード、負荷電流ゼロモード時のデータである。
【００１２】
この図１６，図１７から理解されるように、無負荷時（負荷電流ゼロモード時）に商用交流入力の電圧が変化すると、３次巻線電圧や出力電圧をある設定の電圧を得ようとすると網掛け部分に示されているように、それに伴って制御回路１９内のＰＷＭ制御回路（ＩＣ１）の発振周波数は約一桁変化してしまう。
更に、１次側に設けられている制御回路１９のＰＷＭ制御用のＩＣ回路の電圧源である３次巻線Ｎ３から誘起される電圧Ｖ３も、ＡＣ１００Ｖ時は１１Ｖ〜１２Ｖ、ＡＣ２４０Ｖ時は８Ｖ〜９Ｖと変化している。
【００１３】
このように、交流入力電圧の変化によってよってスイッチング素子に供給する発振周波数の周波数変化が大きいと、スイッチング電源の無負荷時モード〔例えばスタンバイ時）から負荷モードへの切替え時、例えば ＡＣ１００Ｖ時の３ｋＨｚから１００ｋＨｚへの応答時間に対し、 ＡＣ２４０Ｖ時の０．３ｋＨｚから１００ｋＨｚへの応答時間の方が長くかかる事になり、負荷の 応答時間に差が生してしまい、定常動作となるまでの電圧特性の立ち上がりも大きく異なってしまうという欠点がある。
【００１４】
また、交流入力電圧が変化したときに１次側のＰＷＭ制御ＩＣの電圧源である３次巻線Ｎ３の電圧変動が大きくなり、結果、 ＩＣの動作電圧範囲を広く取る必要があったり、又はＩＣの動作電圧が停止してしまうという問題を生じる。また、（ＩＣ回路の）動作電圧がある値から低下すると、制御回路１９（図１４ のＩＣ１回路）の動作が停止し、結果、スイッチング動作も停止し、再び起動回路を介して起動させるため、上記制御回路動作停止や起動中において、出力電圧の低下が生じて負荷回路が誤動作を生じる場合がある。
以上のように、従来のスイッチング電源は交流入力電圧や負荷の状態によって、又は待機時モードから動作時モードに至る動作特性、等において制御用ＩＣの電源電圧等が不安定となってしまうという欠点がある。
【００１５】
【課題を解決するための手段】
本発明のスイッチング電源装置はかかる課題を解決するためになされたもので、少なくとも、交流電源を直流電圧に整流する整流回路と、該整流回路から得られた直流電源をトランスの１次巻線を経由して断続するスイッチング素子と、
上記スイッチング素子によって断続され上記トランスの１次巻線に供給される電力に応じて電力を誘起する２次巻線、及び３次巻線を有し、上記２次巻線から出力された電力を整流・平滑して２次側の負荷回路に供給する電力変換手段と、
上記３次巻線から得られた電力を整流・平滑した電源によって駆動され、上記２次巻線から上記負荷回路に供給される電力を、所定の電圧、及び電流に制御するための検出手段と、上記検出手段で検出された信号に基づいて上記２次側に供給される電力を所定値となるように上記スイッチング素子のオン期間を制御する制御回路とを備え、
２次側出力に接続されている上記負荷回路の機器が動作中のモード（機器動作モード）には、一定の基本周波数で上記スイッチング素子をＰＷＭ制御し、上記機器が停止中のモード（機器停止モード）上記基本周波数を低周波側にシフトするように制御するスイッチング電源において、
上記機器動作モードにおける基本周波数のパルス幅変調制御時には出力電力が減少するとスイッチング素子のオン時間が最小パルス幅となるように制御され、上記機器の負荷電流が減少して基本周波数から低周波側にシフトされ周波数が低減することによって上記スイッチング素子の最小オンパルス幅が、徐々に長くなるように制御している。
そして、更には その最小オンパルス幅は上記交流電源が低いときは大きくなるように制御され、上記交流電源の電圧が高いときは上記スイッチング素子のオンパルス幅が狭くなるように制御することを特徴とするものである。
【００１６】
また、上記検出手段の検出信号が設定された信号のレベルより低下したときは、スイッチング素子を制御している制御回路の駆動電圧範囲を下げておくと、スイッチング電源のスイッチング作用を制御している制御回路の機能が失われないことになり、スイッチング動作が起動回路によって起動状態に戻らないように作用させることにより、負荷回路に電子機器を適応したときに誤動作等が生じないようにする。
【００１７】
【発明の実施の形態】
本発明のスイッチング電源装置の一実施例を図１のブロック回路図として示す。
この図において先に示した図１４と同一部分は同一符号とされている。
すなわち、商用の交流電源はコンセント１１、入力フィルター１２、整流回路１３を経由して直流電源に変換され（Ｖｉｎ）、例えば発振周波数が１００ｋＨｚにてトランス（Ｔ１）１４の１次巻線Ｎ１に流れる電流をスイッチング素子Ｑ１が制御し、トランス（Ｔ１）１４の２次側巻線（Ｎ２）及び３次巻線（Ｎ３）に電力を誘起する。
上記２次側巻線（Ｎ２）から誘起された電圧は、ダイオードＤ３，コンデンサＣ２の整流回路で直流電圧源Ｖｏに変換され、次段の負荷回路（装置）１５に電力が供給される。
この出力電圧（Ｖｏ）はオペアンプ（ＯＰ１）１６の−端子に入力される。
一方オペアンプ（ＯＰ１）１６の＋端子には基準電圧ＲＥＦ１が入力されており、上記出力電圧Ｖｏと比較され、基準電圧との誤差信号がダイオードＤ１を経由してホトカプラ（ＰＨ１）１８に接続される。
上記電圧誤差信号はホトカプラ１８により２次側から１次側に伝達され、パルス幅変調回路（ＰＷＭ：Ｐｕｌｓｅ ｗｉｄｔｈ ｍｏｄｕｌａｔｉｏｎ）を内蔵している制御回路１９により１次側のスイッチング素子（Ｑ１）のオン期間を制御して、２次側への電力を制御する。
【００１８】
一方、抵抗Ｒ１は、出力電流Ｉｏが負荷回路１５に流れ込み、この電流量を検出する。抵抗Ｒ１に流れた電流量は電圧変換されて、オペアンプ（ＯＰ２）１７の＋端子に基準電圧ＲＥＦ２を経由して入力される。
またオペアンプ（ＯＰ２）１７の−端子は、上記抵抗Ｒ１のもう一方の端子と接続されており、前記抵抗Ｒ１に流れる電流量が比較される。
オペアンプ（ＯＰ２）１７は基準電圧ＲＥＦ２で設定される電流量と、抵抗Ｒ１に流れる電流量を比較し、その誤差信号がダイオードＤ２を経由してホトカプラ１８に入力される。この出力電流の誤差信号は、前記電圧制御時と同様に、出力電流（Ｉｏ）が基準電圧ＲＥＦ２で設定される所定の電流量になるように、１次側の制御回路１９（ＩＣＰＷＭ制御回路）がスイッチング素子Ｑ１を制御する。
以上から、オペアンプ（ＯＰ１）１６は出力電圧Ｖｏを所定の電圧に制御し、オペアンプ（ＯＰ２）１７は出力電流Ｉｏを所定の電流に制御する検出手段を構成している。
【００１９】
なお、３次巻線（Ｎ３）から誘起された電圧は、ダイオードＤ４，平滑コンデンサＣ１の整流回路を経由して１次側に設けられている制御回路１９（ＰＷＭ制御ＩＣ回路）の動作電圧源として供給されており、スイッチング素子Ｑ１のドライブ用信号として使用されると共に、この制御回路１９には、特に電源の出力容量が比較的低い電力の場合、スイッチング素子Ｑ１をＩＣ回路内に一体化して形成することができる。
さらに制御回路１９には点線で示すように交流電源を整流した直流入力電圧（Ｖｉｎ）が供給されるようにＶｉｎ入力部２０が接続され、このスイッチング電源に供給されている電源の電圧検出が可能となるように構成されている。
【００２０】
以下、ここで出力電流Ｉｏが負荷回路１５に流れ込まない無負荷時の動作について説明する。
先に述べたように、通常、負荷電流が流れている場合は、ＩＣ化されている制御回路１９（ＰＷＭ制御回路）は、ある所定の基本発振周波数（例えば１００ｋＨｚ）で発振し、ＰＷＭ制御されたパルス信号を供給しており、一方、無負荷時の場合には 上記基本周波数が低下して低周波で発振を繰り返すように設定されている。
【００２１】
図２は以上の負荷回路１５に供給される電力がゼロとなる無負荷時の回路動作例において（但し、制御用のための消費電力を２１ｍＷとしている）、図１のスイッチング素子Ｑ１の最小オンパルス幅と、出力電圧Ｖｏを一定の電圧（例えば８．４２Ｖ）に制御する発振周波数Ｆとの関係を実験で求めたデータとグラフを示す。
【００２２】
実験では入力電圧Ｖｉｎを１００Ｖから２８０Ｖに電圧を変化させ、その時 出力電圧Ｖｏを一定の電圧（本データではＶｏ＝８．４２Ｖ）とし、かつ３次巻線電圧Ｖ３についても 一定電圧（本データでは約Ｖ３＝１０．３Ｖ）になるようなスイッチング素子Ｑ１のオン時間（Ｔｏｎ）と、発振周波数Ｆを実験で測定したところ、表データの結果を得る事ができた。
【００２３】
これによると、入力電圧Ｖｉｎが増加するにつれて、スイッチング素子Ｑ１のオン時間を一定の割合で減少させる事で出力電圧Ｖｏと３次巻線電圧Ｖ３をほぼ一定の電圧とする事ができ、かつ、この場合の発振周波数Ｆについても１ｋＨｚ付近でほぼ一定となるデータを得る事ができた。
これは、無負荷時動作モードにおいて、２次側のオペアンプ（ＯＰ１），（ＯＰ２）及びホトカプラＰＨ１（図１の２次側点線内回路参照）、制御回路１９等の消費電力を、１次側のスイッチング素子Ｑ１がトランスＴ１の１次巻線をスイッチングして電力変換する事で成り立つ。
【００２４】
ここで、入力電圧Ｖｉｎが例えば１００Ｖから２４０Ｖに上昇した場合、スイッチング素子Ｑ１のオン期間が一定の場合、電圧が上昇した量だけ１次側に蓄えられる電力が増加する。
一方、２次側消費電力は入力電圧Ｖｉｎに関係なく一定の消費電力である為、出力電圧Ｖｏを一定に制御する回路では、入力電圧に関係なく同じスイッチング周波数では２次側電力が余剰となってしまう。
従って、２次側の出力電圧を一定に制御する回路では スイッチング素子Ｑ１のオフ期間を長くする、すなわちスイッチング周波数を低周波にするか、又はスイッチング素子Ｑ１のオン期間を短くするかが必要となる。
【００２５】
ここで、スイッチング周波数を一定とし場合のスイッチング素子Ｑ１の必要オン期間を計算で求めてみる。
Ｖｉｎ＝入力電圧
ＬＰ＝トランスＴ１の１次巻線（Ｎ１）のインダクタンス＝６８０μＨ
Ｆ＝スイッチング素子Ｑ１の断続周波数とすると
（１） Ｉｐ＝（Ｖｉｎ／Ｌｐ）×Ｔｏｎ
（２） Ｐｉｎ＝１／２（Ｌｐ×Ｉｐ＾２×Ｆ）
（３） Ｆ＝１／Ｔｏｎ＋Ｔｏｆｆ
但し、Ｔｏｎ：スイッチング素子Ｑ１がオンしている時間、Ｔｏｆｆ：スイッチング素子Ｑ１がＯｆｆしている時間、ＩＰ：１次巻線のピーク電流。
【００２６】
上記式を変形してＴｏｎ時間を計算で求めることができ、結果が図２の表データのＴｏｎ計算値（■印）に示されている。
これをグラフの実験上のオン時間◆印と、計算によるオン時間■印によって示すと、上記Ｔｏｎ計算値と実験によるＴｏｎ時間はおおむね同じ時間を得る事ができる。
本結果からスイッチング素子Ｑ１のオン期間のベース波形とコレクタ波形、および入力電圧（Ｖｉｎ）の関係を図３の待機時モード波形図、および表データに示す。
このタイミング波形図から入力電圧（Ｖｉｎ）は、例えば１００Ｖから２４０Ｖに上昇することで、スイッチング素子Ｑ１のオン期間は徐々に短く制御する。その入力電圧とオン時間の関係は図の表データに示されている。
このように、無負荷時には入力電圧Ｖｉｎの電圧値に応じてスイッチング素子Ｑ１のオン期間を制御する事で図２の表データ１、及びグラフに示すように安定した出力電圧Ｖｏ及び３次巻線電圧Ｖ３が得られ、かつ スイッチング素子Ｑ１の発振周波数もほぼ一定の周波数で制御する事ができる。
【００２７】
以上は 負荷電流がほぼゼロＡ（アンペア）となる待機時モードの説明をしたが、次に待機時以外の負荷モード状態から待機時モードに変化する場合について説明する。
図４〜図７には スイッチング素子の最小ＯＮ時間が１．３ｕＳ（１００Ｖ）と、０．５ｕＳ（５００ｎＳ）（２４０Ｖ）時の負荷電流に対する発振周波数とＦＢ端子電圧（制御回路１９に供給される検出信号電圧）の実験データを示す。
これによると、図４と図５においてｏｎ時間１．３μＳでＡＣ入力電圧が１００Ｖ時と２４０Ｖでは、発振周波数が低周波化を開始する負荷電流量に違いを生じている。すなわち、図４の１００Ｖ時は出力電流が０．５Ａ以下となって低周波化が開始されるが、図５の２４０Ｖ時には出力電流が１．６Ａにおいても既に低周波化が始まっている。
【００２８】
さらに、オンパルス幅を変化した場合を図６，図７に示す。
図６のＯＮ時間５００ｎＳ、１００Ｖ時は、出力電流が０．１Ａ以下で発振周波数の低周波化が開始され、図７のオン時間５００ｎＳ、２４０Ｖ時には出力電流が０．５Ａで それぞれ発振周波数の低周波化が開始されている。
以上から、前記スイッチング素子の最小ＯＮ時間は、ＡＣ入力電圧値によってその最小オン時間幅をＡＣ入力が高い時は短い時間（５００ｎＳ）に、ＡＣ入力が低い時は広い時間（１．３ＵＳ）にする事が負荷電流の変化に対してもより少ない負荷電流値から低周波化の動作に切り替わっている事が判り、スイッチング周波数低減ポイントの安定化に寄与している。
ここで、発振周波数の低減化は、本来はより負荷電流がゼロに近い値の方で（Ｍｉｎ負荷）開始される事が望ましい。それは、負荷電流がある程度大きい状態で低周波化が開始されると可聴周波数（２０ｋＨｚ以下）に近づく事となり、仮に２０ＫＨｚ以下ともなれば、１次２次変換トランスの電力変換においてその発振周波数が音となって電源から生じてしまう。
従って、上記電力変換する電力を最小限化する、すなわち、負荷電流がゼロに近い状態での低周波発振にする事で、音の発生エネルギーを低減する事が必要とされる。
【００２９】
本発明にについて、上記した安定化対策に沿うような動作を図８にグラフ及びオンパルス波形｛スイッチング素子の（ベース）（コレクタ）｝に示して説明する。
すなわち、この図８は負荷電流量に対して、ＦＢ端子電圧（制御用のフイードバック信号）とスイッチング素子（Ｑ１）のスイッチング波形、及びＯＮ時間について説明したものである。
【００３０】
図８のように２次側負荷電流がＭＡＸ負荷時は例えば発振周波数も基本周波数（例えば１００ｋＨｚ）にて発振し、スイッチング素子Ｑ１のＯＮ時間も５ｕＳとなっている。負荷電流が減少することでＦＢ端子電圧も降下し、その信号によりスイッチング素子のＯＮ時間が短い時間に制御される。そして機器の負荷電流がＭｉｎ負荷状態（スタンバイ状態）となると、そのＯＮ時間は最小ＯＮパルス（例えば０．３μＳ）に制御される。
更に、負荷電流が減少して無負荷待機状態（負荷電流ゼロ状態になる）の状態になると、例えばＦＢ端子電圧が１Ｖ以下となり、スイッチング周波数の低下が開始されるが、その周波数の低下に対応して、前記スイッチング素子の最小ＯＮ時間が今度は広がる方に制御している。
【００３１】
そして、機器が動作停止した状態の待機時においては、周波数は更に低周波に制御され、それに伴い負荷時の最小ＯＮ時間、例えば０．３μＳは１．４μＳに広がるように制御される。これはＡＣ入力が１００Ｖ時について説明したものであるが、ＡＣ入力が２４０Ｖと高い場合には、前に説明したように、最終的に１００Ｖ時よりも短いＯＮ時間（例えば１．０ｕＳ）に制御される。
【００３２】
このように、図８はＭｉｎ負荷となり基本周波数が低周波化を開始する前までは、スイッチング素子Ｑ１の最小ＯＮ時間を最小限化（例えば０．３μＳ）にして、周波数の低下が開始されると、その周波数低下に伴って最小ＯＮ時間が徐々に時間が長くなる一方、その時間はＡＣ入力電圧によっても制御される関係を説明している。
以上により、基本周波数の低周波化が開始される負荷電流は図４〜図７に示すような負荷電流よりも更に小さな負荷電流で開始されるようになる。
前記図１に示した本発明の実施例は、入力電圧Ｖｉｎ電圧を制御回路１９を形成するＰＷＭ制御ＩＣ回路へ入力して、結果 交流電圧によってスイッチング素子Ｑ１のＯＮ期間を制御することを示している。
【００３３】
次に制御回路１９の一例を示すが、制御回路１９の中で、前記ＡＣ入力電圧による最小ＯＮ幅制御時間、周波数低下に伴う、最小ＯＮ時間の制御部をマイコンによって形成するようにしてもよい。
図９には上記制御回路１９を構成するＰＷＭ制御ＩＣ回路のブロック図の一例を示し、図１０にはこのＩＣ回路ブロック図の動作タイミング図を示す。
まず、図９のＩＣ回路ブロック図についてその概要を説明する。
前記した図１における入力電圧（Ｖｉｎ）はＶｉｎ端子から定電流回路ＣＣ１にて、例えば１００μＡ位の定電流で流入しており、起動開始はＳＷ１がオン状態でＩＣのＶｃｃライン（端子）に供給される。このＶｃｃラインは前記３次巻線Ｎ３の整流電圧が供給されるが、ヒステリシス付のコンパレータＨＣＰ０で監視され、例えばこのＶｃｃラインが１６Ｖの電圧になった事で、電圧監視制御回路ＶＣＯＮＴ１に出力信号が入力される。また、このＶｃｃの回路が例えば８Ｖ以下になると制御回路動作が停止し、ＤＲ（ドライブ）出力信号が消失する。
【００３４】
電圧監視回路ＶＣＯＮＴ１はこれによりＥＮ信号を出力し、Ｖｃｃが正常値（例えば８Ｖ〜１６Ｖ）内であればスイッチ回路ＳＷ１を開くと共に、発振回路ＯＳＣ、フリップフロップ回路ＦＦ２、出力バッファー回路ＢＦ１等の主要な回路を動作状態（イネーブル）にする。また、電圧ＶｄｄはＩＣ回路内の駆動電圧となる。
ここで 発振回路ＯＳＣが動作状態になると、図１０に示すような三角波発振が発振回路ＯＳＣにより開始され、フリップフロップ回路ＦＦ２に３角波の頂点のトリガ信号がトリガパルスＴＲＣとして入力される。フリップフロップ回路ＦＦ２はトリガパルスＴＲＣが入力される事により、次段のフリップフロップ回路ＦＦ１のセット端子ＳにセットパルスＳを入力する。
一方フリップフロップ回路ＦＦ２には入力電圧Ｖｉｎ端子より抵抗Ｒａｃを経由し、電圧検出回路のＡＭＰ１回路の出力が入力される。
電圧検出回路ＡＭＰ１の出力は、図１０のＦＦ２ＢＬＫ信号に示すように交流電源電圧値に対応する信号がＦＦ２ ＢＬＫ端子入力され、その結果フリップフロップ回路ＦＦ２での出力パルス（ＦＦ１−Ｓ）のパルス幅を可変する為の信号を出力する。
【００３５】
上記フリップフロップ回路ＦＦ２の出力パルスはフリップフロップ回路ＦＦ１のＳ端子に入力され、結果、入力されたＶｉｎ電圧に依存したパルス幅を得る事ができるようにしている。
一方、制御回路１９を構成するＩＣ回路のＦＢ端子（フィードバック）には 図１におけるＰＨ１（ホトカプラ１８）のホトトランジスタが接続されており、負荷の状態によって変化するオペアンプ１６，１７より出力される２次側制御信号が検出される。
例えば、２次側の出力電力を増加するときは、ホトカプラＰＨ１はオフ状態に近くなり 結果ＦＢ端子の電圧が上昇し、逆に２次側の出力電力を減少するときは、ホトカプラＰＨ１はオン状態に近づきＦＢ端の電圧は減少する。
この変化の様子を図１０のＦＢ２波形に示す。
【００３６】
前記フリップフロップ回路ＦＦ１のＳ信号により、フリップフロップ回路ＦＦ１のＱ出力はＨレベルを出力する。この波形は図１０のＤＲ波形と同様な出力となる。このフリップフロップ回路ＦＦ１のＱ出力がＨレベルになると、その信号がアンドゲートＡＮＤ１、バッフア回路ＢＦを介してＩＣ回路に組み込まれている１次巻線Ｎ１をスイッチングするスイッチングＦＥＴ１がオンする。
スイッチングＦＥＴ１は先に示したスイッチング素子Ｑ１に対応しているのでこれがオンすると、１次巻線電流が流れ図９に示すように電流Ｉｃが流れる。
なお、ＰＧＮＤは電源アース、ＧＮＤは制御回路のアース点を示す。
【００３７】
電流Ｉｃは、抵抗Ｒｃでモニターされ、その電圧降下がＩｃ１信号となり、更にＶｉｃによる電圧源が重畳されたＩｃ２信号となってコンパレータＣＯＰ２の＋端子に入力される。
一方、前記２次側制御信号ＦＢ１はＦＢ端子から入力され、抵抗Ｒｆｂ１とＲｆｂ２で電圧分圧されたＦＢ２信号は上記コンパレータＣＯＰ２のー端子に入力されて先に説明したスイッチング電流信号のＩｃ２と比較される。
このタイミングを図１０に示す。Ｉｃ２信号に対してＦＢ２信号が大きければ（高い）、コンパレータＣＯＰ２の出力はＬレベルを出力し、論理回路ＰＣ１に入力される。
【００３８】
一方発振回路ＯＳＣからは図１０に示されているように三角波のＡ点の時点のパルスが出力（例えばクリップされた波形）され、同様に論理回路ＰＣ１に入力され、結果、ＰＣ１論理出力が図９に示す様に、フリップフロップ回路ＦＦ１のリセット端子（Ｒ）に入力される。
このように、論理回路ＰＣ１は、発振回路ＯＳＣのＡ点のパルス信号、及びコンパレータＣＯＰ２出力パルス信号により、フリップフロップ回路ＦＦ１のＲ端子に信号が出力され、スイッチング素子となっているＦＥＴ１のオンパルス幅を設定している。
なお、フリップフロップ回路ＦＦ１は、リセット信号が入力されていても、セット信号Ｓが入力されれば、Ｓ信号の時間はＱ出力を行うようにした論理回路とする。
【００３９】
以上のようにフリップフロップ回路ＦＦ１のＱ出力信号はＡＮＤ１回路、バッファーＢＦ回路を経由してスイッチング素子を形成するＦＥＴ１に入力されてオン／オフを繰り返す。なお、ＡＮＤ１回路は発振回路ＯＳＣの立上り時間に相当するパルスが入力されて、スイッチングＦＥＴ１を確実にオフにするゲート作用を有する。
このスイッチングＦＥＴ１のオン期間は、特に無負荷時状態においては、フリップフロップ回路ＦＦ１がリセット状態であるが、フリップフロップ回路ＦＦ１のＳ信号期間だけはオンパルスを出力し、かつ、このオンパルスは前記入力電圧Ｖｉｎ信号（入力電圧）によってパルス幅が制御された信号が入力され、結果、図１０に示すＤＲ信号＝スイッチングオン信号を提供する。
【００４０】
次に動作状態の機器へ電流が流れ、機器の動作状態によってはその電流値が減少しそして機器が完全に動作を停止し、電流はほぼゼロアンペアの待機時モードになる場合の本件発明の動作について説明する。
負荷となる機器への電流量が減少すると、ホトカプラ（ＰＨ１）はＯＮ状態となってＦＢ端子電圧は低い側に電圧が減少する。このＦＢ端子電圧は図９のＩＣ回路ブロック図のＶＣ１回路に入力される。
ＶＣ１回路ではある設定された電圧値以下になると、その設定電圧値と比較しこの誤差電圧を次段の発振回路ＯＳＣのＶＯＣ端子に入力される。発振回路ＯＳＣでは前記ＶＯＣ電圧値に応じて発振回路ＯＳＣの周波数を低周波発振の方向に可変する制御を行う。
【００４１】
上記図９のＶＣ１回路と発振回路ＯＳＣ部の詳細を示した例を図１１に示す。
またそのタイミング図については図１２に示す。
図１１においてＦＢ端子から入力された信号（電圧）はＣＯＰ０に入力されー端子のＲＥＦ１基準電圧値よりも小さくなることでＣＯＰ０の出力電圧はＨレベルからＬレベルへ変化する。
【００４２】
この信号はＶＣＯ端子を経由し、ＣＣ３の定電流素子の電流量を可変する。
ＣＣ３の定電流素子は、発振容量であるコンデンサＣｔへの充電を行い、コンデンサＣｔ端子電圧（ＯＳＣ電圧）はコンパレータＣＯＰ２の＋端子に入力される。この端子はＲＥＦ３の例えば２Ｖと比較され、ＯＳＣ電圧が２Ｖ以上になるとＣＯＰ２出力はＬレベルからＨレベルとなり、スイッチＳＷ１をＯＮ状態にする一方、ＣＯＰ２のー端子の基準電圧は、ＲＥＦ３からＲＥＦ２へ切り替わる。
この図のスイッチＳＷ１がＯＮ状態となることで 第二の定電流源ＣＣ４がコンデンサＣｔ端子と接続され、発振周期を設定するコンデンサＣｔの電荷を放電する動作となる。コンデンサＣｔ端子のＯＳＣ電圧は、スイッチＳＷ１がオンとなることによって定電流回路ＣＣ４を介して上記２Ｖから放電されて電圧が減少する。
この電圧はコンパレータＣＯＰ２により基準電圧ＲＥＦ２の１Ｖと比較される。ＯＳＣ電圧が１Ｖ以下となることでコンパレータＣＯＰ２出力はＨレベルからＬレベルに切り替わる。結果、スイッチＳＷ１はＯＦＦ状態となり、コンパレータＣＯＰ２＋端子の基準電圧はＲＥＦ３の２Ｖに切り替わる。
以上によりＯＳＣ電圧は下限１Ｖと上限２Ｖの間を上限する三角波波形となって発振を繰り返す。
【００４３】
ここで、前記した定電流素子ＣＣ３の充電電流は、ＶＣＯ端子からの電圧信号により、ＨレベルからＬレベルへ変化することで定電流素子ＣＣ３の充電電流も減少する。その結果、ＯＳＣ電圧の１Ｖから２Ｖへ上昇する電圧の傾きが変化し２Ｖに達するまでの時間が長くなるように制御する。この様子を図１２のタイミング図に示す。
ＯＳＣ波形のＬレベルからＨレベルへの傾きが小さくなり、結果周波数が減少していることが分かる。
ここで周波数が減少を開始すると、図１１のコンパレータＣＯＰ４のー端子の基準電圧ＲＥＦ６も減少を開始する。
すなわち、ＶＣＯ端子からの電圧は、ＦＦ２ ＢＬＫ端子から入力される電圧と加算する加算回路ＡＤＤ回路を経由して図１２の基準電圧ＲＥＦ６の電圧値を制御する。
図１２では周波数が減少することをコンパレータＣＯＰ０の出力信号からも加算回路ＡＤＤを経由して基準電圧ＲＥＦ６の電圧を減少するようにしている。
【００４４】
コンパレータＣＯＰ４はこの基準電圧ＲＥＦ６と＋端子に接続されているＯＳＣ波形電圧を比較する。
その結果、ＯＳＣ波形の上限の三角波部とＲＥＦ６基準電圧によりコンパレータＣＯＰ４出力は周波数の低下に伴って、図１２に示されているようにフリップフロップ回路ＦＦ２のＯＵＴ出力パルス幅が例えば５００ｎＳから８００ｎＳ、１ｕＳ、１．４ｕＳと長くなるように変化する。
一方、基準電圧ＲＥＦ６を変化するＡＤＤ回路には、ＦＦ２ ＢＬＫ信号も入力されている。
ＦＦ２ ＢＬＫ信号は 交流入力電圧源（ＡＣ１００Ｖ〜ＡＣ２４０Ｖ等の電圧）に関連する信号が入力されており、図１２に示すようにＡＣ２４０Ｖとなることで基準電圧ＲＥＦ６は上昇するように制御される。
【００４５】
従って、図１２に見られるようにＡＣ１００Ｖの低周波におけるＦＦ２ ＯＵＴのパルス幅の信号は、例えば１，４ｕＳに制御されていたが、ＡＣ２４０Ｖに上昇する事で例えば１．０ｕＳになるように制御される。
このＦＦ２ ＯＵＴ信号は、前記したように低周波制御状態におけるスイッチング素子ＦＥＴ１のゲート波形であり、この出力パルスによってスイッチング素子を形成するＦＥＴ１がＯＮするように制御する。
図１０のＩＣ動作タイミング図にもスイッチング素子が低周波に変化する波形が示されている。
【００４６】
図１３には、上記説明にあったＦＢ端子電圧（Ｖｆｂ）と低周波制御状態におけるスイッチング素子の最低ＯＮ時間（ＴＯＮｍｉｎ）についての関係図を示す。
この図において縦軸は最低オン時間（μＳ）と制御回路１９を構成する最低動作停止電圧（ＵＶＬＯ）Ｖを示し、横軸はＦＢ端子電圧Ｖｆｂを示している。
２次側出力に接続された機器が動作中はスイッチング周波数は基本周波数で制御され、機器の電流が減少する事でスイッチング素子のＯＮ時間が減少する。そのＯＮ時間は最低ＯＮ時間として例えば３００ｎＳ（０．３μＳ）まで制御を行っている。（図８参照）
【００４７】
機器の電流がＭｉｎ負荷電流よりも小さくなることで、ＦＢ端子電圧はさらに電圧が減少し、ＶＣＯ開始電圧（本例では例えば図１１のコンパレータＣＯＰ０の基準電圧ＲＥＦ１＝１Ｖ以下となる電圧）になると、基本周波数は低周波化を開始する。
この時に、前記スイッチング素子Ｑ１の最低ＯＮ時間は、周波数の低下に伴い時間が長くなるように制御される。すなわち図８の場合は０．３ｕＳから０．５ｕＳ、０．８ｕＳそして最低周波数となって１．４ｕＳまでＯＮ時間が長くなるように制御される。
この最低周波数におけるＯＮ時間（本例では１．４ｕＳ）は、ＡＣ入力電圧値によっても制御される。ＡＣ入力がＡＣ２４０Ｖの時は、上記最低周波数におけるＯＮ時間は１ｕＳとなっておりＡＣ１００Ｖ時よりも短い時間になるように制御される。
【００４８】
図１３ではＦＢ端子電圧Ｖｆｂによって、制御用のＩＣ回路動作停止電圧であるＵＶＬＯ電圧も制御する事をＵＶＬＯの曲線で示している。
これは、発振周波数の低周波化が開始され、その周波数低下に伴ってＩＣの動作範囲電圧を低い電圧側にシフトさせてＩＣの安定動作を実現したものである。
図９のＩＣ回路ブロック図において、発振回路ＯＳＣを制御するＶＣ１回路より低周波発振が開始されるという信号（図１１のコンパレータＣＯＰ１の出力）と、ＶＣＯＮＴ１回路よりＩＣ回路が動作状態であるというＥＮ信号をＡＮＤ２回路により論理処理し、要はＩＣが動作状態で低周波発振が行っているモードでは、この図のコンパレータＣＯＰ０のー端子に接続されている基準電圧ＲＥＦ（Ａ）の電圧を制御してＩＣ回路の動作電圧を例えば９Ｖから７ＶにシフトしてＩＣ動作電圧範囲を広げる制御を行っている。
これは先に示した図１６〜図１７において周波数が低周波化すると、ＩＣ供給電圧である３次巻線電圧が降下してくる問題を、本発明のＩＣ動作電圧も降下する傾向にある為によりＩＣ動作を安定化することが可能となることを示している。
【００４９】
【発明の効果】
以上のように本発明のスイッチング電源装置では、ＰＷＭ制御方式スイッチング電源の待機時動作（無負荷時）状態において、周波数の低下に伴って、スイッチング素子の最小オン期間の幅を徐々に長くなるように制御し、かつ、入力電圧値によってもスイッチング素子のオン時間を制御する事により以下のような効果を奏することができる。
▲１▼ １次側の制御回路（ＩＣ）の電圧源である３次巻線電圧を、入力電圧の変化（例えば１００Ｖ〜２４０Ｖ）が大きく変化しても、電圧変動のほとんど無い安定した電圧を得る事ができる。
これは１次側制御ＩＣの設計上においても、ＩＣの動作電圧範囲を大きく設計する必要が無くなり、ＩＣの耐圧を低くしたプロセスを使う事ができ、ＩＣの低価格化、チップサイズの減少に寄与する。
更に、ＩＣの動作電圧において電圧が上昇した場合、一般的にはＩＣ内部で消費される電流も増加する。結果電源としての待機時電力が増大する。この問題も電圧が安定化する事、および低周波化によるスイッチング損失の低下等によって待機時の電力を最小限化する事ができる。
【００５０】
▲２▼ 待機時の低周波発振周波数についても、従来入力電圧の変化で一桁変化した周波数がほぼ一定の周波数動作とする事ができ、結果、待機時（無負荷時）からセットオン時などの起動等の過渡的な負荷変動に対して一定の低周波周波数（例えば１ｋＨｚ）から基本発振周波数（例えば１００ｋＨｚ）への変化が可能となり、スムーズな周波数可変と応答時間遅れが一定の時間となり、出力電圧が前説負荷変動の変化に対し、一定で安定な制御を実現できる。
また、待機時発振周波数を一定にできるという事は、Ｔｏｎ時間を自由に設定する事で、任意に設定が可能となる。例えば、低周波発振において１０ｋＨｚ以下にするとか、１ＫＨｚから２ｋＨｚの間に入れるとか、機器との相性、ノイズのビート防止等を考慮した最適設計が可能となる。
【００５１】
▲３▼ また、基本周波数で発振している状態では、前記スイッチング素子のオン時間は交流入力電圧に関わらず最低オン時間で制御を行い、基本周波数から低周波発振が開始されると、その低周波の周波数低下に伴って先の最低オン時間が長くなるように制御され、かつ、このモードにおいては交流入力電圧値によっても最低のオン時間の長さを制御することで機器の動作電流による低周波に発振を開始する電流値を最小限化することが可能となり、基本周波数での制御範囲を拡大することによって、負荷電流がよりゼロ電流に近い電流値ポイントからの低周波発振が開始されるようになる。
その結果 低周波発振時の電力変換量が減少し低周波の例えば可聴周波数（約２０ｋＨｚ）で動作したとしても、電力変換を小さくした事により音量を最小限化することが可能になる。
【図面の簡単な説明】
【図１】本発明のスイッチング電源装置の一例を示すブロック回路図である。
【図２】出力電圧（Ｖｏ）と３次巻線電圧（Ｖ３）の変動が最小となる無負荷時の最小ＯＮパルス幅と発振周波数の関係を示す実験値のグラフとデータを示す。
【図３】入力電圧ＶｉｎとＯＮパルス幅の波形図を示す。
【図４】パルス幅１．３μＳ、入力電圧１００Ｖ時の出力電流と発振周波数の関係を示すグラフである。
【図５】パルス幅１．３μＳ、入力電圧２４０Ｖ時の出力電流と発振周波数の関係を示すグラフである。
【図６】パルス幅５００ｎＳ、入力電圧１００Ｖ時の出力電流と発振周波数の関係を示すグラフである。
【図７】パルス幅５００ｎＳ、入力電圧２４０Ｖ時の出力電流と発振周波数の関係を示すグラフである。
【図８】本発明の一実施例を示す負荷電流とパルス幅の変化を示す波形図である。
【図９】スイッチング素子駆動制御回路の一例を示すブロック回路図である。
【図１０】図９の各部の動作を示す波形図である。
【図１１】スイッチング信号を形成する発振部のブロック回路図である。
【図１２】図１１のＯＳＣ回路の波形図と駆動パルス信号を示す。
【図１３】ＦＢ端子電圧とＩＣ回路の下限動作停止電圧、及び最低オンパルス信号傾向を示すグラフである。
【図１４】通常のスイッチング電源の原理図を示す回路図である。
【図１５】スイッチング素子のオンパルス信号（ベース）と出力信号（コレクタ）の波形図を示す。
【図１６】入力電圧１００Ｖ、オンパルス期間１μＳ時における発振周波数と各部の電圧、電力を示すグラフと表データを示す。
【図１７】入力電圧２４０Ｖ、オンパルス期間１μＳ時における発振周波数と各部の電圧、電力を示すグラフと表データを示す。
【符号の説明】
１１ コンセント、１２ 入力フイルタ、１３ 整流回路、１４ トランス、１５ 負荷回路、１６ １７ オペアンプ、１８ ホトカプラ、１９ 制御回路、
２０ 入力検出回路
【発明の属する技術分野】
本発明は、例えばスイッチング素子によって直流電源を断続し、交番信号を得ると共に、その交番信号を整流・平滑することによって任意の直流電力を得る際に好適なスイッチング電源装置に関するものである。
【０００２】
【従来の技術】
近年、高周波の比較的大きい電流及び電圧に耐えるスイッチング素子、およびデバイスの開発によって、商用電源から比較的容易に直流電力に変換できるスイッチング電源装置が普及している。
【０００３】
図１４はかかるスイッチング電源の一例をブロック図で示したものである。
この図において、１１は商用電源に接続されるコネクタ、１２スイッチング電源が発生するノイズを除去する入力フィルター、１３は整流ダイオードによって交流電源を整流して直流電圧（Ｖｉｎ）を得る整流回路である。
１４は一次巻線Ｎ１、２次巻線Ｎ２、および３次巻線Ｎ３を有しているトランス（Ｔ１）であり、１５はこのトランス（Ｔ１）１４の２次巻線に誘起される交番電力が整流ダイオードＤ３、および平滑コンデンサＣ２によって直流の出力電圧（Ｖ０）に変換され供給されている負荷回路（装置）である。
【０００４】
この負荷回路１５は、例えば２次電池を設け、負荷回路が動作停止状態においては２次電池に充電を行うように動作し、一方負荷回路が動作状態においては、負荷回路が動作する為の電力を供給して動作する電子機器（例えば、デジタルカメラ、ビデオカメラ、小型ＴＶ等）等とされる。
【０００５】
１６，および１７は出力電圧（Ｖ０）及び出力電流（Ｉ０）を検出するためのオペアンプ（ＯＰ１）、（ＯＰ２）、１８は前記オペアンプ（ＯＰ１）１６，（ＯＰ２）１７の出力信号がダイオードＤ１、Ｄ２を介して入力されているホトダイオードと、ホトトランジスタからなるホトカプラー（ＰＨ１）であり、前記オペアンプ（ＯＰ１）、（ＯＰ２）の出力が負荷電力を検出する検出手段の信号となり、前記ホトカプラ（ＰＨ１）がホトダイオードからホトトランジスタに伝達されて、制御回路１９のＦＢ端子に接続されて、スイッチング素子となるトランジスタＱ１のオンオフ制御を行う制御信号として供給されている。
なお、スイッチング素子Ｑ１はＭＯＳＦＥＴによって構成することができる。また、通常ＩＣ回路で構成されている制御回路１９には、３次巻線Ｎ３に誘起される電力がダイオードＤ４，平滑コンデンサＣ１からなる整流回路を介して供給されている。
【０００６】
以下、上記したようなスイッチング電源の動作を説明する。
前記、交流電源を整流して直流電圧（Ｖｉｎ）からは起動抵抗Ｒｐを介して制御用のＩＣ回路に微少な起動電流を流し、制御回路１９の電圧（Ｖｃｃ）が動作領域に移行すると、制御回路１９から出力される駆動パルスによって、例えば発振周波数が１００ｋＨｚにてトランス（Ｔ１）１４の１次巻線Ｎ１に流れる電流をスイッチング素子Ｑ１によって断続する。
以下、本電源をフライバック方式の電源として説明すると
例えば、スイッチング素子Ｑ１がオンの時に１次巻線Ｎ１に蓄積された電磁エネルギーが、スイッチング素子Ｑ１のオフ時にトランス（Ｔ１）１４の２次側巻線（Ｎ２）及び３次巻線（Ｎ３）に電力を誘起する。
上記スイッチング電源の出力電圧制御は、２次側巻線（Ｎ２）から誘起された電圧をダイオードＤ３、平滑コンデンサＣ２で整流し、この出力電圧（Ｖｏ）をオペアンプ（ＯＰ１）１６の−端子に入力するとともに、オペアンプ１６（ＯＰ１）の＋端子には、基準電圧ＲＥＦ１が入力されており、上記出力電圧（Ｖｏ）と比較され、基準電圧ＲＥＦ１との誤差信号がダイオードＤ１を経由してホトカプラ（ＰＨ１）１８に接続される。
そして、上記電圧の誤差信号はホトカプラ（ＰＨ１）１８により２次側から１次側に伝達され、制御回路１９の内部に構成されているパルス幅変調回路（ＰＷＭ：Ｐｕｌｓｅ ｗｉｄｔｈ ｍｏｄｕｌａｔｉｏｎ）により１次側のスイッチング素子（Ｑ１）のオン期間を制御して２次側への電力を制御する。
結果、前記２次側の基準電圧となるオペアンプ１６の基準電圧ＲＥＦ１により設定された出力電圧（Ｖ０）に制御する。
【０００７】
一方、前記負荷回路１５に流入する出力電流（ＩＯ）は、低抵抗で構成されている抵抗Ｒ１を流れ、抵抗Ｒ１に流れた電流量は電圧変換されて、オペアンプ（ＯＰ２）１７の＋端子に基準電圧ＲＥＦ２を介して入力され、オペアンプ（ＯＰ２）１７の−端子は 上記基準電圧ＲＥＦ２が接続された抵抗Ｒ１端子のもう一方の端子に接続されており、この基準電圧ＲＥＦ２と前記抵抗Ｒ１に流れる電流量が比較される。
そして、オペアンプ（ＯＰ２）１７は基準電圧ＲＥＦ２で設定される電流量と抵抗Ｒ１に流れる電流量を比較し、その誤差信号がダイオードＤ２を経由してホトカプラ（ＰＨ１）１８に入力される。この出力電流の誤差信号は前記電圧制御時と同様に、出力電流Ｉｏが基準電圧ＲＥＦ２で設定される所定の電流量になるように１次側の制御回路（ＩＣ回路）１９がスイッチング素子Ｑ１の断続比を制御する。
以上のように、オペアンプ（ＯＰ１）１６は、出力電圧Ｖｏを所定の電圧に制御し、オペアンプ（ＯＰ２）１７は出力電流Ｉｏを所定の電流となるように制御する検出手段を形成している。
【０００８】
以上の動作を基に出力電流Ｉｏが負荷回路１５に流れない無負荷時の動作について説明する。
通常、負荷電流（Ｉｏ）が流れている場合は 制御回路１９（ＰＷＭＩＣ制御回路）は、ある所定の基本発振周波数、例えば１００ｋＨｚで発振を繰り返すように制御され、負荷電力に対応してスイッチング素子Ｑ１のオン期間を制御している。
一方無負荷時の場合には、後で述べるようにパルス幅が最小のパルス期間で上記基本周波数を低周波側にシフトして低周波発振となるように制御する。
このようなタイミングにおけるスイッチング素子Ｑ１のベース波形と、コレクタ波形を図１５の波形で示す。
負荷電流が流れている時は、制御回路１９（ＰＷＭ制御回路）から出力されるスイッチング素子Ｑ１のベース波形は、例えばｆ１（１００ｋＨｚ）で発振しているが、最小パルス幅に近い無負荷時になると、発振周波数は減少し、例えば、ｆ２（２０ｋＨｚ）にて発振する。これは、無負荷時においてもオペアンプ１６．１７、ホトカプラ１８等の駆動電力、及び制御回路１９を動作状態とする駆動電力が必要であり、すなわち、出力電圧を所定の電圧に制御するようにスイッチング素子Ｑ１のオン期間は一定でオフ期間を可変制御して、結果的に発振周波数が減少する。
【０００９】
【特許文献】特開平１０−１４２１７号公報
特開平１０−１４２１７号公報は、重負荷時にＰＷＭ変調を行い、軽負荷時にＰＦＭ（周波数低下）制御を行うものであるが、交流電源の変動に対する構成については何も記載がない。
【００１０】
【発明が解決しようとする課題】
ところで、このようなスイッチング電源は通常ワイドレンジ対応となるように設定されているので、スイッチング電源の使用地区によって入力される交流電源の電圧が変化する。
これは外国へ持っていくような電源等では１００Ｖ乃至２４０Ｖ程度の交流電源に対応できることが好ましい。
以上のような ワイドレンジ入力対応での待機時モード（負荷電流ゼロモード）状態での前記周波数可変動作については、商用交流電源が例えば１００Ｖから２４０Ｖまでに変化した場合、また２次側のオペアンプＯＰ１（１６）、オペアンプＯＰ２（１７）等の制御回路の消費電流（電力）が変化した場合において、前記３次巻線電圧から供給される制御回路用電圧源の安定化や２次側の出力電圧を所定の電圧に制御するように周波数を可変する為には、周波数変化幅が非常に広い制御となる。
【００１１】
このようなデータを図１６〜図１７のデータ及びグラフに示す。
図１６は商用交流入力（ＡＣ入力）１００Ｖ時にオンパルス幅（Ｔｏｎ）を１μＳとし、所定の出力電圧（Ｖ０）を例えば８．４２Ｖを得る周波数を示しており、その周波数範囲は２．４１ｋＨｚ〜３．００ｋＨｚとなっている。これは待機時モード、負荷電流ゼロモード時のデータである。
一方、図１７は商用交流入力ＡＣ＝２４０Ｖ時に同じくオンパルス幅を１μＳとし、出力電圧（Ｖ０）が８．４２Ｖとなるようにしたときの発振周波数の範囲を示しており、その周波数は範囲は０．２８ｋＨｚ〜０．３４ｋＨｚの周波数となる。これも待機時モード、負荷電流ゼロモード時のデータである。
【００１２】
この図１６，図１７から理解されるように、無負荷時（負荷電流ゼロモード時）に商用交流入力の電圧が変化すると、３次巻線電圧や出力電圧をある設定の電圧を得ようとすると網掛け部分に示されているように、それに伴って制御回路１９内のＰＷＭ制御回路（ＩＣ１）の発振周波数は約一桁変化してしまう。
更に、１次側に設けられている制御回路１９のＰＷＭ制御用のＩＣ回路の電圧源である３次巻線Ｎ３から誘起される電圧Ｖ３も、ＡＣ１００Ｖ時は１１Ｖ〜１２Ｖ、ＡＣ２４０Ｖ時は８Ｖ〜９Ｖと変化している。
【００１３】
このように、交流入力電圧の変化によってよってスイッチング素子に供給する発振周波数の周波数変化が大きいと、スイッチング電源の無負荷時モード〔例えばスタンバイ時）から負荷モードへの切替え時、例えば ＡＣ１００Ｖ時の３ｋＨｚから１００ｋＨｚへの応答時間に対し、 ＡＣ２４０Ｖ時の０．３ｋＨｚから１００ｋＨｚへの応答時間の方が長くかかる事になり、負荷の 応答時間に差が生してしまい、定常動作となるまでの電圧特性の立ち上がりも大きく異なってしまうという欠点がある。
【００１４】
また、交流入力電圧が変化したときに１次側のＰＷＭ制御ＩＣの電圧源である３次巻線Ｎ３の電圧変動が大きくなり、結果、 ＩＣの動作電圧範囲を広く取る必要があったり、又はＩＣの動作電圧が停止してしまうという問題を生じる。また、（ＩＣ回路の）動作電圧がある値から低下すると、制御回路１９（図１４ のＩＣ１回路）の動作が停止し、結果、スイッチング動作も停止し、再び起動回路を介して起動させるため、上記制御回路動作停止や起動中において、出力電圧の低下が生じて負荷回路が誤動作を生じる場合がある。
以上のように、従来のスイッチング電源は交流入力電圧や負荷の状態によって、又は待機時モードから動作時モードに至る動作特性、等において制御用ＩＣの電源電圧等が不安定となってしまうという欠点がある。
【００１５】
【課題を解決するための手段】
本発明のスイッチング電源装置はかかる課題を解決するためになされたもので、少なくとも、交流電源を直流電圧に整流する整流回路と、該整流回路から得られた直流電源をトランスの１次巻線を経由して断続するスイッチング素子と、
上記スイッチング素子によって断続され上記トランスの１次巻線に供給される電力に応じて電力を誘起する２次巻線、及び３次巻線を有し、上記２次巻線から出力された電力を整流・平滑して２次側の負荷回路に供給する電力変換手段と、
上記３次巻線から得られた電力を整流・平滑した電源によって駆動され、上記２次巻線から上記負荷回路に供給される電力を、所定の電圧、及び電流に制御するための検出手段と、上記検出手段で検出された信号に基づいて上記２次側に供給される電力を所定値となるように上記スイッチング素子のオン期間を制御する制御回路とを備え、
２次側出力に接続されている上記負荷回路の機器が動作中のモード（機器動作モード）には、一定の基本周波数で上記スイッチング素子をＰＷＭ制御し、上記機器が停止中のモード（機器停止モード）上記基本周波数を低周波側にシフトするように制御するスイッチング電源において、
上記機器動作モードにおける基本周波数のパルス幅変調制御時には出力電力が減少するとスイッチング素子のオン時間が最小パルス幅となるように制御され、上記機器の負荷電流が減少して基本周波数から低周波側にシフトされ周波数が低減することによって上記スイッチング素子の最小オンパルス幅が、徐々に長くなるように制御している。
そして、更には その最小オンパルス幅は上記交流電源が低いときは大きくなるように制御され、上記交流電源の電圧が高いときは上記スイッチング素子のオンパルス幅が狭くなるように制御することを特徴とするものである。
【００１６】
また、上記検出手段の検出信号が設定された信号のレベルより低下したときは、スイッチング素子を制御している制御回路の駆動電圧範囲を下げておくと、スイッチング電源のスイッチング作用を制御している制御回路の機能が失われないことになり、スイッチング動作が起動回路によって起動状態に戻らないように作用させることにより、負荷回路に電子機器を適応したときに誤動作等が生じないようにする。
【００１７】
【発明の実施の形態】
本発明のスイッチング電源装置の一実施例を図１のブロック回路図として示す。
この図において先に示した図１４と同一部分は同一符号とされている。
すなわち、商用の交流電源はコンセント１１、入力フィルター１２、整流回路１３を経由して直流電源に変換され（Ｖｉｎ）、例えば発振周波数が１００ｋＨｚにてトランス（Ｔ１）１４の１次巻線Ｎ１に流れる電流をスイッチング素子Ｑ１が制御し、トランス（Ｔ１）１４の２次側巻線（Ｎ２）及び３次巻線（Ｎ３）に電力を誘起する。
上記２次側巻線（Ｎ２）から誘起された電圧は、ダイオードＤ３，コンデンサＣ２の整流回路で直流電圧源Ｖｏに変換され、次段の負荷回路（装置）１５に電力が供給される。
この出力電圧（Ｖｏ）はオペアンプ（ＯＰ１）１６の−端子に入力される。
一方オペアンプ（ＯＰ１）１６の＋端子には基準電圧ＲＥＦ１が入力されており、上記出力電圧Ｖｏと比較され、基準電圧との誤差信号がダイオードＤ１を経由してホトカプラ（ＰＨ１）１８に接続される。
上記電圧誤差信号はホトカプラ１８により２次側から１次側に伝達され、パルス幅変調回路（ＰＷＭ：Ｐｕｌｓｅ ｗｉｄｔｈ ｍｏｄｕｌａｔｉｏｎ）を内蔵している制御回路１９により１次側のスイッチング素子（Ｑ１）のオン期間を制御して、２次側への電力を制御する。
【００１８】
一方、抵抗Ｒ１は、出力電流Ｉｏが負荷回路１５に流れ込み、この電流量を検出する。抵抗Ｒ１に流れた電流量は電圧変換されて、オペアンプ（ＯＰ２）１７の＋端子に基準電圧ＲＥＦ２を経由して入力される。
またオペアンプ（ＯＰ２）１７の−端子は、上記抵抗Ｒ１のもう一方の端子と接続されており、前記抵抗Ｒ１に流れる電流量が比較される。
オペアンプ（ＯＰ２）１７は基準電圧ＲＥＦ２で設定される電流量と、抵抗Ｒ１に流れる電流量を比較し、その誤差信号がダイオードＤ２を経由してホトカプラ１８に入力される。この出力電流の誤差信号は、前記電圧制御時と同様に、出力電流（Ｉｏ）が基準電圧ＲＥＦ２で設定される所定の電流量になるように、１次側の制御回路１９（ＩＣＰＷＭ制御回路）がスイッチング素子Ｑ１を制御する。
以上から、オペアンプ（ＯＰ１）１６は出力電圧Ｖｏを所定の電圧に制御し、オペアンプ（ＯＰ２）１７は出力電流Ｉｏを所定の電流に制御する検出手段を構成している。
【００１９】
なお、３次巻線（Ｎ３）から誘起された電圧は、ダイオードＤ４，平滑コンデンサＣ１の整流回路を経由して１次側に設けられている制御回路１９（ＰＷＭ制御ＩＣ回路）の動作電圧源として供給されており、スイッチング素子Ｑ１のドライブ用信号として使用されると共に、この制御回路１９には、特に電源の出力容量が比較的低い電力の場合、スイッチング素子Ｑ１をＩＣ回路内に一体化して形成することができる。
さらに制御回路１９には点線で示すように交流電源を整流した直流入力電圧（Ｖｉｎ）が供給されるようにＶｉｎ入力部２０が接続され、このスイッチング電源に供給されている電源の電圧検出が可能となるように構成されている。
【００２０】
以下、ここで出力電流Ｉｏが負荷回路１５に流れ込まない無負荷時の動作について説明する。
先に述べたように、通常、負荷電流が流れている場合は、ＩＣ化されている制御回路１９（ＰＷＭ制御回路）は、ある所定の基本発振周波数（例えば１００ｋＨｚ）で発振し、ＰＷＭ制御されたパルス信号を供給しており、一方、無負荷時の場合には 上記基本周波数が低下して低周波で発振を繰り返すように設定されている。
【００２１】
図２は以上の負荷回路１５に供給される電力がゼロとなる無負荷時の回路動作例において（但し、制御用のための消費電力を２１ｍＷとしている）、図１のスイッチング素子Ｑ１の最小オンパルス幅と、出力電圧Ｖｏを一定の電圧（例えば８．４２Ｖ）に制御する発振周波数Ｆとの関係を実験で求めたデータとグラフを示す。
【００２２】
実験では入力電圧Ｖｉｎを１００Ｖから２８０Ｖに電圧を変化させ、その時 出力電圧Ｖｏを一定の電圧（本データではＶｏ＝８．４２Ｖ）とし、かつ３次巻線電圧Ｖ３についても 一定電圧（本データでは約Ｖ３＝１０．３Ｖ）になるようなスイッチング素子Ｑ１のオン時間（Ｔｏｎ）と、発振周波数Ｆを実験で測定したところ、表データの結果を得る事ができた。
【００２３】
これによると、入力電圧Ｖｉｎが増加するにつれて、スイッチング素子Ｑ１のオン時間を一定の割合で減少させる事で出力電圧Ｖｏと３次巻線電圧Ｖ３をほぼ一定の電圧とする事ができ、かつ、この場合の発振周波数Ｆについても１ｋＨｚ付近でほぼ一定となるデータを得る事ができた。
これは、無負荷時動作モードにおいて、２次側のオペアンプ（ＯＰ１），（ＯＰ２）及びホトカプラＰＨ１（図１の２次側点線内回路参照）、制御回路１９等の消費電力を、１次側のスイッチング素子Ｑ１がトランスＴ１の１次巻線をスイッチングして電力変換する事で成り立つ。
【００２４】
ここで、入力電圧Ｖｉｎが例えば１００Ｖから２４０Ｖに上昇した場合、スイッチング素子Ｑ１のオン期間が一定の場合、電圧が上昇した量だけ１次側に蓄えられる電力が増加する。
一方、２次側消費電力は入力電圧Ｖｉｎに関係なく一定の消費電力である為、出力電圧Ｖｏを一定に制御する回路では、入力電圧に関係なく同じスイッチング周波数では２次側電力が余剰となってしまう。
従って、２次側の出力電圧を一定に制御する回路では スイッチング素子Ｑ１のオフ期間を長くする、すなわちスイッチング周波数を低周波にするか、又はスイッチング素子Ｑ１のオン期間を短くするかが必要となる。
【００２５】
ここで、スイッチング周波数を一定とし場合のスイッチング素子Ｑ１の必要オン期間を計算で求めてみる。
Ｖｉｎ＝入力電圧
ＬＰ＝トランスＴ１の１次巻線（Ｎ１）のインダクタンス＝６８０μＨ
（１） Ｉｐ＝（Ｖｉｎ／Ｌｐ）×Ｔｏｎ
（２） Ｐｉｎ＝１／２（Ｌｐ×Ｉｐ＾２×Ｆ）
（３） Ｆ＝１／Ｔｏｎ＋Ｔｏｆｆ
但し、Ｔｏｎ：スイッチング素子Ｑ１がオンしている時間、Ｔｏｆｆ：スイッチング素子Ｑ１がＯｆｆしている時間、ＩＰ：１次巻線のピーク電流。
【００２６】
上記式を変形してＴｏｎ時間を計算で求めることができ、結果が図２の表データのＴｏｎ計算値（■印）に示されている。
これをグラフの実験上のオン時間◆印と、計算によるオン時間■印によって示すと、上記Ｔｏｎ計算値と実験によるＴｏｎ時間はおおむね同じ時間を得る事ができる。
本結果からスイッチング素子Ｑ１のオン期間のベース波形とコレクタ波形、および入力電圧（Ｖｉｎ）の関係を図３の待機時モード波形図、および表データに示す。
このタイミング波形図から入力電圧（Ｖｉｎ）は、例えば１００Ｖから２４０Ｖに上昇することで、スイッチング素子Ｑ１のオン期間は徐々に短く制御する。その入力電圧とオン時間の関係は図の表データに示されている。
このように、無負荷時には入力電圧Ｖｉｎの電圧値に応じてスイッチング素子Ｑ１のオン期間を制御する事で図２の表データ１、及びグラフに示すように安定した出力電圧Ｖｏ及び３次巻線電圧Ｖ３が得られ、かつ スイッチング素子Ｑ１の発振周波数もほぼ一定の周波数で制御する事ができる。
【００２７】
以上は 負荷電流がほぼゼロＡ（アンペア）となる待機時モードの説明をしたが、次に待機時以外の負荷モード状態から待機時モードに変化する場合について説明する。
図４〜図７には スイッチング素子の最小ＯＮ時間が１．３ｕＳ（１００Ｖ）と、０．５ｕＳ（５００ｎＳ）（２４０Ｖ）時の負荷電流に対する発振周波数とＦＢ端子電圧（制御回路１９に供給される検出信号電圧）の実験データを示す。
これによると、図４と図５においてｏｎ時間１．３μＳでＡＣ入力電圧が１００Ｖ時と２４０Ｖでは、発振周波数が低周波化を開始する負荷電流量に違いを生じている。すなわち、図４の１００Ｖ時は出力電流が０．５Ａ以下となって低周波化が開始されるが、図５の２４０Ｖ時には出力電流が１．６Ａにおいても既に低周波化が始まっている。
【００２８】
さらに、オンパルス幅を変化した場合を図６，図７に示す。
図６のＯＮ時間５００ｎＳ、１００Ｖ時は、出力電流が０．１Ａ以下で発振周波数の低周波化が開始され、図７のオン時間５００ｎＳ、２４０Ｖ時には出力電流が０．５Ａで それぞれ発振周波数の低周波化が開始されている。
以上から、前記スイッチング素子の最小ＯＮ時間は、ＡＣ入力電圧値によってその最小オン時間幅をＡＣ入力が高い時は短い時間（５００ｎＳ）に、ＡＣ入力が低い時は広い時間（１．３ＵＳ）にする事が負荷電流の変化に対してもより少ない負荷電流値から低周波化の動作に切り替わっている事が判り、スイッチング周波数低減ポイントの安定化に寄与している。
ここで、発振周波数の低減化は、本来はより負荷電流がゼロに近い値の方で（Ｍｉｎ負荷）開始される事が望ましい。それは、負荷電流がある程度大きい状態で低周波化が開始されると可聴周波数（２０ｋＨｚ以下）に近づく事となり、仮に２０ＫＨｚ以下ともなれば、１次２次変換トランスの電力変換においてその発振周波数が音となって電源から生じてしまう。
従って、上記電力変換する電力を最小限化する、すなわち、負荷電流がゼロに近い状態での低周波発振にする事で、音の発生エネルギーを低減する事が必要とされる。
【００２９】
本発明にについて、上記した安定化対策に沿うような動作を図８にグラフ及びオンパルス波形｛スイッチング素子の（ベース）（コレクタ）｝に示して説明する。
すなわち、この図８は負荷電流量に対して、ＦＢ端子電圧（制御用のフイードバック信号）とスイッチング素子（Ｑ１）のスイッチング波形、及びＯＮ時間について説明したものである。
【００３０】
図８のように２次側負荷電流がＭＡＸ負荷時は例えば発振周波数も基本周波数（例えば１００ｋＨｚ）にて発振し、スイッチング素子Ｑ１のＯＮ時間も５ｕＳとなっている。負荷電流が減少することでＦＢ端子電圧も降下し、その信号によりスイッチング素子のＯＮ時間が短い時間に制御される。そして機器の負荷電流がＭｉｎ負荷状態（スタンバイ状態）となると、そのＯＮ時間は最小ＯＮパルス（例えば０．３μＳ）に制御される。
更に、負荷電流が減少して無負荷待機状態（負荷電流ゼロ状態になる）の状態になると、例えばＦＢ端子電圧が１Ｖ以下となり、スイッチング周波数の低下が開始されるが、その周波数の低下に対応して、前記スイッチング素子の最小ＯＮ時間が今度は広がる方に制御している。
【００３１】
そして、機器が動作停止した状態の待機時においては、周波数は更に低周波に制御され、それに伴い負荷時の最小ＯＮ時間、例えば０．３μＳは１．４μＳに広がるように制御される。これはＡＣ入力が１００Ｖ時について説明したものであるが、ＡＣ入力が２４０Ｖと高い場合には、前に説明したように、最終的に１００Ｖ時よりも短いＯＮ時間（例えば１．０ｕＳ）に制御される。
【００３２】
このように、図８はＭｉｎ負荷となり基本周波数が低周波化を開始する前までは、スイッチング素子Ｑ１の最小ＯＮ時間を最小限化（例えば０．３μＳ）にして、周波数の低下が開始されると、その周波数低下に伴って最小ＯＮ時間が徐々に時間が長くなる一方、その時間はＡＣ入力電圧によっても制御される関係を説明している。
以上により、基本周波数の低周波化が開始される負荷電流は図４〜図７に示すような負荷電流よりも更に小さな負荷電流で開始されるようになる。
前記図１に示した本発明の実施例は、入力電圧Ｖｉｎ電圧を制御回路１９を形成するＰＷＭ制御ＩＣ回路へ入力して、結果 交流電圧によってスイッチング素子Ｑ１のＯＮ期間を制御することを示している。
【００３３】
次に制御回路１９の一例を示すが、制御回路１９の中で、前記ＡＣ入力電圧による最小ＯＮ幅制御時間、周波数低下に伴う、最小ＯＮ時間の制御部をマイコンによって形成するようにしてもよい。
図９には上記制御回路１９を構成するＰＷＭ制御ＩＣ回路のブロック図の一例を示し、図１０にはこのＩＣ回路ブロック図の動作タイミング図を示す。
まず、図９のＩＣ回路ブロック図についてその概要を説明する。
前記した図１における入力電圧（Ｖｉｎ）はＶｉｎ端子から定電流回路ＣＣ１にて、例えば１００μＡ位の定電流で流入しており、起動開始はＳＷ１がオン状態でＩＣのＶｃｃライン（端子）に供給される。このＶｃｃラインは前記３次巻線Ｎ３の整流電圧が供給されるが、ヒステリシス付のコンパレータＨＣＰ０で監視され、例えばこのＶｃｃラインが１６Ｖの電圧になった事で、電圧監視制御回路ＶＣＯＮＴ１に出力信号が入力される。また、このＶｃｃの回路が例えば８Ｖ以下になると制御回路動作が停止し、ＤＲ（ドライブ）出力信号が消失する。
【００３４】
電圧監視回路ＶＣＯＮＴ１はこれによりＥＮ信号を出力し、Ｖｃｃが正常値（例えば８Ｖ〜１６Ｖ）内であればスイッチ回路ＳＷ１を開くと共に、発振回路ＯＳＣ、フリップフロップ回路ＦＦ２、出力バッファー回路ＢＦ１等の主要な回路を動作状態（イネーブル）にする。また、電圧ＶｄｄはＩＣ回路内の駆動電圧となる。
ここで 発振回路ＯＳＣが動作状態になると、図１０に示すような三角波発振が発振回路ＯＳＣにより開始され、フリップフロップ回路ＦＦ２に３角波の頂点のトリガ信号がトリガパルスＴＲＣとして入力される。フリップフロップ回路ＦＦ２はトリガパルスＴＲＣが入力される事により、次段のフリップフロップ回路ＦＦ１のセット端子ＳにセットパルスＳを入力する。
一方フリップフロップ回路ＦＦ２には入力電圧Ｖｉｎ端子より抵抗Ｒａｃを経由し、電圧検出回路のＡＭＰ１回路の出力が入力される。
電圧検出回路ＡＭＰ１の出力は、図１０のＦＦ２ＢＬＫ信号に示すように交流電源電圧値に対応する信号がＦＦ２ ＢＬＫ端子入力され、その結果フリップフロップ回路ＦＦ２での出力パルス（ＦＦ１−Ｓ）のパルス幅を可変する為の信号を出力する。
【００３５】
上記フリップフロップ回路ＦＦ２の出力パルスはフリップフロップ回路ＦＦ１のＳ端子に入力され、結果、入力されたＶｉｎ電圧に依存したパルス幅を得る事ができるようにしている。
一方、制御回路１９を構成するＩＣ回路のＦＢ端子（フィードバック）には 図１におけるＰＨ１（ホトカプラ１８）のホトトランジスタが接続されており、負荷の状態によって変化するオペアンプ１６，１７より出力される２次側制御信号が検出される。
例えば、２次側の出力電力を増加するときは、ホトカプラＰＨ１はオフ状態に近くなり 結果ＦＢ端子の電圧が上昇し、逆に２次側の出力電力を減少するときは、ホトカプラＰＨ１はオン状態に近づきＦＢ端の電圧は減少する。
この変化の様子を図１０のＦＢ２波形に示す。
【００３６】
前記フリップフロップ回路ＦＦ１のＳ信号により、フリップフロップ回路ＦＦ１のＱ出力はＨレベルを出力する。この波形は図１０のＤＲ波形と同様な出力となる。このフリップフロップ回路ＦＦ１のＱ出力がＨレベルになると、その信号がアンドゲートＡＮＤ１、バッフア回路ＢＦを介してＩＣ回路に組み込まれている１次巻線Ｎ１をスイッチングするスイッチングＦＥＴ１がオンする。
スイッチングＦＥＴ１は先に示したスイッチング素子Ｑ１に対応しているのでこれがオンすると、１次巻線電流が流れ図９に示すように電流Ｉｃが流れる。
なお、ＰＧＮＤは電源アース、ＧＮＤは制御回路のアース点を示す。
【００３７】
電流Ｉｃは、抵抗Ｒｃでモニターされ、その電圧降下がＩｃ１信号となり、更にＶｉｃによる電圧源が重畳されたＩｃ２信号となってコンパレータＣＯＰ２の＋端子に入力される。
一方、前記２次側制御信号ＦＢ１はＦＢ端子から入力され、抵抗Ｒｆｂ１とＲｆｂ２で電圧分圧されたＦＢ２信号は上記コンパレータＣＯＰ２のー端子に入力されて先に説明したスイッチング電流信号のＩｃ２と比較される。
このタイミングを図１０に示す。Ｉｃ２信号に対してＦＢ２信号が大きければ（高い）、コンパレータＣＯＰ２の出力はＬレベルを出力し、論理回路ＰＣ１に入力される。
【００３８】
一方発振回路ＯＳＣからは図１０に示されているように三角波のＡ点の時点のパルスが出力（例えばクリップされた波形）され、同様に論理回路ＰＣ１に入力され、結果、ＰＣ１論理出力が図９に示す様に、フリップフロップ回路ＦＦ１のリセット端子（Ｒ）に入力される。
このように、論理回路ＰＣ１は、発振回路ＯＳＣのＡ点のパルス信号、及びコンパレータＣＯＰ２出力パルス信号により、フリップフロップ回路ＦＦ１のＲ端子に信号が出力され、スイッチング素子となっているＦＥＴ１のオンパルス幅を設定している。
なお、フリップフロップ回路ＦＦ１は、リセット信号が入力されていても、セット信号Ｓが入力されれば、Ｓ信号の時間はＱ出力を行うようにした論理回路とする。
【００３９】
以上のようにフリップフロップ回路ＦＦ１のＱ出力信号はＡＮＤ１回路、バッファーＢＦ回路を経由してスイッチング素子を形成するＦＥＴ１に入力されてオン／オフを繰り返す。なお、ＡＮＤ１回路は発振回路ＯＳＣの立上り時間に相当するパルスが入力されて、スイッチングＦＥＴ１を確実にオフにするゲート作用を有する。
このスイッチングＦＥＴ１のオン期間は、特に無負荷時状態においては、フリップフロップ回路ＦＦ１がリセット状態であるが、フリップフロップ回路ＦＦ１のＳ信号期間だけはオンパルスを出力し、かつ、このオンパルスは前記入力電圧Ｖｉｎ信号（入力電圧）によってパルス幅が制御された信号が入力され、結果、図１０に示すＤＲ信号＝スイッチングオン信号を提供する。
【００４０】
次に動作状態の機器へ電流が流れ、機器の動作状態によってはその電流値が減少しそして機器が完全に動作を停止し、電流はほぼゼロアンペアの待機時モードになる場合の本件発明の動作について説明する。
負荷となる機器への電流量が減少すると、ホトカプラ（ＰＨ１）はＯＮ状態となってＦＢ端子電圧は低い側に電圧が減少する。このＦＢ端子電圧は図９のＩＣ回路ブロック図のＶＣ１回路に入力される。
ＶＣ１回路ではある設定された電圧値以下になると、その設定電圧値と比較しこの誤差電圧を次段の発振回路ＯＳＣのＶＯＣ端子に入力される。発振回路ＯＳＣでは前記ＶＯＣ電圧値に応じて発振回路ＯＳＣの周波数を低周波発振の方向に可変する制御を行う。
【００４１】
上記図９のＶＣ１回路と発振回路ＯＳＣ部の詳細を示した例を図１１に示す。
またそのタイミング図については図１２に示す。
図１１においてＦＢ端子から入力された信号（電圧）はＣＯＰ０に入力されー端子のＲＥＦ１基準電圧値よりも小さくなることでＣＯＰ０の出力電圧はＨレベルからＬレベルへ変化する。
【００４２】
この信号はＶＣＯ端子を経由し、ＣＣ３の定電流素子の電流量を可変する。
ＣＣ３の定電流素子は、発振容量であるコンデンサＣｔへの充電を行い、コンデンサＣｔ端子電圧（ＯＳＣ電圧）はコンパレータＣＯＰ２の＋端子に入力される。この端子はＲＥＦ３の例えば２Ｖと比較され、ＯＳＣ電圧が２Ｖ以上になるとＣＯＰ２出力はＬレベルからＨレベルとなり、スイッチＳＷ１をＯＮ状態にする一方、ＣＯＰ２のー端子の基準電圧は、ＲＥＦ３からＲＥＦ２へ切り替わる。
この図のスイッチＳＷ１がＯＮ状態となることで 第二の定電流源ＣＣ４がコンデンサＣｔ端子と接続され、発振周期を設定するコンデンサＣｔの電荷を放電する動作となる。コンデンサＣｔ端子のＯＳＣ電圧は、スイッチＳＷ１がオンとなることによって定電流回路ＣＣ４を介して上記２Ｖから放電されて電圧が減少する。
この電圧はコンパレータＣＯＰ２により基準電圧ＲＥＦ２の１Ｖと比較される。ＯＳＣ電圧が１Ｖ以下となることでコンパレータＣＯＰ２出力はＨレベルからＬレベルに切り替わる。結果、スイッチＳＷ１はＯＦＦ状態となり、コンパレータＣＯＰ２＋端子の基準電圧はＲＥＦ３の２Ｖに切り替わる。
以上によりＯＳＣ電圧は下限１Ｖと上限２Ｖの間を上限する三角波波形となって発振を繰り返す。
【００４３】
ここで、前記した定電流素子ＣＣ３の充電電流は、ＶＣＯ端子からの電圧信号により、ＨレベルからＬレベルへ変化することで定電流素子ＣＣ３の充電電流も減少する。その結果、ＯＳＣ電圧の１Ｖから２Ｖへ上昇する電圧の傾きが変化し２Ｖに達するまでの時間が長くなるように制御する。この様子を図１２のタイミング図に示す。
ＯＳＣ波形のＬレベルからＨレベルへの傾きが小さくなり、結果周波数が減少していることが分かる。
ここで周波数が減少を開始すると、図１１のコンパレータＣＯＰ４のー端子の基準電圧ＲＥＦ６も減少を開始する。
すなわち、ＶＣＯ端子からの電圧は、ＦＦ２ ＢＬＫ端子から入力される電圧と加算する加算回路ＡＤＤ回路を経由して図１２の基準電圧ＲＥＦ６の電圧値を制御する。
図１２では周波数が減少することをコンパレータＣＯＰ０の出力信号からも加算回路ＡＤＤを経由して基準電圧ＲＥＦ６の電圧を減少するようにしている。
【００４４】
コンパレータＣＯＰ４はこの基準電圧ＲＥＦ６と＋端子に接続されているＯＳＣ波形電圧を比較する。
その結果、ＯＳＣ波形の上限の三角波部とＲＥＦ６基準電圧によりコンパレータＣＯＰ４出力は周波数の低下に伴って、図１２に示されているようにフリップフロップ回路ＦＦ２のＯＵＴ出力パルス幅が例えば５００ｎＳから８００ｎＳ、１ｕＳ、１．４ｕＳと長くなるように変化する。
一方、基準電圧ＲＥＦ６を変化するＡＤＤ回路には、ＦＦ２ ＢＬＫ信号も入力されている。
ＦＦ２ ＢＬＫ信号は 交流入力電圧源（ＡＣ１００Ｖ〜ＡＣ２４０Ｖ等の電圧）に関連する信号が入力されており、図１２に示すようにＡＣ２４０Ｖとなることで基準電圧ＲＥＦ６は上昇するように制御される。
【００４５】
従って、図１２に見られるようにＡＣ１００Ｖの低周波におけるＦＦ２ ＯＵＴのパルス幅の信号は、例えば１，４ｕＳに制御されていたが、ＡＣ２４０Ｖに上昇する事で例えば１．０ｕＳになるように制御される。
このＦＦ２ ＯＵＴ信号は、前記したように低周波制御状態におけるスイッチング素子ＦＥＴ１のゲート波形であり、この出力パルスによってスイッチング素子を形成するＦＥＴ１がＯＮするように制御する。
図１０のＩＣ動作タイミング図にもスイッチング素子が低周波に変化する波形が示されている。
【００４６】
図１３には、上記説明にあったＦＢ端子電圧（Ｖｆｂ）と低周波制御状態におけるスイッチング素子の最低ＯＮ時間（ＴＯＮｍｉｎ）についての関係図を示す。
この図において縦軸は最低オン時間（μＳ）と制御回路１９を構成する最低動作停止電圧（ＵＶＬＯ）Ｖを示し、横軸はＦＢ端子電圧Ｖｆｂを示している。
２次側出力に接続された機器が動作中はスイッチング周波数は基本周波数で制御され、機器の電流が減少する事でスイッチング素子のＯＮ時間が減少する。そのＯＮ時間は最低ＯＮ時間として例えば３００ｎＳ（０．３μＳ）まで制御を行っている。（図８参照）
【００４７】
機器の電流がＭｉｎ負荷電流よりも小さくなることで、ＦＢ端子電圧はさらに電圧が減少し、ＶＣＯ開始電圧（本例では例えば図１１のコンパレータＣＯＰ０の基準電圧ＲＥＦ１＝１Ｖ以下となる電圧）になると、基本周波数は低周波化を開始する。
この時に、前記スイッチング素子Ｑ１の最低ＯＮ時間は、周波数の低下に伴い時間が長くなるように制御される。すなわち図８の場合は０．３ｕＳから０．５ｕＳ、０．８ｕＳそして最低周波数となって１．４ｕＳまでＯＮ時間が長くなるように制御される。
この最低周波数におけるＯＮ時間（本例では１．４ｕＳ）は、ＡＣ入力電圧値によっても制御される。ＡＣ入力がＡＣ２４０Ｖの時は、上記最低周波数におけるＯＮ時間は１ｕＳとなっておりＡＣ１００Ｖ時よりも短い時間になるように制御される。
【００４８】
図１３ではＦＢ端子電圧Ｖｆｂによって、制御用のＩＣ回路動作停止電圧であるＵＶＬＯ電圧も制御する事をＵＶＬＯの曲線で示している。
これは、発振周波数の低周波化が開始され、その周波数低下に伴ってＩＣの動作範囲電圧を低い電圧側にシフトさせてＩＣの安定動作を実現したものである。
図９のＩＣ回路ブロック図において、発振回路ＯＳＣを制御するＶＣ１回路より低周波発振が開始されるという信号（図１１のコンパレータＣＯＰ１の出力）と、ＶＣＯＮＴ１回路よりＩＣ回路が動作状態であるというＥＮ信号をＡＮＤ２回路により論理処理し、要はＩＣが動作状態で低周波発振が行っているモードでは、この図のコンパレータＣＯＰ０のー端子に接続されている基準電圧ＲＥＦ（Ａ）の電圧を制御してＩＣ回路の動作電圧を例えば９Ｖから７ＶにシフトしてＩＣ動作電圧範囲を広げる制御を行っている。
これは先に示した図１６〜図１７において周波数が低周波化すると、ＩＣ供給電圧である３次巻線電圧が降下してくる問題を、本発明のＩＣ動作電圧も降下する傾向にある為によりＩＣ動作を安定化することが可能となることを示している。
【００４９】
【発明の効果】
以上のように本発明のスイッチング電源装置では、ＰＷＭ制御方式スイッチング電源の待機時動作（無負荷時）状態において、周波数の低下に伴って、スイッチング素子の最小オン期間の幅を徐々に長くなるように制御し、かつ、入力電圧値によってもスイッチング素子のオン時間を制御する事により以下のような効果を奏することができる。
▲１▼ １次側の制御回路（ＩＣ）の電圧源である３次巻線電圧を、入力電圧の変化（例えば１００Ｖ〜２４０Ｖ）が大きく変化しても、電圧変動のほとんど無い安定した電圧を得る事ができる。
これは１次側制御ＩＣの設計上においても、ＩＣの動作電圧範囲を大きく設計する必要が無くなり、ＩＣの耐圧を低くしたプロセスを使う事ができ、ＩＣの低価格化、チップサイズの減少に寄与する。
更に、ＩＣの動作電圧において電圧が上昇した場合、一般的にはＩＣ内部で消費される電流も増加する。結果電源としての待機時電力が増大する。この問題も電圧が安定化する事、および低周波化によるスイッチング損失の低下等によって待機時の電力を最小限化する事ができる。
【００５０】
▲２▼ 待機時の低周波発振周波数についても、従来入力電圧の変化で一桁変化した周波数がほぼ一定の周波数動作とする事ができ、結果、待機時（無負荷時）からセットオン時などの起動等の過渡的な負荷変動に対して一定の低周波周波数（例えば１ｋＨｚ）から基本発振周波数（例えば１００ｋＨｚ）への変化が可能となり、スムーズな周波数可変と応答時間遅れが一定の時間となり、出力電圧が前説負荷変動の変化に対し、一定で安定な制御を実現できる。
また、待機時発振周波数を一定にできるという事は、Ｔｏｎ時間を自由に設定する事で、任意に設定が可能となる。例えば、低周波発振において１０ｋＨｚ以下にするとか、１ＫＨｚから２ｋＨｚの間に入れるとか、機器との相性、ノイズのビート防止等を考慮した最適設計が可能となる。
【００５１】
▲３▼ また、基本周波数で発振している状態では、前記スイッチング素子のオン時間は交流入力電圧に関わらず最低オン時間で制御を行い、基本周波数から低周波発振が開始されると、その低周波の周波数低下に伴って先の最低オン時間が長くなるように制御され、かつ、このモードにおいては交流入力電圧値によっても最低のオン時間の長さを制御することで機器の動作電流による低周波に発振を開始する電流値を最小限化することが可能となり、基本周波数での制御範囲を拡大することによって、負荷電流がよりゼロ電流に近い電流値ポイントからの低周波発振が開始されるようになる。
その結果 低周波発振時の電力変換量が減少し低周波の例えば可聴周波数（約２０ｋＨｚ）で動作したとしても、電力変換を小さくした事により音量を最小限化することが可能になる。
【図面の簡単な説明】
【図１】本発明のスイッチング電源装置の一例を示すブロック回路図である。
【図２】出力電圧（Ｖｏ）と３次巻線電圧（Ｖ３）の変動が最小となる無負荷時の最小ＯＮパルス幅と発振周波数の関係を示す実験値のグラフとデータを示す。
【図３】入力電圧ＶｉｎとＯＮパルス幅の波形図を示す。
【図４】パルス幅１．３μＳ、入力電圧１００Ｖ時の出力電流と発振周波数の関係を示すグラフである。
【図５】パルス幅１．３μＳ、入力電圧２４０Ｖ時の出力電流と発振周波数の関係を示すグラフである。
【図６】パルス幅５００ｎＳ、入力電圧１００Ｖ時の出力電流と発振周波数の関係を示すグラフである。
【図７】パルス幅５００ｎＳ、入力電圧２４０Ｖ時の出力電流と発振周波数の関係を示すグラフである。
【図８】本発明の一実施例を示す負荷電流とパルス幅の変化を示す波形図である。
【図９】スイッチング素子駆動制御回路の一例を示すブロック回路図である。
【図１０】図９の各部の動作を示す波形図である。
【図１１】スイッチング信号を形成する発振部のブロック回路図である。
【図１２】図１１のＯＳＣ回路の波形図と駆動パルス信号を示す。
【図１３】ＦＢ端子電圧とＩＣ回路の下限動作停止電圧、及び最低オンパルス信号傾向を示すグラフである。
【図１４】通常のスイッチング電源の原理図を示す回路図である。
【図１５】スイッチング素子のオンパルス信号（ベース）と出力信号（コレクタ）の波形図を示す。
【図１６】入力電圧１００Ｖ、オンパルス期間１μＳ時における発振周波数と各部の電圧、電力を示すグラフと表データを示す。
【図１７】入力電圧２４０Ｖ、オンパルス期間１μＳ時における発振周波数と各部の電圧、電力を示すグラフと表データを示す。
【符号の説明】
１１ コンセント、１２ 入力フイルタ、１３ 整流回路、１４ トランス、１５ 負荷回路、１６ １７ オペアンプ、１８ ホトカプラ、１９ 制御回路、
２０ 入力検出回路
Claims (2)
- 交流電源から直流に変換する整流回路と、
該整流回路から得られた直流電源をトランスの１次巻線を経由して断続するスイッチング素子と、
上記スイッチング素子の断続によって上記トランスの１次巻線に供給される電力に対応する電力を誘起する２次巻線、及び３次巻線を有し、上記２次巻線から出力された電力を整流・平滑して２次側の負荷回路に供給する電力変換手段と、
上記３次巻線から得られた電力を整流・平滑した電源によって駆動され、上記２次巻線から上記負荷回路に供給される電力を、所定の電圧、及び電流に制御するための検出手段と、
上記検出手段で検出された信号に基づいて上記２次側に供給される電力を所定値となるように上記スイッチング素子のオン期間を制御する制御回路とを備え、
２次側の出力に接続されている上記負荷回路の機器が動作中のモード（機器動作モード）には、一定の基本周波数で上記スイッチング素子をＰＷＭ制御し、上記機器が停止中のモード（機器停止モード）上記基本周波数を低周波側にシフトするように制御するスイッチング電源において、
上記制御回路は上記機器動作モードにおける基本周波数のパルス幅変調制御時には出力電力が減少するとスイッチング素子のオン時間が最小パルス幅となるように制御し、
上記機器停止モードによって基本周波数が低周波側にシフトされ、周波数が低減するときは、周波数の低減に伴って上記最小オンパルス幅が徐々に長くなるように制御し、
上記スイッチング素子の最小オンパルス幅は、上記交流電源が低いときは大きくなるように制御し、上記交流電源の電圧が高いときは上記スイッチング素子のオンパルス幅が狭くなるように制御することを特徴とするスイッチング電源装置。 - 上記検出手段から得られた周波数低減信号が動作した場合、又はある設定された信号値以下となったときは、上記制御回路の動作電源電圧を低下するように構成されていることを特徴とする請求項１に記載のスイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003092526A JP4285041B2 (ja) | 2003-03-28 | 2003-03-28 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003092526A JP4285041B2 (ja) | 2003-03-28 | 2003-03-28 | スイッチング電源装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004304885A true JP2004304885A (ja) | 2004-10-28 |
| JP2004304885A5 JP2004304885A5 (ja) | 2006-01-05 |
| JP4285041B2 JP4285041B2 (ja) | 2009-06-24 |
Family
ID=33405585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003092526A Expired - Fee Related JP4285041B2 (ja) | 2003-03-28 | 2003-03-28 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4285041B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006157988A (ja) * | 2004-11-25 | 2006-06-15 | Matsushita Electric Ind Co Ltd | スイッチング電源装置 |
| US8184459B2 (en) | 2008-09-08 | 2012-05-22 | Fuji Electric Co., Ltd. | Switching power supply apparatus |
| JP2012244772A (ja) * | 2011-05-19 | 2012-12-10 | Cosel Co Ltd | スイッチング電源装置 |
| US8406016B2 (en) | 2009-02-03 | 2013-03-26 | Sony Corporation | Power supply circuit and information processing apparatus for power factor correction and stable power supply |
| US8537573B2 (en) | 2006-08-16 | 2013-09-17 | On-Bright Electronics (Shanghai) Co., Ltd. | System and method for providing control for switch-mode power supply |
| JP2014524226A (ja) * | 2011-06-16 | 2014-09-18 | フジツウ テクノロジー ソリューションズ インタレクチュアル プロパティ ゲーエムベーハー | スイッチドモード電源ユニット、スイッチドモード電源ユニットの動作方法、及びコンピュータにおけるスイッチドモード電源ユニットの使用 |
| JP2015080303A (ja) * | 2013-10-15 | 2015-04-23 | 富士通株式会社 | Ｄｃ／ｄｃコンバータ |
| KR20160128737A (ko) * | 2015-04-29 | 2016-11-08 | 삼성전자주식회사 | 전원 공급 장치 및 그의 전원 공급 방법 |
| JP2020048333A (ja) * | 2018-09-19 | 2020-03-26 | ローム株式会社 | 電源制御装置 |
| CN111066235A (zh) * | 2018-03-13 | 2020-04-24 | 富士电机株式会社 | 电源装置、电源控制装置、以及电源控制方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04180U (ja) * | 1990-04-11 | 1992-01-06 | ||
| JPH1014217A (ja) * | 1996-06-17 | 1998-01-16 | Murata Mfg Co Ltd | スイッチング電源回路 |
| JPH11289754A (ja) * | 1998-03-31 | 1999-10-19 | Fujitsu Ltd | 電源装置、および電源回路の制御方法 |
| JP2001258245A (ja) * | 2000-03-14 | 2001-09-21 | Nec Eng Ltd | コンバータ |
| JP2004304886A (ja) * | 2003-03-28 | 2004-10-28 | Sony Corp | スイッチング電源装置 |
| JP2004304884A (ja) * | 2003-03-28 | 2004-10-28 | Sony Corp | スイッチング電源装置 |
-
2003
- 2003-03-28 JP JP2003092526A patent/JP4285041B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04180U (ja) * | 1990-04-11 | 1992-01-06 | ||
| JPH1014217A (ja) * | 1996-06-17 | 1998-01-16 | Murata Mfg Co Ltd | スイッチング電源回路 |
| JPH11289754A (ja) * | 1998-03-31 | 1999-10-19 | Fujitsu Ltd | 電源装置、および電源回路の制御方法 |
| JP2001258245A (ja) * | 2000-03-14 | 2001-09-21 | Nec Eng Ltd | コンバータ |
| JP2004304886A (ja) * | 2003-03-28 | 2004-10-28 | Sony Corp | スイッチング電源装置 |
| JP2004304884A (ja) * | 2003-03-28 | 2004-10-28 | Sony Corp | スイッチング電源装置 |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006157988A (ja) * | 2004-11-25 | 2006-06-15 | Matsushita Electric Ind Co Ltd | スイッチング電源装置 |
| JP4525311B2 (ja) * | 2004-11-25 | 2010-08-18 | パナソニック株式会社 | スイッチング電源装置 |
| US8537573B2 (en) | 2006-08-16 | 2013-09-17 | On-Bright Electronics (Shanghai) Co., Ltd. | System and method for providing control for switch-mode power supply |
| US8184459B2 (en) | 2008-09-08 | 2012-05-22 | Fuji Electric Co., Ltd. | Switching power supply apparatus |
| US8406016B2 (en) | 2009-02-03 | 2013-03-26 | Sony Corporation | Power supply circuit and information processing apparatus for power factor correction and stable power supply |
| JP2012244772A (ja) * | 2011-05-19 | 2012-12-10 | Cosel Co Ltd | スイッチング電源装置 |
| US9098283B2 (en) | 2011-06-16 | 2015-08-04 | Fujitsu Technology Solutions Intellectual Property Gmbh | Switched-mode power supply unit, method of operation and use of a switched-mode power supply unit in a computer |
| JP2014524226A (ja) * | 2011-06-16 | 2014-09-18 | フジツウ テクノロジー ソリューションズ インタレクチュアル プロパティ ゲーエムベーハー | スイッチドモード電源ユニット、スイッチドモード電源ユニットの動作方法、及びコンピュータにおけるスイッチドモード電源ユニットの使用 |
| JP2015080303A (ja) * | 2013-10-15 | 2015-04-23 | 富士通株式会社 | Ｄｃ／ｄｃコンバータ |
| KR20160128737A (ko) * | 2015-04-29 | 2016-11-08 | 삼성전자주식회사 | 전원 공급 장치 및 그의 전원 공급 방법 |
| KR102384205B1 (ko) * | 2015-04-29 | 2022-04-07 | 삼성전자주식회사 | 전원 공급 장치 및 그의 전원 공급 방법 |
| CN111066235A (zh) * | 2018-03-13 | 2020-04-24 | 富士电机株式会社 | 电源装置、电源控制装置、以及电源控制方法 |
| CN111066235B (zh) * | 2018-03-13 | 2023-07-21 | 富士电机株式会社 | 电源装置、电源控制装置、以及电源控制方法 |
| JP2020048333A (ja) * | 2018-09-19 | 2020-03-26 | ローム株式会社 | 電源制御装置 |
| CN110932553A (zh) * | 2018-09-19 | 2020-03-27 | 罗姆股份有限公司 | 电源控制设备 |
| JP7123712B2 (ja) | 2018-09-19 | 2022-08-23 | ローム株式会社 | 電源制御装置 |
| CN110932553B (zh) * | 2018-09-19 | 2023-09-08 | 罗姆股份有限公司 | 电源控制设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4285041B2 (ja) | 2009-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3938083B2 (ja) | スイッチング電源装置 | |
| JP4193755B2 (ja) | スイッチング電源装置及び力率改善回路 | |
| JP5353119B2 (ja) | スイッチング電源装置 | |
| US8624572B2 (en) | Switching control circuit and switching power-supply apparatus | |
| US8587966B2 (en) | Switching power supply device | |
| KR101264558B1 (ko) | 스위칭 레귤레이터 및 그 동작 제어 방법 | |
| US8879282B2 (en) | Control methods for switching power supplies | |
| US6320763B2 (en) | Switching power supply unit | |
| US5572112A (en) | Power supply unit | |
| JP4371042B2 (ja) | スイッチング電源装置 | |
| JP2008312359A (ja) | スイッチング電源装置、並びにレギュレーション回路 | |
| KR20060044988A (ko) | 스위칭 전원 제어용 반도체 장치 | |
| JP2009142085A (ja) | エネルギー伝達装置およびエネルギー伝達制御用半導体装置 | |
| KR20060052420A (ko) | 스위칭 전원 제어용 반도체 장치 및 그것을 이용한 스위칭전원 장치 | |
| JP3687528B2 (ja) | 電源装置及び放電灯点灯装置 | |
| JP2004040856A (ja) | スイッチング電源装置 | |
| KR101265799B1 (ko) | 가변모드 컨버터 제어회로 및 이를 구비한 하프-브리지컨버터 | |
| JP4285041B2 (ja) | スイッチング電源装置 | |
| JP4173115B2 (ja) | スイッチング電源制御用半導体装置 | |
| JP6829957B2 (ja) | 絶縁型のｄｃ／ｄｃコンバータならびにその一次側コントローラ、制御方法、それを用いた電源アダプタおよび電子機器 | |
| JP2006230167A (ja) | 電源装置 | |
| JP4039362B2 (ja) | 直流変換装置 | |
| JP2007068248A (ja) | スイッチング電源装置 | |
| JP2004304884A (ja) | スイッチング電源装置 | |
| US10630186B2 (en) | Switching power supply device and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051109 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090316 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |