JP4285041B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP4285041B2 JP4285041B2 JP2003092526A JP2003092526A JP4285041B2 JP 4285041 B2 JP4285041 B2 JP 4285041B2 JP 2003092526 A JP2003092526 A JP 2003092526A JP 2003092526 A JP2003092526 A JP 2003092526A JP 4285041 B2 JP4285041 B2 JP 4285041B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power
- signal
- circuit
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明は、例えばスイッチング素子によって直流電源を断続し、交番信号を得ると共に、その交番信号を整流・平滑することによって任意の直流電力を得る際に好適なスイッチング電源装置に関するものである。
【0002】
【従来の技術】
近年、高周波の比較的大きい電流及び電圧に耐えるスイッチング素子、およびデバイスの開発によって、商用電源から比較的容易に直流電力に変換できるスイッチング電源装置が普及している。
【0003】
図14はかかるスイッチング電源の一例をブロック図で示したものである。
この図において、11は商用電源に接続されるコンセント、12はスイッチング電源が発生するノイズを除去する入力フィルター、13は整流ダイオードによって交流電源を整流して直流電圧(Vin)を得る整流回路である。
14は一次巻線N1、2次巻線N2、および3次巻線N3を有しているトランス(T1)であり、15はこのトランス(T1)14の2次巻線に誘起される交番電力が整流ダイオードD3、および平滑コンデンサC2によって直流の出力電圧(V0)に変換され供給されている負荷回路(装置)である。
【0004】
この負荷回路15は、例えば2次電池を設け、負荷回路が動作停止状態においては2次電池に充電を行うように動作し、一方負荷回路が動作状態においては、負荷回路が動作する為の電力を供給して動作する電子機器(例えば、デジタルカメラ、ビデオカメラ、小型TV等)等とされる。
【0005】
16,および17は出力電圧(V0)及び出力電流(I0)を検出するためのオペアンプ(OP1)、(OP2)、18は前記オペアンプ(OP1)16,(OP2)17の出力信号がダイオードD1、D2を介して入力されているホトダイオードと、ホトトランジスタからなるホトカプラー(PH1)であり、前記オペアンプ(OP1)、(OP2)の出力が負荷電力を検出する検出手段の信号となり、前記ホトカプラ(PH1)がホトダイオードからホトトランジスタに伝達されて、制御回路19のFB端子に接続されて、スイッチング素子となるトランジスタQ1のオンオフ制御を行う制御信号として供給されている。
なお、スイッチング素子Q1はMOSFETによって構成することができる。また、通常IC回路で構成されている制御回路19には、3次巻線N3に誘起される電力がダイオードD4,平滑コンデンサC1からなる整流回路を介して供給されている。
【0006】
以下、上記したようなスイッチング電源の動作を説明する。
前記、交流電源を整流して直流電圧(Vin)からは起動抵抗Rpを介して制御用のIC回路に微少な起動電流を流し、制御回路19の電圧(Vcc)が動作領域に移行すると、制御回路19から出力される駆動パルスによって、例えば発振周波数が100kHzにてトランス(T1)14の1次巻線N1に流れる電流をスイッチング素子Q1によって断続する。
以下、本電源をフライバック方式の電源として説明すると
例えば、スイッチング素子Q1がオンの時に1次巻線N1に蓄積された電磁エネルギーが、スイッチング素子Q1のオフ時にトランス(T1)14の2次側巻線(N2)及び3次巻線(N3)に電力を誘起する。
上記スイッチング電源の出力電圧制御は、2次側巻線(N2)から誘起された電圧をダイオードD3、平滑コンデンサC2で整流し、この出力電圧(Vo)をオペアンプ(OP1)16の−端子に入力するとともに、オペアンプ16(OP1)の+端子には、基準電圧REF1が入力されており、上記出力電圧(Vo)と比較され、基準電圧REF1との誤差信号がダイオードD1を経由してホトカプラ(PH1)18に接続される。
そして、上記電圧の誤差信号はホトカプラ(PH1)18により2次側から1次側に伝達され、制御回路19の内部に構成されているパルス幅変調回路(PWM:Pulse width modulation)により1次側のスイッチング素子(Q1)のオン期間を制御して2次側への電力を制御する。
結果、前記2次側の基準電圧となるオペアンプ16の基準電圧REF1により設定された出力電圧(V0)に制御する。
【0007】
一方、前記負荷回路15に流入する出力電流(IO)は、低抵抗で構成されている抵抗R1を流れ、抵抗R1に流れた電流量は電圧変換されて、オペアンプ(OP2)17の+端子に基準電圧REF2を介して入力され、オペアンプ(OP2)17の−端子は 上記基準電圧REF2が接続された抵抗R1端子のもう一方の端子に接続されており、この基準電圧REF2と前記抵抗R1に流れる電流量が比較される。
そして、オペアンプ(OP2)17は基準電圧REF2で設定される電流量と抵抗R1に流れる電流量を比較し、その誤差信号がダイオードD2を経由してホトカプラ(PH1)18に入力される。この出力電流の誤差信号は前記電圧制御時と同様に、出力電流Ioが基準電圧REF2で設定される所定の電流量になるように1次側の制御回路(IC回路)19がスイッチング素子Q1の断続比を制御する。
以上のように、オペアンプ(OP1)16は、出力電圧Voを所定の電圧に制御し、オペアンプ(OP2)17は出力電流Ioを所定の電流となるように制御する検出手段を形成している。
【0008】
以上の動作を基に出力電流Ioが負荷回路15に流れない無負荷時の動作について説明する。
通常、負荷電流(Io)が流れている場合は 制御回路19(PWMIC制御回路)は、ある所定の基本発振周波数、例えば100kHzで発振を繰り返すように制御され、負荷電力に対応してスイッチング素子Q1のオン期間を制御している。一方無負荷時の場合には、後で述べるようにパルス幅が最小のパルス期間で上記基本周波数を低周波側にシフトして低周波発振となるように制御する。
このようなタイミングにおけるスイッチング素子Q1のベース波形と、コレクタ波形を図15の波形で示す。
負荷電流が流れている時は、制御回路19(PWM制御回路)から出力されるスイッチング素子Q1のベース波形は、例えばf1(100kHz)で発振しているが、最小パルス幅に近い無負荷時になると、発振周波数は減少し、例えば、f2(20kHz)にて発振する。これは、無負荷時においてもオペアンプ16.17、ホトカプラ18等の駆動電力、及び制御回路19を動作状態とする駆動電力が必要であり、すなわち、出力電圧を所定の電圧に制御するようにスイッチング素子Q1のオン期間は一定でオフ期間を可変制御して、結果的に発振周波数が減少する。
【0009】
【特許文献】
特開平10−14217号公報
特開平10−14217号公報は、重負荷時にPWM変調を行い、軽負荷時にPFM(周波数低下)制御を行うものであるが、交流電源の変動に対する構成については何も記載がない。
【0010】
【発明が解決しようとする課題】
ところで、このようなスイッチング電源は通常ワイドレンジ対応となるように設定されているので、スイッチング電源の使用地区によって入力される交流電源の電圧が変化する。
これは外国へ持っていくような電源等では100V乃至240V程度の交流電源に対応できることが好ましい。
以上のような ワイドレンジ入力対応での待機時モード(負荷電流ゼロモード)状態での前記周波数可変動作については、商用交流電源が例えば100Vから240Vまでに変化した場合、また2次側のオペアンプOP1(16)、オペアンプOP2(17)等の制御回路の消費電流(電力)が変化した場合において、前記3次巻線電圧から供給される制御回路用電圧源の安定化や2次側の出力電圧を所定の電圧に制御するように周波数を可変する為には、周波数変化幅が非常に広い制御となる。
【0011】
このようなデータを図16〜図17のデータ及びグラフに示す。
図16は商用交流入力(AC入力)100V時にオンパルス幅(Ton)を1μSとし、所定の出力電圧(V0)を例えば8.42Vを得る周波数を示しており、その周波数範囲は2.41kHz〜3.00kHzとなっている。これは待機時モード、負荷電流ゼロモード時のデータである。
一方、図17は商用交流入力AC=240V時に同じくオンパルス幅を1μSとし、出力電圧(V0)が8.42Vとなるようにしたときの発振周波数の範囲を示しており、その周波数は範囲は0.28kHz〜0.34kHzの周波数となる。これも待機時モード、負荷電流ゼロモード時のデータである。
【0012】
この図16,図17から理解されるように、無負荷時(負荷電流ゼロモード時)に商用交流入力の電圧が変化すると、3次巻線電圧や出力電圧をある設定の電圧を得ようとすると網掛け部分に示されているように、それに伴って制御回路19内のPWM制御回路(IC1)の発振周波数は約一桁変化してしまう。
更に、1次側に設けられている制御回路19のPWM制御用のIC回路の電圧源である3次巻線N3から誘起される電圧V3も、AC100V時は11V〜12V、AC240V時は8V〜9Vと変化している。
【0013】
このように、交流入力電圧の変化によってよってスイッチング素子に供給する発振周波数の周波数変化が大きいと、スイッチング電源の無負荷時モード〔例えばスタンバイ時)から負荷モードへの切替え時、例えば AC100V時の3kHzから100kHzへの応答時間に対し、 AC240V時の0.3kHzから100kHzへの応答時間の方が長くかかる事になり、負荷の 応答時間に差が生してしまい、定常動作となるまでの電圧特性の立ち上がりも大きく異なってしまうという欠点がある。
【0014】
また、交流入力電圧が変化したときに1次側のPWM制御ICの電圧源である3次巻線N3の電圧変動が大きくなり、結果、 ICの動作電圧範囲を広く取る必要があったり、又はICの動作電圧が停止してしまうという問題を生じる。また、(IC回路の)動作電圧がある値から低下すると、制御回路19(図14 のIC1回路)の動作が停止し、結果、スイッチング動作も停止し、再び起動回路を介して起動させるため、上記制御回路動作停止や起動中において、出力電圧の低下が生じて負荷回路が誤動作を生じる場合がある。
以上のように、従来のスイッチング電源は交流入力電圧や負荷の状態によって、又は待機時モードから動作時モードに至る動作特性、等において制御用ICの電源電圧等が不安定となってしまうという欠点がある。
【0015】
【課題を解決するための手段】
本発明のスイッチング電源装置はかかる課題を解決するためになされたもので、交流電源からの交流電力を直流電力に変換する整流回路と、上記整流回路から得られた上記直流電力をトランスの1次巻線に断続して供給するスイッチング素子と、上記スイッチング素子の断続によって上記トランスの1次巻線に供給される交流電力に対応して2次巻線から誘起される交流電力を整流・平滑して直流電力を2次側の負荷回路に供給する電力変換手段と、上記電力変換手段から上記負荷回路に供給される直流電圧である出力電圧と所定基準電圧との差に応じた誤差信号を出力する検出手段と、上記スイッチング素子の断続によって上記トランスの1次巻線に供給される交流電力に対応して3次巻線から誘起される交流電力を整流・平滑して得られる直流電力によって駆動され、上記検出手段で検出された上記誤差信号に基づいて上記出力電圧が上記所定基準電圧となるように上記スイッチング素子を制御する制御回路と、を備え、上記制御回路は、上記誤差信号の大きさに応じて電流量が制御される第1の電流源と、所定電流を流す第2の電流源と、上記第1の電流源と接続されるコンデンサと、上記コンデンサの電圧が第1の所定電圧及び第2の所定電圧になったことの各々を検出する第1のコンパレータと、上記コンデンサの電圧が上記第1の所定電圧になったことが上記第1のコンパレータによって検出されることによって上記第2の電流源と上記コンデンサとを接続するとともに上記コンデンサの電圧が上記第2の所定電圧になったことが上記第1のコンパレータによって検出されることによって上記第2の電流源と上記コンデンサとを切断するスイッチと、を有し、上記コンデンサの電圧の増減を交互に反転させて三角波を発生する三角波発生手段と、上記三角波と上記交流電源からの交流電力を整流して得られる直流電力の電圧に応じた電圧である第3の所定電圧とを比較する第2のコンパレータを有し、上記三角波が上記第1の所定電圧に達した時点から発生して上記第3の所定電圧の大きさに応じてパルス幅が変化する所定最小パルス信号をフリップフロップセット信号として発生させる最小パルス発生手段と、上記2次側の負荷回路に供給する電流がゼロ状態となる場合または上記コンデンサの電圧が上記第2の所定電圧になった場合にフリップフロップリセット信号を発生させるフリップフロップリセット信号発生手段と、上記フリップフロップセット信号をセット端子に入力し、上記フリップフロップリセット信号をリセット端子に入力し、上記フリップフロップセット信号が入力されている時間、または上記フリップフロップセット信号が発生してから上記フリップフロップリセット信号が発生するまでの時間、上記スイッチング素子をオンとする信号を発生するフリップフロップと、を具備し、上記第3所定電圧に応じた上記所定最小パルス信号のパルス幅を、上記交流電源からの交流電力を整流して得られる直流電力の電圧が低いときは大きくなるように設定し上記交流電源からの交流電力を整流して得られる直流電力の電圧が高いときは小さくなるように設定し、上記負荷回路である機器が動作中のモード(機器動作モード)では、一定の基本周波数で、上記フリップフロップセット信号が発生してから上記フリップフロップリセット信号が発生するまでの時間は上記スイッチング素子をオンとするPWM制御をして上記出力電圧を上記所定基準電圧となるように制御し、上記2次側の負荷回路に供給する電流がゼロ状態となる場合である上記機器が停止中のモード(機器停止モード)では、上記所定最小パルス信号で上記スイッチング素子をオンとして、上記所定最小パルス信号の周波数を変化させて上記出力電圧を上記所定基準電圧となるように制御するものである。
【0016】
本発明のスイッチング電源装置では、整流回路と、スイッチング素子と、電力変換手段と、検出手段と、制御回路と、を備えている。また、制御回路は、三角波発生手段と、最小パルス発生手段と、フリップフロップリセット信号発生手段と、フリップフロップと、を具備している。また、所定最小パルス信号のパルス幅を、上記交流電源からの電圧が低いときは大きくなるように設定し、交流電源からの電圧が高いときは小さくなるように設定する。そして、負荷回路である機器が動作中のモード(機器動作モード)では、一定の基本周波数で、フリップフロップセット信号が発生してからフリップフロップリセット信号が発生するまでの時間はスイッチング素子をオンとするPWM制御をして出力電圧を上記所定基準電圧となるように制御する。一方、2次側の負荷回路に供給する電流がゼロ状態となる場合である上記機器が停止中のモード(機器停止モード)では、所定最小パルス信号でスイッチング素子をオンとして、所定最小パルス信号の周波数を変化させて出力電圧を所定基準電圧となるように制御するものである。
【0017】
【発明の実施の形態】
本発明のスイッチング電源装置の一実施例を図1のブロック回路図として示す。
この図において先に示した図14と同一部分は同一符号とされている。
すなわち、商用の交流電源はコンセント11、入力フィルター12、整流回路13を経由して直流電源に変換され(Vin)、例えば発振周波数が100kHzにてトランス(T1)14の1次巻線N1に流れる電流をスイッチング素子Q1が制御し、トランス(T1)14の2次側巻線(N2)及び3次巻線(N3)に電力を誘起する。
上記2次側巻線(N2)から誘起された電圧は、ダイオードD3,コンデンサC2の整流回路で直流電圧源Voに変換され、次段の負荷回路(装置)15に電力が供給される。
この出力電圧(Vo)はオペアンプ(OP1)16の−端子に入力される。
一方オペアンプ(OP1)16の+端子には基準電圧REF1が入力されており、上記出力電圧Voと比較され、基準電圧との誤差信号がダイオードD1を経由してホトカプラ(PH1)18に接続される。
上記電圧誤差信号はホトカプラ18により2次側から1次側に伝達され、パルス幅変調回路(PWM:Pulse width modulation)を内蔵している制御回路19により1次側のスイッチング素子(Q1)のオン期間を制御して、2次側への電力を制御する。
【0018】
一方、抵抗R1は、出力電流Ioが負荷回路15に流れ込み、この電流量を検出する。抵抗R1に流れた電流量は電圧変換されて、オペアンプ(OP2)17の+端子に基準電圧REF2を経由して入力される。
またオペアンプ(OP2)17の−端子は、上記抵抗R1のもう一方の端子と接続されており、前記抵抗R1に流れる電流量が比較される。
オペアンプ(OP2)17は基準電圧REF2で設定される電流量と、抵抗R1に流れる電流量を比較し、その誤差信号がダイオードD2を経由してホトカプラ18に入力される。この出力電流の誤差信号は、前記電圧制御時と同様に、出力電流(Io)が基準電圧REF2で設定される所定の電流量になるように、1次側の制御回路19(ICPWM制御回路)がスイッチング素子Q1を制御する。
以上から、オペアンプ(OP1)16は出力電圧Voを所定の電圧に制御し、オペアンプ(OP2)17は出力電流Ioを所定の電流に制御する検出手段を構成している。
【0019】
なお、3次巻線(N3)から誘起された電圧は、ダイオードD4,平滑コンデンサC1の整流回路を経由して1次側に設けられている制御回路19(PWM制御IC回路)の動作電圧源として供給されており、スイッチング素子Q1のドライブ用信号として使用されると共に、この制御回路19には、特に電源の出力容量が比較的低い電力の場合、スイッチング素子Q1をIC回路内に一体化して形成することができる。
さらに制御回路19には点線で示すように交流電源を整流した直流入力電圧(Vin)が供給されるようにVin入力部20が接続され、このスイッチング電源に供給されている電源の電圧検出が可能となるように構成されている。
【0020】
以下、ここで出力電流Ioが負荷回路15に流れ込まない無負荷時の動作について説明する。
先に述べたように、通常、負荷電流が流れている場合は、IC化されている制御回路19(PWM制御回路)は、ある所定の基本発振周波数(例えば100kHz)で発振し、PWM制御されたパルス信号を供給しており、一方、無負荷時の場合には 上記基本周波数が低下して低周波で発振を繰り返すように設定されている。
【0021】
図2は以上の負荷回路15に供給される電力がゼロとなる無負荷時の回路動作例において(但し、制御用のための消費電力を21mWとしている)、図1のスイッチング素子Q1の最小オンパルス幅と、出力電圧Voを一定の電圧(例えば8.42V)に制御する発振周波数Fとの関係を実験で求めたデータとグラフを示す。
【0022】
実験では入力電圧Vinを100Vから280Vに電圧を変化させ、その時 出力電圧Voを一定の電圧(本データではVo=8.42V)とし、かつ3次巻線電圧V3についても 一定電圧(本データでは約V3=10.3V)になるようなスイッチング素子Q1のオン時間(Ton)と、発振周波数Fを実験で測定したところ、表データの結果を得る事ができた。
【0023】
これによると、入力電圧Vinが増加するにつれて、スイッチング素子Q1のオン時間を一定の割合で減少させる事で出力電圧Voと3次巻線電圧V3をほぼ一定の電圧とする事ができ、かつ、この場合の発振周波数Fについても1kHz付近でほぼ一定となるデータを得る事ができた。
これは、無負荷時動作モードにおいて、2次側のオペアンプ(OP1),(OP2)及びホトカプラPH1(図1の2次側点線内回路参照)、制御回路19等の消費電力を、1次側のスイッチング素子Q1がトランスT1の1次巻線をスイッチングして電力変換する事で成り立つ。
【0024】
ここで、入力電圧Vinが例えば100Vから240Vに上昇した場合、スイッチング素子Q1のオン期間が一定の場合、電圧が上昇した量だけ1次側に蓄えられる電力が増加する。
一方、2次側消費電力は入力電圧Vinに関係なく一定の消費電力である為、出力電圧Voを一定に制御する回路では、入力電圧に関係なく同じスイッチング周波数では2次側電力が余剰となってしまう。
従って、2次側の出力電圧を一定に制御する回路では スイッチング素子Q1のオフ期間を長くする、すなわちスイッチング周波数を低周波にするか、又はスイッチング素子Q1のオン期間を短くするかが必要となる。
【0025】
ここで、スイッチング周波数を一定とし場合のスイッチング素子Q1の必要オン期間を計算で求めてみる。
Vin=入力電圧
LP=トランスT1の1次巻線(N1)のインダクタンス=680μH
Pin=無負荷時条件での1次側トランス蓄積電力=2次側制御回路の消費電力=約20mW
F=スイッチング素子Q1の断続周波数とすると
(1) Ip=(Vin/Lp)×Ton
(2) Pin=1/2(Lp×Ip^2×F)
(3) F=1/Ton+Toff
但し、Ton:スイッチング素子Q1がオンしている時間、Toff:スイッチング素子Q1がOffしている時間、IP:1次巻線のピーク電流。
【0026】
上記式を変形してTon時間を計算で求めることができ、結果が図2の表データのTon計算値(■印)に示されている。
これをグラフの実験上のオン時間◆印と、計算によるオン時間■印によって示すと、上記Ton計算値と実験によるTon時間はおおむね同じ時間を得る事ができる。
本結果からスイッチング素子Q1のオン期間のベース波形とコレクタ波形、および入力電圧(Vin)の関係を図3の待機時モード波形図、および表データに示す。
このタイミング波形図から入力電圧(Vin)は、例えば100Vから240Vに上昇することで、スイッチング素子Q1のオン期間は徐々に短く制御する。その入力電圧とオン時間の関係は図の表データに示されている。
このように、無負荷時には入力電圧Vinの電圧値に応じてスイッチング素子Q1のオン期間を制御する事で図2の表データ1、及びグラフに示すように安定した出力電圧Vo及び3次巻線電圧V3が得られ、かつ スイッチング素子Q1の発振周波数もほぼ一定の周波数で制御する事ができる。
【0027】
以上は負荷電流がほぼゼロA(アンペア)となる待機時モードの説明をしたが、次に待機時以外の負荷モード状態から待機時モードに変化する場合について説明する。
図4〜図7にはスイッチング素子の最小ON時間が、1.3μS(100V)と、0.5μS(500nS)(240V)時の負荷電流に対する発振周波数とFB端子電圧(制御回路19に供給される検出信号電圧)の実験データを示す。
これによると、図4と図5においてON時間が1.3μSでAC入力電圧が100V時と240Vでは、発振周波数が低周波化を開始する負荷電流量に違いを生じている。すなわち、図4の100V時は出力電流が0.5A以下となって低周波化が開始されるが、図5の240V時には出力電流が1.6Aにおいても既に低周波化が始まっている。
【0028】
さらに、オンパルス幅を変化した場合を図6,図7に示す。
図6のON時間500nS、100V時は、出力電流が0.1A以下で発振周波数の低周波化が開始され、図7のオン時間500nS、240V時には出力電流が0.5Aでそれぞれ発振周波数の低周波化が開始されている。
以上から、前記スイッチング素子の最小ON時間は、AC入力電圧値によってその最小オン時間幅をAC入力が高い時は短い時間(500nS)に、AC入力が低い時は広い時間(1.3μS)にする事が負荷電流の変化に対してもより少ない負荷電流値から低周波化の動作に切り替わっている事が判り、スイッチング周波数低減ポイントの安定化に寄与している。
ここで、発振周波数の低減化は、本来はより負荷電流がゼロに近い値の方で(Min負荷)開始される事が望ましい。それは、負荷電流がある程度大きい状態で低周波化が開始されると可聴周波数(20kHz以下)に近づく事となり、仮に20KHz以下ともなれば、1次2次変換トランスの電力変換においてその発振周波数が音となって電源から生じてしまう。
従って、上記電力変換する電力を最小限化する、すなわち、負荷電流がゼロに近い状態での低周波発振にする事で、音の発生エネルギーを低減する事が必要とされる。
【0029】
本発明にについて、上記した安定化対策に沿うような動作を図8にグラフ及びオンパルス波形{スイッチング素子の(ベース)(コレクタ)}に示して説明する。
すなわち、この図8は負荷電流量に対して、FB端子電圧(制御用のフイードバック信号)とスイッチング素子(Q1)のスイッチング波形、及びON時間について説明したものである。
【0030】
図8のように2次側負荷電流がMAX負荷時は例えば発振周波数も基本周波数(例えば100kHz)にて発振し、スイッチング素子Q1のON時間も5uSとなっている。負荷電流が減少することでFB端子電圧も降下し、その信号によりスイッチング素子のON時間が短い時間に制御される。そして機器の負荷電流がMin負荷状態(スタンバイ状態)となると、そのON時間は最小ONパルス(例えば0.3μS)に制御される。
更に、負荷電流が減少して無負荷待機状態(負荷電流ゼロ状態になる)の状態になると、例えばFB端子電圧が1V以下となり、スイッチング周波数の低下が開始されるが、その周波数の低下に対応して、前記スイッチング素子の最小ON時間が今度は広がる方に制御している。
【0031】
そして、機器が動作停止した状態の待機時においては、周波数は更に低周波に制御され、それに伴い負荷時の最小ON時間、例えば0.3μSは1.4μSに広がるように制御される。これはAC入力が100V時について説明したものであるが、AC入力が240Vと高い場合には、前に説明したように、最終的に100V時よりも短いON時間(例えば1.0μS)に制御される。
【0032】
このように、図8はMin負荷となり基本周波数が低周波化を開始する前までは、スイッチング素子Q1の最小ON時間を最小限化(例えば0.3μS)にして、周波数の低下が開始されると、その周波数低下に伴って最小ON時間が徐々に時間が長くなる一方、その時間はAC入力電圧によっても制御される関係を説明している。
以上により、基本周波数の低周波化が開始される負荷電流は図4〜図7に示すような負荷電流よりも更に小さな負荷電流で開始されるようになる。
前記図1に示した本発明の実施例は、入力電圧Vin電圧を制御回路19を形成するPWM制御IC回路へ入力して、結果 交流電圧によってスイッチング素子Q1のON期間を制御することを示している。
【0033】
次に制御回路19の一例を示すが、制御回路19の中で、前記AC入力電圧による最小ON幅制御時間、周波数低下に伴う、最小ON時間の制御部をマイコンによって形成するようにしてもよい。
図9には上記制御回路19を構成するPWM制御IC回路のブロック図の一例を示し、図10にはこのIC回路ブロック図の動作タイミング図を示す。
まず、図9のIC回路ブロック図についてその概要を説明する。
前記した図1における入力電圧(Vin)はVin端子から定電流回路CC1にて、例えば100μA位の定電流で流入しており、起動開始はSW1がオン状態でICのVccライン(端子)に供給される。このVccラインは前記3次巻線N3の整流電圧が供給されるが、ヒステリシス付のコンパレータHCP0で監視され、例えばこのVccラインが16Vの電圧になった事で、電圧監視制御回路VCONT1に出力信号が入力される。また、このVccの回路が例えば8V以下になると制御回路動作が停止し、DR(ドライブ)出力信号が消失する。
【0034】
電圧監視回路VCONT1はこれによりEN信号を出力し、Vccが正常値(例えば8V〜16V)内であればスイッチ回路SW1を開くと共に、発振回路OSC、フリップフロップ回路FF2、出力バッファー回路BF1等の主要な回路を動作状態(イネーブル)にする。また、電圧VddはIC回路内の駆動電圧となる。
ここで 発振回路OSCが動作状態になると、図10に示すような三角波発振が発振回路OSCにより開始され、フリップフロップ回路FF2に3角波の頂点のトリガ信号がトリガパルスTRCとして入力される。フリップフロップ回路FF2はトリガパルスTRCが入力される事により、次段のフリップフロップ回路FF1のセット端子SにセットパルスSを入力する。
一方フリップフロップ回路FF2には入力電圧Vin端子より抵抗Racを経由し、電圧検出回路のAMP1回路の出力が入力される。
電圧検出回路AMP1の出力は、図10のFF2BLK信号に示すように交流電源電圧値に対応する信号がFF2 BLK端子入力され、その結果フリップフロップ回路FF2での出力パルス(FF1−S)のパルス幅を可変する為の信号を出力する。
【0035】
上記フリップフロップ回路FF2の出力パルスはフリップフロップ回路FF1のS端子に入力され、結果、入力されたVin電圧に依存したパルス幅を得る事ができるようにしている。
一方、制御回路19を構成するIC回路のFB端子(フィードバック)には 図1におけるPH1(ホトカプラ18)のホトトランジスタが接続されており、負荷の状態によって変化するオペアンプ16,17より出力される2次側制御信号が検出される。
例えば、2次側の出力電力を増加するときは、ホトカプラPH1はオフ状態に近くなり 結果FB端子の電圧が上昇し、逆に2次側の出力電力を減少するときは、ホトカプラPH1はオン状態に近づきFB端の電圧は減少する。
この変化の様子を図10のFB2波形に示す。
【0036】
前記フリップフロップ回路FF1のS信号により、フリップフロップ回路FF1のQ出力はHレベルを出力する。この波形は図10のDR波形と同様な出力となる。このフリップフロップ回路FF1のQ出力がHレベルになると、その信号がアンドゲートAND1、バッフア回路BFを介してIC回路に組み込まれている1次巻線N1をスイッチングするスイッチングFET1がオンする。
スイッチングFET1は先に示したスイッチング素子Q1に対応しているのでこれがオンすると、1次巻線電流が流れ図9に示すように電流Icが流れる。
なお、PGNDは電源アース、GNDは制御回路のアース点を示す。
【0037】
電流Icは、抵抗Rcでモニターされ、その電圧降下がIc1信号となり、更にVicによる電圧源が重畳されたIc2信号となってコンパレータCOP2の+端子に入力される。
一方、前記2次側制御信号FB1はFB端子から入力され、抵抗Rfb1とRfb2で電圧分圧されたFB2信号は上記コンパレータCOP2のー端子に入力されて先に説明したスイッチング電流信号のIc2と比較される。
このタイミングを図10に示す。Ic2信号に対してFB2信号が大きければ(高い)、コンパレータCOP2の出力はLレベルを出力し、論理回路PC1に入力される。
【0038】
一方発振回路OSCからは図10に示されているように三角波のA点の時点のパルスが出力(例えばクリップされた波形)され、同様に論理回路PC1に入力され、結果、PC1論理出力が図9に示す様に、フリップフロップ回路FF1のリセット端子(R)に入力される。
このように、論理回路PC1は、発振回路OSCのA点のパルス信号、及びコンパレータCOP2出力パルス信号により、フリップフロップ回路FF1のR端子に信号が出力され、スイッチング素子となっているFET1のオンパルス幅を設定している。
なお、フリップフロップ回路FF1は、リセット信号が入力されていても、セット信号Sが入力されれば、S信号の時間はQ出力を行うようにした論理回路とする。
【0039】
以上のようにフリップフロップ回路FF1のQ出力信号はAND1回路、バッファーBF回路を経由してスイッチング素子を形成するFET1に入力されてオン/オフを繰り返す。なお、AND1回路は発振回路OSCの立上り時間に相当するパルスが入力されて、スイッチングFET1を確実にオフにするゲート作用を有する。
このスイッチングFET1のオン期間は、特に無負荷時状態においては、フリップフロップ回路FF1がリセット状態であるが、フリップフロップ回路FF1のS信号期間だけはオンパルスを出力し、かつ、このオンパルスは前記入力電圧Vin信号(入力電圧)によってパルス幅が制御された信号が入力され、結果、図10に示すDR信号=スイッチングオン信号を提供する。
【0040】
次に動作状態の機器へ電流が流れ、機器の動作状態によってはその電流値が減少しそして機器が完全に動作を停止し、電流はほぼゼロアンペアの待機時モードになる場合の本件発明の動作について説明する。
負荷となる機器への電流量が減少すると、ホトカプラ(PH1)はON状態となってFB端子電圧は低い側に電圧が減少する。このFB端子電圧は図9のIC回路ブロック図のVC1回路に入力される。
VC1回路ではある設定された電圧値以下になると、その設定電圧値と比較しこの誤差電圧を次段の発振回路OSCのVOC端子に入力される。発振回路OSCでは前記VOC電圧値に応じて発振回路OSCの周波数を低周波発振の方向に可変する制御を行う。
【0041】
上記図9のVC1回路と発振回路OSC部の詳細を示した例を図11に示す。
またそのタイミング図については図12に示す。
図11においてFB端子から入力された信号(電圧)はCOP0に入力されー端子のREF1基準電圧値よりも小さくなることでCOP0の出力電圧はHレベルからLレベルへ変化する。
【0042】
この信号はVCO端子を経由し、CC3の定電流素子の電流量を可変する。
CC3の定電流素子は、発振容量であるコンデンサCtへの充電を行い、コンデンサCt端子電圧(OSC電圧)はコンパレータCOP2の+端子に入力される。この端子はREF3の例えば2Vと比較され、OSC電圧が2V以上になるとCOP2出力はLレベルからHレベルとなり、スイッチSW1をON状態にする一方、COP2のー端子の基準電圧は、REF3からREF2へ切り替わる。この図のスイッチSW1がON状態となることで 第二の定電流源CC4がコンデンサCt端子と接続され、発振周期を設定するコンデンサCtの電荷を放電する動作となる。コンデンサCt端子のOSC電圧は、スイッチSW1がオンとなることによって定電流回路CC4を介して上記2Vから放電されて電圧が減少する。
この電圧はコンパレータCOP2により基準電圧REF2の1Vと比較される。OSC電圧が1V以下となることでコンパレータCOP2出力はHレベルからLレベルに切り替わる。結果、スイッチSW1はOFF状態となり、コンパレータCOP2+端子の基準電圧はREF3の2Vに切り替わる。
以上によりOSC電圧は下限1Vと上限2Vの間を上限する三角波波形となって発振を繰り返す。
【0043】
ここで、前記した定電流素子CC3の充電電流は、VCO端子からの電圧信号により、HレベルからLレベルへ変化することで定電流素子CC3の充電電流も減少する。その結果、OSC電圧の1Vから2Vへ上昇する電圧の傾きが変化し2Vに達するまでの時間が長くなるように制御する。この様子を図12のタイミング図に示す。
OSC波形のLレベルからHレベルへの傾きが小さくなり、結果周波数が減少していることが分かる。
ここで周波数が減少を開始すると、図11のコンパレータCOP4のー端子の基準電圧REF6も減少を開始する。
すなわち、VCO端子からの電圧は、FF2 BLK端子から入力される電圧と加算する加算回路ADD回路を経由して図12の基準電圧REF6の電圧値を制御する。
図12では周波数が減少することをコンパレータCOP0の出力信号からも加算回路ADDを経由して基準電圧REF6の電圧を減少するようにしている。
【0044】
コンパレータCOP4はこの基準電圧REF6と+端子に接続されているOSC波形電圧を比較する。
その結果、OSC波形の上限の三角波部とREF6基準電圧によりコンパレータCOP4出力は周波数の低下に伴って、図12に示されているようにフリップフロップ回路FF2のOUT出力パルス幅が例えば500nSから800nS、1μS、1.4μSと長くなるように変化する。
一方、基準電圧REF6を変化するADD回路には、FF2 BLK信号も入力されている。
FF2 BLK信号は交流入力電圧源(AC100V〜AC240V等の電圧)に関連する信号が入力されており、図12に示すようにAC240Vとなることで基準電圧REF6は上昇するように制御される。
【0045】
従って、図12に見られるようにAC100Vの低周波におけるFF2 OUTのパルス幅の信号は、例えば1.4μSに制御されていたが、AC240Vに上昇する事で例えば1.0μSになるように制御される。
このFF2 OUT信号は、前記したように低周波制御状態におけるスイッチング素子FET1のゲート波形であり、この出力パルスによってスイッチング素子を形成するFET1がONするように制御する。
図10のIC動作タイミング図にもスイッチング素子が低周波に変化する波形が示されている。
【0046】
図13には、上記説明にあったFB端子電圧(Vfb)と低周波制御状態におけるスイッチング素子の最低ON時間(TONmin)についての関係図を示す。
この図において縦軸は最低オン時間(μS)と制御回路19を構成する最低動作停止電圧(UVLO)Vを示し、横軸はFB端子電圧Vfbを示している。
2次側出力に接続された機器が動作中はスイッチング周波数は基本周波数で制御され、機器の電流が減少する事でスイッチング素子のON時間が減少する。そのON時間は最低ON時間として例えば300nS(0.3μS)まで制御を行っている。(図8参照)
【0047】
機器の電流がMin負荷電流よりも小さくなることで、FB端子電圧はさらに電圧が減少し、VCO開始電圧(本例では例えば図11のコンパレータCOP0の基準電圧REF1=1V以下となる電圧)になると、基本周波数は低周波化を開始する。
この時に、前記スイッチング素子Q1の最低ON時間は、周波数の低下に伴い時間が長くなるように制御される。すなわち図8の場合は0.3μSから0.5μS、0.8μSそして最低周波数となって1.4μSまでON時間が長くなるように制御される。
この最低周波数におけるON時間(本例では1.4μS)は、AC入力電圧値によっても制御される。
AC入力がAC240Vの時は、上記最低周波数におけるON時間は1μSとなっておりAC100V時よりも短い時間になるように制御される。
【0048】
図13ではFB端子電圧Vfbによって、制御用のIC回路動作停止電圧であるUVLO電圧も制御する事をUVLOの曲線で示している。
これは、発振周波数の低周波化が開始され、その周波数低下に伴ってICの動作範囲電圧を低い電圧側にシフトさせてICの安定動作を実現したものである。図9のIC回路ブロック図において、発振回路OSCを制御するVC1回路より低周波発振が開始されるという信号(図11のコンパレータCOP1の出力)と、VCONT1回路よりIC回路が動作状態であるというEN信号をAND2回路により論理処理し、要はICが動作状態で低周波発振が行っているモードでは、この図のコンパレータCOP0のー端子に接続されている基準電圧REF(A)の電圧を制御してIC回路の動作電圧を例えば9Vから7VにシフトしてIC動作電圧範囲を広げる制御を行っている。
これは先に示した図16〜図17において周波数が低周波化すると、IC供給電圧である3次巻線電圧が降下してくる問題を、本発明のIC動作電圧も降下する傾向にある為によりIC動作を安定化することが可能となることを示している。
【0049】
【発明の効果】
以上のように本発明のスイッチング電源装置では、PWM制御方式スイッチング電源の待機時動作(無負荷時)状態において、周波数の低下に伴って、スイッチング素子の最小オン期間の幅を徐々に長くなるように制御し、かつ、入力電圧値によってもスイッチング素子のオン時間を制御する事により以下のような効果を奏することができる。
▲1▼ 1次側の制御回路(IC)の電圧源である3次巻線電圧を、入力電圧の変化(例えば100V〜240V)が大きく変化しても、電圧変動のほとんど無い安定した電圧を得る事ができる。
これは1次側制御ICの設計上においても、ICの動作電圧範囲を大きく設計する必要が無くなり、ICの耐圧を低くしたプロセスを使う事ができ、ICの低価格化、チップサイズの減少に寄与する。
更に、ICの動作電圧において電圧が上昇した場合、一般的にはIC内部で消費される電流も増加する。結果電源としての待機時電力が増大する。この問題も電圧が安定化する事、および低周波化によるスイッチング損失の低下等によって待機時の電力を最小限化する事ができる。
【0050】
▲2▼ 待機時の低周波発振周波数についても、従来入力電圧の変化で一桁変化した周波数がほぼ一定の周波数動作とする事ができ、結果、待機時(無負荷時)からセットオン時などの起動等の過渡的な負荷変動に対して一定の低周波周波数(例えば1kHz)から基本発振周波数(例えば100kHz)への変化が可能となり、スムーズな周波数可変と応答時間遅れが一定の時間となり、出力電圧が前説負荷変動の変化に対し、一定で安定な制御を実現できる。
また、待機時発振周波数を一定にできるという事は、Ton時間を自由に設定する事で、任意に設定が可能となる。例えば、低周波発振において10kHz以下にするとか、1KHzから2kHzの間に入れるとか、機器との相性、ノイズのビート防止等を考慮した最適設計が可能となる。
【0051】
▲3▼ また、基本周波数で発振している状態では、前記スイッチング素子のオン時間は交流入力電圧に関わらず最低オン時間で制御を行い、基本周波数から低周波発振が開始されると、その低周波の周波数低下に伴って先の最低オン時間が長くなるように制御され、かつ、このモードにおいては交流入力電圧値によっても最低のオン時間の長さを制御することで機器の動作電流による低周波に発振を開始する電流値を最小限化することが可能となり、基本周波数での制御範囲を拡大することによって、負荷電流がよりゼロ電流に近い電流値ポイントからの低周波発振が開始されるようになる。
その結果 低周波発振時の電力変換量が減少し低周波の例えば可聴周波数(約20kHz)で動作したとしても、電力変換を小さくした事により音量を最小限化することが可能になる。
【図面の簡単な説明】
【図1】 本発明のスイッチング電源装置の一例を示すブロック回路図である。
【図2】 出力電圧(Vo)と3次巻線電圧(V3)の変動が最小となる無負荷時の最小ONパルス幅と発振周波数の関係を示す実験値のグラフとデータを示す。
【図3】 入力電圧VinとONパルス幅の波形図を示す。
【図4】 パルス幅1.3μS、入力電圧100V時の出力電流と発振周波数の関係を示すグラフである。
【図5】 パルス幅1.3μS、入力電圧240V時の出力電流と発振周波数の関係を示すグラフである。
【図6】 パルス幅500nS、入力電圧100V時の出力電流と発振周波数の関係を示すグラフである。
【図7】 パルス幅500nS、入力電圧240V時の出力電流と発振周波数の関係を示すグラフである。
【図8】 本発明の一実施例を示す負荷電流とパルス幅の変化を示す波形図である。
【図9】 スイッチング素子駆動制御回路の一例を示すブロック回路図である。
【図10】 図9の各部の動作を示す波形図である。
【図11】 スイッチング信号を形成する発振部のブロック回路図である。
【図12】 図11のOSC回路の波形図と駆動パルス信号を示す。
【図13】 FB端子電圧とIC回路の下限動作停止電圧、及び最低オンパルス信号傾向を示すグラフである。
【図14】 通常のスイッチング電源の原理図を示す回路図である。
【図15】 スイッチング素子のオンパルス信号(ベース)と出力信号(コレクタ)の波形図を示す。
【図16】 入力電圧100V、オンパルス期間1μS時における発振周波数と各部の電圧、電力を示すグラフと表データを示す。
【図17】 入力電圧240V、オンパルス期間1μS時における発振周波数と各部の電圧、電力を示すグラフと表データを示す。
【符号の説明】
11 コンセント、12 入力フイルタ、13 整流回路、14 トランス、15 負荷回路、16 17 オペアンプ、18 ホトカプラ、19 制御回路、
20 入力検出回路
Claims (2)
- 交流電源からの交流電力を直流電力に変換する整流回路と、
上記整流回路から得られた上記直流電力をトランスの1次巻線に断続して供給するスイッチング素子と、
上記スイッチング素子の断続によって上記トランスの1次巻線に供給される交流電力に対応して2次巻線から誘起される交流電力を整流・平滑して直流電力を2次側の負荷回路に供給する電力変換手段と、
上記電力変換手段から上記負荷回路に供給される直流電圧である出力電圧と所定基準電圧との差に応じた誤差信号を出力する検出手段と、
上記スイッチング素子の断続によって上記トランスの1次巻線に供給される交流電力に対応して3次巻線から誘起される交流電力を整流・平滑して得られる直流電力によって駆動され、上記検出手段で検出された上記誤差信号に基づいて上記出力電圧が上記所定基準電圧となるように上記スイッチング素子を制御する制御回路と、を備え、
上記制御回路は、
上記誤差信号の大きさに応じて電流量が制御される第1の電流源と、所定電流を流す第2の電流源と、上記第1の電流源と接続されるコンデンサと、上記コンデンサの電圧が第1の所定電圧及び第2の所定電圧になったことの各々を検出する第1のコンパレータと、上記コンデンサの電圧が上記第1の所定電圧になったことが上記第1のコンパレータによって検出されることによって上記第2の電流源と上記コンデンサとを接続するとともに上記コンデンサの電圧が上記第2の所定電圧になったことが上記第1のコンパレータによって検出されることによって上記第2の電流源と上記コンデンサとを切断するスイッチと、を有し、上記コンデンサの電圧の増減を交互に反転させて三角波を発生する三角波発生手段と、
上記三角波と上記交流電源からの交流電力を整流して得られる直流電力の電圧に応じた電圧である第3の所定電圧とを比較する第2のコンパレータを有し、上記三角波が上記第1の所定電圧に達した時点から発生して上記第3の所定電圧の大きさに応じてパルス幅が変化する所定最小パルス信号をフリップフロップセット信号として発生させる最小パルス発生手段と、
上記2次側の負荷回路に供給する電流がゼロ状態となる場合または上記コンデンサの電圧が上記第2の所定電圧になった場合にフリップフロップリセット信号を発生させるフリップフロップリセット信号発生手段と、
上記フリップフロップセット信号をセット端子に入力し、上記フリップフロップリセット信号をリセット端子に入力し、上記フリップフロップセット信号が入力されている時間、または上記フリップフロップセット信号が発生してから上記フリップフロップリセット信号が発生するまでの時間、上記スイッチング素子をオンとする信号を発生するフリップフロップと、を具備し、
上記第3所定電圧に応じた上記所定最小パルス信号のパルス幅を、上記交流電源からの交流電力を整流して得られる直流電力の電圧が低いときは大きくなるように設定し上記交流電源からの交流電力を整流して得られる直流電力の電圧が高いときは小さくなるように設定し、
上記負荷回路である機器が動作中のモード(機器動作モード)では、一定の基本周波数で、上記フリップフロップセット信号が発生してから上記フリップフロップリセット信号が発生するまでの時間は上記スイッチング素子をオンとするPWM制御をして上記出力電圧を上記所定基準電圧となるように制御し、
上記2次側の負荷回路に供給する電流がゼロ状態となる場合である上記機器が停止中のモード(機器停止モード)では、上記所定最小パルス信号で上記スイッチング素子をオンとして、上記所定最小パルス信号の周波数を変化させて上記出力電圧を上記所定基準電圧となるように制御するスイッチング電源装置。 - 上記機器が停止中のモードにおける上記所定最小パルスの周波数と上記機器動作モードにおける上記スイッチング素子をオンとするPWM制御の信号の周波数とが、等しくなるように上記第3の所定電圧を設定する請求項1に記載のスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003092526A JP4285041B2 (ja) | 2003-03-28 | 2003-03-28 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003092526A JP4285041B2 (ja) | 2003-03-28 | 2003-03-28 | スイッチング電源装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004304885A JP2004304885A (ja) | 2004-10-28 |
JP2004304885A5 JP2004304885A5 (ja) | 2006-01-05 |
JP4285041B2 true JP4285041B2 (ja) | 2009-06-24 |
Family
ID=33405585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003092526A Expired - Fee Related JP4285041B2 (ja) | 2003-03-28 | 2003-03-28 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4285041B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4525311B2 (ja) * | 2004-11-25 | 2010-08-18 | パナソニック株式会社 | スイッチング電源装置 |
CN101127495B (zh) | 2006-08-16 | 2010-04-21 | 昂宝电子(上海)有限公司 | 用于为开关式电源提供控制的系统和方法 |
JP5217808B2 (ja) | 2008-09-08 | 2013-06-19 | 富士電機株式会社 | スイッチング電源装置 |
JP4930522B2 (ja) | 2009-02-03 | 2012-05-16 | ソニー株式会社 | 電源回路、および情報処理装置 |
JP5642625B2 (ja) * | 2011-05-19 | 2014-12-17 | コーセル株式会社 | スイッチング電源装置 |
DE102011104441A1 (de) | 2011-06-16 | 2012-12-20 | Fujitsu Technology Solutions Intellectual Property Gmbh | Schaltnetzteil, Betriebsverfahren und Verwendung eines Schaltnetzteils in einem Computer |
JP6171825B2 (ja) * | 2013-10-15 | 2017-08-02 | 富士通株式会社 | Dc/dcコンバータ |
KR102384205B1 (ko) * | 2015-04-29 | 2022-04-07 | 삼성전자주식회사 | 전원 공급 장치 및 그의 전원 공급 방법 |
WO2019176328A1 (ja) * | 2018-03-13 | 2019-09-19 | 富士電機株式会社 | 電源装置、電源制御装置、および電源制御方法 |
JP7123712B2 (ja) * | 2018-09-19 | 2022-08-23 | ローム株式会社 | 電源制御装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04180U (ja) * | 1990-04-11 | 1992-01-06 | ||
JPH1014217A (ja) * | 1996-06-17 | 1998-01-16 | Murata Mfg Co Ltd | スイッチング電源回路 |
JP3744680B2 (ja) * | 1998-03-31 | 2006-02-15 | 富士通株式会社 | 電源装置、および電源回路の制御方法 |
JP3568870B2 (ja) * | 2000-03-14 | 2004-09-22 | 日本電気エンジニアリング株式会社 | コンバータ |
JP3938083B2 (ja) * | 2003-03-28 | 2007-06-27 | ソニー株式会社 | スイッチング電源装置 |
JP2004304884A (ja) * | 2003-03-28 | 2004-10-28 | Sony Corp | スイッチング電源装置 |
-
2003
- 2003-03-28 JP JP2003092526A patent/JP4285041B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004304885A (ja) | 2004-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3938083B2 (ja) | スイッチング電源装置 | |
US8879282B2 (en) | Control methods for switching power supplies | |
US5572112A (en) | Power supply unit | |
JP5353119B2 (ja) | スイッチング電源装置 | |
JP4193755B2 (ja) | スイッチング電源装置及び力率改善回路 | |
KR101271505B1 (ko) | 스위칭 전력 변환기들에서 경부하 효율을 개선시키는 적응적 멀티-모드 디지털 제어 | |
US8587966B2 (en) | Switching power supply device | |
US9960690B2 (en) | Semiconductor device for controlling power supply | |
US20110175587A1 (en) | Switching control circuit and switching power-supply apparatus | |
JP2008312359A (ja) | スイッチング電源装置、並びにレギュレーション回路 | |
JP2004503198A (ja) | スイッチング・レギュレータの軽負荷時の効率を改善するための方法および装置 | |
JPH11122925A (ja) | 自励発振型スイッチング電源装置 | |
JP2004040856A (ja) | スイッチング電源装置 | |
JP3687528B2 (ja) | 電源装置及び放電灯点灯装置 | |
JP4285041B2 (ja) | スイッチング電源装置 | |
JP2011087394A (ja) | スイッチング素子駆動用制御回路およびスイッチング電源装置 | |
CN113726159B (zh) | 降压转换器和电子装置 | |
JP2007135277A (ja) | スイッチング電源装置 | |
JP4039362B2 (ja) | 直流変換装置 | |
US20190068058A1 (en) | Dc/dc converter, control circuit thereof, control method thereof, and electronic apparatus | |
US10630186B2 (en) | Switching power supply device and semiconductor device | |
JP2007068248A (ja) | スイッチング電源装置 | |
JP4649729B2 (ja) | 電源装置及び放電灯点灯装置 | |
JP2004304884A (ja) | スイッチング電源装置 | |
JP2011060703A (ja) | ランプ点灯装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051109 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090316 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |