WO2019176328A1

WO2019176328A1 - 電源装置、電源制御装置、および電源制御方法

Info

Publication number: WO2019176328A1
Application number: PCT/JP2019/002591
Authority: WO
Inventors: 丸山　宏志
Original assignee: 富士電機株式会社
Priority date: 2018-03-13
Filing date: 2019-01-25
Publication date: 2019-09-19
Also published as: JP6904478B2; US11336170B2; CN111066235A; CN111066235B; US20200195128A1; JPWO2019176328A1

Abstract

パルス幅変調により入力電圧を出力電圧に変換する電圧変換部と、電圧変換部の通常動作中に過負荷が検出されたことに応じて、パルス幅変調の周波数を低減する周波数低減回路と、電圧変換部を起動する場合に用いるパルス幅変調の周波数を、過負荷に応じた最低周波数よりも高い周波数に設定する周波数設定回路とを備える電源装置を提供する。また、電源装置に関する電源制御装置および電源制御方法を提供する。

Description

電源装置、電源制御装置、および電源制御方法

　本発明は、電源装置、電源制御装置、および電源制御方法に関する。

　従来、パルス幅変調（ＰＷＭ：Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ）により入力電圧を出力電圧に変換するスイッチング電源装置が知られている（特許文献１参照）。特許文献１に記載のスイッチング電源装置は、過負荷時にスイッチング周波数を低減して出力電流を垂下する電流垂下機能を有する（特許文献１の段落０００８～０００９参照）。このスイッチング電源装置は、スイッチング電源装置の起動時に強制的に過負荷モードを設定する（段落００２５参照）。これにより、このスイッチング電源装置は、起動途中で過負荷状態を検出して通常モードから過負荷モードに移行する結果、スイッチング周波数が急激に低下することに伴って出力電圧の立ち上がりが不安定となることを防ぐ（段落００１３～００１４参照）。
　特許文献１　特開２０１４－１３１３８０号公報

解決しようとする課題

　特許文献１のスイッチング電源装置は、スイッチング素子Ｑをスイッチングする駆動信号ＯＵＴをコンデンサにより平滑化して、オンデューティーに比例するＶＦ電圧を得る。そして、スイッチング電源装置は、ＶＦ電圧が低電圧である場合にスイッチング周波数を低減する（段落０００７参照）。ここで、スイッチング周波数を安定化させるためには、例えば特許文献１においてＶＦ電圧を平滑化するコンデンサの容量を増加させる等、スイッチング周波数に影響を与えるパラメータを安定化させることが望ましい。しかし、このようなパラメータを安定化させると、スイッチング電源装置の起動時に強制的に設定する過負荷モードにおけるスイッチング周波数の上昇が遅くなる結果、起動時間が長くなり、またはスイッチング電源装置の負荷によっては電力供給不足により起動に失敗する可能性がある。

一般的開示

　本発明の第１の態様においては、電源装置を提供する。電源装置は、パルス幅変調により入力電圧を出力電圧に変換する電圧変換部を備えてもよい。電源装置は、電圧変換部の通常動作中に過負荷が検出されたことに応じて、パルス幅変調の周波数を低減する周波数低減回路を備えてもよい。電源装置は、電圧変換部を起動する場合に用いるパルス幅変調の周波数を、過負荷に応じた最低周波数よりも高い周波数に設定する周波数設定回路を備えてもよい。

　電圧変換部は、トランスを有してもよい。電圧変換部は、パルス幅変調によって駆動され、トランスの一次側に入力電圧を印加するか否かをスイッチングするスイッチング素子を有してもよい。電圧変換部は、トランスの二次側から出力電圧を得る整流回路を有してもよい。

　電源装置は、出力電圧を検出する出力電圧検出回路を備えてもよい。電源装置は、検出された出力電圧が下限出力電圧未満であることに応じて、電圧変換部の過負荷を検出する過負荷検出回路を備えてもよい。

　過負荷検出回路は、スイッチング素子を流れる電流が上限電流を超えたことに応じて、電圧変換部の過負荷を検出してもよい。

　電源装置は、電圧変換部をソフトスタートにより起動させるためのソフトスタート制御電圧を出力するソフトスタート制御電圧出力部を備えてもよい。電源装置は、パルス幅変調の周波数で発振する発振信号を出力する発振器を備えてもよい。電源装置は、ソフトスタート制御電圧と発振信号の電圧とを比較した結果に応じたパルス幅のパルス信号を出力するパルス幅変調部を備えてもよい。

　ソフトスタート制御電圧出力部は、電圧変換部の起動に応じてソフトスタート用コンデンサをソフトスタート用電流で充電させていくことにより得られるソフトスタート制御電圧を出力してもよい。

　ソフトスタート制御電圧出力部は、電圧変換部の起動に先立って、ソフトスタート用電流よりも大きい設定取得用電流をソフトスタート用コンデンサに接続されるソフトスタート端子へと流してもよい。電源装置は、設定取得用電流を流したことに応じたソフトスタート端子の電圧を判定する設定電圧判定回路を更に備えてもよい。周波数設定回路は、設定電圧判定回路が判定したソフトスタート端子の電圧に応じて、電圧変換部の起動中におけるパルス幅変調の最低周波数を設定してもよい。

　電源装置は、ソフトスタート用コンデンサと直列にソフトスタート端子に接続される設定用抵抗を更に備えてもよい。

　電源装置は、電圧変換部の起動中におけるパルス幅変調の最低周波数が設定されたことに応じて、ソフトスタート用コンデンサを一旦放電させる放電制御回路を更に備えてもよい。

　発振器は、コンデンサを有してもよい。発振器は、コンデンサに充電電流を供給することにより、コンデンサの電圧に応じた発振信号を予め定められた上限電圧まで上昇させ、コンデンサから放電電流を放電させることにより、発振信号を予め定められた下限電圧まで下降させる充放電回路を有してもよい。周波数設定回路は、充電電流および放電電流の少なくとも一方の電流量を制御することにより、パルス幅変調の最低周波数を設定してもよい。

　本発明の第２の態様においては、パルス幅変調により入力電圧を出力電圧に変換する電圧変換部を制御する電源制御装置を提供する。電源制御装置は、電圧変換部の通常動作中に過負荷が検出されたことに応じて、パルス幅変調の周波数を低減する周波数低減回路を備えてもよい。電源制御装置は、電圧変換部を起動する場合に用いるパルス幅変調の周波数を、過負荷に応じた最低周波数よりも高い周波数に設定する周波数設定回路を備えてもよい。

　電圧変換部は、トランスを有してもよい。電圧変換部は、パルス幅変調によって駆動され、トランスの一次側に入力電圧を印加するか否かをスイッチングするスイッチング素子を有してもよい。電圧変換部は、トランスの二次側から出力電圧を得る整流回路を有してもよい。電圧変換部は、出力電圧を検出する出力電圧検出回路を有してもよい。電源制御装置は、出力電圧検出回路により検出された出力電圧が下限出力電圧未満であることに応じて、電圧変換部の過負荷を検出する過負荷検出回路を更に備えてもよい。

　電源制御装置は、電圧変換部をソフトスタートにより起動させるためのソフトスタート制御電圧を出力するソフトスタート制御電圧出力部を備えてもよい。電源制御装置は、パルス幅変調の周波数で発振する発振信号を出力する発振器を備えてもよい。電源制御装置は、ソフトスタート制御電圧と発振信号の電圧とを比較した結果に応じたパルス幅のパルス信号を出力するパルス幅変調部を備えてもよい。

　ソフトスタート制御電圧出力部は、電圧変換部の起動に先立って、ソフトスタート用電流よりも大きい設定取得用電流を、ソフトスタート用コンデンサに接続されるソフトスタート端子へと流してもよい。電源制御装置は、設定取得用電流を流したことに応じたソフトスタート端子の電圧を判定する設定電圧判定回路を更に備えてもよい。周波数設定回路は、設定電圧判定回路が判定したソフトスタート端子の電圧に応じて、電圧変換部の起動中におけるパルス幅変調の最低周波数を設定してもよい。

　本発明の第３の態様においては、パルス幅変調により入力電圧を出力電圧に変換する電圧変換部を制御する電源制御方法を提供する。電源制御方法は、電圧変換部の過負荷が検出されたことに応じて、パルス幅変調の周波数を低減してもよい。電源制御方法は、電圧変換部を起動する場合に用いるパルス幅変調の周波数を、過負荷に応じた最低周波数よりも高い周波数に設定してもよい。

　なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本実施形態に係る電源装置１０の構成を示す。本実施形態に係る電源ＩＣ１の構成を示す。本実施形態に係る電源装置１０のＰＷＭ制御波形を示す。本実施形態に係る電源装置１０の電流垂下特性を示す。本実施形態に係る設定電圧判定回路２４５およびＣＳ放電制御回路２５０の構成を示す。本実施形態に係る発振器２００の構成を、周波数低減回路２１５および周波数設定回路２２０と共に示す。本実施形態に係る周波数低減回路２１５における電流ＩＡおよび電流ＩＢを生成する構成を示す。本実施形態に係る周波数低減回路２１５で使用するＶＦ電圧の変換回路を示す。本実施形態に係る過負荷検出回路２１０の構成を示す。本実施形態の比較例の電源装置の起動時における動作波形を示す。本実施形態に係る電源装置１０の起動時における動作波形を示す。

　以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

　図１は、本実施形態に係る電源装置１０の構成を示す。電源装置１０は、ＰＷＭ制御により入力電圧Ｖａｃを出力電圧Ｖｏに変換する。電源装置１０は、過負荷時にＰＷＭ周波数を低減して出力電流を垂下する電流垂下機能を有する。本実施形態に係る電源装置１０は、電源装置１０を起動する場合に用いるＰＷＭ周波数を、通常動作中に発生した過負荷に応じた最低周波数よりも高い周波数に設定する機能を有する。

　本実施形態において、電源装置１０は、本願の出願人によって出願された特許文献１に記載のスイッチング電源装置に上記機能等を加えた構成例である。これに代えて電源装置１０は、他のスイッチング電源装置に上記機能等を加えることによって実現されてもよい。以下、電源装置１０および電源ＩＣ１の回路構成を具体的に説明するが、電源装置１０および電源ＩＣ１の各部は、以下に説明する各部の機能を実装する他の回路によって実現されてもよい。

　本図に記載の範囲において、電源装置１０は、電源ＩＣ１のＣＳ端子に電気的に接続されるコンデンサＣ９に対して抵抗Ｒｓｅｔが電気的に直列に接続された点を除き、特許文献１の図５に示した構成と同様である。なお、本願明細書において、以下「接続」とは特記しない限り「電気的な接続」を意味し、部品同士が電気的に直接接続されているものに限らず、他の部品が間に接続された電気的な間接接続であってもよいことを意味する。

　電源装置１０は、ＡＣ－ＤＣ変換部１００、電圧変換部１１０、出力電圧検出回路１２０、および電源制御部１３０を備える。ＡＣ－ＤＣ変換部１００は、入力される交流電圧Ｖａｃを直流電圧に変換して電圧変換部１１０に供給する。ＡＣ－ＤＣ変換部１００は、ダイオードブリッジＤＳ１と、コンデンサＣ７とを有する。ダイオードブリッジＤＳ１は、２つの交流入力端子から交流電圧Ｖａｃを入力し、交流電圧Ｖａｃを全波整流して２つの直流出力端子（直流電圧端子およびグランド端子）から出力する。コンデンサＣ７は、ダイオードブリッジＤＳ１の直流電圧端子およびグランド端子の間に接続され、ダイオードブリッジＤＳ１から出力される電圧を平滑化して電圧変換部１１０へと出力する。なお、外部から直流電圧を入力することができる場合には、電源装置１０は、ＡＣ－ＤＣ変換部１００を備えなくてもよい。

　電圧変換部１１０は、ＰＷＭにより入力電圧を出力電圧に変換する。電圧変換部１１０は、トランスＴ１と、スイッチング素子Ｑ１と、抵抗Ｒ６と、スナバ回路（コンデンサＣ１６および抵抗Ｒ１９）と、ダイオードＤ１と、トランスＴ１の二次側から出力電圧Ｖｏを得る整流回路（ダイオードＤＳ２、ダイオードＤＳ３、リアクトルＬ１、およびコンデンサＣ３３）とを有する。

　トランスＴ１は、一次巻線Ｔ１ａおよびＴ１ｃと、二次巻線Ｔ１ｂと、補助巻線Ｔ１ｄとを有する。図中各巻線に付した黒丸は巻線における同一極性の端部を示し、本実施形態において各巻線における黒丸が付された側を第１端、第１端の反対側を第２端と示す。一次巻線Ｔ１ａおよび一次巻線Ｔ１ｃは、一次巻線Ｔ１ａの第１端と一次巻線Ｔ１ｃの第２端とが共通化されており、この端部はＡＣ－ＤＣ変換部１００の直流電圧端子に接続される。二次巻線Ｔ１ｂは、第１端が電圧変換部１１０内のダイオードＤＳ２およびリアクトルＬ１を介して電圧変換部１１０の正側電圧出力端子に、第２端が電圧変換部１１０の負側電圧出力端子に接続される。補助巻線Ｔ１ｄは、第１端が電源制御部１３０内のダイオードＤ４を介して電源ＩＣ１の電源端子（ＶＣＣ端子）に接続され、第２端が電源制御部１３０のグランドへと接続され、電源制御部１３０内の電源ＩＣ１に電源電圧を供給するために用いられる。

　スイッチング素子Ｑ１および抵抗Ｒ６は、一次巻線Ｔ１ａの第２端とＡＣ－ＤＣ変換部１００のグランド端子との間に直列に接続される。スイッチング素子Ｑ１は、ＮチャンネルＭＯＳトランジスタである。これに代えて、スイッチング素子Ｑ１は、他のＭＯＳトランジスタまたはＩＧＢＴ等であってもよい。スイッチング素子Ｑ１は、一次巻線Ｔ１ａの第２端およびＡＣ－ＤＣ変換部１００のグランド端子の間に抵抗Ｒ６を通してドレイン－ソース間が電気的に接続され、電源制御部１３０からの駆動信号によってゲートが駆動される。これにより、スイッチング素子Ｑ１は、ＰＷＭによって駆動され、トランスの一次側に位置する一次巻線Ｔ１ａに、ＡＣ－ＤＣ変換部１００内のコンデンサＣ７からの入力電圧を印加するか否かをスイッチングする。

　抵抗Ｒ６は、スイッチング素子Ｑ１に流れる電流を検出するための電流検出抵抗として機能する。すなわち、抵抗Ｒ６は、ＡＣ－ＤＣ変換部１００の直流電圧端子から一次巻線Ｔ１ａ、スイッチング素子Ｑ１、および抵抗Ｒ６を通ってＡＣ－ＤＣ変換部１００のグランド端子へと流れる電流に応じた電位差をＲ６に生じさせる。本実施形態において、スイッチング素子Ｑ１および抵抗Ｒ６の間の電位は、電源制御部１３０のグランド電位、すなわち電源ＩＣ１のグランド電位として用いられる。これにより、抵抗Ｒ６は、電源ＩＣ１のグランド電位に対するマイナス電圧を電源制御部１３０に提供する。

　スナバ回路は、コンデンサＣ１６および抵抗Ｒ１９を含み、スイッチング素子Ｑ１のスイッチングに伴い一次巻線Ｔ１ａのインダクタンスによって生じるスパイク状の高電圧を抑制する。

　ダイオードＤ１は、アノードがＡＣ－ＤＣ変換部１００のグランド端子に、カソードが一次巻線Ｔ１ｃの第１端に接続される。ダイオードＤ１は、トランスＴ１の一次巻線Ｔ１ｃと共に、スイッチング素子Ｑ１がオフとなった後にトランスＴ１に残留する磁気エネルギーをリセットする磁束リセット回路を構成する。

　トランスＴ１の二次側の整流回路は、トランスの二次側から出力電圧を得て電圧変換部１１０の出力電圧Ｖｏとして出力する。整流回路は、トランスＴ１ｂの第１端と電圧変換部１１０の正側電圧出力端子との間にアノード－カソード間が電気的に接続されるダイオードＤＳ２と、トランスＴ１ｂの第２端とダイオードＤＳ２のカソードとの間に接続されるダイオードＤＳ３と、ダイオードＤＳ２のカソードと電圧変換部１１０の正側電圧出力端子の間に接続されるリアクトルＬ１と、電圧変換部１１０の正側および負側電圧出力端子との間、すなわち正側電圧出力端子とトランスＴ１ｂの第２端との間に接続されるコンデンサＣ３３とを含む。

　ダイオードＤＳ２およびダイオードＤＳ３は、スイッチング素子Ｑ１のスイッチングに伴って二次巻線Ｔ１ｂに生起される交番電圧を整流する。リアクトルＬ１およびコンデンサＣ３３は、整流された電圧を平滑化して電圧変換部１１０の出力電圧Ｖｏとして出力する。

　出力電圧検出回路１２０は、電圧変換部１１０の正側電圧出力端子および負側電圧出力端子に接続され、電圧変換部１１０が出力する出力電圧Ｖｏを検出して出力電圧Ｖｏに応じたフィードバック信号を電源制御部１３０へと送信する。出力電圧検出回路１２０は、電圧変換部１１０の正側電圧出力端子および負側電圧出力端子の間に直列に接続された抵抗分圧回路（抵抗Ｒ２６およびＲ２８）と、電圧変換部１１０の負側電圧出力端子および正側出力端子の間に直列に接続されたシャントレギュレータＩＣ２、フォトダイオードＰＣ１Ａ、および抵抗Ｒ２３と、フォトダイオードＰＣ１ＡおよびシャントレギュレータＩＣ２の間と抵抗Ｒ２６および抵抗Ｒ２８の間とに接続されたコンデンサＣ２５とを含む。

　抵抗分圧回路は、電圧変換部１１０の出力電圧Ｖｏを抵抗Ｒ２６および抵抗Ｒ２８によって抵抗分圧する。シャントレギュレータＩＣ２は、抵抗分圧回路によって分圧された電圧とシャントレギュレータＩＣ２に設定された電圧との差に応じた電流を流す。フォトダイオードＰＣ１Ａは、電源制御部１３０内のフォトトランジスタＰＣ１Ｂとのペアでフォトカプラを構成する。フォトダイオードＰＣ１Ａは、シャントレギュレータＩＣ２に流れる電流に応じた強度の光、すなわち出力電圧Ｖｏに応じた強度の光を、フィードバック信号としてフォトトランジスタＰＣ１Ｂへと照射する。抵抗Ｒ２３は、シャントレギュレータＩＣ２における電圧差と電流の関係を設定する。コンデンサＣ２５は、シャントレギュレータＩＣ２の位相補償用のコンデンサである。

　電源制御部１３０は、電圧変換部１１０を制御する。電源制御部１３０は、抵抗Ｒ４と、コンデンサＣ１５と、ダイオードＤ４と、抵抗Ｒ１２と、抵抗Ｒ２０および抵抗Ｒ１４と、コンデンサＣ１３と、フォトトランジスタＰＣ１Ｂと、コンデンサＣ１４と、抵抗Ｒ９と、抵抗Ｒ１１、コンデンサＣ１０、および抵抗Ｒ１６と、コンデンサＣ９と、抵抗Ｒｓｅｔと、電源ＩＣ１とを有する。

　抵抗Ｒ４は、ＡＣ－ＤＣ変換部１００の直流電圧端子と電源ＩＣ１の電源端子ＶＣＣとの間に接続される。抵抗Ｒ４は、電源装置１０が電源投入されたことに応じて、ＡＣ－ＤＣ変換部１００の直流電圧端子から電源ＩＣ１の電源端子ＶＣＣに接続されたコンデンサＣ１５へと電流を流してコンデンサＣ１５を充電していく。これにより抵抗Ｒ４は、電源装置１０の電源投入後における起動時に電源ＩＣ１が必要とする電源電力を供給する。

　コンデンサＣ１５は、補助巻線Ｔ１ｄの両端の間、かつ電源ＩＣ１の電源端子（ＶＣＣ端子）およびグランド端子（ＧＮＤ端子）の間に接続され、電源ＩＣ１に供給する電源電圧を蓄積する。ダイオードＤ４は、補助巻線Ｔ１ｄの第１端側にアノード、電源ＩＣ１のＶＣＣ端子側にカソードが電気的に接続され、電源ＩＣ１の動作開始後に一次巻線Ｔ１ａに流れる電流によって一次巻線Ｔ１ｄに生起する電圧をコンデンサＣ１５に供給する。

　抵抗Ｒ１２は、電源ＩＣ１のＲＴ端子および電源制御部１３０のグランドの間に接続され、電源ＩＣ１のＰＷＭ周波数を設定するために用いられる。抵抗Ｒ２０および抵抗Ｒ１４は、抵抗Ｒ６におけるスイッチング素子Ｑ１とは反対側の端子および電源制御部１３０のグランドの間に直列に接続され、抵抗Ｒ６のこの端子の電圧、すなわちスイッチング素子Ｑ１に流れる電流に応じた電圧を抵抗分圧する。コンデンサＣ１３は、抵抗Ｒ２０および抵抗Ｒ１４によって分圧された電圧を平滑化して、スイッチング素子Ｑ１に流れる電流の検出電圧（「ＩＳ電圧」とも示す。）として電源ＩＣ１のＩＳ端子に供給する。

　フォトトランジスタＰＣ１Ｂは、電源ＩＣ１のＦＢ端子および電源制御部１３０のグランドの間に接続される。フォトトランジスタＰＣ１Ｂは、電圧変換部１１０の出力電圧Ｖｏに応じた強度の光をフォトダイオードＰＣ１Ａから受光して、光の強度に応じた電圧のフィードバック信号をＦＢ端子に供給する。このフィードバック信号は、電圧変換部１１０の出力電圧Ｖｏが高いほどより低い電圧となり、出力電圧Ｖｏが低いほどより高い電圧となる。コンデンサＣ１４は、電源ＩＣ１のＦＢ端子および電源ＩＣ１のグランドの間に接続され、フィードバック信号を平滑化する。また、コンデンサＣ１４は、電源ＩＣ１が起動したことに応じて電源ＩＣ１によってプルアップされるＦＢ端子の電圧（「ＦＢ電圧」とも示す。）を、電圧変換部１１０の出力電圧Ｖｏがある程度上昇してフォトトランジスタＰＣ１Ｂに電流が流れ始めるまで維持する。

　抵抗Ｒ９は、電源ＩＣ１のＯＵＴ端子およびスイッチング素子Ｑ１のゲートの間に接続されるゲート抵抗である。抵抗Ｒ１１、コンデンサＣ１０、および抵抗Ｒ１６は、電源ＩＣ１がＯＵＴ端子から出力する駆動信号を平滑化して、オンデューティーが大きいほど高くなるＶＦ電圧を電源ＩＣ１のＶＦ端子に供給する。抵抗Ｒ１１および抵抗Ｒ１６は、電源ＩＣ１のＯＵＴ端子およびグランドの間に接続され、駆動信号を抵抗分圧する。コンデンサＣ１０は、抵抗Ｒ１１および抵抗Ｒ１６の間とグランドとの間に接続され、抵抗分圧された駆動信号を蓄積することにより平滑化して、ＶＦ端子へと供給する。

　コンデンサＣ９は、電源ＩＣ１のＣＳ端子およびグランドの間に電気的に接続され、ＡＣ－ＤＣ変換部１００の起動後に放電状態から徐々に充電されていくことにより、電源ＩＣ１のＣＳ端子（「ソフトスタート端子」とも示す。）の電圧（「ＣＳ電圧」と示す。）を徐々に上昇させる。コンデンサＣ９は、電圧変換部１１０をソフトスタートさせるために用いられることから、「ソフトスタート用コンデンサ」とも示される。ＣＳ電圧は、電圧変換部１１０をソフトスタートにより起動させるための制御電圧であり、「ソフトスタート制御電圧」とも示される。電源ＩＣ１は、ＣＳ電圧を、電圧変換部１１０の出力側に供給する電力をソフトスタートにより徐々に立ち上げるために利用する。

　抵抗Ｒｓｅｔは、電源ＩＣ１のＣＳ端子およびグランドの間にコンデンサＣ９と直列に接続され、電圧変換部１１０を起動する場合に用いるＰＷＭ周波数を設定するために用いられる設定用抵抗である。なお、電源制御部１３０は、抵抗Ｒｓｅｔを設けずに、コンデンサＣ９の容量によってＰＷＭ周波数を設定する方式をとることも可能であるが、この場合にはＰＷＭ周波数の設定に応じてＣＳ電圧の上昇速度が変わりうる。

　電源ＩＣ１は、ＶＣＣ端子およびＧＮＤ端子に供給される電源電圧を受けて、スイッチング素子Ｑ１を駆動する駆動信号（「駆動信号ＯＵＴ」とも示す。）をＯＵＴ端子から出力する。電源ＩＣ１の主な機能は以下のとおりである。

（１）ＰＷＭ制御機能
　電源ＩＣ１は、ＦＢ端子に供給されるフィードバック信号に基づいて、ＯＵＴ端子から出力する駆動信号ＯＵＴのオンデューティーを制御することにより、出力電圧Ｖｏを目標電圧に近付ける。具体的には、電源ＩＣ１は、電圧変換部１１０の出力電圧Ｖｏが低下すると駆動信号ＯＵＴのパルス幅を増加させてスイッチング素子Ｑ１のオンデューティーを増加させる。また、電源ＩＣ１は、電圧変換部１１０の出力電圧Ｖｏが上昇すると駆動信号ＯＵＴのパルス幅を減少させてスイッチング素子Ｑ１のオンデューティーを減少させる。
　これにより、電源装置１０は、電圧変換部１１０の出力電圧Ｖｏが目標電圧に近付くようにフィードバック制御を行うことができる。

（２）過電流制限機能
　電源ＩＣ１は、ＩＳ電圧を用いてスイッチング素子Ｑ１に過電流が流れたことを検出し、過電流が流れたことに応じて駆動信号ＯＵＴをターンオフする。
　これにより、電源装置１０は、スイッチング素子Ｑ１に過電流が流れる状況において、ＰＷＭのパルス毎にスイッチング素子Ｑ１を遮断して、スイッチング素子Ｑ１の劣化および故障を防止することができる。

（３）電流垂下機能
　電源ＩＣ１は、ＩＳ電圧に基づいてスイッチング素子Ｑ１に過電流が流れていることを検出した場合、またはＦＢ端子に供給されるフィードバック信号の電圧（ＦＢ電圧）が過負荷電圧を超えた場合に、電圧変換部１１０が過負荷であることを検出する。ここで、フィードバック信号は、電圧変換部１１０に接続される負荷の消費電力が高い等の要因で、出力電圧Ｖｏが下限電圧未満となった場合に過負荷電圧を超える。電源ＩＣ１は、過負荷を検出したことに応じてＰＷＭ周波数を下げて、電圧変換部１１０の出力電流を垂下させる。電源ＩＣ１は、ＶＦ端子に入力されるＶＦ電圧に基づいて、駆動信号ＯＵＴのオンデューティーが低下するほどＰＷＭ周波数を低減させる。
　これにより、電源装置１０は、過負荷により電圧変換部１１０の一次側の電流を制限して二次側に供給する電力を制限している状態で、その電力を出力すべく電圧変換部１１０の出力電圧Ｖｏの低下に伴って出力電流が増加していくのを防ぐことができる。

（４）ソフトスタート機能
　電源ＩＣ１は、動作を開始するとＦＢ端子をプルアップし、ＦＢ電圧が過負荷電圧を超えるようにする。この状態では、電圧変換部１１０の出力電圧Ｖｏは立ち上がっておらず、フォトトランジスタＰＣ１Ｂはオフとなるので、コンデンサＣ１４によりＦＢ電圧が高く維持される。この結果、ＡＣ－ＤＣ変換部１００は、過負荷モードとなる。
　これにより、電源ＩＣ１は、通常モード（起動後における正常運転中の状態）よりもＰＷＭ周波数を低減した状態から電圧変換部１１０の起動を開始することができる。

　電源ＩＣ１は、電圧変換部１１０の起動時に、ＣＳ端子に入力されるＣＳ電圧を用いて駆動信号ＯＵＴのオンデューティーを徐々に増加させていく。電圧変換部１１０の起動時には、電源ＩＣ１は駆動信号ＯＵＴを出力していないので、ＶＦ電圧が低くなる。このため、電源ＩＣ１は、ＰＷＭ周波数を低減し、ＣＳ電圧の増加に伴ってＰＷＭ周波数を徐々に高くしていく（ソフトスタート）。ここで、電圧変換部１１０の起動時には、電源ＩＣ１は、ＰＷＭ周波数を、通常モードで動作中に過負荷モードとなった場合よりも高い周波数に設定する。
　これにより、ＡＣ－ＤＣ変換部１００は、ソフトスタートしつつも起動時間を短縮し、出力電圧Ｖｏを安定的に立ち上げることができる。

　図２は、本実施形態に係る電源ＩＣ１の構成を示す。電源ＩＣ１は、電圧変換部１１０を制御する電源制御装置として機能する。電源ＩＣ１は、ＲＴ端子（端子１）、ＦＢ端子（端子２）、ＩＳ端子（端子３）、ＧＮＤ端子（端子４）、ＯＵＴ端子（端子５）、ＶＣＣ端子（端子６）、ＶＦ端子（端子７）、およびＣＳ端子（端子８）を有する。電源ＩＣ１は、発振器２００、ワンショット回路２０５、過負荷検出回路２１０、周波数低減回路２１５、周波数設定回路２２０、内部電源２２５、初期化回路２３０、タイマ回路２３５、ワンショット回路２４０、設定電圧判定回路２４５、ＣＳ放電制御回路２５０、および図示したその他の電気・電子回路を含む。なお、本実施形態においては、電源ＩＣ１は、上記の各部品を１つのＩＣにパッケージングして電源制御装置とした構成をとる。これに代えて、電源制御装置は、これらの部品を複数のＩＣに分割して実装することにより実現されてもよく、これらの部品の少なくとも一部の機能をマイクロコントローラ等のプロセッサによってプログラムを実行することにより実現してもよい。このようなプログラムは、コンピュータ可読媒体に記録され、プロセッサにより読み出されて実行されてもよい。

（１）スイッチング素子Ｑ１のＰＷＭ制御に関する回路
　発振器２００は、ＰＷＭ周波数で発振する発振信号をＰＷＭコンパレータ（図中ＰＷＭ）に出力する。発振器２００が出力する発振信号は、一例として三角波信号である。発振信号は、立ち上がり期間および立下り期間の比が一例として１：１である。発振器２００は、電源ＩＣ１のＲＴ端子に接続された抵抗に応じたＰＷＭ周波数で発振する。また、発振器２００は、電流垂下機能を実現する周波数低減回路２１５からの入力に応じて、ＰＷＭ周波数を低下させる。発振器２００は、電圧変換部１１０の起動時には、周波数設定回路２２０から設定されるＰＷＭ周波数により発振を開始する。また、発振器２００は、発振信号の立ち上がり期間の間、信号Ｄｍａｘを論理Ｈとする。ワンショット回路２０５は、発振器２００が出力する信号Ｄｍａｘの立ち上がりに応じて、信号Ｄｍａｘよりも幅が小さいパルスを発生する。

　ＰＷＭコンパレータ、ＲＳフリップフロップＦＦ１、ＲＳフリップフロップＦＦ２、およびＡＮＤ２１は、ソフトスタート制御電圧（ＣＳ電圧）およびフィードバック信号の電圧（ＦＢ電圧）の少なくとも一方と、発振信号の電圧とを比較した結果に応じたパルス幅のパルス信号ＱＱを出力するパルス幅変調部として機能する。ＰＷＭコンパレータは、ＣＳ電圧、ＦＢ電圧、および発振器２００からの発振信号に基づいて、発振信号の周期毎に、駆動信号ＯＵＴを論理Ｌにすべきタイミングを示すタイミング信号を出力する。具体的には、ＰＷＭコンパレータは、発振信号の１周期において、発振信号の電圧がＣＳ電圧およびＦＢ電圧のうち低い方の電圧以下の場合に論理Ｈのタイミング信号を出力し、発振信号の電圧がＣＳ電圧およびＦＢ電圧の少なくとも一方を超えたことに応じてタイミング信号を論理Ｌに切り換える。本実施形態に係るＰＷＭコンパレータは、一例として最大オンデューティーが５０％のパルス信号ＱＱを出力する。

　ＦＦ１は、セット端子がワンショット回路２０５に接続され、リセット端子がＰＷＭコンパレータに接続される。ＦＦ１は、発振信号の立ち上がり期間の開始時にワンショット回路２０５からのパルスによってセットされ、発振信号の電圧がＣＳ電圧およびＦＢ電圧の少なくとも一方を超えたことに応じてＰＷＭコンパレータからのタイミング信号によりリセットされる。ＦＦ２は、セット端子がワンショット回路２０５に接続され、リセット端子がコンパレータＣＭＰ１に接続される。ＦＦ２は、発振信号の立ち上がり期間の開始時にセットされ、コンパレータＣＭＰ１がスイッチング素子Ｑ１の過電流を検出したことに応じてリセットされる。ＡＮＤ２１は、ＦＦ１の出力、ＦＦ２の出力、および発振器２００の信号Ｄｍａｘの論理積をとって、信号ＱＱとして出力する。信号ＱＱは、発振信号の立ち上がり期間の開始から、発振信号の電圧がＣＳ電圧およびＦＢ電圧の少なくとも一方を超えるか、スイッチング素子Ｑ１の過電流を検出するまでの間、論理Ｈとなる信号ＱＱを出力する。

　出力ドライバ回路２０７は、電源電圧ＶＣＣによって駆動され、ＡＮＤ２１が出力する信号ＱＱを増幅して、スイッチング素子Ｑ１の駆動信号ＯＵＴとしてＯＵＴ端子から出力する。本実施形態に係る出力ドライバ回路２０７は、イネーブル端子ＥＮを有し、ＶＣＣ端子から入力される電源電圧が閾値電圧ＶＴ２２を超えている場合、すなわち電源電圧が電源ＩＣ１が動作可能な程度に高くなっている場合に、ＯＵＴ端子からの出力がイネーブルされる。

（２）過負荷の検出に関する回路
　コンパレータＣＭＰ１は、ＩＳ電圧と閾値電圧ＶＴ２１とを比較した結果に基づいて、スイッチング素子Ｑ１を流れる電流が上限電流を超えたことに応じて論理ＨとなるＩＳ過負荷信号ＩＳ＿ＯＬＰを出力する。閾値電圧ＶＴ２１は、スイッチング素子Ｑ１に上限電流が流れている状態においてＩＳ端子に入力されるＩＳ電圧と一致するように設定される。スイッチング素子Ｑ１および抵抗Ｒ６の間が電源制御部１３０のグランド電位となっていることから、抵抗Ｒ２０および抵抗Ｒ１４の間の検出対象電位はマイナス電位となり、スイッチング素子Ｑ１に流れる電流が大きいほど検出対象電位がマイナス側に低下する。したがって、閾値電圧ＶＴ２１は、マイナス電圧に設定される。

　コンパレータＣＭＰ２は、ＦＢ端子に入力されるＦＢ電圧と閾値電圧ＶｔｈＯＬＰとを比較した結果に基づいて、出力電圧検出回路１２０により検出された電圧変換部１１０の出力電圧Ｖｏが下限出力電圧未満であるか否かを検出する。コンパレータＣＭＰ２は、電圧変換部１１０の出力電圧が下限出力電圧未満であることに応じて、電圧変換部１１０の出力側が過負荷であるとして論理ＨとなるＦＢ過負荷信号ＦＢ＿ＯＬＰを出力する。ＦＢ端子は、抵抗Ｒ２１を介して電源ＩＣ１の内部電源電圧ＶＤＤにプルアップされていることから、負荷が大きく電圧変換部１１０の出力電圧Ｖｏが低下するとフォトダイオードＰＣ１Ａが出力する光の強度が低下し、フォトトランジスタＰＣ１Ｂの抵抗値が上昇してＦＢ電圧が高くなる。そこで、コンパレータＣＭＰ２は、ＦＢ電圧が閾値電圧ＶｔｈＯＬＰを超えたことに応じて、ＦＢ過負荷信号ＦＢ＿ＯＬＰを論理Ｈとする。この閾値電圧ＶｔｈＯＬＰは、発振器２００が出力する発振信号の最大電圧よりも高い電圧であってよい。本実施形態に係るコンパレータＣＭＰ２は、ＦＢ過負荷信号ＦＢ＿ＯＬＰの論理値を安定化させるために、論理Ｈ時に比較する閾値電圧および論理Ｌ時に比較する閾値電圧の間にヒステリシスを有してよい。

　過負荷検出回路２１０は、出力電圧検出回路１２０により検出された出力電圧Ｖｏが下限出力電圧未満であることに応じて、電圧変換部１１０の過負荷を検出する。また、過負荷検出回路２１０は、スイッチング素子Ｑ１を流れる電流が上限電流を超えたことに応じて、電圧変換部１１０の過負荷を検出する。本実施形態に係る過負荷検出回路２１０は、コンパレータＣＭＰ１からのＩＳ過負荷信号ＩＳ＿ＯＬＰおよびコンパレータＣＭＰ２からのＦＢ過負荷信号ＦＢ＿ＯＬＰに基づいて、電源ＩＣ１および電圧変換部１１０の過負荷モードを示す過負荷信号ＯＬＰを生成する。過負荷信号ＯＬＰは、過負荷モードの場合に論理Ｈをとる。

（３）ＰＷＭ周波数の設定に関する回路
　周波数低減回路２１５は、電圧変換部１１０の通常動作中に過負荷が検出されたことに応じて、発振器２００のＰＷＭ周波数を低減する。本実施形態に係る周波数低減回路２１５は、過負荷信号ＯＬＰを入力し、過負荷モードであることに応じて発振器２００のＰＷＭ周波数を低減する。周波数低減回路２１５は、過負荷モードにおけるＰＷＭ周波数を、ＶＦ端子のＶＦ電圧に基づいて設定・変更する。本実施形態に係る周波数低減回路２１５は、スイッチング素子Ｑ１の駆動信号ＯＵＴのオンデューティーが低下してＶＦ電圧が低下したことに応じて、発振器２００のＰＷＭ周波数を低減させる。

　周波数設定回路２２０は、電圧変換部１１０を起動する場合に用いるＰＷＭ周波数を、過負荷に応じた最低周波数よりも高い周波数に設定する。本実施形態に係る周波数設定回路２２０は、電源装置１０の起動後の予め定められたタイミングにおいて設定電圧判定回路２４５が判定したＣＳ電圧に応じて、電圧変換部１１０の起動中におけるＰＷＭの最低周波数を設定する。周波数設定回路２２０は、設定電圧判定回路２４５によるＣＳ電圧の判定値Ｄ１およびＤ２を設定電圧判定回路２４５から受け取り、判定値Ｄ１およびＤ２に応じたＰＷＭ周波数を発振器２００に設定する。

（４）電源ＩＣ１の初期化に関する回路
　コンパレータＣＭＰ３は、低電圧誤動作防止（ＵＶＬＯ）回路として機能し、電源ＩＣ１のＶＣＣ端子から入力される電源電圧が閾値電圧ＶＴ２２を超えたか否かを検出する。閾値電圧ＶＴ２２はヒステリシスを有し、コンパレータＣＭＰ３は、電源電圧が閾値電圧ＶＴ２２を超えたことに応じて論理Ｈを出力してスイッチング素子Ｑ１の駆動を開始させ、電源電圧が閾値電圧ＶＴ２２－α以下となったことに応じて出力を論理Ｈから論理Ｌへと切り換えて電源ＩＣ１をシャットダウンさせる。電源ＩＣ１は、シャットダウンするまでの期間にコンデンサＣ１５に充電された電荷を使ってスイッチングを継続することで、トランスＴ１を介して二次側に電力を供給して出力電圧Ｖｏを上昇させると共に、補助巻線Ｔ１ｄにも電圧を発生させる。これにより、補助巻線Ｔ１ｄからダイオードＤ４を通してＶＣＣ端子およびコンデンサＣ１５へと電流が供給され、ＶＣＣ端子電圧が維持されることにより、電源制御部１３０は、スイッチング素子Ｑ１のスイッチングを継続することができる。

　内部電源２２５は、ＶＣＣ端子から入力される電源電圧が閾値電圧ＶＴ２２を超えている場合に電源ＩＣ１の内部電源電圧ＶＤＤ（例えば５Ｖ）を発生し、電源ＩＣ１内の各部に供給する。初期化回路２３０は、内部電源２２５が内部電源電圧ＶＤＤの供給を開始したことに応じて、予め定められた期間の間論理Ｈとなる初期化信号ｉｎｉ＿ｒｅｓｅｔのパルスを出力する。タイマ回路２３５は、初期化信号ｉｎｉ＿ｒｅｓｅｔのパルスに応じて、ＣＳ端子に接続されるコンデンサＣ９が十分に放電できる予め定められた期間（本図においては１ｍｓ）の間論理ＨとなるＣＳ放電信号を出力する。また、タイマ回路２３５は、予め定められた期間の後にＣＳ放電信号が論理Ｌに変化したタイミングをワンショット回路２４０に与える。

（５）ＣＳ電圧の設定・取得に関する回路
　ＭＯＳトランジスタＭＮ１、電流源ＣＳ２１、電流源ＣＳ２２、ＭＯＳトランジスタＭＰ１、ワンショット回路２４０、およびＮＯＴ２１は、電圧変換部１１０をソフトスタートにより起動させるためのソフトスタート制御電圧を出力するソフトスタート制御電圧出力部として機能する。ＭＯＳトランジスタＭＮ１は、一例としてｎＭＯＳトランジスタであり、ＯＲ２１からのＣＳ放電信号が論理Ｈとなったことに応じてオンとされ、ＣＳ電圧をグランドへと放電する。なお、本実施形態において、ＭＰの符号を付したＭＯＳトランジスタは一例としてｐＭＯＳトランジスタであってよく、ＭＮの符号を付したＭＯＳトランジスタは一例としてｎＭＯＳトランジスタであってよい。電流源ＣＳ２１は、電圧変換部１１０の起動に応じてソフトスタート用コンデンサをソフトスタート用電流で充電させていく。これによって得られるソフトウェアスタート制御電圧（ＣＳ電圧）はＰＷＭコンパレータへと供給される。

　電流源ＣＳ２２は、電流源ＣＳ２１が流すソフトスタート用電流よりも大きい設定取得用電流をＣＳ端子へと供給するために用いられる。ＭＯＳトランジスタＭＰ１は、電流源ＣＳ２２からの設定取得用電流をＣＳ端子へと供給するか否かを切り換える。ＭＯＳトランジスタＭＰ１は、ゲートに論理Ｌが入力されたことに応じてオンとなる。ワンショット回路２４０は、タイマ回路２３５のＣＳ放電信号が論理Ｌに変化したタイミングを受け取って、抵抗Ｒｓｅｔに設定取得用電流を流して抵抗Ｒｓｅｔに生じる電圧を読み取ることができる予め定められた幅のワンショットパルスを発生する。ＮＯＴ２１は、ワンショット回路２４０が発生したワンショットパルスを反転して、ワンショットパルスの期間の間、ＭＯＳトランジスタＭＰ１をオンとする。これにより、ソフトスタート制御電圧出力部は、電圧変換部１１０の起動に先立って、ソフトスタート用電流よりも大きい設定取得用電流をソフトスタート用コンデンサＣ９に接続されるソフトスタート端子（ＣＳ端子）へと流すことができる。ここで、設定取得用電流は、電流源ＣＳ２１および電流源ＣＳ２２が流す電流の合計であり、一例としてソフトスタート用電流の１０倍等であってよい。

　設定電圧判定回路２４５は、ＣＳ端子に接続され、電流源ＣＳ２１および電流源ＣＳ２２が設定取得用電流を流したことに応じたＣＳ電圧を判定する。本実施形態に係る設定電圧判定回路２４５は、一例として、設定取得用電流に応じたＣＳ電圧の判定値Ｄ１およびＤ２を出力する。判定値Ｄ１は、ＣＳ電圧がＶＴ５１を超える場合に論理Ｈとなり、ＶＴ５１以下の場合に論理Ｌとなる。判定値Ｄ２は、ＣＳ電圧がＶＴ５２（ＶＴ５２＞ＶＴ５１）を超える場合に論理Ｈとなり、ＶＴ５２以下の場合に論理Ｌとなる。また、設定電圧判定回路２４５は、判定値Ｄ１およびＤ２の取得タイミング等をＣＳ放電制御回路２５０へと供給する。

　ＣＳ放電制御回路２５０は、設定電圧判定回路２４５が判定値Ｄ１およびＤ２を取得した結果、電圧変換部１１０の起動中におけるＰＷＭの最低周波数が設定されたことに応じて、ソフトスタート用コンデンサＣ９を一旦放電させる。具体的には、ＣＳ放電制御回路２５０は、設定電圧判定回路２４５が判定値Ｄ１およびＤ２を取得したことに応じて、コンデンサＣ９を予め定められた電圧まで放電すべく、論理ＨのＣＳ放電信号を出力する。ＣＳ放電制御回路２５０は、ＣＳ電圧が発振器２００の発振信号の下限電圧以下となるまで論理ＨのＣＳ放電信号を出力してよい。ＯＲ２１は、タイマ回路２３５からのＣＳ放電信号およびＣＳ放電制御回路２５０からのＣＳ放電信号の論理和をとって、ＭＯＳトランジスタＭＮ１のゲートに供給する。

（６）ＦＢ電圧の設定に関する回路
　抵抗Ｒ２１は、電源ＩＣ１の内部電源電圧ＶＤＤとＦＢ端子との間に接続され、ＦＢ端子をプルアップする。これにより、抵抗Ｒ２１は、フォトトランジスタＰＣ１Ｂがオフの場合にもＦＢ端子の電圧を安定化させる。

　トランジスタＮＰＮ１、抵抗Ｒ２２、電流源ＣＳ２３、トランジスタＰＮＰ１、およびＭＯＳトランジスタＭＮ２は、電圧変換部１１０の起動開始時にＦＢ電圧をコンパレータＣＭＰ２の閾値電圧ＶｔｈＯＬＰより高い電圧となるまでプルアップして、電源ＩＣ１を過負荷モードとするためのプルアップ回路である。トランジスタＮＰＮ１および抵抗Ｒ２２は、電源電圧ＶＣＣとＦＢ端子との間に直列に接続され、トランジスタＮＰＮ１のベース電圧に応じて、ＦＢ端子を抵抗Ｒ２２によりプルアップするか否かを切り換える。ここで、抵抗Ｒ２２は、例えば抵抗Ｒ２１の１／１０等といった抵抗Ｒ２１よりも低い抵抗値を有し、抵抗Ｒ２１によるプルアップよりも大きいプルアップ電流をＦＢ端子に供給する。

　電流源ＣＳ２３およびトランジスタＰＮＰ１は、電源ＩＣ１の電源電圧ＶＣＣとグランドとの間に直列に接続され、電流源ＣＳ２３およびトランジスタＰＮＰ１の間にトランジスタＮＰＮ１のベースが接続される。トランジスタＰＮＰ１のベースは、内部電源電圧ＶＤＤに接続される。これにより、電流源ＣＳ２３およびトランジスタＰＮＰ１は、ＭＯＳトランジスタＭＮ２がオフとなったことに応じてトランジスタＮＰＮ１のベースをハイレベルとし、トランジスタＮＰＮ１および抵抗Ｒ２２によりＦＢ端子をプルアップさせる。ＭＯＳトランジスタＭＮ２は、トランジスタＮＰＮ１および電源ＩＣ１のグランドの間にドレイン－ソース間が接続され、ゲートがＲＳフリップフロップＲＳ＿ＦＦ３の出力Ｑに接続される。ＭＯＳトランジスタＭＮ２は、出力Ｑが論理Ｈの場合にオンとなって、トランジスタＮＰＮ１のゲートをローレベルとしてオフさせる。また、ＭＯＳトランジスタＭＮ２は、出力Ｑが論理Ｌの場合にオフとなって、トランジスタＮＰＮ１のゲートをハイレベルとしてオンとさせ、ＦＢ端子を抵抗Ｒ２２によりプルアップさせる。

　ＲＳ＿ＦＦ３は、ＭＯＳトランジスタＭＮ２のベースを制御して、電圧変換部１１０の起動開始時にＦＢ電圧をプルアップさせる回路である。ＲＳ＿ＦＦ３は、過負荷信号ＯＬＰをセット端子Ｓに入力し、初期化回路２３０が出力する初期化信号ｉｎｉ＿ｒｅｓｅｔをリセット端子Ｒに入力する。電源ＩＣ１の内部電源電圧ＶＤＤの供給が開始されると、ＲＳ＿ＦＦ３は、初期化信号ｉｎｉ＿ｒｅｓｅｔの論理Ｈのパルスを受け取って、出力Ｑを論理Ｌに設定する。これによって、ＭＯＳトランジスタＭＮ２はオフとなり、ＦＢ端子は抵抗Ｒ２２によってプルアップされる。ＦＢ電圧が閾値ＶｔｈＯＬＰを超えると、コンパレータＣＭＰ２はＦＢ過負荷信号ＦＢ＿ＯＬＰを論理Ｈとし、過負荷検出回路２１０は過負荷信号ＯＬＰを論理Ｈとする。これを受けて、ＲＳ＿ＦＦ３は、出力Ｑを論理Ｈに設定する。この結果、ＭＯＳトランジスタＭＮ２はオフとなり、抵抗Ｒ２２によるＦＢ端子のプルアップは完了する。

　図３は、本実施形態に係る電源装置１０のＰＷＭ制御波形を示す。電源ＩＣ１は、初期化時にＦＢ端子を抵抗Ｒ２２によってプルアップしてＦＢ電圧を最大電圧にする。また、電源ＩＣ１は、ＣＳ電圧の判定値Ｄ１およびＤ２を取得した後にＣＳ端子に接続されたコンデンサＣ９を放電し、ＣＳ電圧を発振信号の下限電圧以下とする。その後、電源ＩＣ１は、コンデンサＣ９を徐々に充電し、ＣＳ電圧を本図の様に徐々に上昇させる。

　ＰＷＭコンパレータは、発振信号の各周期において、発振波形の上昇開始から発振波形がＦＢ電圧およびＣＳ電圧のより低い方以下の間に論理Ｈとなるタイミング信号を出力する。これにより、出力ドライバ回路２０７は、本図に示した駆動信号ＯＵＴをＯＵＴ端子から出力する。本図において、駆動信号ＯＵＴの第３パルスまではＣＳ電圧がＦＢ電圧よりも低いので、ＰＷＭコンパレータは、発振波形の上昇開始から発振波形がＣＳ電圧以下の間に論理Ｈとなるタイミング信号を出力し、出力ドライバ回路２０７はこのタイミング信号に応じた駆動信号ＯＵＴを出力する。

　ＣＳ電圧の上昇に伴って、出力ドライバ回路２０７は、徐々にオン期間のパルス幅が大きい駆動信号ＯＵＴを出力する。これにより電圧変換部１１０の出力電圧Ｖｏが上昇すると、フォトトランジスタＰＣ１Ｂは、フォトカプラＰＣ１Ａからの光フィードバック信号により遮断状態を脱する。これにより、ＦＢ電圧は、出力電圧Ｖｏに応じた電圧を示すようになる。

　さらにＣＳ電圧が上昇してＦＢ電圧を超えると、ＰＷＭコンパレータは、発振信号の各周期において、発振波形の上昇開始から発振波形がＦＢ電圧以下の間に論理Ｈとなるタイイング信号を出力し、出力ドライバ回路２０７はこのタイミング信号に応じた駆動信号ＯＵＴを出力するようになる（駆動信号ＯＵＴの第４周期以降）。これにより、電源装置１０は、起動を完了し通常動作に移行する。

　図４は、本実施形態に係る電源装置１０の電流垂下特性を示す。電源ＩＣ１は、電圧変換部１１０の出力電流が定格の範囲においては、出力電圧Ｖｏを目標電圧に近付けるフィードバック制御を行う。スイッチング素子Ｑ１のオン時に流れる電流は、電圧変換部１１０の出力電流の上昇、すなわち電圧変換部１１０の出力電力の上昇に伴って上昇する。

　スイッチング素子Ｑ１に流れる電流が上限電流を超えると、コンパレータＣＭＰ１は、ＩＳ過負荷信号ＩＳ＿ＯＬＰを出力し、駆動信号ＯＵＴのパルス毎にＦＦ２をリセットして駆動信号ＯＵＴのパルス幅を小さくする。これにより、電源ＩＣ１は、電圧変換部１１０の出力電流が定格を超えると、電圧変換部１１０の出力電力を低下させる。

　しかし、スイッチング素子Ｑ１に供給する駆動信号ＯＵＴのパルス幅を小さくするのみでは、電圧変換部１１０の出力電力の低下に伴って電圧変換部１１０の出力電圧Ｖｏが低下していくものの、出力電流を抑えることができず、却って出力電流が増加していく可能性がある。すなわち、出力電流が定格を超えたところで出力電圧Ｖｏは下がるものの、出力電流が本図のグラフにおいてなだらかな右下りに増加していく特性となる可能性がある。このように出力電流が増加していくと、電圧変換部１１０の二次側の素子にダメージを与える可能性がある。

　本実施形態に係る電源ＩＣ１では、過負荷が検出されたことに応じて周波数低減回路２１５がＰＷＭ周波数を下げることにより、駆動信号ＯＵＴのオン期間の比率をさらに減少させる。例えば、周波数低減回路２１５は、発振器２００のＰＷＭ周波数を、通常モードにおける周波数に対し、最小で１／５～１／２０、すなわち例えば１／１０に低減してもよい。これにより、電源ＩＣ１は、電圧変換部１１０の出力電力を大幅に低下させることができ、電圧変換部１１０の出力電圧Ｖｏを低下させつつも本図のグラフのように出力電流をほとんど増加させないようにすることができる。

　図５は、本実施形態に係る設定電圧判定回路２４５およびＣＳ放電制御回路２５０の構成を示す。設定電圧判定回路２４５は、ワンショット回路２４０のワンショットパルスの期間の間ＣＳ端子に設定取得用電流を流したことに応じて、ＣＳ電圧を判定する。設定電圧判定回路２４５は、コンパレータＣｐ１～２およびＣＳｅｎｄと、インバータ（論理反転素子）ＩＮＶ５１と、ＯＲ５１と、ＤフリップフロップＤＦＦ１～３と、ＡＮＤ５１～５２とを含む。コンパレータＣｐ１～２およびＣＳｅｎｄは、正側端子にＣＳ端子が接続され、負側端子に閾値電圧ＶＴ５１～５３が接続され（ただしＶＴ５１＜ＶＴ５２＜ＶＴ５３）、正側端子に入力されるＣＳ電圧が閾値電圧より高い場合に論理Ｈを出力し、ＣＳ電圧が閾値電圧以下の場合には論理Ｌを出力する。ここで、閾値電圧ＶＴ５２は、発振器２００が出力する発振信号の最小電圧と同一であってもよい。判定値を得るための閾値電圧と、発振信号の最小電圧とが異なる場合には、設定電圧判定回路２４５は、それぞれを判定するための専用のコンパレータを含んでもよい。また、閾値電圧ＶＴ５３は、ＣＳ電圧の最大値として設定されてよく、発振器２００が出力する発振信号の最大電圧と同一またはそれ以上であってよい。

　ＩＮＶ５１は、ワンショット回路２４０が出力するワンショットパルスの論理値を反転する。ＯＲ５１は、コンパレータＣＳｅｎｄの出力および初期化信号ｉｎｉ＿ｒｅｓｅｔの論理和をとる。ＤＦＦ３は、ＯＲ５１の出力をＲ端子（リセット端子）に入力し、初期化信号ｉｎｉ＿ｒｅｓｅｔが入力された場合、またはＣＳ電圧が最大値となった場合（ＣＳ電圧＞閾値電圧ＶＴ５３）にリセットされて、ＱＢ出力に反転値である論理Ｈを出力する。また、ＤＦＦ３は、ＩＮＶ５１の出力、すなわちワンショット回路２４０が出力するワンショットパルスの立下りタイミングでＤ端子に入力される論理Ｈをラッチして、ＱＢ出力を反転値である論理Ｌとする。遅延回路５１０は、ＩＮＶ５１が出力するワンショットパルスの反転パルスを、微小時間遅延させる。

　ＤＦＦ１～２は、コンパレータＣｐ１～２の出力をそれぞれＤ端子に入力し、ＤＦＦ３のＱＢ出力をＲ端子に入力する。ＤＦＦ１～２は、初期化信号ｉｎｉ＿ｒｅｓｅｔによりリセットされる。ＤＦＦ１～２は、遅延回路５１０の出力、すなわちワンショット回路２４０が出力するワンショットパルスの立下りタイミングを微小時間遅延したタイミングでコンパレータＣｐ１～２の出力をラッチする。また、ＤＦＦ１～２は、ＣＳ電圧が閾値電圧ＶＴ５３を超えて電源装置１０が通常モードとなったことに応じて、リセットされる。

　ＡＮＤ５１は、ＤＦＦ１のＱ出力およびＤＦＦ２のＱＢ出力に接続され、ＤＦＦ１が論理ＨをラッチしＤＦＦ２が論理Ｌをラッチした場合、すなわちＶＴ５１を超えＶＴ５２以下のＣＳ電圧が検出されたことに応じて論理Ｈの判定値Ｄ１を出力する。ＡＮＤ５２は、ＤＦＦ１のＱ出力およびＤＦＦ２のＱ出力に接続され、ＤＦＦ１が論理ＨをラッチしＤＦＦ２が論理Ｈをラッチした場合、すなわちＶＴ５２を超えるＣＳ電圧が検出されたことに応じて論理Ｈの判定値Ｄ２を出力する。したがって、設定電圧判定回路２４５は、検出したＣＳ電圧がＶＴ５１以下の場合には（Ｄ１，Ｄ２）＝（Ｌ，Ｌ）、ＶＴ５１を超えＶＴ５２以下の場合には（Ｄ１，Ｄ２）＝（Ｈ，Ｌ）、ＶＴ５２を超える場合には（Ｄ１，Ｄ２）＝（Ｈ，Ｈ）の判定値を出力する。以上において設定電圧判定回路２４５は、３段階の判定値Ｄ１およびＤ２を出力するが、これに代えて設定電圧判定回路２４５は、２段階または４段階以上の判定値を出力する構成をとってもよい。

　ＣＳ放電制御回路２５０は、ＰＷＭの最低周波数が設定されたことに応じて、ソフトスタート用コンデンサを一旦放電させる。ＣＳ放電制御回路２５０は、ＩＮＶ５２と、ＡＮＤ５３と、ＯＲ５２と、遅延回路５２０と、ＤフリップフロップＤＦＦ４とを含む。ＩＮＶ５２は、コンパレータＣｐ２の出力を論理反転する。本実施形態においてコンパレータＣｐ２の閾値電圧ＶＴ５２は、発振信号の最低電圧に設定され、ＩＮＶ５２の出力はＣＳ電圧が発振信号の最低電圧以下となったことに応じて論理Ｈとなる。

　ＡＮＤ５３は、ＩＮＶ５２の出力と、過負荷信号ＯＬＰとの論理積を出力する。すなわち、ＡＮＤ５３は、ＣＳ電圧が発振信号の最低電圧以下となり、かつ過負荷信号ＯＬＰが過負荷を示す場合に論理Ｈを出力する。ＯＲ５２は、ＡＮＤ５３の出力と、初期化信号ｉｎｉ＿ｒｅｓｅｔとの論理和を出力する。遅延回路５２０は、遅延回路５１０の出力を微小時間遅延させる。ＤＦＦ４は、論理ＨをＤ端子に入力し、ＯＲ５２の出力をＲ端子に入力し、Ｑ端子からＣＳ放電信号を出力する。ＤＦＦ４は、初期化信号ｉｎｉ＿ｒｅｓｅｔに応じてリセットされ、設定電圧判定回路２４５内のＤＦＦ１～２がＣＳ電圧の検出結果をラッチしてから微小時間の後に遅延回路５２０の出力によりセットされて、論理ＨのＣＳ放電信号を出力する。そして、ＤＦＦ４は、ＡＮＤ５３の出力に基づいて、ＣＳ電圧が発振信号の最小電圧まで放電され、かつＦＢ端子のプルアップにより過負荷信号ＯＬＰが過負荷を示す値（論理Ｈ）となったことに応じて、ＣＳ放電信号を論理Ｌとし放電を終了させる。

　図６は、本実施形態に係る発振器２００の構成を、周波数低減回路２１５および周波数設定回路２２０と共に示す。発振器２００は、トランジスタＴＲ６１と、オペアンプＡＭＰ６１と、ＭＯＳトランジスタＭＰ６０～６３、６１ｄ、および６１０と、ＭＯＳトランジスタＭＮ６１～６３と、コンデンサＣＴと、コンパレータＣＭＰ６２～６３と、ＲＳフリップフロップＲＳ＿ＦＦ６１とを含む。

　トランジスタＴＲ６１およびオペアンプＡＭＰ６１は、ＭＯＳトランジスタＭＰ６０に流すリファレンス電流を設定する。トランジスタＴＲ６１は、一例としてＮＰＮトランジスタであり、発振器２００の電源電位ＶＤＤおよびＲＴ端子の間にドレイン－ソース間が接続される。オペアンプＡＭＰ６１は、正側端子に参照電圧ＶＲ６１を入力し、負側端子がＲＴ端子に接続され、出力がトランジスタＴＲ６１のベースに接続される。オペアンプＡＭＰ６１は、ＲＴ端子に接続される抵抗Ｒ１２に生じる電圧がリファレンス電圧ＶＲ１となるようにトランジスタＴＲ６１に流れるリファレンス電流を制御する。

　ＭＯＳトランジスタＭＰ６０は、発振器２００の電源電位ＶＤＤおよびトランジスタＴＲ６１の間にドレイン－ソース間が接続され、ゲートおよびソースが接続される。これにより、ＭＯＳトランジスタＭＰ６０は、リファレンス電流がちょうど流れるようにゲート電位を制御する。ＭＯＳトランジスタＭＰ６１、ＭＰ６２、ＭＰ６１ｄ、およびＭＰ６１０は、ＭＯＳトランジスタＭＰ６０と合わせてカレントミラー回路を構成する。ＭＯＳトランジスタＭＰ６１、ＭＰ６２、ＭＰ６１ｄ、およびＭＰ６１０は、ドレインが電源電位ＶＤＤに接続され、ゲートがＭＯＳトランジスタＭＰ６０のゲートに接続され、ＭＯＳトランジスタＭＰ６０に流れるリファレンス電流と同一、または定数倍したミラー電流をそれぞれ流す。ＭＯＳトランジスタＭＰ６２は、ミラー電流として、コンデンサＣＴの充電に用いられる充電電流Ｉｏｎを流す。

　ＭＯＳトランジスタＭＮ６１は、ドレイン－ソース間が電源電位ＶＤＤおよびグランドの間にＭＯＳトランジスタＭＰ６１と直列に接続され、ゲートにＭＯＳトランジスタＭＰ６１およびＭＮ６１の間の電位が入力される。ＭＯＳトランジスタＭＮ６１のゲート電圧は、ＭＯＳトランジスタＭＰ６１との間に設けられたＭＯＳトランジスタＭＰ６４がオンの場合に、ＭＯＳトランジスタＭＰ６１に流れるミラー電流をグランドへと流せる電圧となる。ＭＯＳトランジスタＭＮ６２は、ドレイン－ソース間が電源電位ＶＤＤおよびグランドの間にＭＯＳトランジスタＭＰ６２と直列に接続され、ゲートがＭＯＳトランジスタＭＮ６１のゲートに接続され、ＭＯＳトランジスタＭＮ６１に流れるミラー電流と同一、または定数倍したミラー電流を流す。これにより、ＭＯＳトランジスタＭＮ６２は、ミラー電流として、コンデンサＣＴの放電に用いられる放電電流Ｉｏｆｆ１を流す。本実施形態において、ＭＯＳトランジスタＭＰ６２による充電電流Ｉｏｎと、ＭＯＳトランジスタＭＮ６２による放電電流Ｉｏｆｆ１とは、実質的に同電流となるように設定される。

　ＭＯＳトランジスタＭＰ６３、ＭＯＳトランジスタＭＮ６３、コンパレータＣＭＰ６２、コンパレータＣＭＰ６３、およびＲＳ＿ＦＦ６１は、コンデンサＣＴに充電電流を供給することにより、コンデンサＣＴの電圧に応じた発振信号を予め定められた上限電圧まで上昇させ、コンデンサから放電電流を放電させることにより、発振信号を予め定められた下限電圧まで下降させる充放電回路として機能する。

　ＭＯＳトランジスタＭＰ６３は、ドレイン－ソース間がＭＯＳトランジスタＭＰ６２とコンデンサＣＴの正側端子の間に接続され、ゲートに入力されるＦＦ６１のＱ出力が論理Ｌの場合にオンとなって、コンデンサＣＴに充電電流Ｉｏｎを供給する。ＭＯＳトランジスタＭＮ６３は、ドレイン－ソース間がコンデンサＣＴの正側端子とＭＯＳトランジスタＭＮ６２との間に接続され、ゲートに入力されるＲＳ＿ＦＦ６１のＱ出力が論理Ｈの場合にオンとなって、コンデンサＣＴから放電電流Ｉｏｆｆ（Ｉｏｆｆ１またはＩｏｆｆ２）を放電させる。コンデンサＣＴは、正側がＭＯＳトランジスタＭＰ６３およびＭＯＳトランジスタＭＮ６３の間に、負側が発振器２００のグランドに接続され、ＲＳ＿ＦＦ６１のＱ出力が論理Ｌの場合に充電電流Ｉｏｎにより充電され、ＲＳ＿ＦＦ６１のＱ出力が論理Ｈの場合に放電電流Ｉｏｆｆを放電する。

　コンパレータＣＭＰ６２は、正側端子にコンデンサＣＴの正側の電圧を入力し、負側端子に発振信号の上限電圧Ｖｈｉｇｈを入力し、コンデンサＣＴの正側の電圧が上限電圧Ｖｈｉｇｈを超えたことに応じて論理Ｈを出力する。コンパレータＣＭＰ６３は、正側端子に発振信号の下限電圧Ｖｌｏｗを入力し、負側端子にコンデンサＣＴの正側の電圧を入力し、コンデンサＣＴの正側の電圧が下限電圧Ｖｌｏｗとなったこと応じて論理Ｈを出力する。ＲＳ＿ＦＦ６１は、コンパレータ６２が論理Ｈを出力したことに応じてセットされ、コンパレータ６３が論理Ｈを出力したことに応じてリセットされる。これにより、ＲＳ＿ＦＦ６１は、コンデンサＣＴの正側の電圧が下限電圧Ｖｌｏｗ以下の場合にＱ出力を論理Ｌとし、ＭＯＳトランジスタＭＰ６３をオン、ＭＯＳトランジスタＭＮ６３をオフとしてコンデンサＣＴを充電させていく。また、ＲＳ＿ＦＦ６１は、コンデンサＣＴの正側の電圧が上限電圧Ｖｈｉｇｈを超えるとＱ出力を論理Ｈとし、ＭＯＳトランジスタＭＰ６３をオフ、ＭＯＳトランジスタＭＮ６３をオンとしてコンデンサＣＴを放電させていく。そして、コンデンサＣＴの正側の電圧は、発振信号として出力される。また、ＲＳ＿ＦＦ６１のＱＢ出力は、Ｑ出力の反転値であり、コンデンサＣＴの充電中に論理Ｈとなり放電中に論理Ｌとなる信号Ｄｍａｘとして出力される。

　周波数低減回路２１５は、論理Ｈの過負荷信号ＯＬＰを受けたことに応じて、発振器２００のＰＷＭ周波数を低減する。本実施形態に係る周波数低減回路２１５は、論理Ｈの過負荷信号ＯＬＰを受けたことに応じて、コンデンサＣＴの放電電流を、Ｉｏｆｆ１よりも小さいＩｏｆｆ２に切り換えてコンデンサＣＴの放電時間を長くする。これにより周波数低減回路２１５は、発振信号の周期を長くしてＰＷＭ周波数を低減することができる。これに代えて、周波数低減回路２１５は、コンデンサＣＴの充電電流を小さくする構成をとってもよく、充電電流及び放電電流の両方を小さくする構成をとってもよい。

　周波数低減回路２１５は、ＭＯＳトランジスタＭＰ６４と、ＭＯＳトランジスタＭＮ６４～６６と、乗算器ＭＵＬとを含む。ＭＯＳトランジスタＭＰ６４は、ＭＯＳトランジスタＭＰ６１およびＭＯＳトランジスタＭＮ６１の間にドレイン－ソース間が接続され、過負荷信号ＯＬＰが論理Ｌの場合にオンとなってＭＯＳトランジスタＭＰ６１に流れるミラー電流をＭＯＳトランジスタＭＮ６１に流してＭＯＳトランジスタＭＮ６２に放電電流Ｉｏｆｆ１を流す。また、ＭＯＳトランジスタＭＰ６４は、過負荷信号ＯＬＰが論理Ｈの場合にオフとなってＭＯＳトランジスタＭＮ６２をオフとさせ、放電電流Ｉｏｆｆ１を０とする。

　ＭＯＳトランジスタＭＮ６４は、ＭＯＳトランジスタＭＮ６２におけるコンデンサＣＴの正側の端子とグランドの間に、ドレイン－ソース間がＭＯＳトランジスタＭＮ６６と直列に接続される。ＭＯＳトランジスタＭＮ６４は、過負荷信号ＯＬＰが論理Ｌの場合にオフとなってＭＯＳトランジスタＭＮ６６へと放電電流Ｉｏｆｆ２を流さないようにする。また、ＭＯＳトランジスタＭＮ６４は、過負荷信号ＯＬＰが論理Ｈの場合にオンとなってＭＯＳトランジスタＭＮ６６へ放電電流Ｉｏｆｆ２を流す。

　乗算器ＭＵＬは、Ｌｉｎ端子に入力される、ＭＯＳトランジスタＭＰ６１ｄに流れるミラー電流（電流Ｌｉｎ）、ＩＡ端子に入力される電流（電流ＩＡ）、およびＩＢ端子に入力される電流（電流ＩＢ）に応じた電流ＩｏｕｔをＩｏｕｔ端子から出力する。本実施形態に係る乗算器ＭＵＬは、Ｉｏｕｔ＝Ｌｉｎ×ＩＢ／ＩＡの演算を行う。ＭＯＳトランジスタＭＮ６５は、乗算器ＭＵＬのＩｏｕｔ端子およびグランドの間にドレイン－ソース間が接続され、ゲートがＩｏｕｔ端子に接続される。ＭＯＳトランジスタＭＮ６５のゲートは、ＭＯＳトランジスタＭＮ６５がＩｏｕｔ電流を流せるような電圧となる。ＭＯＳトランジスタＭＮ６６は、ＭＯＳトランジスタＭＮ６４およびグランドの間に接続され、ゲートがＭＯＳトランジスタＭＮ６５のゲートに接続される。これにより、ＭＯＳトランジスタＭＮ６６は、ＭＯＳトランジスタＭＮ６５に流れる電流と同一または定数倍したミラー電流を流す。

　以上に示した周波数低減回路２１５は、電流ＩＡおよび電流ＩＢの少なくとも一方の大きさを変えることにより、過負荷モードにおけるコンデンサＣＴの放電電流Ｉｏｆｆ２を変更することができる。電流ＩＡおよび電流ＩＢを流す回路については、後述する。

　周波数設定回路２２０は、設定電圧判定回路２４５が判定したソフトスタート端子の電圧に応じて、電圧変換部１１０の起動中におけるＰＷＭの最低周波数を設定する。本実施形態に係る周波数設定回路２２０は、コンデンサＣＴの放電電流の電流量を制御することにより、ＰＷＭの最低周波数を設定する。これに代えて、周波数設定回路２２０は、コンデンサＣＴの充電電流、または放電電流および充電電流の両方の電流量を制御してもよい。

　本実施形態に係る周波数設定回路２２０は、過負荷モードにおいて、ＭＯＳトランジスタＭＮ６２およびＭＮ６３の間に周波数低減回路２１５と並列に接続される。周波数設定回路２２０は、周波数低減回路２１５のＭＯＳトランジスタＭＮ６６が流す電流に周波数設定回路２２０が流す電流Ｉｆｍｉｎを加えた放電電流Ｉｏｆｆ２を設定することにより、電圧変換部１１０の起動中におけるＰＷＭの最低周波数を設定する。

　ＭＯＳトランジスタＭＮ６１０は、ＭＯＳトランジスタＭＰ６１０およびグランドの間にドレイン－ソース間が接続され、ゲートがＭＯＳトランジスタＭＰ６１０側に接続される。ＭＯＳトランジスタＭＮ６１０のゲートは、ＭＯＳトランジスタＭＰ６１０からのミラー電流を流せるような電圧となる。ＭＯＳトランジスタＭＮ６１１～６１３は、ＭＯＳトランジスタＭＮ６４とグランドとの間に、ドレイン－ソース間が並列に接続され、ゲートがＭＯＳトランジスタＭＮ６１０のゲートに接続される。ＭＯＳトランジスタＭＮ６１１～６１３のそれぞれは、ＭＯＳトランジスタＭＰ６１０に流れるミラー電流と同一または定数倍したミラー電流を流す。

　ＭＯＳトランジスタＭＮ６１４は、ＭＯＳトランジスタＭＮ６４およびＭＮ６１２の間にドレイン－ソース間が接続され、ゲートに判定値Ｄ１を受ける。ＭＯＳトランジスタＭＮ６１４は、論理Ｈの判定値Ｄ１を受けたことに応じてオンとなり、ＭＯＳトランジスタＭＮ６１２にミラー電流が流れるようにする。ＭＯＳトランジスタＭＮ６１５は、ＭＯＳトランジスタＭＮ６４およびＭＮ６１３の間にドレイン－ソース間が接続され、ゲートに判定値Ｄ２を受ける。ＭＯＳトランジスタＭＮ６１４は、論理Ｈの判定値Ｄ２を受けたことに応じてオンとなり、ＭＯＳトランジスタＭＮ６１３にミラー電流が流れるようにする。

　以上に示した周波数設定回路２２０は、電流Ｉｆｍｉｎを、（Ｄ１，Ｄ２）＝（Ｌ，Ｌ）の場合にはＭＯＳトランジスタＭＮ６１１のミラー電流、（Ｈ，Ｌ）の場合にはＭＯＳトランジスタＭＮ６１１～６１２のミラー電流の合計、（Ｈ，Ｈ）の場合にはＭＯＳトランジスタＭＮ６１１～６１３のミラー電流の合計に設定する。過負荷モードにおける放電電流Ｉｏｆｆ２は、ＭＯＳトランジスタＭＮ６６のミラー電流と電流Ｉｆｍｉｎとの合計となる。ここで通常動作中に発生した過負荷による過負荷モードにおいては、設定電圧判定回路２４５は、（Ｄ１，Ｄ２）＝（Ｌ，Ｌ）とする。これに対し、電圧変換部１１０を起動する場合には、設定電圧判定回路２４５は、抵抗Ｒｓｅｔの値に応じて（Ｄ１，Ｄ２）＝（Ｈ，Ｌ）または（Ｈ，Ｈ）としうる。したがって、電源ＩＣ１は、電圧変換部１１０を起動する場合の過負荷モードにおいて、通常動作中に発生した過負荷による過負荷モードよりも放電電流Ｉｏｆｆ２を大きくして、ＰＷＭ周波数をより高くすることができる。

　なお、電源ＩＣ１は、放電電流Ｉｏｆｆ２の最大値を放電電流Ｉｏｆｆ１よりも小さい値としてよい。これにより、電圧変換部１１０の起動中または過負荷モードにおいて、通常モードよりもＰＷＭ周波数が高くならないようにすることができる。

　図７は、本実施形態に係る周波数低減回路２１５に含まれる、電流ＩＡおよび電流ＩＢを生成する構成を示す。図中左側における、電流ＩＡを生成する回路は、トランジスタＮＰＮ７１、抵抗Ｒ７１、オペアンプＡＭＰ７１、およびＭＯＳトランジスタＭＮ７１～７２を含む。トランジスタＮＰＮ７１のドレイン－ソース間および抵抗Ｒ７１は、電源ＩＣ１の電源電位およびグランドの間に接続される。オペアンプＡＭＰ７１は、正側入力端子がリファレンス電圧ＶＲ７１に接続され、負側入力端子がトランジスタＮＰＮ７１および抵抗Ｒ７１の間に接続され、出力端子がトランジスタＮＰＮ１のベースに接続される。オペアンプＡＭＰ７１は、抵抗Ｒ７１にかかる電圧がリファレンス電圧ＶＲ７１と一致するようにトランジスタＮＰＮ１のベースの電圧を制御する。これにより、抵抗Ｒ７１は、（リファレンス電圧ＶＲ７１）／（抵抗Ｒ７１の抵抗値）に応じた電流を流す。

　ＭＯＳトランジスタＭＮ７１～７２は、カレントミラー回路であり、ＭＯＳトランジスタＭＮ７１を介して抵抗Ｒ７１に流れる電流と同一または定数倍したミラー電流ＩＡをＭＯＳトランジスタＭＮ７２に流す。

　図中右側における、電流ＩＢを生成する回路は、トランジスタＮＰＮ７２、抵抗Ｒ７２、オペアンプＡＭＰ７２、およびＭＯＳトランジスタＭＮ７３～７４を含む。電流ＩＢを生成する回路は、電流ＩＡを生成する回路を、リファレンス電圧ＶＲ７１の代わりに電圧ＶＦ２を用いるようにしたものであり、各素子の接続関係および機能は電流ＩＡを生成する回路における対応する素子と同様である。

　図８は、本実施形態に係る周波数低減回路２１５で使用するＶＦ電圧の変換回路を示す。本図の変換回路は抵抗Ｒ８１～８４と、ツェナーダイオードＴＤ８１と、オペアンプＡＭＰ８１とを含む。

　抵抗Ｒ８１およびＲ８２は、ＶＦ端子から入力されるＶＦ電圧を抵抗分圧する。ツェナーダイオードＴＤ８１は、抵抗Ｒ８１およびＲ８２により分圧された電圧をクランプして、降伏電圧を超えないようにする。抵抗Ｒ８３およびＲ８４は、オペアンプＡＭＰ８１が出力する電圧ＶＦ２を抵抗分圧する。オペアンプＡＭＰ８１は、非反転増幅回路を構成し、抵抗Ｒ８１およびＲ８２により分圧されたＶＦ電圧と、抵抗Ｒ８３およびＲ８４により分圧されたＶＦ２電圧とが等しくなるようにＶＦ２電圧を制御する。本実施形態に係るオペアンプＡＭＰ８１は、ＶＦ２電圧を、ＶＦ２＝（Ｒ８３＋Ｒ８４）／Ｒ８４×Ｒ８２／（Ｒ８１＋Ｒ８２）×ＶＦとなるように制御する。

　これにより、本図の変換回路は、予め設定された抵抗Ｒ８１～８４によって定まる電圧比をＶＦ電圧に乗じたＶＦ２電圧を出力することができる。

　図９は、本実施形態に係る過負荷検出回路２１０の構成を示す。過負荷検出回路２１０は、スイッチング素子Ｑ１に過電流が流れた場合、または電圧変換部１１０の出力電圧Ｖｏが下限出力電圧未満となったことに応じて、電源装置１０の過負荷を検出する。過負荷検出回路２１０は、ＤフリップフロップＤＦＦ９１と、ＯＲ９１とを含む。ＤＦＦ９１は、Ｄ端子にＩＳ過負荷信号ＩＳ＿ＯＬＰを入力し、反転クロック端子に信号ＱＱ（または駆動信号ＯＵＴ）を入力し、信号ＱＱの立下りタイミングにおけるＩＳ過負荷信号ＩＳ＿ＯＬＰをラッチする。ＯＲ９１は、ＤフリップフロップＤＦＦ９１のＱ出力と、ＦＢ過負荷信号ＦＢ＿ＯＬＰとの論理和をとり、過負荷信号ＯＬＰとして出力する。

　これにより、過負荷検出回路２１０は、スイッチング素子Ｑ１の直前のオン期間の終了時にＩＳ過負荷信号ＩＳ＿ＯＬＰが論理Ｈとなった場合、またはＦＢ過負荷信号が論理Ｈである場合に、過負荷信号ＯＬＰを論理Ｈとする。

　図１０は、本実施形態の比較例の電源装置の起動時における動作波形を示す。本比較例は、電源装置１０における、周波数設定回路２２０によるＰＷＭ周波数の設定機能と、タイマ回路２３５、ワンショット回路２４０、設定電圧判定回路２４５、およびＣＳ放電制御回路２５０による電圧変換部１１０におけるＰＷＭ周波数の設定の取得機能とを有しない場合における電源装置の動作波形を示す。

　本図の上から１番目のグラフは、ＶＦ電圧の時間変化を示す。上から２番目のグラフは、ＦＢ電圧およびＣＳ電圧の時間変化を示す。上から３番目のグラフは、駆動信号ＯＵＴの時間変化を示す。上から４番目のグラフは、電圧変換部１１０の出力電圧Ｖｏの時間変化を示す。

　電源装置１０への電源投入前には、ＶＦ端子に接続されるコンデンサＣ１０、ＦＢ端子に接続されるコンデンサＣ１４、およびＣＳ端子に接続されるコンデンサＣ９は蓄電していない。電源装置１０に電源が投入され、電源ＩＣ１が動作を開始すると、電源ＩＣ１は、抵抗Ｒ２２を介してＦＢ端子をプルアップすると共に、ＭＯＳトランジスタＭＮ１を介してＣＳ端子を一旦放電させる。時刻ｔａにおいてＦＢ電圧が閾値電圧ＶｔｈＯＬＰを超えると、コンパレータＣＭＰ２は論理ＨのＦＢ過負荷信号ＦＢ＿ＯＬＰを出力し、過負荷検出回路２１０は論理Ｈの過負荷信号ＯＬＰを出力して、電源装置１０は過負荷モードとなる。

　電源ＩＣ１は、過負荷モードとなったことに応じて抵抗Ｒ２２によるＦＢ端子のプルアップを終了する。電源ＩＣ１は、ＣＳ２１を介してコンデンサＣ９を徐々に充電してＣＳ電圧を徐々に上昇させる。時刻ｔｂにおいてＣＳ電圧が発振信号の下限電圧（本図の例では１Ｖ）を超えると、電源ＩＣ１は、発振信号の立ち上がり開始から発振信号がＣＳ電圧を超えるまでの間論理Ｈとなる駆動信号ＯＵＴを出力し始める。ここで、電源装置が周波数設定回路２２０を有しない場合、駆動信号ＯＵＴのＰＷＭ周波数は、過負荷モードにおける最低周波数（乗算器ＭＵＬが出力する電流Ｉｏｕｔに応じて規定されるＰＷＭ周波数）から開始される。

　駆動信号ＯＵＴの駆動が始まり、ＣＳ電圧の上昇に伴って駆動信号ＯＵＴのオンデューティーが増加していくと、コンデンサＣ１０が徐々に充電されてＶＦ電圧が徐々に上昇していく。これに伴って、周波数低減回路２１５は、電流ＩＢの増加により放電電流Ｉｏｆｆ２を増加させていき、ＰＷＭ周波数を高くしていく。そして、電源装置１０は、電圧変換部１１０の出力電圧Ｖｏも徐々に上昇させていく。ＶＦ電圧が周波数低減を行う上限電圧（図中４．２Ｖ）以上となると、図８のツェナーダイオードＴＤ８１は、電圧ＶＦ２を一定値にクランプする。これにより電流ＩＢは最大値にクランプされ、電源ＩＣ１はＰＷＭ周波数をこれ以上上昇させないようにする。ここで電流ＩＢが最大値にクランプされたときの放電電流Ｉｏｆｆ２は、放電電流Ｉｏｆｆ１と同一または近い値に設定されてもよい。

　時刻ｔｃにおいて出力電圧Ｖｏが目標電圧に達すると、フォトダイオードＰＣ１Ａは光強度が高い光フィードバック信号をフォトトランジスタＰＣ１Ｂへと照射し、フォトトランジスタＰＣ１Ｂはオン状態となってコンデンサＣ１４に充電されたＶＦ電圧を放電する。これにより、ＦＢ電圧は閾値電圧ＶｔｈＯＬＰ以下となり、電源装置１０は、過負荷モードから通常モードへと移行して通常動作を開始する。

　本比較例の動作においては、電源装置１０は、通常モードにおいて過負荷が検出された場合と同じＰＷＭ周波数を用いて起動する。ここで、過負荷モードにおけるＰＷＭ周波数は、十分な電流垂下特性を得るために、例えば通常モードのＰＷＭ周波数の１／５～１／２０といった低い周波数に設定される。また、ＶＦ電圧はＰＷＭ周波数に影響を与えることから、電源装置１０の動作を安定化させるために、コンデンサＣ１０は、比較的大きな容量に設定されうる。このため、本比較例の動作においては、出力電圧ＶｏおよびＶＦ電圧の立ち上がりが遅くなり、電源装置１０の起動時間Ｔｓａが長くなってしまう。

　図１１は、本実施形態に係る電源装置１０の起動時における動作波形を示す。本図の４つのグラフは、図１０の４つのグラフに対応する。なお、本図においては、図１０との対比および説明の便宜上、タイマ回路２３５が出力する１ｍｓパルスによるＣＳ電圧の放電期間は省略する。

　電源装置１０に電源が投入され、電源ＩＣ１が動作を開始すると、電源ＩＣ１は、抵抗Ｒ２２を介してＦＢ端子をプルアップすると共に、ＭＯＳトランジスタＭＮ１を介してＣＳ端子を一旦放電させる。ＣＳ端子の放電後、ワンショット回路２４０は、最低周波数設定期間において、予め定められた幅のワンショットパルスを発生し、電流源ＣＳ２１およびＣＳ２２は、設定取得用電流をＣＳ端子へと流す。設定電圧判定回路２４５は、ワンショットパルスの立下りに応じてＣＳ電圧を検出し、判定値Ｄ１～Ｄ２を取得する。その後、ＣＳ放電制御回路２５０は、論理ＨのＣＳ放電信号を出力して、ＣＳ電圧が予め定められた電圧（図５においては閾値電圧ＶＴ５２であり、本図の例では１Ｖ）以下となり、かつ過負荷信号ＯＬＰが論理ＨとなるまでコンデンサＣ９を放電させる。本図においては、ＣＳ放電制御回路２５０は、ＦＢ電圧が閾値電圧ＶｔｈＯＬＰを超えて過負荷信号ＯＬＰが論理Ｈとなる前に、ＣＳ電圧が０ＶとなるまでコンデンサＣ９が放電さされる例を示す。なお、過負荷信号ＯＬＰが論理Ｈとなった後にＣＳ電圧が閾値電圧ＶＴ５２以下となった場合には、ＣＳ放電制御回路２５０は、コンデンサＣ９の放電を終了してソフトスタート期間を開始させる。

　時刻ｔａ'においてＦＢ電圧が閾値電圧ＶｔｈＯＬＰを超えると、コンパレータＣＭＰ２は論理ＨのＦＢ過負荷信号ＦＢ＿ＯＬＰを出力し、過負荷検出回路２１０は論理Ｈの過負荷信号ＯＬＰを出力して、電源装置１０は過負荷モードとなる。電源ＩＣ１は、過負荷モードとなったことに応じて抵抗Ｒ２２によるＦＢ端子のプルアップを終了する。電源ＩＣ１は、ＣＳ２１を介してコンデンサＣ９を徐々に充電してＣＳ電圧を徐々に上昇させる。時刻ｔｂにおいてＣＳ電圧が発振信号の下限電圧（本図の例では１Ｖ）を超えると、電源ＩＣ１は、発振信号の立ち上がり開始から発振信号がＣＳ電圧を超えるまでの間論理Ｈとなる駆動信号ＯＵＴを出力し始める。

　ここで、最低周波数設定期間において判定値Ｄ１およびＤ２の少なくとも一方が論理Ｈである場合、過負荷モードにおける放電電流Ｉｏｆｆ２は、通常動作中に発生した過負荷による過負荷モードの放電電流Ｉｏｆｆ２（判定値Ｄ１～Ｄ２がいずれも論理Ｌである場合の放電電流Ｉｏｆｆ２）よりも大きくなる。このため、電圧変換部１１０を起動する場合における過負荷モードでの最低ＰＷＭ周波数は、通常動作中に発生した過負荷による過負荷モードでの最低ＰＷＭ周波数よりも高くなる。一例として、電圧変換部１１０を起動する場合における過負荷モードでの最低ＰＷＭ周波数は、通常動作時のＰＷＭ周波数の１／２～１／５であってよい。なお、ＰＷＭ周波数が可視聴周波数帯域（例えば２０ｋＨｚ以下）内となると、電源装置１０は、スイッチング素子Ｑ１のスイッチングに伴って音鳴りを発生する可能性がある。そこで、電源ＩＣ１は、通常動作中に発生した過負荷による過負荷モードでの最低ＰＷＭ周波数を可視聴周波数帯域よりも高い周波数（例えば２５ｋＨｚ以上）とし、起動時および通常動作中のＰＷＭ周波数を更に高い周波数としてもよい。

　その後、電源装置１０は、図１０と同様にして出力電圧Ｖｏを上昇させていき、出力電圧Ｖｏが目標電圧に達して通常モードに移行する。本図に示した動作においては、電源装置１０は、通常モードにおいて過負荷が検出された場合とよりも高いＰＷＭ周波数を用いて起動する。このため、本実施形態に係る電源装置１０は、起動時の出力電圧ＶｏおよびＶＦ電圧の立ち上がりを早くして、電源装置１０の起動時間Ｔｓｂを短くすることができる。また、電源装置１０は、例えばＶＦ端子に接続したコンデンサＣ１０の容量に応じて電源装置１０の製造者が抵抗Ｒｓｅｔの抵抗値を選択する等により、電源装置１０の用途、負荷の特性、及び／又はコンデンサＣ１０等の電源ＩＣ１に接続する部品の特性値等に応じて、起動時のＰＷＭ周波数を適切に選択可能とすることができる。

　なお、本図のようにＦＢ電圧が閾値ＶｔｈＯＬＰを超えるまでにＣＳ電圧が０Ｖとなると、電源ＩＣ１は、コンデンサＣ９が再び充電されてＣＳ電圧が再び発振信号の下限電圧に達するまで駆動信号ＯＵＴのパルスを発生できなくなる。そこで、電源ＩＣ１は、起動中において最低周波数設定期間の後過負荷信号ＯＬＰが論理Ｈとなる前にＣＳ電圧が閾値電圧ＶＴ５２以下となったことに応じて、過負荷信号ＯＬＰが論理ＨとなるまでＣＳ端子の充電（電流源ＣＳ２１～２２の少なくとも一方による充電）および放電（ＭＯＳトランジスタＭＮ１による放電）の両方を停止するようにしてもよい。

　以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

　請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０　電源装置
１００　ＡＣ－ＤＣ変換部
１１０　電圧変換部
１２０　出力電圧検出回路
１３０　電源制御部
２００　発振器
２０５　ワンショット回路
２０７　出力ドライバ回路
２１０　過負荷検出回路
２１５　周波数低減回路
２２０　周波数設定回路
２２５　内部電源
２３０　初期化回路
２３５　タイマ回路
２４０　ワンショット回路
２４５　設定電圧判定回路
２５０　ＣＳ放電制御回路
５１０　遅延回路
５２０　遅延回路

Claims

　パルス幅変調により入力電圧を出力電圧に変換する電圧変換部と、
　前記電圧変換部の通常動作中に過負荷が検出されたことに応じて、前記パルス幅変調の周波数を低減する周波数低減回路と、
　前記電圧変換部を起動する場合に用いる前記パルス幅変調の周波数を、前記過負荷に応じた最低周波数よりも高い周波数に設定する周波数設定回路と
　を備える電源装置。
　前記電圧変換部は、
　トランスと、
　前記パルス幅変調によって駆動され、前記トランスの一次側に前記入力電圧を印加するか否かをスイッチングするスイッチング素子と、
　前記トランスの二次側から前記出力電圧を得る整流回路と、
　を有する
　請求項１に記載の電源装置。
　前記出力電圧を検出する出力電圧検出回路と、
　検出された前記出力電圧が下限出力電圧未満であることに応じて、前記電圧変換部の前記過負荷を検出する過負荷検出回路と
　を備える請求項２に記載の電源装置。
　前記過負荷検出回路は、前記スイッチング素子を流れる電流が上限電流を超えたことに応じて、前記電圧変換部の前記過負荷を検出する請求項３に記載の電源装置。
　前記電圧変換部をソフトスタートにより起動させるためのソフトスタート制御電圧を出力するソフトスタート制御電圧出力部と、
　前記パルス幅変調の周波数で発振する発振信号を出力する発振器と、
　前記ソフトスタート制御電圧と前記発振信号の電圧とを比較した結果に応じたパルス幅のパルス信号を出力するパルス幅変調部と
　を更に備える請求項４に記載の電源装置。
　前記ソフトスタート制御電圧出力部は、前記電圧変換部の起動に応じてソフトスタート用コンデンサをソフトスタート用電流で充電させていくことにより得られる前記ソフトスタート制御電圧を出力する請求項５に記載の電源装置。
　前記ソフトスタート制御電圧出力部は、前記電圧変換部の起動に先立って、前記ソフトスタート用電流よりも大きい設定取得用電流を前記ソフトスタート用コンデンサに接続されるソフトスタート端子へと流し、
　当該電源装置は、前記設定取得用電流を流したことに応じた前記ソフトスタート端子の電圧を判定する設定電圧判定回路を更に備え、
　前記周波数設定回路は、前記設定電圧判定回路が判定した前記ソフトスタート端子の電圧に応じて、前記電圧変換部の起動中における前記パルス幅変調の最低周波数を設定する
　請求項６に記載の電源装置。
　前記ソフトスタート用コンデンサと直列に前記ソフトスタート端子に接続される設定用抵抗を更に備える請求項７に記載の電源装置。
　前記電圧変換部の起動中における前記パルス幅変調の最低周波数が設定されたことに応じて、前記ソフトスタート用コンデンサを一旦放電させる放電制御回路を更に備える請求項７または８に記載の電源装置。
　前記発振器は、
　コンデンサと、
　前記コンデンサに充電電流を供給することにより、前記コンデンサの電圧に応じた前記発振信号を予め定められた上限電圧まで上昇させ、前記コンデンサから放電電流を放電させることにより、前記発振信号を予め定められた下限電圧まで下降させる充放電回路と、
　を有し、
　前記周波数設定回路は、前記充電電流および前記放電電流の少なくとも一方の電流量を制御することにより、前記パルス幅変調の最低周波数を設定する
　請求項７から９のいずれか一項に記載の電源装置。
　パルス幅変調により入力電圧を出力電圧に変換する電圧変換部を制御する電源制御装置であって、
　前記電圧変換部の通常動作中に過負荷が検出されたことに応じて、前記パルス幅変調の周波数を低減する周波数低減回路と、
　前記電圧変換部を起動する場合に用いる前記パルス幅変調の周波数を、前記過負荷に応じた最低周波数よりも高い周波数に設定する周波数設定回路と
　を備える電源制御装置。
　前記電圧変換部は、
　トランスと、
　前記パルス幅変調によって駆動され、前記トランスの一次側に前記入力電圧を印加するか否かをスイッチングするスイッチング素子と、
　前記トランスの二次側から前記出力電圧を得る整流回路と、
　前記出力電圧を検出する出力電圧検出回路と、
　を有し、
　当該電源制御装置は、前記出力電圧検出回路により検出された前記出力電圧が下限出力電圧未満であることに応じて、前記電圧変換部の過負荷を検出する過負荷検出回路を更に備える
　請求項１１に記載の電源制御装置。
　前記過負荷検出回路は、前記スイッチング素子を流れる電流が上限電流を超えたことに応じて、前記電圧変換部の過負荷を検出する請求項１２に記載の電源制御装置。
　前記電圧変換部をソフトスタートにより起動させるためのソフトスタート制御電圧を出力するソフトスタート制御電圧出力部と、
　前記パルス幅変調の周波数で発振する発振信号を出力する発振器と、
　前記ソフトスタート制御電圧と前記発振信号の電圧とを比較した結果に応じたパルス幅のパルス信号を出力するパルス幅変調部と
　を更に備える請求項１３に記載の電源制御装置。
　前記ソフトスタート制御電圧出力部は、前記電圧変換部の起動に応じてソフトスタート用コンデンサをソフトスタート用電流で充電させていくことにより得られる前記ソフトスタート制御電圧を出力する請求項１４に記載の電源制御装置。
　前記ソフトスタート制御電圧出力部は、前記電圧変換部の起動に先立って、前記ソフトスタート用電流よりも大きい設定取得用電流を、前記ソフトスタート用コンデンサに接続されるソフトスタート端子へと流し、
　当該電源制御装置は、前記設定取得用電流を流したことに応じた前記ソフトスタート端子の電圧を判定する設定電圧判定回路を更に備え、
　前記周波数設定回路は、前記設定電圧判定回路が判定した前記ソフトスタート端子の電圧に応じて、前記電圧変換部の起動中における前記パルス幅変調の最低周波数を設定する
　請求項１５に記載の電源制御装置。
　パルス幅変調により入力電圧を出力電圧に変換する電圧変換部を制御する電源制御方法であって、
　前記電圧変換部の過負荷が検出されたことに応じて、前記パルス幅変調の周波数を低減し、
　前記電圧変換部を起動する場合に用いる前記パルス幅変調の周波数を、前記過負荷に応じた最低周波数よりも高い周波数に設定する
　電源制御方法。