JP4662005B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP4662005B2 JP4662005B2 JP2001098084A JP2001098084A JP4662005B2 JP 4662005 B2 JP4662005 B2 JP 4662005B2 JP 2001098084 A JP2001098084 A JP 2001098084A JP 2001098084 A JP2001098084 A JP 2001098084A JP 4662005 B2 JP4662005 B2 JP 4662005B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- voltage
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はスイッチング電源装置、特に過電流動作時での出力電流の増加を抑制して出力垂下特性を改善できるスイッチング電源装置に属する。
【０００２】
【従来の技術】
従来から一般的に広く使用されているフォワード型のスイッチング電源装置を図６に示す。図６に示すスイッチング電源装置は、交流電圧ＶACを発生する交流電源に接続され且つ整流ブリッジ回路(1a)及び平滑コンデンサ(1b)で構成された直流電源(1)と、１次巻線(2a)及び２次巻線(2b)を有するトランス(2)と、スイッチング素子としてのＭＯＳ-ＦＥＴ（ＭＯＳ型電界効果トランジスタ）(3)と、トランス(2)の２次巻線(2b)に接続された整流平滑回路(4)と、整流平滑回路(4)の出力側に接続された出力電圧検出回路(9)と、出力電圧検出回路(9)の出力信号を受信して整流平滑回路(4)の出力電圧ＶOが一定レベルとなるようにＭＯＳ-ＦＥＴ(3)のゲート端子にオン・オフ信号を付与する制御回路(10)と、ＭＯＳ-ＦＥＴ(3)に流れる電流ＩAを検出する電流検出手段としての電流検出用抵抗(11)とを備えている。トランス(2)の１次巻線(2a)及びＭＯＳ-ＦＥＴ(3)は直流電源(1)に対して直列に接続される。整流平滑回路(4)は、整流ダイオード(5)、還流ダイオード(6)、リアクトル(7)及び平滑コンデンサ(8)から構成され、トランス(2)の２次巻線(2b)に誘起された電圧を整流平滑して直流出力電圧ＶOを発生する。制御回路(10)は、外付けされた発振周波数設定用抵抗(12)及び発振周波数設定用コンデンサ(13)の定数により決定される周波数の三角波信号を発生する発振回路(10a)と、電流検出用抵抗(11)から低域通過型フィルタ回路(14)を介して入力されるトランス(2)の１次側に流れる電流ＩAの検出信号と出力電圧検出回路(9)からフォトカプラ(15)の発光部(15a)及び受光部(15b)を介して入力される出力電圧ＶOの検出信号とを発振回路(10a)の三角波信号と比較することによりデューティ比が変化するＰＷＭ（パルス幅変調）信号を形成してＭＯＳ-ＦＥＴ(3)のゲート端子に付与するオン・オフ信号を発生するＰＷＭ回路(10b)とを備えている。また、ＰＷＭ回路(10b)は、電流検出用抵抗(11)により検出されたトランス(2)の１次側に流れる電流ＩAの検出電圧レベルが過電流状態検出の電圧レベル以上になったとき、低い電圧(Ｌ)レベルのオン・オフ信号を出力してＭＯＳ-ＦＥＴ(3)をオフ状態にし、ＭＯＳ-ＦＥＴ(3)に流れる電流ＩAを制限する。
【０００３】
図６に示すスイッチング電源装置の動作は以下の通りである。制御回路(10)内のＰＷＭ回路(10b)からＭＯＳ-ＦＥＴ(3)のゲート端子に高い電圧(Ｈ)レベルのオン・オフ信号が付与されると、ＭＯＳ-ＦＥＴ(3)がオフ状態からオン状態となり、直流電源(1)からトランス(2)の１次巻線(2a)及びＭＯＳ-ＦＥＴ(3)に電流ＩAが流れ、２次巻線(2b)にトランス(2)の巻線比に比例する電圧が誘起される。このとき、トランス(2)の２次巻線(2b)に発生する電圧により整流ダイオード(5)が順方向にバイアスされて導通状態となるので、２次巻線(2b)、整流ダイオード(5)、リアクトル(7)及び平滑コンデンサ(8)の経路で電流が流れ、リアクトル(7)にエネルギが蓄積される。次に、制御回路(10)内のＰＷＭ回路(10b)からＭＯＳ-ＦＥＴ(3)のゲート端子に低い電圧(Ｌ)レベルのオン・オフ信号が付与され、ＭＯＳ-ＦＥＴ(3)がオン状態からオフ状態になると、トランス(2)の１次側に電流ＩAが流れなくなり、トランス(2)の１次側から２次側への電力の伝達が停止する。このとき、トランス(2)の２次巻線(2b)に逆起電力が発生し、整流ダイオード(5)が逆方向にバイアスされて非導通状態になると共に、還流ダイオード(6)が順方向にバイアスされて導通状態となる。これと同時に、リアクトル(7)に逆起電力が発生し、リアクトル(7)から平滑コンデンサ(8)及び還流ダイオード(6)の経路でトランス(2)の２次側に電流ＩBが流れる。以上の動作が交互に繰り返されることにより、トランス(2)の１次側の電流ＩA及び２次側の電流ＩBがそれぞれ図７(Ａ)及び(Ｂ)に示すように流れ、整流平滑回路(4)の平滑コンデンサ(8)の両端から一定値の直流出力電圧ＶOが発生する。
【０００４】
整流平滑回路(4)の平滑コンデンサ(8)の両端に発生する直流出力電圧ＶOは、出力電圧検出回路(9)により検出され、フォトカプラ(15)の発光部(15a)及び受光部(15b)を介して制御回路(10)内のＰＷＭ回路(10b)に入力される。これと同時に、ＭＯＳ-ＦＥＴ(3)に流れる電流ＩAは、電流検出用抵抗(11)により電圧信号に変換され、更に低域通過型フィルタ回路(14)により突入電流やノイズによるスパイク状の電圧成分が除去されて制御回路(10)内のＰＷＭ回路(10b)に入力される。一方、制御回路(10)内の発振回路(10a)は、外付けの発振周波数設定用抵抗(12)及び発振周波数設定用コンデンサ(13)の定数を適宜選択することにより予め設定された発振周波数の三角波信号を発生し、ＰＷＭ回路(10b)に付与する。これにより、ＰＷＭ回路(10b)は、電流検出用抵抗(11)から低域通過型フィルタ回路(14)を介して入力された１次側電流ＩAの検出信号と出力電圧検出回路(9)からフォトカプラ(15)を介して入力された直流出力電圧ＶOの検出信号とを発振回路(10a)の三角波信号と比較し、デューティ比が変化するＰＷＭ信号を形成する。このＰＷＭ信号は、スイッチング周波数が一定でオン幅が変化するオン・オフ信号としてＭＯＳ-ＦＥＴ(3)のゲート端子に付与される。以上の動作によって、整流平滑回路(4)から出力される直流出力電圧ＶOが一定に保持される。
【０００５】
過負荷又は出力端子の短絡等により、ＭＯＳ-ＦＥＴ(3)に流れる電流ＩAが増加し、電流検出用抵抗(11)の検出電圧のレベルが過電流状態検出の電圧レベル以上になると、制御回路(10)内のＰＷＭ回路(10b)からＭＯＳ-ＦＥＴ(3)のゲート端子に低い電圧(Ｌ)レベルのオン・オフ信号が付与され、ＭＯＳ-ＦＥＴ(3)がオフ状態となる。これにより、ＭＯＳ-ＦＥＴ(3)に流れる電流ＩAが制限されるので、過電流によるＭＯＳ-ＦＥＴ(3)の破壊を防止することができる。
【０００６】
【発明が解決しようとする課題】
図６に示す従来のスイッチング電源装置では、図７(Ａ)に示すようにトランス(2)の１次側に流れる電流ＩAの最大値が過電流状態検出レベルに達すると、制御回路(10)によりＭＯＳ-ＦＥＴ(3)が強制的にオフ状態となり、ＭＯＳ-ＦＥＴ(3)のオン期間が絞られるため、整流平滑回路(4)から出力される直流出力電圧ＶOが制限される。しかしながら、過電流動作時では出力電圧検出回路(9)から制御回路(10)に入力される帰還信号が高い電圧(Ｈ)レベルの信号となるので、電流ＩAの最大値が過電流状態検出レベルに達するまでの間、制御回路(10)からＭＯＳ-ＦＥＴ(3)のゲート端子にオン・オフ信号が付与され続ける。また、制御回路(10)の応答時間以下にオン・オフ信号のパルス幅を絞ることができないため、１次側の電流ＩAの最大値が図７(Ａ)に示すように増加すると共に２次側の電流ＩBも図７(Ｂ)に示すように増加するので、出力電流ＩOの平均値が増加する。一方、制御回路(10)により制限されるのはトランス(2)の２次側の出力電力のみであるから、出力垂下特性が図８に示すように出力電圧ＶOの低下に伴って出力電流ＩOが増加するヘの字形状の定電力特性となる。したがって、過電流動作時に出力電圧ＶOの低下に反比例して出力電流ＩOが増加し、出力端子に接続された電子機器等の負荷が破壊されることがあった。
【０００７】
そこで、本発明は過電流動作時での出力電流の増加を抑制して出力垂下特性を改善できるスイッチング電源装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明によるスイッチング電源装置は、直流電源(1)に直列に接続されたトランス(2)の１次巻線(2a)及びスイッチング素子(3)と、トランス(2)の２次巻線(2b)に接続された整流平滑回路(4)と、整流平滑回路(4)の出力側に接続された出力電圧検出回路(9)と、出力電圧検出回路(9)の出力を受信して整流平滑回路(4)の出力電圧が一定レベルとなるようにスイッチング素子(3)の制御端子にオン・オフ信号を付与する発振手段を有する制御回路(10)とを備え、出力電圧検出回路(9)から制御回路(10)に入力される帰還信号が所定の電圧レベルとなったときに過電流状態検出信号を出力する過電流状態検出回路(51)と、過電流状態検出回路(51)が過電流状態検出信号を出力したときに制御回路(10)からスイッチング素子(3)の制御端子に付与されるオン・オフ信号のパルス幅に比例する出力を発生するパルス幅検知回路(52)と、パルス幅検知回路(52)の出力に比例する出力を発生する周波数可変回路(53)と、周波数可変回路(53)の出力により制御回路(10)の発振手段の発振周波数を決定する周波数設定回路(54)とを備えている。過電流状態検出回路(51)が過電流状態検出信号を出力しているとき、周波数設定回路(54)は、周波数可変回路(53)の出力に応じて制御回路(10)の発振手段の発振周波数を連続的に可変し、過電流状態検出回路(51)が過電流状態検出信号を出力していないとき、周波数設定回路(54)は、制御回路(10)の発振手段(10a)の発振周波数を一定値に固定する。
【０００９】
過電流状態検出回路(51)が過電流状態検出信号を発生したとき、パルス幅検知回路(52)はオン・オフ信号のパルス幅に比例する出力を発生し、周波数可変回路(53)はパルス幅検知回路(52)の出力に比例する出力を発生するので、周波数設定回路(54)は発振周波数を連続して減少させ、制御回路(10)の発振手段からスイッチング素子(3)の制御端子に付与するオン・オフ信号のパルスの発生間隔を連続的に長くする。これにより、スイッチング素子(3)のオフ期間が長くなり、スイッチング素子(3)のオンデューティ、即ちスイッチング素子(3)のオン・オフ１周期間に対するオン期間の割合が小さくなるので、過電流動作時の整流平滑回路(4)の出力電圧の減少に伴う出力電流の増加が抑制され、過電流動作時の出力垂下特性を定電流又はフの字形状の垂下特性に近づけて改善することができる。
【００１０】
本発明の一実施の形態では、周波数可変回路(53)は過電流状態検出回路(51)が過電流状態を検出しないときに一定レベルの出力を発生し、周波数設定回路(54)は周波数可変回路(53)の一定レベルの出力により制御回路(10)の発振手段の発振周波数を一定値に固定するので、定常動作時においてスイッチング素子(3)を一定の周波数でオン・オフ動作させることができる。また、パルス幅検知回路(52)は、スイッチング素子(3)の制御端子と制御回路(10)の出力端子との接続点に接続された整流素子(57)と、整流素子(57)と周波数可変回路(53)の入力端子との間に接続された平滑回路(61)とを備えているので、スイッチング素子(3)の制御端子に付与するオン・オフ信号を整流素子(57)を介して平滑回路(61)に送出し、平滑回路(61)はオンパルス幅が広いときは高い値、狭いときは低い値として線形的（リニア）に検出し、パルス幅の平均値を出力することができる。更に、周波数設定回路(54)は、周波数可変回路(53)と制御回路(10)の発振手段との間に接続された抵抗素子(64)及び容量素子(65)の直列回路を有し、周波数可変回路(53)の出力により抵抗素子(64)の抵抗値及び容量素子(65)の静電容量の何れか一方又は双方が変化するので、制御回路(10)の発振周波数を任意に可変することができる。
【００１１】
また、本発明の他の実施の形態では、スイッチング素子(3)に流れる電流(IA)を検出する電流検出手段(11)と、直流電源(1)と電流検出手段(11)との間に接続され且つ直流電源(1)の電圧に比例した出力信号を電流検出手段(11)に付与する補正回路(67)とを備え、制御回路(10)は電流検出手段(11)の検出電流(IA)が制限電流値を超えたときにオン・オフ信号の出力を停止する。補正回路(67)により直流電源(1)の電圧に比例した出力信号が電流検出手段(11)に付与され、入力電圧の変動による制御回路(10)の発振周波数の制御量の変動が補正されるので、入力電圧の変動による過電流時での出力垂下特性の垂下点の変動を抑制できる。
【００１２】
【発明の実施の形態】
以下、本発明によるスイッチング電源装置の一実施の形態を図１〜図３に基づいて説明する。但し、これらの図面では図６〜図８と実質的に同一の箇所には同一の符号を付し、その説明を省略する。
本実施の形態のスイッチング電源装置は、図１に示すように、出力電圧検出回路(9)からフォトカプラ(15)を介して制御回路(10)の帰還入力端子(FB)に入力される帰還信号が高い電圧(Ｈ)レベルとなったときに過電流状態検出信号を出力する過電流状態検出回路(51)と、過電流状態検出回路(51)が過電流状態検出信号を出力したときに制御回路(10)からＭＯＳ-ＦＥＴ(3)のゲート端子に付与されるオン・オフ信号のパルス幅に比例する出力を発生するパルス幅検知回路(52)と、パルス幅検知回路(52)の出力がオン・オフ信号の最小パルス幅ＴMINを規定する基準電圧ＶTMIN以下となったときにパルス幅検知回路(52)の出力に比例する出力を発生する周波数可変回路(53)と、周波数可変回路(53)の出力により制御回路(10)の発振回路の発振周波数を決定する周波数設定回路(54)とを備えている。その他の構成は、図６に示す従来のスイッチング電源装置と略同様である。また、図１に示す制御回路(10)の内部構成は図６に示すものと略同様であるため、図示は省略する。
【００１３】
過電流状態検出回路(51)は、過電流状態を規定する基準電圧ＶOCを発生する基準電源(55)と、制御回路(10)の帰還入力端子(FB)に入力される帰還信号の電圧レベルと基準電源(55)の基準電圧ＶOCのレベルとを比較して帰還信号の電圧レベルが基準電圧ＶOCより高くなったときに低い電圧(Ｌ)レベルの出力信号を発生する比較器(56)とを備えている。即ち、過電流動作時は出力電圧検出回路(9)からフォトカプラ(15)を介して制御回路(10)の帰還入力端子(FB)に入力される帰還信号が高い電圧(Ｈ)レベルとなり、基準電源(55)の基準電圧ＶOCより高くなるので、過電流状態検出回路(51)は低い電圧(Ｌ)レベルの過電流状態検出信号を出力する。また、定常動作時は出力電圧検出回路(9)からフォトカプラ(15)を介して制御回路(10)の帰還入力端子(FB)に入力される帰還信号の電圧レベルが基準電源(55)の基準電圧ＶOCより低くなるので、過電流状態検出回路(51)は高い電圧(Ｈ)レベルの信号を出力する。
【００１４】
パルス幅検知回路(52)は、ＭＯＳ-ＦＥＴ(3)のゲート端子と制御回路(10)の出力端子との接続点に接続された整流素子としてのダイオード(57)と、ダイオード(57)と周波数可変回路(53)の入力端子との間に直列抵抗(58)を介して接続されたコンデンサ(59)と抵抗(60)との並列回路から成る平滑回路(61)とを備えている。これにより、ＭＯＳ-ＦＥＴ(3)のゲート端子に付与されるオン・オフ信号のオンパルス幅が広いときは、ダイオード(57)及び直列抵抗(58)を介して平滑回路(61)のコンデンサ(59)が長時間に亘り充電されるので、コンデンサ(59)の電圧が高くなる。逆に、ＭＯＳ-ＦＥＴ(3)のゲート端子に付与されるオン・オフ信号のオンパルス幅が狭いときは、ダイオード(57)及び直列抵抗(58)を介して平滑回路(61)のコンデンサ(59)が比較的短時間で充電されるので、コンデンサ(59)の電圧が低くなる。したがって、過電流動作時にＭＯＳ-ＦＥＴ(3)のゲート端子に付与されるオン・オフ信号をダイオード(57)及び直列抵抗(58)を介して平滑回路(61)に送出し、平滑回路(61)はオンパルス幅が広いときは高い値、狭いときは低い値として線形的（リニア）に検出し、オン・オフ信号のパルス幅の平均値を出力することができる。また、定常動作時には過電流状態検出回路(51)から出力される高い電圧(Ｈ)レベルの信号により、ダイオード(66)を介して平滑回路(61)のコンデンサ(59)が高い電圧(Ｈ)レベルまで充電されるので、高(Ｈ)レベル一定の電圧信号を出力することができる。
【００１５】
周波数可変回路(53)は、ＭＯＳ-ＦＥＴ(3)のゲート端子に付与するオン・オフ信号の最小パルス幅ＴMINを規定する基準電圧ＶTMINを発生する基準電源(62)と、パルス幅検知回路(52)の出力信号の電圧レベルと基準電源(62)の基準電圧ＶTMINとの差電圧に比例した信号を出力する演算増幅器(63)とを備えている。これにより、過電流動作時でパルス幅検知回路(52)の出力信号の電圧レベルが基準電圧ＶTMIN以下になると、周波数可変回路(53)からパルス幅検知回路(52)の出力に比例する出力信号が発生する。また、定常動作時はパルス幅検知回路(52)の出力信号の電圧レベルが高(Ｈ)レベル一定であるから、周波数可変回路(53)は一定の電圧レベルの出力信号を発生する。
【００１６】
周波数設定回路(54)は、周波数可変回路(53)と図示しない制御回路(10)の発振回路との間に接続され且つ周波数可変回路(53)の出力により抵抗値が変化する抵抗素子としての発振周波数設定用トランジスタ(64)と容量素子としての発振周波数設定用コンデンサ(65)との直列回路を備えている。これにより、発振周波数設定用トランジスタ(64)は、ベース端子に付与される周波数可変回路(53)の出力信号の電圧レベルが高いときはコレクタ−エミッタ端子間の抵抗値が低くなり、逆に低いときはコレクタ−エミッタ端子間の抵抗値が高くなる。したがって、周波数可変回路(53)の出力信号により発振周波数設定用トランジスタ(64)のコレクタ−エミッタ端子間の抵抗値を変化させることにより、制御回路(10)の発振回路から出力される三角波信号の周波数が連続的に変化するので、過電流動作時に制御回路(10)の発振周波数を任意に可変することができる。また、定常動作時は周波数可変回路(53)から一定の電圧レベルの信号が入力され、発振周波数設定用トランジスタ(64)のコレクタ−エミッタ端子間が開放状態となるので、制御回路(10)の発振回路から出力される三角波信号の周波数が一定となり、制御回路(10)の発振周波数を固定することができる。
【００１７】
図１に示す構成において、過負荷又は出力端子の短絡等により負荷インピーダンスが著しく低下すると、出力電圧検出回路(9)を構成するフォトカプラ(15)の発光部(15a)の光出力が低下すると共に、受光部(15b)に流れる電流も小さくなる。このとき、過電流状態検出回路(51)内の比較器(56)の反転入力端子(-)に入力される帰還信号が高い電圧(Ｈ)レベルとなり、非反転入力端子(+)に入力される基準電源(55)の基準電圧ＶOCより高くなるため、比較器(56)から低い電圧(Ｌ)レベルの過電流状態検出信号が出力され、ダイオード(66)がオフ状態となる。一方、図２(Ａ)に示すように、電流検出用抵抗(11)により検出されるトランス(2)の１次側に流れる電流ＩAが増加し、電流ＩAの最大値が過電流状態検出レベルに達すると、図示しない制御回路(10)内のＰＷＭ回路からＭＯＳ-ＦＥＴ(3)のゲート端子に低い電圧(Ｌ)レベルのオン・オフ信号が付与され、ＭＯＳ-ＦＥＴ(3)がオン状態からオフ状態となる。
【００１８】
制御回路(10)から出力されるオン・オフ信号は、パルス幅検知回路(52)内のダイオード(57)に付与され、直列抵抗(58)を介して平滑回路(61)を構成するコンデンサ(59)を充電する。このとき、ダイオード(66)がオフ状態にあるので、平滑回路(61)のコンデンサ(59)は制御回路(10)のオン・オフ信号のオンパルス幅に比例する電圧まで充電される。これにより、制御回路(10)のオン・オフ信号のパルス幅の平均値がパルス幅検知回路(52)から出力される。
【００１９】
パルス幅検知回路(52)の出力信号は、周波数可変回路(53)を構成する演算増幅器(63)の反転入力端子(-)に入力され、非反転入力端子(+)に入力される基準電源(62)の基準電圧ＶTMINとの差電圧に比例した信号が出力される。これにより、パルス幅検知回路(52)の出力信号の電圧レベルが基準電圧ＶTMIN以下になると、周波数可変回路(53)からパルス幅検知回路(52)の出力電圧に比例する信号が出力される。ここで、基準電源(62)の基準電圧ＶTMINは、ＭＯＳ-ＦＥＴ(3)のゲート端子に付与されるオン・オフ信号のオンパルス幅が図２(Ａ)に示す最小値ＴMINであるときのパルス幅検知回路(52)の出力電圧に略等しくなるように設定される。
【００２０】
周波数可変回路(53)の出力信号は、周波数設定回路(54)を構成する発振周波数設定用トランジスタ(64)のベース端子に付与され、この信号の電圧レベルの変化に従って発振周波数設定用トランジスタ(64)のコレクタ−エミッタ端子間の抵抗値が変化する。これにより、制御回路(10)内の図示しない発振回路から出力される三角波信号の周波数が連続的に減少し、ＭＯＳ-ＦＥＴ(3)のゲート端子に付与するオン・オフ信号のオンパルスの発生間隔が連続的に長くなるので、ＭＯＳ-ＦＥＴ(3)のオフ期間が逐次長くなって行く。これに伴って、トランス(2)の１次側に流れる電流ＩAがゼロとなる期間が図２(Ａ)に示すように逐次長くなるので、トランス(2)の２次側の還流ダイオード(6)に電流ＩBが流れる期間が図２(Ｂ)に示すように逐次長くなる。よって、整流平滑回路(4)の出力電圧ＶOの減少に伴って出力電流ＩOの増加が抑制されるので、過電流動作時の出力垂下特性が図３に示すように垂直に出力が垂下する定電流特性に近づいて行く。
【００２１】
また、定常動作時は、過電流状態検出回路(51)内の比較器(56)の反転入力端子(-)に入力される信号の電圧レベルが非反転入力端子(+)に入力される基準電源(55)の基準電圧ＶOCより低いため、比較器(56)から高い電圧(Ｈ)レベルの信号が出力され、ダイオード(66)を介してパルス幅検知回路(52)内の平滑回路(61)に付与される。これにより、平滑回路(61)のコンデンサ(59)が高い電圧(Ｈ)レベルまで充電され、高(Ｈ)レベル一定の電圧信号がパルス幅検知回路(52)から出力される。したがって、周波数可変回路(53)から一定の電圧レベルの信号が出力され、周波数設定回路(54)内の発振周波数設定用トランジスタ(64)のコレクタ−エミッタ端子間が開放状態となるので、制御回路(10)の図示しない発振回路から出力される三角波信号の周波数が一定となり、制御回路(10)の発振周波数が固定される。なお、図１に示すスイッチング電源装置の基本的な動作は、図６に示す従来の場合と略同様であるので、説明は省略する。
【００２２】
本実施の形態では、過電流状態検出時にＭＯＳ-ＦＥＴ(3)のオフ期間が連続的に長くなり、ＭＯＳ-ＦＥＴ(3)のオンデューティ、即ちＭＯＳ-ＦＥＴ(3)のオン・オフ１周期間に対するオン期間の割合が小さくなるので、過電流動作時の整流平滑回路(4)の出力電圧ＶOの減少に伴う出力電流ＩOの増加が抑制される。したがって、過電流動作時の出力垂下特性が定電流に近い特性に改善され、出力端子に接続される電子機器等の負荷の過電流による破壊を防止することができる。また、周波数可変回路(53)は過電流状態検出回路(51)が過電流を検出しないときに一定の電圧レベルの信号を出力し、周波数設定回路(54)は周波数可変回路(53)の出力信号により発振周波数設定用トランジスタ(64)のコレクタ-エミッタ端子間を開放状態にして制御回路(10)の発振回路の発振周波数を一定値に固定するので、定常動作時にＭＯＳ-ＦＥＴ(3)を一定の周波数でオン・オフ動作させることができる。
【００２３】
図１に示す実施の形態は変更が可能である。例えば図４に示す実施の形態のスイッチング電源装置は、直流電源(1)の電圧に比例した出力信号を電流検出用抵抗(11)に付与する補正回路(67)を直流電源(1)と電流検出用抵抗(11)との間に接続したものである。その他の構成は、図１に示す実施の形態と略同様である。
【００２４】
図１に示すスイッチング電源装置では、直流電源(1)に入力される交流電源の電圧ＶACが例えば定格１００[Ｖ]に対して最小９０[Ｖ]から最大１１０[Ｖ]まで変動する場合、電流検出用抵抗(11)の抵抗値が一定であるのに対してトランス(2)の１次側に流れる電流ＩAは直流電源(1)の出力電圧に反比例して変化するため、負荷状態が一定であるときに電流検出用抵抗(11)の検出電圧が直流電源(1)の出力電圧によって変化する。また、制御回路(10)から出力されるオン・オフ信号のオンパルス幅は負荷電力及び直流電源(1)の出力電圧によって変化するため、直流電源(1)の出力電圧の変化によって制御回路(10)内の発振回路の発振周波数の制御量が変動する。このため、図１に示すスイッチング電源装置の出力垂下特性の垂下点が図５に示すように変動する。
【００２５】
そこで、図４に示すスイッチング電源装置では、補正回路(67)により直流電源(1)の電圧に比例した出力信号を電流検出用抵抗(11)に付与することにより、直流電源(1)の出力電圧の変動による制御回路(10)内の発振周波数の制御量の変動が補正されるので、入力電圧の変動による過電流時での出力垂下特性の垂下点の変動を抑制することができる。
【００２６】
本発明の実施態様は前記の各実施の形態に限定されず、更に種々の変更が可能である。例えば、上記の各実施の形態では周波数可変回路(53)の出力によりコレクタ−エミッタ端子間の抵抗値が変化する発振周波数設定用トランジスタ(64)と発振周波数設定用コンデンサ(65)との直列回路を備えた周波数設定回路(54)を使用した形態を示したが、周波数可変回路(53)の出力により静電容量が変化する可変容量ダイオード（バリキャップ）等の可変容量素子と抵抗値が固定された固定抵抗との直列回路を備えた周波数設定回路(54)を使用しても同様の作用効果が得られる。また、周波数設定回路(54)を構成する抵抗素子(64)の抵抗値及び容量素子(65)の静電容量の双方を周波数可変回路(53)の出力により変化させてもよい。また、上記の各実施の形態ではスイッチング素子としてＭＯＳ-ＦＥＴを使用した形態を示したが、バイポーラトランジスタ、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、Ｊ-ＦＥＴ（接合型電界効果トランジスタ）又はサイリスタ等もスイッチング素子として使用することが可能である。
【００２７】
【発明の効果】
本発明によれば、過電流動作時にスイッチング素子のスイッチング周波数を連続的に低下させ、オフ期間を延長してオンデューティを減少させることにより、出力電流の増加を抑制して出力垂下特性を改善できるので、出力端子に接続される電子機器等の負荷の過電流による破壊を防止することが可能となる。また、定常動作時ではスイッチング素子を一定の周波数でオン・オフ動作させることができるので、安定した出力を得ることが可能である。
【図面の簡単な説明】
【図１】 本発明によるスイッチング電源装置の一実施の形態を示す電気回路図
【図２】 過電流動作時に図１の各部に流れる電流を示す波形図
【図３】 図１の出力垂下特性を示すグラフ
【図４】 図１の変更実施の形態を示す電気回路図
【図５】 入力電圧が変動する場合の図１の出力垂下特性を示すグラフ
【図６】 従来のスイッチング電源装置を示す電気回路図
【図７】 過電流動作時に図６の各部に流れる電流を示す波形図
【図８】 図６の出力垂下特性を示すグラフ
【符号の説明】
(1)・・直流電源、 (1a)・・整流ブリッジ回路、 (1b)・・平滑コンデンサ、 (2)・・トランス、 (2a)・・１次巻線、 (2b)・・２次巻線、 (3)・・ＭＯＳ-ＦＥＴ（スイッチング素子）、 (4)・・整流平滑回路、 (5)・・整流ダイオード、 (6)・・還流ダイオード、 (7)・・リアクトル、 (8)・・平滑コンデンサ、 (9)・・出力電圧検出回路、 (10)・・制御回路、 (10a)・・発振回路（発振手段）、 (10b)・・ＰＷＭ回路、 (11)・・電流検出用抵抗（電流検出手段）、 (12)・・発振周波数設定用抵抗、 (13)・・発振周波数設定用コンデンサ、 (14)・・低域通過型フィルタ回路、 (15)・・フォトカプラ、 (15a)・・発光部、 (15b)・・受光部、 (51)・・過電流状態検出回路、 (52)・・パルス幅検知回路、 (53)・・周波数可変回路、 (54)・・周波数設定回路、 (55)・・基準電源、 (56)・・比較器、 (57)・・ダイオード、 (58)・・直列抵抗、 (59)・・コンデンサ、 (60)・・抵抗、 (61)・・平滑回路、 (62)・・基準電源、 (63)・・演算増幅器、 (64)・・発振周波数設定用トランジスタ（抵抗素子）、 (65)・・発振周波数設定用コンデンサ（容量素子）、 (66)・・ダイオード、 (67)・・補正回路
【発明の属する技術分野】
本発明はスイッチング電源装置、特に過電流動作時での出力電流の増加を抑制して出力垂下特性を改善できるスイッチング電源装置に属する。
【０００２】
【従来の技術】
従来から一般的に広く使用されているフォワード型のスイッチング電源装置を図６に示す。図６に示すスイッチング電源装置は、交流電圧ＶACを発生する交流電源に接続され且つ整流ブリッジ回路(1a)及び平滑コンデンサ(1b)で構成された直流電源(1)と、１次巻線(2a)及び２次巻線(2b)を有するトランス(2)と、スイッチング素子としてのＭＯＳ-ＦＥＴ（ＭＯＳ型電界効果トランジスタ）(3)と、トランス(2)の２次巻線(2b)に接続された整流平滑回路(4)と、整流平滑回路(4)の出力側に接続された出力電圧検出回路(9)と、出力電圧検出回路(9)の出力信号を受信して整流平滑回路(4)の出力電圧ＶOが一定レベルとなるようにＭＯＳ-ＦＥＴ(3)のゲート端子にオン・オフ信号を付与する制御回路(10)と、ＭＯＳ-ＦＥＴ(3)に流れる電流ＩAを検出する電流検出手段としての電流検出用抵抗(11)とを備えている。トランス(2)の１次巻線(2a)及びＭＯＳ-ＦＥＴ(3)は直流電源(1)に対して直列に接続される。整流平滑回路(4)は、整流ダイオード(5)、還流ダイオード(6)、リアクトル(7)及び平滑コンデンサ(8)から構成され、トランス(2)の２次巻線(2b)に誘起された電圧を整流平滑して直流出力電圧ＶOを発生する。制御回路(10)は、外付けされた発振周波数設定用抵抗(12)及び発振周波数設定用コンデンサ(13)の定数により決定される周波数の三角波信号を発生する発振回路(10a)と、電流検出用抵抗(11)から低域通過型フィルタ回路(14)を介して入力されるトランス(2)の１次側に流れる電流ＩAの検出信号と出力電圧検出回路(9)からフォトカプラ(15)の発光部(15a)及び受光部(15b)を介して入力される出力電圧ＶOの検出信号とを発振回路(10a)の三角波信号と比較することによりデューティ比が変化するＰＷＭ（パルス幅変調）信号を形成してＭＯＳ-ＦＥＴ(3)のゲート端子に付与するオン・オフ信号を発生するＰＷＭ回路(10b)とを備えている。また、ＰＷＭ回路(10b)は、電流検出用抵抗(11)により検出されたトランス(2)の１次側に流れる電流ＩAの検出電圧レベルが過電流状態検出の電圧レベル以上になったとき、低い電圧(Ｌ)レベルのオン・オフ信号を出力してＭＯＳ-ＦＥＴ(3)をオフ状態にし、ＭＯＳ-ＦＥＴ(3)に流れる電流ＩAを制限する。
【０００３】
図６に示すスイッチング電源装置の動作は以下の通りである。制御回路(10)内のＰＷＭ回路(10b)からＭＯＳ-ＦＥＴ(3)のゲート端子に高い電圧(Ｈ)レベルのオン・オフ信号が付与されると、ＭＯＳ-ＦＥＴ(3)がオフ状態からオン状態となり、直流電源(1)からトランス(2)の１次巻線(2a)及びＭＯＳ-ＦＥＴ(3)に電流ＩAが流れ、２次巻線(2b)にトランス(2)の巻線比に比例する電圧が誘起される。このとき、トランス(2)の２次巻線(2b)に発生する電圧により整流ダイオード(5)が順方向にバイアスされて導通状態となるので、２次巻線(2b)、整流ダイオード(5)、リアクトル(7)及び平滑コンデンサ(8)の経路で電流が流れ、リアクトル(7)にエネルギが蓄積される。次に、制御回路(10)内のＰＷＭ回路(10b)からＭＯＳ-ＦＥＴ(3)のゲート端子に低い電圧(Ｌ)レベルのオン・オフ信号が付与され、ＭＯＳ-ＦＥＴ(3)がオン状態からオフ状態になると、トランス(2)の１次側に電流ＩAが流れなくなり、トランス(2)の１次側から２次側への電力の伝達が停止する。このとき、トランス(2)の２次巻線(2b)に逆起電力が発生し、整流ダイオード(5)が逆方向にバイアスされて非導通状態になると共に、還流ダイオード(6)が順方向にバイアスされて導通状態となる。これと同時に、リアクトル(7)に逆起電力が発生し、リアクトル(7)から平滑コンデンサ(8)及び還流ダイオード(6)の経路でトランス(2)の２次側に電流ＩBが流れる。以上の動作が交互に繰り返されることにより、トランス(2)の１次側の電流ＩA及び２次側の電流ＩBがそれぞれ図７(Ａ)及び(Ｂ)に示すように流れ、整流平滑回路(4)の平滑コンデンサ(8)の両端から一定値の直流出力電圧ＶOが発生する。
【０００４】
整流平滑回路(4)の平滑コンデンサ(8)の両端に発生する直流出力電圧ＶOは、出力電圧検出回路(9)により検出され、フォトカプラ(15)の発光部(15a)及び受光部(15b)を介して制御回路(10)内のＰＷＭ回路(10b)に入力される。これと同時に、ＭＯＳ-ＦＥＴ(3)に流れる電流ＩAは、電流検出用抵抗(11)により電圧信号に変換され、更に低域通過型フィルタ回路(14)により突入電流やノイズによるスパイク状の電圧成分が除去されて制御回路(10)内のＰＷＭ回路(10b)に入力される。一方、制御回路(10)内の発振回路(10a)は、外付けの発振周波数設定用抵抗(12)及び発振周波数設定用コンデンサ(13)の定数を適宜選択することにより予め設定された発振周波数の三角波信号を発生し、ＰＷＭ回路(10b)に付与する。これにより、ＰＷＭ回路(10b)は、電流検出用抵抗(11)から低域通過型フィルタ回路(14)を介して入力された１次側電流ＩAの検出信号と出力電圧検出回路(9)からフォトカプラ(15)を介して入力された直流出力電圧ＶOの検出信号とを発振回路(10a)の三角波信号と比較し、デューティ比が変化するＰＷＭ信号を形成する。このＰＷＭ信号は、スイッチング周波数が一定でオン幅が変化するオン・オフ信号としてＭＯＳ-ＦＥＴ(3)のゲート端子に付与される。以上の動作によって、整流平滑回路(4)から出力される直流出力電圧ＶOが一定に保持される。
【０００５】
過負荷又は出力端子の短絡等により、ＭＯＳ-ＦＥＴ(3)に流れる電流ＩAが増加し、電流検出用抵抗(11)の検出電圧のレベルが過電流状態検出の電圧レベル以上になると、制御回路(10)内のＰＷＭ回路(10b)からＭＯＳ-ＦＥＴ(3)のゲート端子に低い電圧(Ｌ)レベルのオン・オフ信号が付与され、ＭＯＳ-ＦＥＴ(3)がオフ状態となる。これにより、ＭＯＳ-ＦＥＴ(3)に流れる電流ＩAが制限されるので、過電流によるＭＯＳ-ＦＥＴ(3)の破壊を防止することができる。
【０００６】
【発明が解決しようとする課題】
図６に示す従来のスイッチング電源装置では、図７(Ａ)に示すようにトランス(2)の１次側に流れる電流ＩAの最大値が過電流状態検出レベルに達すると、制御回路(10)によりＭＯＳ-ＦＥＴ(3)が強制的にオフ状態となり、ＭＯＳ-ＦＥＴ(3)のオン期間が絞られるため、整流平滑回路(4)から出力される直流出力電圧ＶOが制限される。しかしながら、過電流動作時では出力電圧検出回路(9)から制御回路(10)に入力される帰還信号が高い電圧(Ｈ)レベルの信号となるので、電流ＩAの最大値が過電流状態検出レベルに達するまでの間、制御回路(10)からＭＯＳ-ＦＥＴ(3)のゲート端子にオン・オフ信号が付与され続ける。また、制御回路(10)の応答時間以下にオン・オフ信号のパルス幅を絞ることができないため、１次側の電流ＩAの最大値が図７(Ａ)に示すように増加すると共に２次側の電流ＩBも図７(Ｂ)に示すように増加するので、出力電流ＩOの平均値が増加する。一方、制御回路(10)により制限されるのはトランス(2)の２次側の出力電力のみであるから、出力垂下特性が図８に示すように出力電圧ＶOの低下に伴って出力電流ＩOが増加するヘの字形状の定電力特性となる。したがって、過電流動作時に出力電圧ＶOの低下に反比例して出力電流ＩOが増加し、出力端子に接続された電子機器等の負荷が破壊されることがあった。
【０００７】
そこで、本発明は過電流動作時での出力電流の増加を抑制して出力垂下特性を改善できるスイッチング電源装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明によるスイッチング電源装置は、直流電源(1)に直列に接続されたトランス(2)の１次巻線(2a)及びスイッチング素子(3)と、トランス(2)の２次巻線(2b)に接続された整流平滑回路(4)と、整流平滑回路(4)の出力側に接続された出力電圧検出回路(9)と、出力電圧検出回路(9)の出力を受信して整流平滑回路(4)の出力電圧が一定レベルとなるようにスイッチング素子(3)の制御端子にオン・オフ信号を付与する発振手段を有する制御回路(10)とを備え、出力電圧検出回路(9)から制御回路(10)に入力される帰還信号が所定の電圧レベルとなったときに過電流状態検出信号を出力する過電流状態検出回路(51)と、過電流状態検出回路(51)が過電流状態検出信号を出力したときに制御回路(10)からスイッチング素子(3)の制御端子に付与されるオン・オフ信号のパルス幅に比例する出力を発生するパルス幅検知回路(52)と、パルス幅検知回路(52)の出力に比例する出力を発生する周波数可変回路(53)と、周波数可変回路(53)の出力により制御回路(10)の発振手段の発振周波数を決定する周波数設定回路(54)とを備えている。過電流状態検出回路(51)が過電流状態検出信号を出力しているとき、周波数設定回路(54)は、周波数可変回路(53)の出力に応じて制御回路(10)の発振手段の発振周波数を連続的に可変し、過電流状態検出回路(51)が過電流状態検出信号を出力していないとき、周波数設定回路(54)は、制御回路(10)の発振手段(10a)の発振周波数を一定値に固定する。
【０００９】
過電流状態検出回路(51)が過電流状態検出信号を発生したとき、パルス幅検知回路(52)はオン・オフ信号のパルス幅に比例する出力を発生し、周波数可変回路(53)はパルス幅検知回路(52)の出力に比例する出力を発生するので、周波数設定回路(54)は発振周波数を連続して減少させ、制御回路(10)の発振手段からスイッチング素子(3)の制御端子に付与するオン・オフ信号のパルスの発生間隔を連続的に長くする。これにより、スイッチング素子(3)のオフ期間が長くなり、スイッチング素子(3)のオンデューティ、即ちスイッチング素子(3)のオン・オフ１周期間に対するオン期間の割合が小さくなるので、過電流動作時の整流平滑回路(4)の出力電圧の減少に伴う出力電流の増加が抑制され、過電流動作時の出力垂下特性を定電流又はフの字形状の垂下特性に近づけて改善することができる。
【００１０】
本発明の一実施の形態では、周波数可変回路(53)は過電流状態検出回路(51)が過電流状態を検出しないときに一定レベルの出力を発生し、周波数設定回路(54)は周波数可変回路(53)の一定レベルの出力により制御回路(10)の発振手段の発振周波数を一定値に固定するので、定常動作時においてスイッチング素子(3)を一定の周波数でオン・オフ動作させることができる。また、パルス幅検知回路(52)は、スイッチング素子(3)の制御端子と制御回路(10)の出力端子との接続点に接続された整流素子(57)と、整流素子(57)と周波数可変回路(53)の入力端子との間に接続された平滑回路(61)とを備えているので、スイッチング素子(3)の制御端子に付与するオン・オフ信号を整流素子(57)を介して平滑回路(61)に送出し、平滑回路(61)はオンパルス幅が広いときは高い値、狭いときは低い値として線形的（リニア）に検出し、パルス幅の平均値を出力することができる。更に、周波数設定回路(54)は、周波数可変回路(53)と制御回路(10)の発振手段との間に接続された抵抗素子(64)及び容量素子(65)の直列回路を有し、周波数可変回路(53)の出力により抵抗素子(64)の抵抗値及び容量素子(65)の静電容量の何れか一方又は双方が変化するので、制御回路(10)の発振周波数を任意に可変することができる。
【００１１】
また、本発明の他の実施の形態では、スイッチング素子(3)に流れる電流(IA)を検出する電流検出手段(11)と、直流電源(1)と電流検出手段(11)との間に接続され且つ直流電源(1)の電圧に比例した出力信号を電流検出手段(11)に付与する補正回路(67)とを備え、制御回路(10)は電流検出手段(11)の検出電流(IA)が制限電流値を超えたときにオン・オフ信号の出力を停止する。補正回路(67)により直流電源(1)の電圧に比例した出力信号が電流検出手段(11)に付与され、入力電圧の変動による制御回路(10)の発振周波数の制御量の変動が補正されるので、入力電圧の変動による過電流時での出力垂下特性の垂下点の変動を抑制できる。
【００１２】
【発明の実施の形態】
以下、本発明によるスイッチング電源装置の一実施の形態を図１〜図３に基づいて説明する。但し、これらの図面では図６〜図８と実質的に同一の箇所には同一の符号を付し、その説明を省略する。
本実施の形態のスイッチング電源装置は、図１に示すように、出力電圧検出回路(9)からフォトカプラ(15)を介して制御回路(10)の帰還入力端子(FB)に入力される帰還信号が高い電圧(Ｈ)レベルとなったときに過電流状態検出信号を出力する過電流状態検出回路(51)と、過電流状態検出回路(51)が過電流状態検出信号を出力したときに制御回路(10)からＭＯＳ-ＦＥＴ(3)のゲート端子に付与されるオン・オフ信号のパルス幅に比例する出力を発生するパルス幅検知回路(52)と、パルス幅検知回路(52)の出力がオン・オフ信号の最小パルス幅ＴMINを規定する基準電圧ＶTMIN以下となったときにパルス幅検知回路(52)の出力に比例する出力を発生する周波数可変回路(53)と、周波数可変回路(53)の出力により制御回路(10)の発振回路の発振周波数を決定する周波数設定回路(54)とを備えている。その他の構成は、図６に示す従来のスイッチング電源装置と略同様である。また、図１に示す制御回路(10)の内部構成は図６に示すものと略同様であるため、図示は省略する。
【００１３】
過電流状態検出回路(51)は、過電流状態を規定する基準電圧ＶOCを発生する基準電源(55)と、制御回路(10)の帰還入力端子(FB)に入力される帰還信号の電圧レベルと基準電源(55)の基準電圧ＶOCのレベルとを比較して帰還信号の電圧レベルが基準電圧ＶOCより高くなったときに低い電圧(Ｌ)レベルの出力信号を発生する比較器(56)とを備えている。即ち、過電流動作時は出力電圧検出回路(9)からフォトカプラ(15)を介して制御回路(10)の帰還入力端子(FB)に入力される帰還信号が高い電圧(Ｈ)レベルとなり、基準電源(55)の基準電圧ＶOCより高くなるので、過電流状態検出回路(51)は低い電圧(Ｌ)レベルの過電流状態検出信号を出力する。また、定常動作時は出力電圧検出回路(9)からフォトカプラ(15)を介して制御回路(10)の帰還入力端子(FB)に入力される帰還信号の電圧レベルが基準電源(55)の基準電圧ＶOCより低くなるので、過電流状態検出回路(51)は高い電圧(Ｈ)レベルの信号を出力する。
【００１４】
パルス幅検知回路(52)は、ＭＯＳ-ＦＥＴ(3)のゲート端子と制御回路(10)の出力端子との接続点に接続された整流素子としてのダイオード(57)と、ダイオード(57)と周波数可変回路(53)の入力端子との間に直列抵抗(58)を介して接続されたコンデンサ(59)と抵抗(60)との並列回路から成る平滑回路(61)とを備えている。これにより、ＭＯＳ-ＦＥＴ(3)のゲート端子に付与されるオン・オフ信号のオンパルス幅が広いときは、ダイオード(57)及び直列抵抗(58)を介して平滑回路(61)のコンデンサ(59)が長時間に亘り充電されるので、コンデンサ(59)の電圧が高くなる。逆に、ＭＯＳ-ＦＥＴ(3)のゲート端子に付与されるオン・オフ信号のオンパルス幅が狭いときは、ダイオード(57)及び直列抵抗(58)を介して平滑回路(61)のコンデンサ(59)が比較的短時間で充電されるので、コンデンサ(59)の電圧が低くなる。したがって、過電流動作時にＭＯＳ-ＦＥＴ(3)のゲート端子に付与されるオン・オフ信号をダイオード(57)及び直列抵抗(58)を介して平滑回路(61)に送出し、平滑回路(61)はオンパルス幅が広いときは高い値、狭いときは低い値として線形的（リニア）に検出し、オン・オフ信号のパルス幅の平均値を出力することができる。また、定常動作時には過電流状態検出回路(51)から出力される高い電圧(Ｈ)レベルの信号により、ダイオード(66)を介して平滑回路(61)のコンデンサ(59)が高い電圧(Ｈ)レベルまで充電されるので、高(Ｈ)レベル一定の電圧信号を出力することができる。
【００１５】
周波数可変回路(53)は、ＭＯＳ-ＦＥＴ(3)のゲート端子に付与するオン・オフ信号の最小パルス幅ＴMINを規定する基準電圧ＶTMINを発生する基準電源(62)と、パルス幅検知回路(52)の出力信号の電圧レベルと基準電源(62)の基準電圧ＶTMINとの差電圧に比例した信号を出力する演算増幅器(63)とを備えている。これにより、過電流動作時でパルス幅検知回路(52)の出力信号の電圧レベルが基準電圧ＶTMIN以下になると、周波数可変回路(53)からパルス幅検知回路(52)の出力に比例する出力信号が発生する。また、定常動作時はパルス幅検知回路(52)の出力信号の電圧レベルが高(Ｈ)レベル一定であるから、周波数可変回路(53)は一定の電圧レベルの出力信号を発生する。
【００１６】
周波数設定回路(54)は、周波数可変回路(53)と図示しない制御回路(10)の発振回路との間に接続され且つ周波数可変回路(53)の出力により抵抗値が変化する抵抗素子としての発振周波数設定用トランジスタ(64)と容量素子としての発振周波数設定用コンデンサ(65)との直列回路を備えている。これにより、発振周波数設定用トランジスタ(64)は、ベース端子に付与される周波数可変回路(53)の出力信号の電圧レベルが高いときはコレクタ−エミッタ端子間の抵抗値が低くなり、逆に低いときはコレクタ−エミッタ端子間の抵抗値が高くなる。したがって、周波数可変回路(53)の出力信号により発振周波数設定用トランジスタ(64)のコレクタ−エミッタ端子間の抵抗値を変化させることにより、制御回路(10)の発振回路から出力される三角波信号の周波数が連続的に変化するので、過電流動作時に制御回路(10)の発振周波数を任意に可変することができる。また、定常動作時は周波数可変回路(53)から一定の電圧レベルの信号が入力され、発振周波数設定用トランジスタ(64)のコレクタ−エミッタ端子間が開放状態となるので、制御回路(10)の発振回路から出力される三角波信号の周波数が一定となり、制御回路(10)の発振周波数を固定することができる。
【００１７】
図１に示す構成において、過負荷又は出力端子の短絡等により負荷インピーダンスが著しく低下すると、出力電圧検出回路(9)を構成するフォトカプラ(15)の発光部(15a)の光出力が低下すると共に、受光部(15b)に流れる電流も小さくなる。このとき、過電流状態検出回路(51)内の比較器(56)の反転入力端子(-)に入力される帰還信号が高い電圧(Ｈ)レベルとなり、非反転入力端子(+)に入力される基準電源(55)の基準電圧ＶOCより高くなるため、比較器(56)から低い電圧(Ｌ)レベルの過電流状態検出信号が出力され、ダイオード(66)がオフ状態となる。一方、図２(Ａ)に示すように、電流検出用抵抗(11)により検出されるトランス(2)の１次側に流れる電流ＩAが増加し、電流ＩAの最大値が過電流状態検出レベルに達すると、図示しない制御回路(10)内のＰＷＭ回路からＭＯＳ-ＦＥＴ(3)のゲート端子に低い電圧(Ｌ)レベルのオン・オフ信号が付与され、ＭＯＳ-ＦＥＴ(3)がオン状態からオフ状態となる。
【００１８】
制御回路(10)から出力されるオン・オフ信号は、パルス幅検知回路(52)内のダイオード(57)に付与され、直列抵抗(58)を介して平滑回路(61)を構成するコンデンサ(59)を充電する。このとき、ダイオード(66)がオフ状態にあるので、平滑回路(61)のコンデンサ(59)は制御回路(10)のオン・オフ信号のオンパルス幅に比例する電圧まで充電される。これにより、制御回路(10)のオン・オフ信号のパルス幅の平均値がパルス幅検知回路(52)から出力される。
【００１９】
パルス幅検知回路(52)の出力信号は、周波数可変回路(53)を構成する演算増幅器(63)の反転入力端子(-)に入力され、非反転入力端子(+)に入力される基準電源(62)の基準電圧ＶTMINとの差電圧に比例した信号が出力される。これにより、パルス幅検知回路(52)の出力信号の電圧レベルが基準電圧ＶTMIN以下になると、周波数可変回路(53)からパルス幅検知回路(52)の出力電圧に比例する信号が出力される。ここで、基準電源(62)の基準電圧ＶTMINは、ＭＯＳ-ＦＥＴ(3)のゲート端子に付与されるオン・オフ信号のオンパルス幅が図２(Ａ)に示す最小値ＴMINであるときのパルス幅検知回路(52)の出力電圧に略等しくなるように設定される。
【００２０】
周波数可変回路(53)の出力信号は、周波数設定回路(54)を構成する発振周波数設定用トランジスタ(64)のベース端子に付与され、この信号の電圧レベルの変化に従って発振周波数設定用トランジスタ(64)のコレクタ−エミッタ端子間の抵抗値が変化する。これにより、制御回路(10)内の図示しない発振回路から出力される三角波信号の周波数が連続的に減少し、ＭＯＳ-ＦＥＴ(3)のゲート端子に付与するオン・オフ信号のオンパルスの発生間隔が連続的に長くなるので、ＭＯＳ-ＦＥＴ(3)のオフ期間が逐次長くなって行く。これに伴って、トランス(2)の１次側に流れる電流ＩAがゼロとなる期間が図２(Ａ)に示すように逐次長くなるので、トランス(2)の２次側の還流ダイオード(6)に電流ＩBが流れる期間が図２(Ｂ)に示すように逐次長くなる。よって、整流平滑回路(4)の出力電圧ＶOの減少に伴って出力電流ＩOの増加が抑制されるので、過電流動作時の出力垂下特性が図３に示すように垂直に出力が垂下する定電流特性に近づいて行く。
【００２１】
また、定常動作時は、過電流状態検出回路(51)内の比較器(56)の反転入力端子(-)に入力される信号の電圧レベルが非反転入力端子(+)に入力される基準電源(55)の基準電圧ＶOCより低いため、比較器(56)から高い電圧(Ｈ)レベルの信号が出力され、ダイオード(66)を介してパルス幅検知回路(52)内の平滑回路(61)に付与される。これにより、平滑回路(61)のコンデンサ(59)が高い電圧(Ｈ)レベルまで充電され、高(Ｈ)レベル一定の電圧信号がパルス幅検知回路(52)から出力される。したがって、周波数可変回路(53)から一定の電圧レベルの信号が出力され、周波数設定回路(54)内の発振周波数設定用トランジスタ(64)のコレクタ−エミッタ端子間が開放状態となるので、制御回路(10)の図示しない発振回路から出力される三角波信号の周波数が一定となり、制御回路(10)の発振周波数が固定される。なお、図１に示すスイッチング電源装置の基本的な動作は、図６に示す従来の場合と略同様であるので、説明は省略する。
【００２２】
本実施の形態では、過電流状態検出時にＭＯＳ-ＦＥＴ(3)のオフ期間が連続的に長くなり、ＭＯＳ-ＦＥＴ(3)のオンデューティ、即ちＭＯＳ-ＦＥＴ(3)のオン・オフ１周期間に対するオン期間の割合が小さくなるので、過電流動作時の整流平滑回路(4)の出力電圧ＶOの減少に伴う出力電流ＩOの増加が抑制される。したがって、過電流動作時の出力垂下特性が定電流に近い特性に改善され、出力端子に接続される電子機器等の負荷の過電流による破壊を防止することができる。また、周波数可変回路(53)は過電流状態検出回路(51)が過電流を検出しないときに一定の電圧レベルの信号を出力し、周波数設定回路(54)は周波数可変回路(53)の出力信号により発振周波数設定用トランジスタ(64)のコレクタ-エミッタ端子間を開放状態にして制御回路(10)の発振回路の発振周波数を一定値に固定するので、定常動作時にＭＯＳ-ＦＥＴ(3)を一定の周波数でオン・オフ動作させることができる。
【００２３】
図１に示す実施の形態は変更が可能である。例えば図４に示す実施の形態のスイッチング電源装置は、直流電源(1)の電圧に比例した出力信号を電流検出用抵抗(11)に付与する補正回路(67)を直流電源(1)と電流検出用抵抗(11)との間に接続したものである。その他の構成は、図１に示す実施の形態と略同様である。
【００２４】
図１に示すスイッチング電源装置では、直流電源(1)に入力される交流電源の電圧ＶACが例えば定格１００[Ｖ]に対して最小９０[Ｖ]から最大１１０[Ｖ]まで変動する場合、電流検出用抵抗(11)の抵抗値が一定であるのに対してトランス(2)の１次側に流れる電流ＩAは直流電源(1)の出力電圧に反比例して変化するため、負荷状態が一定であるときに電流検出用抵抗(11)の検出電圧が直流電源(1)の出力電圧によって変化する。また、制御回路(10)から出力されるオン・オフ信号のオンパルス幅は負荷電力及び直流電源(1)の出力電圧によって変化するため、直流電源(1)の出力電圧の変化によって制御回路(10)内の発振回路の発振周波数の制御量が変動する。このため、図１に示すスイッチング電源装置の出力垂下特性の垂下点が図５に示すように変動する。
【００２５】
そこで、図４に示すスイッチング電源装置では、補正回路(67)により直流電源(1)の電圧に比例した出力信号を電流検出用抵抗(11)に付与することにより、直流電源(1)の出力電圧の変動による制御回路(10)内の発振周波数の制御量の変動が補正されるので、入力電圧の変動による過電流時での出力垂下特性の垂下点の変動を抑制することができる。
【００２６】
本発明の実施態様は前記の各実施の形態に限定されず、更に種々の変更が可能である。例えば、上記の各実施の形態では周波数可変回路(53)の出力によりコレクタ−エミッタ端子間の抵抗値が変化する発振周波数設定用トランジスタ(64)と発振周波数設定用コンデンサ(65)との直列回路を備えた周波数設定回路(54)を使用した形態を示したが、周波数可変回路(53)の出力により静電容量が変化する可変容量ダイオード（バリキャップ）等の可変容量素子と抵抗値が固定された固定抵抗との直列回路を備えた周波数設定回路(54)を使用しても同様の作用効果が得られる。また、周波数設定回路(54)を構成する抵抗素子(64)の抵抗値及び容量素子(65)の静電容量の双方を周波数可変回路(53)の出力により変化させてもよい。また、上記の各実施の形態ではスイッチング素子としてＭＯＳ-ＦＥＴを使用した形態を示したが、バイポーラトランジスタ、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、Ｊ-ＦＥＴ（接合型電界効果トランジスタ）又はサイリスタ等もスイッチング素子として使用することが可能である。
【００２７】
【発明の効果】
本発明によれば、過電流動作時にスイッチング素子のスイッチング周波数を連続的に低下させ、オフ期間を延長してオンデューティを減少させることにより、出力電流の増加を抑制して出力垂下特性を改善できるので、出力端子に接続される電子機器等の負荷の過電流による破壊を防止することが可能となる。また、定常動作時ではスイッチング素子を一定の周波数でオン・オフ動作させることができるので、安定した出力を得ることが可能である。
【図面の簡単な説明】
【図１】 本発明によるスイッチング電源装置の一実施の形態を示す電気回路図
【図２】 過電流動作時に図１の各部に流れる電流を示す波形図
【図３】 図１の出力垂下特性を示すグラフ
【図４】 図１の変更実施の形態を示す電気回路図
【図５】 入力電圧が変動する場合の図１の出力垂下特性を示すグラフ
【図６】 従来のスイッチング電源装置を示す電気回路図
【図７】 過電流動作時に図６の各部に流れる電流を示す波形図
【図８】 図６の出力垂下特性を示すグラフ
【符号の説明】
(1)・・直流電源、 (1a)・・整流ブリッジ回路、 (1b)・・平滑コンデンサ、 (2)・・トランス、 (2a)・・１次巻線、 (2b)・・２次巻線、 (3)・・ＭＯＳ-ＦＥＴ（スイッチング素子）、 (4)・・整流平滑回路、 (5)・・整流ダイオード、 (6)・・還流ダイオード、 (7)・・リアクトル、 (8)・・平滑コンデンサ、 (9)・・出力電圧検出回路、 (10)・・制御回路、 (10a)・・発振回路（発振手段）、 (10b)・・ＰＷＭ回路、 (11)・・電流検出用抵抗（電流検出手段）、 (12)・・発振周波数設定用抵抗、 (13)・・発振周波数設定用コンデンサ、 (14)・・低域通過型フィルタ回路、 (15)・・フォトカプラ、 (15a)・・発光部、 (15b)・・受光部、 (51)・・過電流状態検出回路、 (52)・・パルス幅検知回路、 (53)・・周波数可変回路、 (54)・・周波数設定回路、 (55)・・基準電源、 (56)・・比較器、 (57)・・ダイオード、 (58)・・直列抵抗、 (59)・・コンデンサ、 (60)・・抵抗、 (61)・・平滑回路、 (62)・・基準電源、 (63)・・演算増幅器、 (64)・・発振周波数設定用トランジスタ（抵抗素子）、 (65)・・発振周波数設定用コンデンサ（容量素子）、 (66)・・ダイオード、 (67)・・補正回路
Claims (4)
- 直流電源に直列に接続されたトランスの１次巻線及びスイッチング素子と、前記トランスの２次巻線に接続された整流平滑回路と、該整流平滑回路の出力側に接続された出力電圧検出回路と、該出力電圧検出回路の出力を受信して前記整流平滑回路の出力電圧が一定レベルとなるように前記スイッチング素子の制御端子にオン・オフ信号を付与する発振手段を有する制御回路とを備えたスイッチング電源装置において、
前記出力電圧検出回路から前記制御回路に入力される帰還信号が所定の電圧レベルとなったときに過電流状態検出信号を出力する過電流状態検出回路と、該過電流状態検出回路が過電流状態検出信号を出力したときに前記制御回路から前記スイッチング素子の制御端子に付与されるオン・オフ信号のパルス幅に比例する出力を発生するパルス幅検知回路と、該パルス幅検知回路の出力に比例する出力を発生する周波数可変回路と、該周波数可変回路の出力により前記制御回路の発振手段の発振周波数を決定する周波数設定回路とを備え、
前記過電流状態検出回路が過電流状態検出信号を出力しているとき、前記周波数設定回路は、前記周波数可変回路の出力に応じて前記制御回路の発振手段の発振周波数を連続的に可変し、前記過電流状態検出回路が過電流状態検出信号を出力していないとき、前記周波数設定回路は、前記制御回路の発振手段の発振周波数を一定値に固定することを特徴とするスイッチング電源装置。 - 前記パルス幅検知回路は、前記スイッチング素子の制御端子と前記制御回路の出力端子との接続点に接続された整流素子と、該整流素子と前記周波数可変回路の入力端子との間に接続された平滑回路とを備えた請求項１に記載のスイッチング電源装置。
- 前記周波数設定回路は、前記周波数可変回路と前記制御回路の発振手段との間に接続された抵抗素子及び容量素子の直列回路を有し、前記周波数可変回路の出力により前記抵抗素子の抵抗値及び前記容量素子の静電容量の何れか一方又は双方が変化する請求項１又は２に記載のスイッチング電源装置。
- 前記スイッチング素子に流れる電流を検出する電流検出手段と、前記直流電源と前記電流検出手段との間に接続され且つ前記直流電源の電圧に比例した出力信号を前記電流検出手段に付与する補正回路とを備え、前記制御回路は前記電流検出手段の検出電流が制限電流値を超えたときに前記オン・オフ信号の出力を停止する請求項１〜３の何れか１項に記載のスイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001098084A JP4662005B2 (ja) | 2001-03-30 | 2001-03-30 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001098084A JP4662005B2 (ja) | 2001-03-30 | 2001-03-30 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002300777A JP2002300777A (ja) | 2002-10-11 |
| JP4662005B2 true JP4662005B2 (ja) | 2011-03-30 |
Family
ID=18951768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001098084A Expired - Fee Related JP4662005B2 (ja) | 2001-03-30 | 2001-03-30 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4662005B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4803629B2 (ja) * | 2004-04-27 | 2011-10-26 | 東北パイオニア株式会社 | 発光ディスプレイ装置およびその駆動制御方法 |
| JP3973652B2 (ja) | 2004-05-24 | 2007-09-12 | 松下電器産業株式会社 | スイッチング電源装置 |
| DE102005058284A1 (de) * | 2005-12-06 | 2007-06-14 | Siemens Ag Österreich | Verfahren zum Betreiben eines Schaltnetzteils als Sperrwandler und Schaltnetzteil zur Durchführung des Verfahrens |
| KR100697206B1 (ko) | 2006-02-24 | 2007-03-21 | 엘지이노텍 주식회사 | 펄스 감지부가 구비되는 스위칭 모드 파워 서플라이 |
| JP4919762B2 (ja) * | 2006-10-30 | 2012-04-18 | Ｔｄｋラムダ株式会社 | 過電流保護回路 |
| JP4969204B2 (ja) * | 2006-10-31 | 2012-07-04 | Ｔｄｋラムダ株式会社 | 過電流保護回路 |
| JP6107132B2 (ja) | 2012-12-28 | 2017-04-05 | 富士電機株式会社 | スイッチング電源装置 |
| WO2019176328A1 (ja) | 2018-03-13 | 2019-09-19 | 富士電機株式会社 | 電源装置、電源制御装置、および電源制御方法 |
| CN113991992B (zh) * | 2021-10-26 | 2023-09-12 | 深圳市单源半导体有限公司 | 一种用于cot控制模式dc-dc转换器的短路保护电路和方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05336745A (ja) * | 1992-05-30 | 1993-12-17 | Tdk Corp | スイッチング電源 |
| JPH07213055A (ja) * | 1994-01-14 | 1995-08-11 | Matsushita Electric Ind Co Ltd | 直流−直流変換器 |
| JPH0866021A (ja) * | 1994-08-24 | 1996-03-08 | Star Micronics Co Ltd | スイッチング電源装置 |
-
2001
- 2001-03-30 JP JP2001098084A patent/JP4662005B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002300777A (ja) | 2002-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5230181B2 (ja) | エネルギー伝達装置およびエネルギー伝達制御用半導体装置 | |
| JP3260024B2 (ja) | 電源回路 | |
| US7511929B2 (en) | Switching power supply and semiconductor device used therefor | |
| JP5169135B2 (ja) | スイッチング電源装置 | |
| JP2808190B2 (ja) | 力率が改善された電源装置 | |
| US10630187B2 (en) | Switching power supply device and semiconductor device | |
| JP2005210759A (ja) | 共振型スイッチング電源装置 | |
| JP4363067B2 (ja) | 力率改善回路 | |
| TWI792036B (zh) | 切換式電力轉換器、及用於控制其之方法及封裝積體電路 | |
| US5216585A (en) | Switching power source device | |
| TW201005461A (en) | Voltage regulator and control method thereof | |
| JPH0546189B2 (ja) | ||
| CN110620513B (zh) | 谐振电源转换器以及用于控制谐振电源转换器的方法和集成电路控制器 | |
| JP2017229140A (ja) | 電源制御装置、半導体集積回路、および共振型コンバータ | |
| JP4662005B2 (ja) | スイッチング電源装置 | |
| JPH0345984B2 (ja) | ||
| JP2004201385A (ja) | Ｄｃ／ｄｃコンバータ回路 | |
| JP2005522177A (ja) | ライン周波数スイッチング・レギュレータ | |
| JP4730498B2 (ja) | スイッチング電源装置 | |
| EP0785611A2 (en) | Electric power apparatus | |
| JPH09504679A (ja) | スイッチモード電源 | |
| JP4212164B2 (ja) | 並列型電源装置 | |
| JP6810150B2 (ja) | スイッチング電源装置および半導体装置 | |
| JP3580491B2 (ja) | スイッチング電源装置 | |
| JP3129036B2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101001 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101208 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101221 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |