JPH05336745A - スイッチング電源 - Google Patents

Abstract

(57)【要約】 【目的】 負荷短絡時における過電流保護を確実に実行
し得るスイッチング電源を供給する。 【構成】 スイッチング変換回路１は、直流入力Ｅ1 を
スイッチングし、スイッチング出力Ｅ2 を生じる。出力
回路２はスイッチング出力Ｅ2 を直流に変換して出力す
る。過電流検出回路３は入力電流Ｉ1 または出力電流Ｉ
2 を検出して過電流検出信号Ｓ2 を出力する。制御回路
４は、スイッチング変換回路１にパルス信号Ｐ１を供給
しパルス幅制御を加えると共に、遅延回路５から停止信
号Ｓ２の入力があったときに、パルス信号Ｐ１の出力を
停止させる。遅延回路５は、パルス信号Ｐ１が入力さ
れ、かつ、過電流検出信号Ｓ１が入力されたときに、遅
延時間の計数を開始すると共に、遅延時間の間、停止信
号Ｓ２を出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、スイッチング電源に関
し、負荷短絡や過大負荷時における過電流保護を確実に
行なう技術に係る。

【０００２】

【従来の技術】この種のスイッチング電源は、スイッチ
ング素子が一定周波数のパルス信号で駆動され、パルス
信号のオン時間を制御することにより出力電圧の安定化
を図る。従って、負荷短絡が発生すると、出力電圧が降
下し、制御回路はオン時間を広げるパルス信号を出力す
るので、短絡電流を更に増加させるように作用し、回路
部品の損傷を招く。そこで、かかる過電流防止の観点か
ら、過電流検出時にオン時間を狭める技術が特開昭６１
−２４４２６９号公報に開示されている。

【０００３】

【発明が解決しようとする課題】しかしながら、従来の
スイッチング電源は、以下の問題点を有している。 （Ａ）過電流が検出されてからパルス信号のオン時間を
狭める迄の時間は必ず遅延時間を伴ない、各パルス毎の
最小オン時間中は電力が伝送される。このため、出力電
圧が低下した状態では、裾を引いた過電流垂下特性とな
る。 （Ｂ）負荷短絡中は一定周波数の各パルス毎に過電流が
流れるので、回路部品が過電流から受けるダメ−ジが大
きくなる。

【０００４】そこで、本発明の課題は、上述した従来の
問題点を解決し、負荷短絡や過大負荷時における過電流
保護を確実に行ない得るスイッチング電源を供給するこ
とである。

【０００５】

【課題解決するための手段】上述した従来の課題を解決
するため、本発明は、スイッチング変換回路と、出力回
路と、過電流検出回路と、制御回路と、遅延回路とを含
むスイッチング電源であって、前記スイッチング変換回
路は、直流入力をスイッチングし、そのスイッチング出
力を生じるものであり、前記出力回路は、前記スイッチ
ング変換回路の後段に接続され、前記スイッチング出力
を直流に変換して出力するものであり、前記過電流検出
回路は、入力電流または出力電流を検出して過電流検出
信号を出力するものであり、前記制御回路は、前記スイ
ッチング変換回路に一定周波数のパルス信号を供給しパ
ルス幅制御を加えると共に、前記遅延回路から停止信号
の入力があったときに、前記パルス信号の出力を停止さ
せるものであり、前記遅延回路は、前記パルス信号が入
力され、かつ、前記過電流検出信号が入力されたとき
に、遅延時間の計数を開始すると共に、前記遅延時間の
間、前記停止信号を出力するものである。

【０００６】

【作用】スイッチング変換回路は、直流入力をスイッチ
ングし、スイッチング出力を生じ、出力回路は、スイッ
チング変換回路の後段に接続され、スイッチング出力を
直流に変換して出力し、制御回路は、スイッチング変換
回路に一定周波数のパルス信号を供給しパルス幅制御を
加えるから、出力回路からパルス幅に比例した直流出力
が得られる。

【０００７】過電流検出回路は、入力電流または出力電
流を検出して過電流検出信号を出力し、遅延回路は、パ
ルス信号が入力され、かつ、過電流検出信号が入力され
たときに、遅延時間の計数を開始すると共に、遅延時間
の間、停止信号を出力し、制御回路は、遅延回路から停
止信号の入力があったときに、パルス信号の出力を停止
させるから、一度過電流が検出された後は、遅延時間の
間、スイッチング変換回路から出力回路へのスイッチン
グ出力の供給が停止される。制御回路は、遅延時間経過
後、スイッチング変換回路にパルス信号を供給するが、
遅延回路から再度停止信号が入力されたときは、パルス
信号の供給を停止する。このため、過電流の要因が除去
されるまで、パルス信号の実質的な周波数が低下し、負
荷短絡や過大負荷時における過電流保護が確実に実行さ
れる。また、過電流検出信号が入力されてから停止信号
を出力する迄の遅延回路の処理は、従来と同様、最小パ
ルス幅（最小オン時間）で実行されるので、実質的なオ
ンデュ−ティが減少し、過電流が回路部品に与えるダメ
−ジも小さくすることができる。

【０００８】

【実施例】図１は本発明に係るスイッチング電源のブロ
ック図である。図において、１はスイッチング変換回
路、２は出力回路、３は過電流検出回路、４は制御回
路、５は遅延回路である。

【０００９】スイッチング変換回路１は、直流入力Ｅ1
をスイッチングし、そのスイッチング出力Ｅ2 を生じ
る。スイッチングの周波数は、数十〜数百ｋＨｚに設定
されている。出力回路２は、スイッチング変換回路１の
後段に接続され、スイッチング出力Ｅ2 を直流に変換し
て直流出力Ｅ3 を出力する。具体的には、ダイオ−ド２
１と、コンデンサ２２とを含み、ダイオ−ド２１がスイ
ッチング出力Ｅ2 を整流し、コンデンサ２２が整流出力
を平滑し、直流出力Ｅ3 を得ている。

【００１０】過電流検出回路３は、入力電流Ｉ1 または
出力電流Ｉ2 を検出して過電流検出信号Ｓ1 を出力す
る。実施例では、出力電流Ｉ2 を検出し、過電流検出信
号Ｓ1出力する。過電流検出回路３は、スイッチング変
換回路１または出力回路２内に電流検出抵抗または電流
検出トランスを設けて直接的に過電流を検出する回路、
過電流時の出力電圧の電圧降下を利用して間接的に過電
流を検出する回路等で構成できる。

【００１１】制御回路４は、スイッチング変換回路１に
一定周波数ｆのパルス信号Ｐ1 を供給しパルス幅制御を
加えると共に、遅延回路５から停止信号Ｓ２の入力があ
ったときに、パルス信号Ｐ1 の出力を停止させる。

【００１２】遅延回路５は、パルス信号Ｐ1 が入力さ
れ、かつ、過電流検出信号Ｓ1 が入力されたときに、遅
延時間の計数を開始すると共に、遅延時間の間、停止信
号Ｓ2を出力する。

【００１３】図２は本発明に係るスイッチング電源の動
作を説明するタイムチャ−トである。図において、図１
と同一参照符号は同一性ある構成部分を示している。Ｔ
1 は遅延時間である。以下、図１及び図２を参照しなが
ら、作用を説明する。

【００１４】上述したように、スイッチング変換回路１
は、直流入力Ｅ1 をスイッチングし、スイッチング出力
Ｅ2 を生じ、出力回路２は、スイッチング変換回路１の
後段に接続され、スイッチング出力Ｅ2 を直流に変換し
て直流出力Ｅ3 を出力し、制御回路４は、スイッチング
変換回路１に一定周波数ｆのパルス信号Ｐ1 を供給しパ
ルス幅制御を加えるから、出力回路２からパルス幅Ｐw
に比例した直流出力Ｅ3 が得られる。

【００１５】過電流検出回路３は、出力電流Ｉ2 を検出
して過電流検出信号Ｓ1 を出力し、遅延回路５は、パル
ス信号Ｐ1 が入力され、かつ、過電流検出信号Ｓ1 が入
力されたときに、遅延時間Ｔ1 の計数を開始すると共
に、遅延時間Ｔ1 の間、停止信号Ｓ2 を出力し、制御回
路４は、遅延回路５から停止信号Ｓ2 の入力があったと
きに、パルス信号Ｐ1 の出力を停止させるから、過電流
が検出された後は、遅延時間Ｔ1 の間、スイッチング変
換回路１から出力回路２へのスイッチング出力Ｅ2 の供
給が停止される。制御回路４は、遅延時間Ｔ1 経過後、
スイッチング変換回路１にパルス信号Ｐ1 を供給する
が、遅延回路５から停止信号Ｓ2 が再度入力されたとき
は、パルス信号Ｐ１の供給を停止する。

【００１６】図２の具体例では、遅延回路５は、時刻ｔ
１において、過電流検出信号Ｓ1 が入力される。時刻ｔ
２において、一定周波数ｆに従ったタイミングでパルス
信号Ｐ1 が入力され、遅延時間Ｔ1 の計数を開始するた
めの条件が成立する。遅延回路５は、所定の処理を行な
い、時刻ｔ３において、遅延時間Ｔ1 の計数を開始する
と共に、停止信号Ｓ2 を出力する。所定の処理において
は、幅の狭い過電流検出信号Ｓ1 に応答しないように、
一定の遅延動作が行なわれる。制御回路４は、時刻ｔ３
において、停止信号Ｓ2 が入力され、パルス信号Ｐ1 の
出力を停止させる。遅延時間Ｔ1 が経過した時刻ｔ４に
おいて、遅延回路５は停止信号Ｓ2 を解除し、制御回路
４はパルス信号Ｐ1 を出力する。過電流の要因が解除さ
れていない場合、遅延回路５は、過電流検出信号Ｓ1 が
再度入力され、所定の処理を行なった時刻ｔ５におい
て、遅延時間Ｔ1 の計数を開始すると共に、停止信号Ｓ
2 を出力する。

【００１７】このため、過電流の要因が除去されるま
で、パルス信号Ｐ1 の実質的な周波数が低下し、負荷短
絡や過大負荷時における過電流保護が確実に実行され
る。また、過電流検出信号Ｓ1 が入力されてから停止信
号Ｓ2 を出力する迄の遅延回路５の処理は、従来と同
様、最小パルス幅Ｐm （最小オン時間）で実行されるの
で、実質的なオンデュ−ティが減少し、過電流が回路部
品に与えるダメ−ジを小さくすることができる。

【００１８】図３は本発明に係るスイッチング電源の出
力電流と出力電圧との関係を示す特性図である。横軸は
出力電流であり、縦軸は出力電圧である。上述したよう
に、過電流の要因が除去されるまで、パルス信号Ｐ1 の
実質的な周波数は低下するので、単位時間当りにスイッ
チング変換回路１から出力回路２へ伝送されるエネルギ
−量は、従来よりも減少する。従って、負荷短絡により
出力電圧が低下したときに、出力電流も低下するように
なる。これにより、従来の問題点であった裾を引く過電
流垂下特性が防止され、図に示すような、過電流垂下特
性がフの字となる、いわゆるフの字特性が得られる。

【００１９】更に、実施例では、スイッチング変換回路
１は、変圧器１１と、スイッチング素子１２とを含んで
いる。変圧器１１は、入力巻線１１１と、出力巻線１１
２とを有している。入力巻線１１１は、スイッチング素
子１２に直列に接続されている。出力巻線１１２は、ス
イッチング出力Ｅ2 を生ずる。スイッチング素子１２
は、パルス信号Ｐ1 により駆動される。スイッチング素
子１２は、バイポ−ラ・トランジスタ或いは電界効果ト
ランジスタ等で構成される。

【００２０】スイッチング変換回路１は、パルス信号Ｐ
1 のオン時間に比例したスイッチング出力Ｅ2 が得られ
ればよく、チョッパ型の回路で構成することもできる。

【００２１】図４は本発明に係るスイッチング電源の具
体的な回路図である。図において、図１と同一参照符号
は同一性ある構成部分を示している。

【００２２】過電流検出回路３は、抵抗３１〜３４と、
フォトカプラ３５と、シャント・レギュレ−タ３６と、
トランジスタ３７とを有している。抵抗３１、３２は直
列接続され、直列回路の両端が出力端子２３、２４間に
接続されている。抵抗３１、３２は、直流出力電圧Ｅ3
を分圧し、シャント・レギュレ−タ３６の制御電極に分
圧電圧を供給している。抵抗３３と、フォトカプラ３５
を構成する発光ダイオ−ド３５１と、シャント・レギュ
レ−タ３６とは直列接続され、直列回路の両端が出力端
子２３、２４に接続されている。フォトカプラ３５を構
成するフォトトランジスタ３５２は、コレクタが時比率
制御ＩＣ４１のＦＢ端子に接続されて正の電圧でバイア
スされ、エミッタが抵抗３４の一端に接続されている。
抵抗３４の他端はトランジスタ３７のベ−スに接続され
ている。負荷短絡がなく直流出力電圧Ｅ3 が正常である
場合は、シャント・レギュレ−タ３６が導通するように
分圧電圧が設定されているので、フォトダイオ−ド３５
１が発光し、フォトトランジスタ３５２が導通し、トラ
ンジスタ３７のベ−スが正の電圧でバイアスされ、トラ
ンジスタ３７が導通する。負荷短絡により直流出力電圧
Ｅ3 が低下した場合は、分圧電圧が低下し、シャント・
レギュレ−タ３６が開放されるので、フォトダイオ−ド
３５１が消光し、フォトトランジスタ３５２が開放さ
れ、トランジスタ３７のベ−スのバイアスがなくなり、
トランジスタ３７が開放される。この結果、過電流検出
時には、トランジスタ３７が開放状態となる過電流検出
信号Ｓ1が得られる。

【００２３】制御回路４は、時比率制御ＩＣ４１と、抵
抗４２と、コンデンサ４３とを有している。時比率制御
ＩＣ４１は、動作用電源４０の電圧がＶcc端子及びGND
端子間に印加され、内部に鋸波或いは三角波を発生する
一定周波数の発振回路、パルス幅変調回路等を有し、フ
ォトカプラ３５を介して入力される直流出力電圧Ｅ3の
帰還信号に基づき、直流出力電圧Ｅ3 を安定化する方向
に、スイッチング素子１２にパルス信号Ｐ1 を出力す
る。ＦＢは帰還信号を入力する端子、OUT はパルス信号
Ｐ1 を出力する端子である。また、時比率制御ＩＣ４１
は、内部発振回路の発振周波数を定める抵抗４２及びコ
ンデンサ４３が端子ＲＴ及びＣＴに外付けされている。
更に、時比率制御ＩＣ４１は、抵抗４２またはコンデン
サ４３両端の短絡または開放により内部発振回路の発振
を停止させ、パルス信号Ｐ1 の出力を停止させる。実施
例は、抵抗４２の両端の短絡を発振停止条件としてい
る。

【００２４】遅延回路５は、抵抗５１、５２と、ダイオ
−ド５３と、コンデンサ５４と、トランジスタ５５とを
有している。ダイオ−ド５３、抵抗５１、５２及びコン
デンサ５４は、直列に接続され、充電回路を構成してい
る。ダイオ−ド５３のアノ−ドは、時比率制御ＩＣ４１
のOUT 端子に接続され、コンデンサ５４の一端は接地さ
れている。ダイオ−ド５３は、コンデンサ５４の充電電
荷によるスイッチング素子１２の導通を防止している。
コンデンサ５４の両端は、トランジスタ５５のベ−ス−
エミッタ間に接続され、放電回路を構成している。コン
デンサ５４の充電時間または放電時間は、遅延時間とな
る。実施例は、コンデンサ５４の放電時間を遅延時間と
している。トランジスタ５５は、コレクタ及びエミッタ
が抵抗４１の両端に接続され、導通状態または開放状態
を停止信号Ｓ2 としている。実施例は、トランジスタ５
５の導通状態を停止信号Ｓ2 としている。抵抗５２とコ
ンデンサ５４との直列回路の両端は、過電流検出回路３
のトランジスタ３７のコレクタ、エミッタにそれぞれ接
続されている。

【００２５】以下、図２及び図４を参照しながら実施例
の回路動作を説明する。まず、過電流が検出されない場
合を説明する。過電流検出回路３は、トランジスタ３７
が導通状態となっている。遅延回路５は、パルス信号Ｐ
1 がスイッチング素子１２をスイッチングさせるオン
（ハイレベル）状態のときに、ダイオ−ド５３、抵抗５
１を介して時定数回路に充電電流が流れるが、トランジ
スタ３７により充電電流が吸い取られるため、コンデン
サ５４に充電しない。このため、トランジスタ５５は開
放状態となり、時比率制御ＩＣ４１は、直流出力電圧Ｅ
3 を安定化させるパルス信号Ｐ1 を継続して出力する。

【００２６】次に、過電流が検出された場合を説明す
る。過電流検出回路３は、時刻ｔ１において、トランジ
スタ３７が導通状態から開放状態に変化する。コンデン
サ５４は、時刻ｔ２において、ダイオ−ド５３、抵抗５
１、５２を介して充電を開始する。コンデンサ５４の充
電電圧がトランジスタ５５のベ−ス、エミッタ間の電圧
よりも大きくなる、時刻ｔ３において、トランジスタ５
５は導通状態となり、抵抗４２の両端を短絡する。トラ
ンジスタ５５の導通状態は、停止信号Ｓ2 となる。時比
率制御回路４１は、抵抗４２の短絡により、発振を停止
し、パルス信号Ｐ1 の出力を停止する。コンデンサ５４
は、パルス信号Ｐ1 の出力が停止すると、トランジスタ
５５のベ−ス、エミッタ間を通して放電を開始する。こ
の時、遅延回路５は、遅延時間Ｔ1 の計数を開始する。
遅延時間Ｔ1 は、パルス信号Ｐ1 の発振周波数の周期よ
りも大きく設定されている。コンデンサ５４が放電し、
コンデンサ５４の充電電圧がトランジスタ５５のベ−
ス、エミッタ間の電圧よりも小さくなると、トランジス
タ５５は開放状態となり、抵抗４２の両端の短絡を解除
する。この時、遅延回路５の遅延時間Ｔ1 の計数も終了
する。時比率制御ＩＣ４１は、時刻ｔ４において、発振
回路が発振を再開し、パルス信号Ｐ1 を出力する。過電
流検出回路３が継続して過電流検出信号Ｓ1 を出力して
いるときは、上述の処理が繰り返され、時刻ｔ５におい
て、パルス信号Ｐ1 の出力が停止される。このように、
過電流を検出した後は、遅延時間Ｔ1 をおいてパルス信
号Ｐ1 を出力するようになるので、過電流状態ではスイ
ッチング出力の伝送を最小に抑え、回路部品の受けるダ
メ−ジを小さくすることができる。

【００２７】図５は本発明に係るスイッチング電源の別
の具体的な回路図である。図において、図４と同一参照
符号は同一性ある構成部分を示している。本実施例は、
抵抗の両端を開放させて発振を停止させる場合を示して
いる。

【００２８】遅延回路５は、抵抗５１、５８、５９と、
ダイオ−ド５３、５６と、トランジスタ５５、５７とを
有している。ダイオ−ド５３、抵抗５１及びコンデンサ
５４は、直列に接続され、充電回路を構成している。ト
ランジスタ５７は、エミッタが電源４０に接続され、ベ
−スが抵抗５８の一端に接続され、コレクタが抵抗５９
の一端に接続されている。抵抗５８の他端は、トランジ
スタ３７のコレクタに接続されている。抵抗５９の他端
は、トランジスタ５５のベ−スに接続されている。トラ
ンジスタ５５は、コレクタが抵抗４２に接続され、エミ
ッタが接地されている。ダイオ−ド５６は、コンデンサ
５４と、トランジスタ５５との間に設けられ、トランジ
スタ５７及び抵抗５９を介してコンデンサ５４が充電さ
れるのを防止している。

【００２９】過電流検出回路３が過電流を検出していな
いときは、トランジスタ３７が導通しているので、トラ
ンジスタ５７が導通し、トランジスタ５５を導通させ
る。このため、時比率制御ＩＣ４１は、一定周波数のパ
ルス信号Ｐ1 を出力する。過電流を検出してトランジス
タ３７が開放状態になると、トランジスタ５７、５５は
開放状態となる。コンデンサ５４は、ダイオ−ド５３、
抵抗５１を介して充電を開始する。この時、遅延回路５
は遅延時間Ｔ1 の計数を開始する。コンデンサ５４の充
電電圧が所定の電圧になると、トランジスタ５５が導通
状態となる。この時、遅延回路５は遅延時間Ｔ1 の計数
を終了する。時比率制御ＩＣ４１は再度パルス信号Ｐ1
を出力する。過電流状態が継続していると、上述した動
作が繰り返される。

【００３０】図６は本発明に係るスイッチング電源の更
に別の具体的な回路図である。図において、図４及び図
５と同一参照符号は同一性ある構成部分を示している。
本実施例は、過電流検出回路をスイッチング変換回路に
設けた例である。

【００３１】過電流検出回路３は、電流検出抵抗３８
と、トランジスタ３９とを有している。電流検出抵抗３
８は、変圧器１１の一次コイル１１１及びスイッチング
素子１２に直列に接続されている。電流検出抵抗３８に
は、出力回路２の出力電流Ｉ2に比例した入力電流Ｉ1
が流れる。電流検出抵抗３８の一端は、トランジスタ３
９のベ−スに接続されている。トランジスタ３９のエミ
ッタは接地されている。

【００３２】遅延回路５は、抵抗５１、５２、５１１
と、ダイオ−ド５３と、トランジスタ５５、５１２と、
コンデンサ５４とを有している。抵抗５１、５２、ダイ
オ−ド５３及びコンデンサ５４は、直列接続され、充電
回路を構成している。抵抗５１及び抵抗５１１の一端
は、時定数制御ＩＣ４１のOUT 端子に接続されている。
抵抗５１１の他端は、トランジスタ５１２のベ−スに接
続されている。更に、抵抗５１１の他端は、トランジス
タ３９のコレクタに接続されている。トランジスタ５１
２は、コレクタが抵抗５１とダイオ−ド５３との接続点
に接続され、エミッタが接地されている。

【００３３】まず、過電流が検出されない場合を説明す
る。パルス信号Ｐ1 は、スイッチング素子１２を導通さ
せるため、ハイレベルにあるとする。トランジスタ３９
は、電流検出抵抗３８の端子電圧が所定の電圧に到達し
ないので、開放状態となる。このため、トランジスタ５
１２は導通し、コンデンサ５４の充電は行なわれず、ト
ランジスタ５５は開放状態を維持する。従って、時比率
制御ＩＣ４１は、パルス信号Ｐ1 を継続して出力する。

【００３４】次に、過電流を検出した場合を説明する。
トランジスタ３９は導通状態となる。トランジスタ５１
２は、開放状態となり、充電電流の吸い取りを止めるの
で、コンデンサ５４は充電を開始する。コンデンサ５４
の充電電圧が所定の電圧になるとトランジスタ５５が導
通する。時比率制御ＩＣ４１は、パルス信号Ｐ1 の出力
を停止する。コンデンサ５４は、トランジスタ５５のベ
−スを介して放電を開始する。遅延回路５は、遅延時間
Ｔ1 の計数を開始する。コンデンサ５４の充電電圧が所
定の電圧まで低下すると、トランジスタ５５は開放状態
となる。遅延回路５は、遅延時間Ｔ1 の計数を終了す
る。時比率制御ＩＣ４１は、再度パルス信号Ｐ1 を出力
する。過電流状態が継続していると、上述した動作が繰
り返される。

【００３５】本実施例は、時比率制御ＩＣ４１がパルス
信号Ｐ1 を出力する度に、過電流の有無を必ず確認し、
過電流を検出した場合は直ちにパルス出力を停止するよ
うに動作するので、負荷短絡や過大負荷時における過電
流保護が確実に実行される。また、自動復帰も可能であ
る。

【００３６】

【発明の効果】以上述べたように、本発明によれば次の
ような効果が得られる。 （ａ）スイッチング変換回路は、直流入力をスイッチン
グし、スイッチング出力を生じ、出力回路は、スイッチ
ング変換回路の後段に接続され、スイッチング出力を直
流に変換して出力し、制御回路は、スイッチング変換回
路に一定周波数のパルス信号を供給しパルス幅制御を加
えるから、出力回路からパルス幅に比例した直流出力が
得られるスイッチング電源を提供できる。 （ｂ）過電流検出回路は、入力電流または出力電流を検
出して過電流検出信号を出力し、遅延回路は、パルス信
号が入力され、かつ、過電流検出信号が入力されたとき
に、遅延時間の計数を開始すると共に、遅延時間の間、
停止信号を出力し、制御回路は、遅延回路から停止信号
の入力があったときに、パルス信号の出力を停止させる
から、一度過電流が検出された後は、過電流の要因が除
去されるまで、パルス信号の実質的な周波数が低下し、
負荷短絡や過大負荷時における過電流保護を確実に行な
うと共に、過電流が回路部品に与えるダメ−ジを小さく
し得るスイッチング電源を提供できる。

【図面の簡単な説明】

【図１】本発明に係るスイッチング電源のブロック図で
ある。

【図２】本発明に係るスイッチング電源の動作を説明す
るタイムチャ−トである。

【図３】本発明に係るスイッチング電源の出力電流と出
力電圧との関係を示す特性図である。

【図４】本発明に係るスイッチング電源の具体的な回路
図である。

【図５】本発明に係るスイッチング電源の別の具体的な
回路図である。

【図６】本発明に係るスイッチング電源の更に別の具体
的な回路図である。

【符号の説明】

１ スイッチング変換回路 ２ 出力回路 ３ 過電流検出回路 ４ 制御回路 ５ 遅延回路 Ｅ1 直流入力 Ｅ2 スイッチング出力 Ｅ3 直流出力 Ｐ1 パルス信号 Ｉ1 入力電流 Ｉ2 出力電流 Ｓ1 過電流検出信号 Ｓ2 停止信号

Claims (4)

【特許請求の範囲】
1. 【請求項１】 スイッチング変換回路と、出力回路と、
   過電流検出回路と、制御回路と、遅延回路とを含むスイ
   ッチング電源であって、 前記スイッチング変換回路は、直流入力をスイッチング
   し、そのスイッチング出力を生じるものであり、 前記出力回路は、前記スイッチング変換回路の後段に接
   続され、前記スイッチング出力を直流に変換して出力す
   るものであり、 前記過電流検出回路は、入力電流または出力電流を検出
   して過電流検出信号を出力するものであり、 前記制御回路は、前記スイッチング変換回路に一定周波
   数のパルス信号を供給しパルス幅制御を加えると共に、
   前記遅延回路から停止信号の入力があったときに、前記
   パルス信号の出力を停止させるものであり、 前記遅延回路は、前記パルス信号が入力され、かつ、前
   記過電流検出信号が入力されたときに、遅延時間の計数
   を開始すると共に、前記遅延時間の間、前記停止信号を
   出力するものであるスイッチング電源。
2. 【請求項２】 前記スイッチング変換回路は、変圧器
   と、スイッチング素子とを含んでおり、前記変圧器は、
   入力巻線と出力巻線とを有し、前記入力巻線が前記スイ
   ッチング素子に直列に接続され、前記出力巻線が前記ス
   イッチング出力を生じるものであり、前記スイッチング
   素子は、前記パルス信号により駆動されるものである請
   求項１に記載のスイッチング電源。
3. 【請求項３】 前記制御回路は、コンデンサと、抵抗と
   を有し、前記コンデンサと前記抵抗とが発振回路の一部
   を構成し、前記コンデンサまたは前記抵抗の両端の短絡
   または開放により発振を停止させ、前記パルス信号の出
   力を停止させるものである請求項１または２に記載のス
   イッチング電源。
4. 【請求項４】 前記遅延回路は、コンデンサと、抵抗
   と、トランジスタとを有し、前記抵抗が前記コンデンサ
   に直列接続されて充電回路を構成すると共に、前記コン
   デンサの両端が前記トランジスタのベ−ス・エミッタ間
   に接続されて放電回路を構成し、充電時間または放電時
   間を遅延時間とし、前記トランジスタの導通または開放
   を前記停止信号とする請求項１、２または３に記載のス
   イッチング電源。