JP2013172464A - 電源回路 - Google Patents

Abstract

【課題】小規模な回路で、時定数の選定を容易に行い、電源のオン／オフに速やかに適応して突入電流を防止することを可能にする。
【解決手段】電源Ｖ１にコンデンサＣ１及び抵抗器Ｒ１１が並列接続され、電源Ｖ１のオン時の電流を抵抗器Ｒ１１に流して突入電流を防止する。電源Ｖ１オン時にＳＷ電源制御ＩＣ１１から出力されるパルス信号を、抵抗器Ｒ１１に並列接続されたトランジスタＱ１０のゲート端子に、並列接続された抵抗器Ｒ１０及びダイオードＤ１０とコンデンサＣ１０とを介して印加する。遅延回路及びコンデンサＣ１０による時定数を、ＳＷ電源制御ＩＣ１１の動作周波数の周期よりも長く、且つ電源Ｖ１の周波数の周期よりも短い時間に設定して構成した。
【選択図】図１

Description

本発明は、スイッチング電源装置等の電子装置において電源投入時の突入電流を防止する、電源回路に関する。

従来、電子装置において電源投入時の突入電流を防止する回路として図６に示す電源回路としてのスイッチング電源回路がある。このスイッチング電源回路は、電源Ｖ１が投入されると、抵抗器Ｒ１１及びブリッジ型のダイオード回路Ｄ１を介してコンデンサＣ１の充電電流として大容量の突入電流が流れる。これは、電源投入前はコンデンサＣ１に電荷がチャージされておらず空のゼロ状態なので、電源Ｖ１が投入されると、そのゼロ状態から急激に電荷がチャージされ、これにより電流が制限なく流れるためである。

その突入電流の最大値を抑える目的で抵抗器Ｒ１１が設けられている。電源投入時は、トライアックＴＣ１がオフ状態なので、電流が抵抗器Ｒ１１に流れて突入電流が防止されるようになっている。その抵抗器Ｒ１１を介して流れる電流に応じて、コンデンサＣ１の電圧が上昇し、この上昇に応じて抵抗器Ｒ１を介してコンデンサＣ２に充電が進むと、ＳＷ(switching)電源制御ＩＣ(Integrated Circuit)１１が起動する。

この起動によりＳＷ電源制御ＩＣ１１の出力端子ＯｕｔからＳＷ電源制御を行うためのパルス電圧が出力され、このパルス電圧が抵抗器Ｒ２を介してＭＯＳＦＥＴ(Metal-Oxide-Semiconductor Field-Effect Transistor)によるトランジスタＱ１のゲート端子に供給される。この供給によりトランジスタＱ１がＳＷ動作を開始し、トランスＴ１に電圧が誘起される。この誘起電圧によりトランスＴ１の２次側の巻き線に接続された負荷１２に電圧が印加される。また、トランスＴ１の誘起電圧は、ダイオードＤ５を介してコンデンサＣ５に充電される。この充電電圧は、抵抗器Ｒ５を介してトライアックＴＣ１のゲート端子に供給され、これによりトライアックＴＣ１がオンとなる。

その後、電源Ｖ１がオフすると、コンデンサＣ１の充電電圧が低下して行き、ＳＷ電源制御ＩＣ１１への入力電圧Ｖｃｃがオフ電圧となるので、トランジスタＱ１がオフとなる。このオフ時点からコンデンサＣ５の放電が始まり、この放電電圧がトライアックＴＣ１のゲート閾値電圧を下回ると、トライアックＴＣ１はオフとなる。

このトライアックＴＣ１に代え、図７に示すように、サイリスタＳＣ１を用いても良い。このサイリスタＳＣ１を用いたスイッチング電源回路も上記と同様の動作を行う。この種の従来技術として特許文献１に記載の突入電流低減回路がある。

特開２００９−２６８２４４号公報

しかしながら、上述した図６及び図７に示したスイッチング電源回路によればトランスＴ１にトライアックＴＣ１又はサイリスタＳＣ１のゲート駆動用の別巻線が必要であり、その分、トランスＴ１のピン数が増え、回路全体の規模が増大するという問題がある。

また、コンデンサＣ５の放電時間が、コンデンサＣ５と抵抗器Ｒ５との時定数で決まるので、その時定数の選定が悪いと、電源Ｖ１がオフとなった後に短時間でオンとなる場合に、当該オフ時に生じるコンデンサＣ５の放電が、当該オンとなった時点でも終了せずに継続し、このためトライアックＴＣ１がオンのままとなる状態がある。このオン状態のままで電源Ｖ１がオンとなるので、電源Ｖ１からの電流がトライアックＴＣ１を介して回路内に流れる。この場合、突入電流が回路内に流れるという問題が生じる。

このように突入電流が流れると、電源Ｖ１の直後に介在する図示せぬスイッチが溶着したり、ダイオード回路Ｄ１のダイオードが損傷したりする。更に、突入電流によって急激に電荷容量の大きなコンデンサＣ１に電荷がチャージされるので、電源Ｖ１の電圧が一時的に低下し、電源Ｖ１の経路に繋がっている図示せぬ電気又は電子機器が誤動作する。

また、スイッチング電源回路においては、電源Ｖ１の投入時の突入電流が低下した後に、トライアックＴＣ１又はサイリスタＳＣ１をオンとして電源Ｖ１からの電流をトライアックＴＣ１又はサイリスタＳＣ１を介して回路内に導き、電源Ｖ１のオフ時には速やかにトライアックＴＣ１又はサイリスタＳＣ１をオフとしなければならない。しかし、コンデンサＣ５と抵抗器Ｒ５による時定数によっては、上述したように、電源Ｖ１のオフ時に生じるコンデンサＣ５の放電が、その後、電源Ｖ１がオンとなった時点でも終了せずに継続する場合がある。

このように、トライアックＴＣ１又はサイリスタＳＣ１をオンとする条件と、電源Ｖ１のオフ時にトライアックＴＣ１又はサイリスタＳＣ１を速やかにオフとする条件とが相反するために、コンデンサＣ５と抵抗器Ｒ５による時定数の選定が困難な問題がある。

本発明は上記した課題を解決するためになされたものであり、小規模な回路で、時定数の選定を容易に行い、電源のオン／オフに速やかに適応して突入電流を防止することができる、電源回路を提供することを目的とする。

上記した課題を解決するために本発明は、オン／オフされる電源に接続されたコンデンサ及び抵抗器と、前記電源のオン時に充電される前記コンデンサの充電電圧の印加により所定の動作周波数で動作を行いパルス信号を出力する制御部と、当該制御部からのパルス信号によりスイッチング動作を行うスイッチング素子と、当該スイッチング素子のスイッチング動作に応じて１次側の巻き線に供給される前記電源の電力を２次側の巻き線に伝達するトランスとを有し、前記電源オン時の電流を前記抵抗器に流して突入電流を防止する電源回路において、前記抵抗器に並列接続され、制御端子への電圧印加によりオン状態となる第２スイッチング素子と、前記第２スイッチング素子の制御端子と、前記制御部のパルス信号の出力端子との間に接続され、当該パルス信号の遅延を行う遅延回路及び第２コンデンサとを備え、前記遅延回路及び第２コンデンサによる時定数を、前記制御部の動作周波数の周期よりも長く、且つ前記電源の周波数の周期よりも短い時間に設定したことを特徴とする。

この構成によれば、制御部から出力されるパルス信号が遅延回路を介して第２コンデンサに充電され、この充電電圧が第２スイッチング素子の制御端子に供給される。この際、第２コンデンサの充電電圧は、パルス信号が出ていない時に遅延回路によって放電されるが、この放電時間は、遅延回路及び第２コンデンサによる時定数で決定される。本発明では、その時定数が、制御部の動作周波数の周期（例えば２０μｓ）よりも大幅に長く、且つ電源の周波数（例えば商用周波数５０Ｈｚ）の周期２０ｍｓよりも短い時間（例えば２ｍｓ）に設定されているので、電源のオフ時には、電源の商用周波数５０Ｈｚの周期２０ｍｓよりも短い時間２ｍｓで第２コンデンサが放電を終え、第２スイッチング素子をオフとすることができる。これによって、電源が次にオンとなる最短の時間までには第２スイッチング素子を確実にオフとすることができる。

従って、従来回路のように、電源のオフ時に生じる第２コンデンサの放電が、電源がオンとなった時点でも終了せずに継続し、このためスイッチング素子がオンのままとなって、電源からの電流がスイッチング素子を介して回路内に突入電流が流れるといったことを防止することが出来る。

また、上記の時定数を、制御部の動作周波数の周期と、電源の周波数の周期とから決定することができるので、時定数を容易に選定することが出来る。

また、従来回路のように、スイッチング素子のオン／オフを制御するためにトランスに別巻線を巻きつけて制御電圧を得るといった構造が不要となるので、その分、突入電流防止回路の規模を縮小することが出来る。

本発明において、前記遅延回路は、抵抗器とダイオードとを並列接続して形成され、前記ダイオードはアノードが前記制御部のパルス信号の出力端子に接続され、カソードが前記第２コンデンサに接続されていることを特徴とする。

この構成によれば、遅延回路を単純な部品である抵抗器及びダイオードで構成することができるので、第２コンデンサと抵抗器による時定数を上述した所定の時定数に容易に設定することが可能となる。

本発明において、前記第２スイッチング素子は、電界効果トランジスタであることを特徴とする。

この構成によれば、第２スイッチング素子を小型で構成することができ、更に低電圧で駆動させることが可能となる。

本発明において、前記第２コンデンサと、前記第２スイッチング素子の制御端子との間にフォトカプラを接続し、前記第２コンデンサの充電電圧の有無に応じて前記フォトカプラをオン又はオフとして前記第２スイッチング素子をオン又はオフとすることを特徴とする。

この構成によれば、第２スイッチング素子を含む電源側の回路部分と、制御部の回路部分とのアースレベルが異なる場合でも、フォトカプラにより、それら回路部分を絶縁して、第２スイッチング素子を適正にオン／オフすることができる。

本発明において、前記第２スイッチング素子は、トライアック又はサイリスタであることを特徴とする。

この構成によれば、第２スイッチング素子を汎用性の能動素子にて構成することができる。

本発明において、前記遅延回路は、前記制御部の内部に設けられていることを特徴とする。

この構成によれば、遅延回路を制御部を形成するＩＣ等の集積回路内に構成することができるので、突入電流防止回路全体の小型化を図ることができる。

本発明によれば、小規模な回路で、時定数の選定を容易に行い、電源のオン／オフに速やかに適応して突入電流を防止することができる突入電流防止回路を提供することができる。

本実施形態に係るスイッチング電源回路の構成を示す回路図である。 本実施形態のスイッチング電源回路における、（ａ）ＳＷ電源制御ＩＣ出力パルス電圧波形を示す図、（ｂ）電源に抵抗器と共に並列接続されたトランジスタのゲート電圧波形を示す図である。 本実施形態の変形例１に係るスイッチング電源回路の構成を示す回路図である。 本実施形態の変形例２に係るスイッチング電源回路の構成を示す回路図である。 本実施形態の変形例３に係るスイッチング電源回路の構成を示す回路図である。 従来のスイッチング電源回路の構成を示す回路図である。 従来のスイッチング電源回路の他の構成を示す回路図である。

以下、添付図面を参照して本発明を実施するための実施の形態（以下、単に本実施形態という）について詳細に説明する。
（実施形態の構成）
図１は、本実施形態に係るスイッチング電源回路の構成を示す回路図である。本実施形態に係るスイッチング電源回路は、図示せぬスイッチによりオン又はオフとなってオン時に交流電圧を供給する電源Ｖ１と、この電源Ｖ１からの電圧を整流するように複数のダイオードをブリッジ型に組み合わせたダイオード回路Ｄ１と、コンデンサＣ１と、抵抗器Ｒ１１と、ＭＯＳＦＥＴによるトランジスタＱ１０と、抵抗器Ｒ１２と、コンデンサＣ１０と、抵抗器Ｒ１０及びダイオードＤ１０と、ＳＷ電源制御ＩＣ１１と、抵抗器Ｒ５と、ＭＯＳＦＥＴによるトランジスタＱ１と、抵抗器Ｒ１，Ｒ４と、コンデンサＣ４，Ｃ２と、ダイオードＤ４，Ｄ２と、トランスＴ１１とを備え、このトランスＴ１１の２次側の巻き線端子５及び６に、ダイオードＤ３及びコンデンサＣ３を介して負荷１２が接続されて構成されている。

これら構成要素は、電源Ｖ１の正極及び負極間にダイオード回路Ｄ１の入力側が接続され、ダイオード回路Ｄ１の出力間にコンデンサＣ１及び抵抗器Ｒ１１が接続されている。抵抗器Ｒ１１の両端にはトランジスタＱ１１のソース端子及びドレイン端子が接続され、トランジスタＱ１２のゲート端子とダイオード回路Ｄ１の一方の出力側との間には抵抗器Ｒ１２及びコンデンサＣ１０が接続されている。コンデンサＣ１０の一端と、ＳＷ電源制御ＩＣ１１の出力端子Ｏｕｔとの間には抵抗器Ｒ１０及びダイオードＤ１０が並列接続されている。

ＳＷ電源制御ＩＣ１１の入力電圧Ｖｃｃの印加端子と、ダイオード回路Ｄ１の他方の出力側との間には抵抗器Ｒ１が接続され、その印加端子及びダイオード回路Ｄ１の一方の出力側と、トランスＴ１１の２次側の巻き線端子３及び４との間には、ダイオードＤ２及びコンデンサＣ２が接続されている。ＳＷ電源制御ＩＣ１１の出力端子Ｏｕｔには、抵抗器Ｒ５を介してトランジスタＱ１のゲート端子が接続され、トランジスタＱ１のソース端子及びドレイン端子は、ダイオードＤ４、コンデンサＣ４及び抵抗器Ｒ４を介して、ダイオード回路Ｄ１の両方の出力間に接続されている。また、トランジスタＱ１のドレイン端子は、トランスＴ１１の１次側の一方の巻き線端子２に接続され、他方の巻き線端子１はダイオード回路Ｄ１の他方の出力側に接続されている。

更に、トランスＴ１１の２次側の負荷１２への出力電圧Ｖｏｕｔは、ＳＷ電源制御ＩＣ１１にフィードバックされている。また、破線２１で囲む抵抗器Ｒ１１，Ｒ１２及びトランジスタＱ１０を備える部分は、突入電流防止部である。破線２２で囲むコンデンサＣ１０、抵抗器Ｒ１０及びダイオードＤ１０を備える部分は、時定数回路部である。
（実施形態の動作）
以下、図１に示す本実施形態に係るスイッチング電源回路の動作について、詳細に説明する。なお、電源Ｖ１は、ＡＣ（交流）１００Ｖの電圧を出力する周波数５０Ｈｚの商用電源に接続されているとする。

電源Ｖ１がオンになると、ＡＣ１００Ｖがダイオード回路Ｄ１で整流され、コンデンサＣ１及び抵抗器Ｒ１１の順に電流が流れ、これによってコンデンサＣ１が充電される。この充電によりコンデンサＣ１の電圧は、ＡＣ１００Ｖのピーク値である約１４１Ｖまで上昇する。

この際、コンデンサＣ１の電圧が上昇するにつれて抵抗器Ｒ１を介して、抵抗器Ｒ１とコンデンサＣ２で決まる時定数（例えば５００ｍｓ）に応じて、コンデンサＣ２へも充電が開始される。この充電電圧がＳＷ電源制御ＩＣ１１への入力電圧Ｖｃｃとして印加されるが、この印加電圧がＳＷ電源制御ＩＣ１１の起動電圧（例えば１５Ｖ）に達すると、ＳＷ電源制御ＩＣ１１は所定の動作周波数で動作を開始する。この動作によりＳＷ電源制御ＩＣ１１の出力端子Ｏｕｔから所定のパルス電圧が出力され、抵抗器Ｒ５を介してトランジスタＱ１のゲート端子に印加される。

これによりトランジスタＱ１は、所定のＳＷ周波数（例えば５０ＫＨｚ）でオン／オフ動作を繰り返し、このＳＷ動作によりトランスＴ１１の端子１から端子２にコンデンサＣ１の電流が流れてトランスＴ１１の２次側の巻き線端子５及び６に、巻線の巻き数に応じた電圧が誘起されて発生する。

この２次側に発生した電圧により、ダイオードＤ３がオンしてコンデンサＣ３に電圧が充電され、出力電圧Ｖｏｕｔとして負荷１２へ出力される。これと同時にトランスＴ１１の２次側の巻き線端子３及び４にも巻線の巻き数に応じて電圧が誘起されて発生し、これによりダイオードＤ２がオンしてコンデンサＣ２に電圧が充電される。この充電電圧がＳＷ電源制御ＩＣ１１への入力電圧Ｖｃｃとして供給され、ＳＷ電源制御ＩＣ１１がＳＷ動作を継続する。

このＳＷ電源制御ＩＣ１１の動作周波数は５０ＫＨｚ（周期２０μｓ）なので、出力端子Ｏｕｔから図２（ａ）に示すように、例えば１５Ｖと一定レベルのパルス電圧波形の信号が出力される。このパルス信号は、時刻ｔ１で立ち上がり時刻ｔ２で立ち下がって形成され、この立ち上がり立下りが時刻ｔ３，ｔ４においても同様に行われる。この際、２つのパルス信号の時刻ｔ１とｔ４との間の時間は２０μｓであり、更に時刻ｔ４から１ｍｓ後の時刻ｔ５に立ち上がって時刻ｔ６，ｔ７，ｔ８で、時刻ｔ１〜ｔ４間と同様にパルス信号が発生する。この動作は、電源Ｖ１のオン状態において以降同様に繰り返される。

そのパルス信号は、ダイオードＤ１０を介してコンデンサＣ１０に供給され、これによりコンデンサＣ１０に電圧が充電される。この充電電圧がトランジスタＱ１０のゲート端子に供給され、トランジスタＱ１０がオン動作する。この際、トランジスタＱ１０は、ＭＯＳＦＥＴであるためゲートインピーダンスが高く、このためコンデンサＣ１０の電位は低下しない。

そこで、コンデンサＣ１０を放電させるために、コンデンサＣ１０に抵抗器Ｒ１０が接続されており、ＳＷ電源制御ＩＣ１１の出力端子Ｏｕｔからドライブ信号であるパルス信号が出ていない時に、その抵抗器Ｒ１０によってコンデンサＣ１０の電荷を放電するようになっている。この放電時間を決めるコンデンサＣ１０と抵抗器Ｒ１０の時定数は、ＳＷ電源制御ＩＣ１１の動作周波数の周期２０μｓよりも大幅に長く、且つ電源Ｖ１の商用周波数５０Ｈｚの周期２０ｍｓよりも短い時間に設定されている。例えば周期２０ｍｓの１／１０である２ｍｓの時間に設定されている。

この設定により、電源Ｖ１のオフ時には、電源Ｖ１の商用周波数５０Ｈｚの周期２０ｍｓよりも短い時間２ｍｓでコンデンサＣ１０が放電を終え、これによりトランジスタＱ１０をオフとすることができる。従って、電源Ｖ１が次にオンとなる最短の時間までにはトランジスタＱ１０が確実にオフとなる。

また、トランジスタＱ１０のゲート端子にパルス信号が印加された後、次のパルス信号の印加までにコンデンサＣ１０の充電電圧が放電されるが、この放電には２ｍｓかかるので、パルス信号間の時間２μｓよりも十分に長く、図２（ｂ）に示すように、ゲート電圧が閾値ｔｈ１の電圧５Ｖを下回ることはない。従って、トランジスタＱ１０は、電源Ｖ１がオンしている間は、オン状態となっている。
（実施形態の効果）
以上説明のように本実施形態に係る電源回路としてのスイッチング電源回路は、オン／オフされる電源Ｖ１に接続されたコンデンサＣ１及び抵抗器Ｒ１１と、電源Ｖ１のオン時に充電されるコンデンサＣ１の充電電圧の印加により所定の動作周波数で動作を行いパルス信号を出力する制御部としてのＳＷ電源制御ＩＣ１１と、当該ＳＷ電源制御ＩＣ１１からのパルス信号によりスイッチング動作を行うスイッチング素子としてのトランジスタＱ１と、当該トランジスタＱ１のスイッチング動作に応じて１次側の巻き線１，２に供給される電源Ｖ１の電力を２次側の巻き線３，４又は５，６に伝達するトランスＴ１１とを有し、電源Ｖ１のオン時の電流を抵抗器Ｒ１１に流して突入電流を防止するものである。

本実施形態の特徴は、抵抗器Ｒ１１に並列接続され、制御端子としてのゲート端子への電圧印加によりオン状態となる第２スイッチング素子としてのトランジスタＱ１０と、トランジスタＱ１０のゲート端子と、ＳＷ電源制御ＩＣ１１のパルス信号の出力端子Ｏｕｔとの間に接続され、当該パルス信号の遅延を行う遅延回路及び第２コンデンサとしてのコンデンサＣ１０とを備え、遅延回路及びコンデンサＣ１０による時定数を、ＳＷ電源制御ＩＣ１１の動作周波数の周期よりも長く、且つ電源Ｖ１の周波数の周期よりも短い時間に設定して構成したことにある。

この構成によれば、ＳＷ電源制御ＩＣ１１から出力されるパルス信号が遅延回路を介してコンデンサＣ１０に充電され、この充電電圧がトランジスタＱ１０の制御端子に供給される。この際、コンデンサＣ１０の充電電圧は、パルス信号が出ていない時に遅延回路によって放電されるが、この放電時間は、遅延回路及びコンデンサＣ１０による時定数で決定される。本実施形態では、その時定数が、制御部の動作周波数の周期（例えば２０μｓ）よりも大幅に長く、且つ電源Ｖ１の周波数（例えば商用周波数５０Ｈｚ）の周期２０ｍｓよりも短い時間（例えば２ｍｓ）に設定されているので、電源Ｖ１のオフ時には、電源Ｖ１の商用周波数５０Ｈｚの周期２０ｍｓよりも短い時間２ｍｓでコンデンサＣ１０が放電を終え、トランジスタＱ１０をオフとすることができる。これによって、電源Ｖ１が次にオンとなる最短の時間までにはトランジスタＱ１０を確実にオフとすることができる。

従って、従来のスイッチング電源回路のように、電源Ｖ１のオフ時に生じるコンデンサＣ１０の放電が、電源Ｖ１がオンとなった時点でも終了せずに継続し、このためスイッチング素子がオンのままとなって、電源Ｖ１からの電流がスイッチング素子としてのトライアックＴＣ１又はサイリスタＳＣ１を介して回路内に突入電流が流れるといったことを防止することが出来る。

また、上記の時定数を、ＳＷ電源制御ＩＣ１１の動作周波数の周期と、電源Ｖ１の周波数の周期とから決定することができるので、時定数を容易に選定することが出来る。

また、従来回路のように、スイッチング素子としてのトライアックＴＣ１又はサイリスタＳＣ１のオン／オフを制御するためにトランスＴ１に別巻線を巻きつけて制御電圧を得るといった構造が不要となるので、その分、スイッチング電源回路の規模を縮小することが出来る。

また、遅延回路が、抵抗器Ｒ１０とダイオードＤ１０とを並列接続して形成され、ダイオードＤ１０はアノードがＳＷ電源制御ＩＣ１１のパルス信号の出力端子Ｏｕｔに接続され、カソードがコンデンサＣ１０に接続されている構成となっている。

この構成によれば、遅延回路を単純な部品である抵抗器Ｒ１０及びダイオードＤ１０で構成することができるので、コンデンサＣ１０と抵抗器Ｒ１０による時定数を上述した所定の時定数に容易に設定することが可能となる。

また、トランジスタＱ１０は、電界効果トランジスタ（ＦＥＴ）である。これによって、第２スイッチング素子を小型で構成することができ、更に低電圧で駆動させることが可能となる。

なお、電源Ｖ１は、本実施形態では交流電源としたが、直流電源であってもよい。
（実施形態の変形例１）
図３は、本実施形態の変形例１に係るスイッチング電源回路の構成を示す回路図である。変形例１に係るスイッチング電源回路が、上記図１に示したスイッチング電源回路と異なる点は、トランジスタＱ１０を含む電源Ｖ１側の回路部分と、ＳＷ電源制御ＩＣ１１の回路部分とのアースレベルが異なる場合に、フォトカプラＰＣ１を用いて、それら回路部分を絶縁して、トランジスタＱ１０をドライブするように構成したことにある。

即ち、ダイオード回路Ｄ１の一方の出力側がフォトカプラＰＣ１の受光素子の一端に接続され、受光素子の他端が抵抗器Ｒ１４を介してトランジスタＱ１０のゲート端子に接続され、このゲート端子が抵抗器Ｒ１３を介してダイオード回路Ｄ１の他方の出力側に接続されている。また、ダイオード回路Ｄ１の一方の出力側に一端が接続された抵抗器Ｒ１の他端が、抵抗器Ｒ５を介してフォトカプラＰＣ１の発光素子の一端に接続され、発光素子の他端がバイポーラ型のトランジスタＱ２のコレクタ端子に接続されている。トランジスタＱ２のエミッタ端子は、コンデンサＣ１及び抵抗器Ｒ１１間に接続され、トランジスタＱ２のベース端子が抵抗器Ｒ９を介してコンデンサＣ１０に接続されると共に、抵抗器Ｒ１２を介してコンデンサＣ１及び抵抗器Ｒ１１間に接続されて構成されている。

このような構成において、電源Ｖ１がオンとなった際に、ＳＷ電源制御ＩＣ１１の出力端子Ｏｕｔからパルス信号が出力され、これに応じてコンデンサＣ１０が充電され、この充電電圧が抵抗器Ｒ９を介してトランジスタＱ２のベース端子に印加されるとトランジスタＱ２がオンとなり、フォトカプラＰＣ１の発光素子が発光する。この発光光を受光素子が受光すると、この受光素子に電流が流れ、この電流が抵抗器Ｒ１４を介してトランジスタＱ１０のゲート端子に電圧として印加され、トランジスタＱ１０がオンとなる。

一方、電源Ｖ１がオフすると、ＳＷ電源制御ＩＣ１１のパルス信号が出力され無くなるので、コンデンサＣ１０の充電電圧が抵抗器Ｒ１０を介して上述したとおり例えば２ｍｓで放電される。これによって、トランジスタＱ２がオフとなって、フォトカプラＰＣ１の発光が停止するので、トランジスタＱ１０のゲート端子に印加された電圧が閾値５Ｖよりも低下し、トランジスタＱ１０がオフ状態となる。

このように、本実施形態の変形例１のスイッチング電源回路によれば、コンデンサＣ１０と、トランジスタＱ１０のゲート端子との間にフォトカプラＰＣ１を接続し、コンデンサＣ１０の充電電圧の有無に応じてフォトカプラＰＣ１をオン又はオフとしてトランジスタＱ１０をオン又はオフとするように構成した。

従って、トランジスタＱ１０を含む電源Ｖ１側の回路部分と、ＳＷ電源制御ＩＣ１１の回路部分とのアースレベルが異なる場合でも、フォトカプラＰＣ１により、それら回路部分を絶縁して、トランジスタＱ１０を適正にオン／オフすることができる。
（実施形態の変形例２）
図４は、本実施形態の変形例２に係るスイッチング電源回路の構成を示す回路図である。変形例２に係るスイッチング電源回路が、上記図１に示したスイッチング電源回路と異なる点は、トランジスタＱ１０に代え、トライアックＴＣ１を用い、トライアックＴＣ１のゲート端子を、抵抗器Ｒ１３を介してコンデンサＣ１０に接続したことにある。但し、ゲート端子の抵抗器Ｒ１３を介したコンデンサＣ１０への接続部分には、抵抗器Ｒ１０及びダイオードＤ１０のカソード端子も接続されている。

この構成においては、ＳＷ電源制御ＩＣ１１から出力されるパルス信号がダイオードＤ１０を介してコンデンサＣ１０に供給されて充電され、この充電電圧が抵抗器Ｒ１３を介してトライアックＴＣ１の制御端子に供給され、トライアックＴＣ１がオンとなる。また、電源Ｖ１がオフとなってパルス信号がオフすると、抵抗器Ｒ１０及びコンデンサＣ１０による時定数で決定される放電時間に応じてコンデンサＣ１０の電荷が放電され、トライアックＴＣ１をオフとすることができる。これによって、電源Ｖ１が次にオンとなる最短の時間までにはトライアックＴＣ１を確実にオフとすることができる。なお、トライアックＴＣ１に代え、サイリスタＳＣ１を用いて構成しても良い。このような構成においは、ても、図１のスイッチング電源回路と同様な効果を得ることが出来る。更に、トライアックＴＣ１やサイリスタＳＣ１といった汎用性の能動素子を用いて構成することができる。
（実施形態の変形例３）
図５は、本実施形態の変形例３に係るスイッチング電源回路の構成を示す回路図である。変形例３に係るスイッチング電源回路が、上記図１に示したスイッチング電源回路と異なる点は、並列接続された抵抗器Ｒ１０及びダイオードＤ１０と同等の機能を、ＳＷ電源制御ＩＣ１１の中に遅延回路１１ａとして設けたことにある。この構成においても、図１に示したスイッチング電源回路と同じ効果を得ることができる。更に、遅延回路１１ａを制御部を形成するＩＣ等の集積回路内に構成することができるので、スイッチング電源回路全体の小型化を図ることができる。

以上、本発明の好ましい実施形態について詳述したが、本発明の技術的範囲予測は上記実施形態に記載の範囲予測には限定されないことは言うまでもない。上記実施形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。またその様な変更または改良を加えた形態も本発明の技術的範囲予測に含まれ得ることが、特許請求の範囲予測の記載から明らかである。

Ｄ１‥ダイオード回路、Ｃ１，Ｃ２，Ｃ３，Ｃ１０‥コンデンサＣ１、Ｒ１，Ｒ４，Ｒ５，Ｒ１０，Ｒ１２，Ｒ１３‥抵抗器、Ｑ１，Ｑ１０‥トランジスタ、Ｄ２，Ｄ３，Ｄ４，Ｄ１０‥ダイオード、Ｔ１１‥トランス、１１‥ＳＷ電源制御、１１ａ‥遅延回路、１２‥負荷、２１‥突入電流防止部、２２‥時定数回路部。

Claims (6)

1. オン／オフされる電源に接続されたコンデンサ及び抵抗器と、前記電源のオン時に充電される前記コンデンサの充電電圧の印加により所定の動作周波数で動作を行いパルス信号を出力する制御部と、当該制御部からのパルス信号によりスイッチング動作を行うスイッチング素子と、当該スイッチング素子のスイッチング動作に応じて１次側の巻き線に供給される前記電源の電力を２次側の巻き線に伝達するトランスとを有し、前記電源オン時の電流を前記抵抗器に流して突入電流を防止する電源回路において、
   前記抵抗器に並列接続され、制御端子への電圧印加によりオン状態となる第２スイッチング素子と、
   前記第２スイッチング素子の制御端子と、前記制御部のパルス信号の出力端子との間に接続され、当該パルス信号の遅延を行う遅延回路及び第２コンデンサと
   を備え、
   前記遅延回路及び第２コンデンサによる時定数を、前記制御部の動作周波数の周期よりも長く、且つ前記電源の周波数の周期よりも短い時間に設定したことを特徴とする電源回路。
2. 前記遅延回路は、抵抗器とダイオードとを並列接続して形成され、前記ダイオードはアノードが前記制御部のパルス信号の出力端子に接続され、カソードが前記第２コンデンサに接続されていることを特徴とする請求項１に記載の電源回路。
3. 前記第２スイッチング素子は、電界効果トランジスタであることを特徴とする請求項１又は２に記載の電源回路。
4. 前記第２コンデンサと、前記第２スイッチング素子の制御端子との間にフォトカプラを接続し、前記第２コンデンサの充電電圧の有無に応じて前記フォトカプラをオン又はオフとして前記第２スイッチング素子をオン又はオフとすることを特徴とする請求項１〜３のいずれか１項に記載の電源回路。
5. 前記第２スイッチング素子は、トライアック又はサイリスタであることを特徴とする請求項１〜４のいずれか１項に記載の電源回路。
6. 前記遅延回路は、前記制御部の内部に設けられていることを特徴とする請求項１〜５のいずれか１項に記載の電源回路。

Images